CN101454480A - 等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法 - Google Patents

等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法 Download PDF

Info

Publication number
CN101454480A
CN101454480A CNA2007800197910A CN200780019791A CN101454480A CN 101454480 A CN101454480 A CN 101454480A CN A2007800197910 A CNA2007800197910 A CN A2007800197910A CN 200780019791 A CN200780019791 A CN 200780019791A CN 101454480 A CN101454480 A CN 101454480A
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
treatment chamber
microwave
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800197910A
Other languages
English (en)
Other versions
CN101454480B (zh
Inventor
鸿野真之
西田辰夫
中西敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101454480A publication Critical patent/CN101454480A/zh
Application granted granted Critical
Publication of CN101454480B publication Critical patent/CN101454480B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在使用等离子体处理装置，利用微波使导入处理室内的含氮气体和含硅气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜时，通过含氮气体的种类和处理压力的组合来控制形成的氮化硅膜的应力。上述等离子体处理装置利用具有多个隙缝的平面天线向处理室内导入微波，产生等离子体。

Description

等离子体CVD方法、氮化硅膜的形成方法和半导体装置的制造方法
技术领域
本发明涉及利用等离子体的CVD(Chemical Vapor Deposition：化学汽相沉积)方法、利用该方法形成氮化硅膜的方法和半导体装置的制造方法。
背景技术
氮化硅膜在各种半导体装置中用作绝缘膜或保护膜等。已知这种氮化硅膜例如可以通过使用硅烷(SiH4)等含硅化合物的气体和氮气或氨那样的含氮化合物的气体作为原料的等离子体CVD法形成(例如日本专利特开2000-260767号公报)。
在现有的通过等离子体CVD法形成的氮化硅膜中，抑制对设备特性造成恶劣影响的膜应力，即拉伸(Tensile)应力和压缩(Compressive)应力是非常重要的课题。例如已知在氮化硅膜的压缩应力大的情况下，会发生膜正下方的金属配线由于应力而引起断线的应力移位，为了防止该现象，减小并抑制压缩应力是必要的。氮化硅膜的应力方向(为拉伸应力或为压缩应力)和大小受到等离子体CVD法的状况、压力、温度、成膜气体种类等成膜条件的左右。因此，一直以来选择不会使氮化硅膜产生强应力的条件，通过等离子体CVD法进行没有应力的氮化硅膜的成膜(例如前田和夫《VLSI和CVD》槙书店，1997年7月31日发行)。
近年来，在某些设备中，尝试积极地利用氮化硅膜的应力以改善设备的特性。但是，例如在平行平板方式或电感耦合型的离子体CVD装置中，以为使用较高电子温度的等离子体，如果以导入高应力为目的而改变高频输出、压力、温度等条件，则成为容易使已成膜的氮化硅膜受到等离子体损伤的成膜条件，因此存在难以得到优质氮化硅膜的问题。因此难以进行高应力膜的成膜。并且，由于等离子体处理条件的选择范围受到限制，难以以高精度控制应力。
发明内容
本发明的目的在于提供一种能够以高精度控制成膜的氮化硅膜的应力、且等离子体损伤少的等离子体CVD方法。
本发明的另一个目的在于提供一种能够使用这种等离子体CVD方法、导入所需应力的氮化硅膜的形成方法。
本发明的又一个目的在于提供一种使用这种氮化硅膜的半导体装置的制造方法。
按照本发明的第一观点，提供一种等离子体CVD方法，其包括：准备等离子体处理装置的步骤，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。并且，通过上述含氮气体的种类和处理压力来控制形成的上述氮化硅膜的应力。
在上述第一观点中，在使用氨气作为上述含氮气体的情况下，以6.7Pa以上的处理压力能够形成具有400MPa以上拉伸应力的氮化硅膜；而以40Pa以上的处理压力能够形成具有800MPa以上拉伸应力的氮化硅膜；进一步，以133.3Pa以上的处理压力能够形成具有1500MPa以上拉伸应力的氮化硅膜。
此外，在上述第一观点中，在使用氮气作为上述含氮气体的情况下，以低于5.3Pa的处理压力能够形成具有超过800MPa的压缩应力的氮化硅膜；而以4Pa以下的处理压力能够形成具有1000MPa以上压缩应力的氮化硅膜。
按照本发明的第二观点，提供一种氮化硅膜的形成方法，其包括：准备等离子体处理装置的步骤，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。并且，使用氨气作为上述含氮气体，以6.7Pa以上的处理压力形成具有400MPa以上拉伸应力的氮化硅膜。
在上述第二观点中，以40Pa以上的处理压力能够形成具有800MPa以上拉伸应力的氮化硅膜；以133.3Pa以上的处理压力能够形成具有1500MPa以上拉伸应力的氮化硅膜。
按照本发明的第三观点，提供一种氮化硅膜的形成方法，其包括：准备等离子体处理装置的步骤，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。并且，使用氮气作为上述含氮气体，以低于5.3Pa的处理压力形成具有超过800MPa的压缩应力的氮化硅膜。
在上述第三观点中，以4Pa以下的处理压力能够形成具有1000MPa以上压缩应力的氮化硅膜。
在上述第一至第三观点中，可以使用乙硅烷(Si2H6)作为上述含硅气体。并且，作为堆积上述氮化硅膜时的处理温度，可以使用300℃～800℃范围。
按照本发明的第四观点，提供一种半导体装置的制造方法，其包括：准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、在其两侧的主面区域形成有源极和漏极的结构体的步骤；和以覆盖上述栅极电极以及源极和漏极的方式形成氮化硅膜的步骤。上述氮化硅膜通过下述方法形成，该方法包括：准备等离子体处理装置的步骤，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。并且，使用氨气作为上述含氮气体，以6.7Pa以上的处理压力形成具有400MPa以上拉伸应力的氮化硅膜。
按照本发明的第五观点，提供一种半导体装置的制造方法，其包括：准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、在其两侧的主面区域形成有源极和漏极的结构体的步骤；和以覆盖上述栅极电极以及源极和漏极的方式形成氮化硅膜的步骤。上述氮化硅膜通过下述方法形成，该方法包括：准备等离子体处理装置的步骤，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。并且，使用氮气作为上述含氮气体，以低于5.3Pa的处理压力形成具有超过800MPa的压缩应力的氮化硅膜。
按照本发明的第六观点，提供一种存储介质，其在计算机上运行，存储有控制等离子体处理装置的程序，上述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向上述处理室内供给成膜原料气体的气体供给机构，上述平面天线具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内。上述程序在执行时，由计算机控制上述等离子体处理装置，使得进行通过上述含氮气体的种类和处理压力来控制形成的上述氮化硅膜的应力的等离子体CVD方法，该等离子体CVD方法包括：在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。
按照本发明的第七观点，提供一种等离子体处理装置，其包括：配置被处理基板并且能够真空排气的处理室；发生微波的微波发生源；平面天线，其具有多个隙缝，将上述微波发生源发生的微波通过上述隙缝导入上述处理室内；向上述处理室内供给成膜原料气体的气体供给机构；和控制部，其进行控制，使得进行通过上述含氮气体的种类和处理压力来控制形成的上述氮化硅膜的应力的等离子体CVD方法。该等离子体CVD方法包括：在上述处理室内配置被处理基板的步骤；和向上述处理室内导入含氮气体和含硅气体，利用上述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。
按照本发明的等离子体CVD方法，使用由具有多个隙缝的平面天线向处理室内导入微波并产生等离子体的等离子体处理装置，通过组合含氮气体的种类和处理压力，能够形成具有所需应力的氮化硅膜。例如通过使用氨气作为含氮气体，以6.7Pa以上的处理压力进行成膜，能够形成具有400MPa以上拉伸应力的氮化硅膜。此外，例如通过使用氮气作为含氮气体，以低于5.3Pa的处理压力进行成膜，能够形成具有超过800MPa的压缩应力的氮化硅膜。
并且，由具有多个隙缝的平面天线向处理室内导入微波并产生等离子体的等离子体处理装置，能够进行低电子温度且高密度的等离子体处理，所以能够极度降低等离子体CVD时的等离子体损伤。因此，通过使用这种等离子体处理装置，含氮气体的种类、处理压力等的等离子体CVD条件的选择范围变宽，能够提高氮化硅膜的应力的控制性。
这样，本发明的等离子体CVD方法为，能够以高精度控制氮化硅膜的应力特性、同时能够抑制等离子体损伤的方法，所以能够在各种半导体装置的制造过程中形成具有应力的氮化硅膜时有利地使用。
附图说明
图1是表示适于实施本发明方法的等离子体处理装置的一个例子的截面示意图。
图2是表示图1的等离子体处理装置的平面天线部件的平面图。
图3是表示使用具有应力的氮化硅膜作为覆盖膜的晶体管的截面结构的示意图。
图4A是表示适用本发明一个实施方式的等离子体CVD方法的半导体装置的制造方法工序的工序截面图，表示形成氮化硅膜前的状态。
图4B是表示适用本发明一个实施方式的等离子体CVD方法的半导体装置的制造方法工序的工序截面图，表示正在进行等离子体CVD处理的状态。
图4C是表示适用本发明一个实施方式的等离子体CVD方法的半导体装置的制造方法工序的工序截面图，表示通过等离子体CVD形成具有应力的氮化硅膜后的状态。
图5是表示使用具有应力的氮化硅膜作为覆盖膜的CMOS晶体管的截面结构的示意图。
图6是表示使用具有应力的氮化硅膜作为覆盖膜的非易失性存储器的截面结构的示意图。
图7是表示氮化硅膜的应力与等离子体CVD中的压力条件的关系的曲线图。
图8A是表示在处理压力为40.0Pa的情况下，氮化硅膜中的氢浓度与等离子体CVD中的Si2H6流量的关系的曲线图。
图8B是表示在处理压力为133.3Pa的情况下，氮化硅膜中的氢浓度与等离子体CVD中的Si2H6流量的关系的曲线图。
图8C是表示在处理压力为400Pa的情况下，氮化硅膜中的氢浓度与等离子体CVD中的Si2H6流量的关系的曲线图。
图9是表示压力为666Pa(5Torr)时，Si2H6/NH3值与氮化硅膜应力的关系的曲线图。
图10是表示在Si2H6流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与氮化硅膜应力的关系的曲线图。
图11是表示在Si2H6流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与N-H键浓度的关系的曲线图。
图12是表示在Si2H6流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与Si-H键浓度的关系的曲线图。
图13A是表示在拉伸应力的情况下，氮化硅膜的应力与等离子体CVD中的温度条件和间隙的关系的曲线图。
图13B是表示在压缩应力的情况下，氮化硅膜的应力与等离子体CVD中的温度条件和间隙的关系的曲线图。
图14是表示具有拉伸应力的氮化硅膜的Jg图像的图。
图15是表示具有压缩应力的氮化硅膜的Jg图像的图。
图16A是表示在拉伸应力的情况下，氮化硅膜的应力与退火时间的关系的曲线图。
图16B是表示在压缩应力的情况下，氮化硅膜的应力与退火时间的关系的曲线图。
具体实施方式
下面参照适当的附图，具体说明本发明的实施方式。图1是能够在本发明方法的氮化硅膜的形成中使用的等离子体处理装置的一个例子的截面示意图。该等离子体处理装置100构成为RLSA微波等离子体处理装置，其由具有多个隙缝的平面天线、特别是RLSA(Radial LineSlot Antenna：径向线状隙缝天线)向处理室内导入微波，产生等离子体，能够由此产生高密度且低电子温度的微波激发等离子体。能够通过1×1010～5×1012/cm3的等离子体密度、0.7～2eV的低电子温度的等离子体进行处理。因此，在各种半导体装置的制造过程中，能够适当地用于通过等离子体CVD进行氮化硅膜的成膜处理等目的。
上述等离子体处理装置100具有气密地构成、且接地的大致呈圆筒状的腔室1。并且，腔室1也可以为方筒状。在腔室1底壁1a的大致中间部位形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通并向下突出的排气室11。该排气室11经由排气管23与排气装置24连接。
在腔室1内设置有载置台2，该载置台2用于水平地支承作为被处理基板的硅晶片(以下简称为“晶片”)W，由高导热性的AlN等陶瓷构成。该载置台2由从排气室11底部中央向上方延伸的圆筒状的由AlN等陶瓷构成的支持部件3所支持。在载置台2上设置有用于覆盖其外缘部并引导晶片W的覆盖物4。该覆盖物4是由例如石英、AlN、Al2O3、SiN等材质构成的部件。
在载置台2中埋入有电阻加热型加热器5，该加热器5通过来自加热器电源5a的供电加热载置台2，利用该热量均匀地加热作为被处理基板的晶片W。并且，在载置台2上装备有热电偶6，能够将晶片W的加热温度在例如从室温到900℃的范围内进行温度控制。在载置台2上设置有能够相对于载置台2的表面伸出没入的用于支持晶片W并使之升降的晶片支承销(未图示)。
在如下所述的上部板27和腔室1的侧壁上，分上下设置有呈环状的气体导入部15a和15b，在各气体导入部15a和15b上连接有供给成膜原料气体或等离子体激发用气体的气体供给系统16。其中，气体导入部15a和15b可以配置成喷嘴状或喷淋头状。
气体供给系统16例如具有含氮气体供给源17、含Si气体供给源18和不活泼性气体供给源19。含氮气体供给源17与上部的气体导入部15a连接，含Si气体供给源18和不活泼性气体供给源19与下部的气体导入部15b连接。
作为成膜原料气体的含氮气体，可以使用例如氮气(N2)、氨气(NH3)、单甲基肼(MMH)这样的肼衍生物等。
另外，作为其他成膜原料气体的含Si气体，例如可以使用硅烷(SiH4)、乙硅烷(Si2H6)、三甲硅烷基胺(TSA)[(SiH3)3N]等，特别优选乙硅烷(Si2H6)。
并且，作为不活泼性气体，例如可以使用N2气体或稀有气体等。作为等离子体激发用气体的稀有气体，例如可以使用Ar气体、Kr气体、Xe气体、He气体等。其中，在本发明中通过如下所述选择成膜原料气体，能够控制形成的氮化硅膜的应力的方向(拉伸/压缩)。
含氮气体经由气体管线20到达气体导入部15a，从气体导入部15a导入腔室1内。另一方面，含Si气体和不活泼性气体分别经由气体管线20到达气体导入部15b，从气体导入部15b导入腔室1内。在与各气体供给源连接的各气体管线20上设置有质量流量控制器21和其前后的开关阀22，能够对供给的气体进行切换和流量等的控制。其中，Ar等的等离子体激发用稀有气体是任意气体，不一定与成膜原料气体同时供给。
在上述排气室11的侧面连接有排气管23，在该排气管23上连接有包括快速真空泵的上述排气装置24。并且，通过使该排气装置24动作，腔室1内的气体沿着载置台2外围的下方均匀地向排气室11的空间11a内排出，并经由排气管23排气。由此能够将腔室1内高速地减压到规定的真空度，例如0.133Pa。
在腔室1的侧壁上设有用于在与等离子体处理装置100相邻的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口25、和开闭该搬入搬出口25的闸阀26。
腔室1的上部为开口部，在该开口部上连接有环状的上部板27。上部板27内周的下部，形成有向内侧的腔室内空间突出的环状的支承部27a。在该支承部27a上通过密封部件29气密地设置有由电介质例如石英或Al2O3、AlN等陶瓷构成的透过微波的微波透过板28。从而腔室1内保持气密。
在透过板28的上方，以与载置台2相对的方式设置有圆板状的平面天线部件31。其中，该平面天线部件的形状并不限于圆板状，例如也可以为四边板状。该平面天线部件31与腔室1侧壁的上端卡合。平面天线部件31，例如表面由镀金或镀银的铜板或铝板构成，形成为放射微波的多个隙缝状的微波放射孔32以规定图案贯穿的结构。
微波放射孔32例如图2所示，呈长形的结构成对配置，典型的是成对的微波放射孔32彼此之间配置成“T”字状，多个这样的对配置成同心圆状。微波放射孔32的长度和排列间隔，可以根据波导管37内的微波波长(λg)决定，例如微波放射孔32的间隔，配置成λg/4、λg/2或λg。其中，在图2中，形成同心圆状的相邻微波放射孔32彼此之间的间隔用Δr表示。此外，微波放射孔32也可以是圆形、圆弧形等其它形状。并且，微波放射孔32的配置方式没有特别的限制，除了同心圆状以外，也可以排列成例如螺旋状、放射状。
在该平面天线部件31的上表面设置有具有大于真空的介电常数的慢波件33。由于在真空中微波的波长变长，所以该慢波件33具有缩短微波波长、调节等离子体的功能。此外，平面天线部件31与透过板28之间、以及慢波件33与平面天线部件31之间分别可以接触，也可以离开，但优选接触。
在腔室1的上表面以覆盖这些平面天线部件31和慢波件33的方式设置有例如由铝或不锈钢等金属材料构成的遮蔽盖体34。腔室1的上表面和遮蔽盖体34利用密封部件35密封。在遮蔽盖体34中形成有冷却水流路34a，通过使冷却水在其中流通，对遮蔽盖体34、慢波件33、平面天线部件31和透过板28进行冷却。其中，遮蔽盖体34接地。
在遮蔽盖体34上壁的中央形成有开口部36，在该开口部上连接有波导管37。在该波导管37的端部，经由匹配回路38连接有发生微波的微波发生装置39。由此，由微波发生装置39发生的例如频率为2.45GHz的微波经由波导管37向上述平面天线部件31传送。其中，作为微波的频率，也可以使用8.35GHz、1.98GHz等。
波导管37具有：从上述遮蔽盖体34的开口部36向上方伸出的截面呈圆形的同轴波导管37a、和在该同轴波导管37a的上端经由模式变换器40连接的向水平方向延伸的矩形波导管37b。矩形波导管37b和同轴波导管37a之间的模式变换器40，具有将在矩形波导管37b内以TE模式传导的微波变换为TEM模式的功能。在同轴波导管37a的中心延伸有内导体41，内导体41在其下端与平面天线部件31的中心连接固定。由此，微波经由同轴波导管37a的内导体41有效均匀地呈放射状向平面天线部件31传导。
等离子体处理装置100的各构成部与具有CPU的过程控制器50连接，并受其控制。在过程控制器50上连接有用户界面51，该用户界面51由工序管理者用于对等离子体处理装置100进行管理而进行指令输入操作的键盘、或可视化显示等离子体处理装置100的运行情况的显示器等构成。
此外，在过程控制器50上连接有存储有方案的存储部52，该方案记录有用于在过程控制器50的控制下实现在等离子体处理装置100中实施的各种处理的控制程序(软件)或处理条件数据等。
并且，根据需要，通过按照来自用户界面51的指示等，从储存部52调出任意的方案，在过程控制器50中实施，在过程控制器50的控制下，进行等离子体处理装置100中的预期的处理。并且，上述控制程序或处理条件数据等方案，可以利用存储于计算机能够读取的存储介质例如CD-ROM、硬盘、软盘、闪存等中的状态的方案，或者也可以从其他装置例如通过专用线路即时传送在线利用。
这样构成的等离子体处理装置100，能够以800℃以下的低温进行对底膜等无损伤的等离子体处理，并且等离子体均匀性优异，能够实现过程的均匀性。
在RLSA方式的等离子体处理装置100中，可以按照下述顺序，利用等离子体CVD法，进行在晶片W表面堆积氮化硅膜的处理。
首先，打开闸阀26，从搬入搬出口25将晶片W搬入腔室1内，并载置在载置台2上。然后，以规定流量从气体供给系统16的含氮气体供给源17和含硅气体供给源18经由各气体导入部15a、15b向腔室1内导入含氮气体和含硅气体。
然后，将来自微波发生装置39的微波经过匹配回路38导入波导管37中，依次通过矩形波导管37b、模式变换器40和同轴波导管37a，经由内导体41供给到平面天线部件31上，从平面天线部件31的隙缝经由透过板28向腔室1内的晶片W上方空间放射。微波在矩形波导管37b内以TE模式传送，该TE模式的微波由模式变换器40变换为TEM模式，在同轴波导管37a内向平面天线部件31传送。此时微波的输出例如可以为500～3000W左右。
通过从平面天线部件31经过透过板28放射到腔室1内的微波，在腔室1内形成电磁场，含氮气体、含硅气体分别被等离子体化。由于微波从平面天线部件31的多个孔32放射，该微波激发等离子体为大致1×1010～5×1012/cm3的高密度、并且在晶片W附近为大致1.5eV以下的低电子温度的等离子体。如此形成的微波激发等离子体，由于离子等对底膜造成的等离子体损伤少，并且为高密度，所以在等离子体中原料气体处于高离解状态，生成SiH、NH、N、H等活性种，通过活性种间的反应，堆积氮化硅SixNy(其中，x、y不一定由化学当量理论决定，为因条件而异的值)的薄膜。
在本发明中，通过选定等离子体CVD成膜的条件，能够控制成膜的氮化硅膜应力的方向和强度。具体而言，例如在对成膜的氮化硅膜赋予拉伸(tensile)应力的情况下，优选使用NH3气体作为含氮气体，例如使用Si2H6气体作为含硅气体。在这种情况下，NH3气体的流量设定为100～3000mL/min(sccm)，优选为400～1000mL/min(sccm)，Si2H6气体的流量设定为1～30mL/min(sccm)，优选为5～20mL/min(sccm)。
并且，在使用上述Si2H6气体和NH3气体的情况下，通过将等离子体CVD时的处理压力设定得较高，能够形成具有高拉伸应力的氮化硅膜。例如，使用Si2H6气体和NH3气体，为了形成具有400MPa以上拉伸应力的氮化硅膜，优选将处理压力设定为6.7Pa(50mTorr)以上。而为了形成具有800MPa以上，例如800～2000MPa的高拉伸应力的氮化硅膜，优选将处理压力设定为40Pa以上，例如40～266.6Pa(300mTorr～2Torr)。此外，为了形成具有1000MPa以上，例如1000～2000MPa的高拉伸应力的氮化硅膜，优选将处理压力设定为53.3Pa以上，例如53.3～266.6Pa(400mTorr～2Torr)。进一步，为了形成具有1500MPa以上，例如1500～2000MPa的高拉伸应力的氮化硅膜，优选将处理压力设定为133.3Pa以上，例如133.3～266.6Pa(1Torr～2Torr)。
并且，在处理压力相同的情况下，存在等离子体CVD的处理温度越高，氮化硅膜的拉伸应力越强的趋势，所以优选将载置台2加热到300～800℃。此外，等离子体CVD法能够以低温成膜，从制造设备的观点出发，更优选300～450℃。
此外，存在等离子体处理装置100中的间隔(从透过板28的下表面到载置台2的上表面的间隔)G越宽，拉伸应力越强的趋势，所以优选将间隔G设定为例如100～300mm左右。
此外，例如在对成膜的氮化硅膜赋予压缩(compressive)应力的情况下，优选使用N2气体作为含氮气体，例如使用Si2H6气体作为含硅气体。在这种情况下，N2气体的流量设定为100～3000mL/min(sccm)，优选为800～2000mL/min(sccm)，Si2H6气体的流量设定为1～30mL/min(sccm)，优选为1～10mL/min(sccm)。
并且，在使用上述Si2H6气体和N2气体的情况下，通过将等离子体CVD时的处理压力设定得较低，能够形成具有高压缩应力的氮化硅膜。例如，使用Si2H6气体和N2气体，为了形成例如具有大于800MPa的压缩应力的氮化硅膜，优选将处理压力设定为低于5.3Pa(40mTorr)，例如1.3～5.3Pa(10mTorr～40mTorr)。而为了形成具有1000MPa以上，例如1000～2000MPa的高压缩应力的氮化硅膜，优选将处理压力设定为4Pa以下，例如1.3～4Pa(10mTorr～30mTorr)。
并且，在处理压力相同的情况下，存在等离子体CVD的处理温度越高，氮化硅膜的压缩应力越强的趋势，所以优选将载置台2加热到300～800℃。从制造设备的观点出发，更优选300～450℃。
此外，存在等离子体处理装置100中的间隔(从透过板28的下表面到载置台2的上表面的间隔)G越宽，压缩应力越强的趋势，所以优选将间隔G设定为例如100～300mm左右。
如上所述，使用等离子体处理装置100，通过选择等离子体CVD条件进行成膜，能够以高精度控制氮化硅膜的应力方向(拉伸或压缩)和应力大小。
下面，参照图3和图4A～4C，说明使用等离子体处理装置100通过等离子体CVD成膜的氮化硅膜的适用例。图3是表示MOS(Metal-Oxide-Silicon：金属氧化物硅)结构的晶体管200的大致结构的截面示意图。该晶体管200，在P型或N型的Si层101上隔着栅极绝缘膜102形成有例如由多晶硅构成的栅极电极103。在栅极电极103下方两侧形成有源极104和漏极105，在它们之间形成有通道区域106(图3中网格部分)。并且，以覆盖栅极电极103的方式形成有由具有高应力的绝缘膜构成的覆盖膜(liner)107。在本适用例中，能够通过使用等离子体处理装置100的等离子体CVD形成该覆盖膜107。此时，通过控制等离子体CVD的条件，能够如上所述赋予覆盖膜107以拉伸应力或压缩应力。
例如，在使用具有拉伸应力的氮化硅膜作为覆盖膜107的情况下，在覆盖膜107上施加如图3中黑色箭头108所示方向的应力。然后，在构成与覆盖膜107相接的源极104和漏极105的硅上，施加与上述黑色箭头108相同方向的应力。结果，在通道区域106上也施加与黑色箭头108相同方向的应力，在通道区域106中产生拉伸变形。
反之，在覆盖膜107具有压缩应力的情况下，在覆盖膜107上施加如图3中白色箭头109所示方向的应力。然后，在构成与覆盖膜107相接的源极104和漏极105的硅上，施加与上述白色箭头109相同方向的应力。结果，在通道区域106上也施加与白色箭头109相同方向的应力，在通道区域106中产生压缩变形。
在晶体管200是以电子为载流子的NMOS晶体管的情况下，如果给予通道区域106以拉伸变形，移动度就会增大；如果给予压缩变形，移动度就会下降。另一方面，在晶体管200是以空穴为载流子的PMOS晶体管的情况下，如果给予通道区域106以压缩变形，移动度就会增大；如果给予拉伸变形，移动度反而会下降。
因此，在晶体管200是NMOS晶体管的情况下，使用具有拉伸应力的氮化硅膜作为覆盖膜107，通过在通道区域106中产生拉伸变形，能够增加饱和驱动电流值和线形驱动电流值。此外，在晶体管200是PMOS晶体管的情况下，使用具有压缩应力的氮化硅膜作为覆盖膜107，通过在通道区域106中产生压缩变形，能够增加饱和驱动电流值和线形驱动电流值。这样一来，通过覆盖膜107使用具有拉伸应力或压缩应力的氮化硅膜，能够改善晶体管200的驱动性能。结果，能够提高组装有晶体管200的半导体装置的性能。
其中，在图3中，可以将具有应力的氮化硅膜用于覆盖膜107，但除此之外，例如，也可以将具有应力的氮化硅膜用作在栅极电极103的两侧部形成的井壁。
晶体管200例如可以通过下述方法制造，使用等离子体处理装置100，以能够赋予上述拉伸应力或压缩应力的成膜条件，以覆盖上述结构体的栅极电极103以及源极104和漏极105的方式形成由氮化硅膜构成的覆盖膜107。图4A～图4C是用于部分说明适用本发明的等离子体氮化处理方法的晶体管200的制造工序例子的工序截面图。
图4A所示的晶体管结构可以按以下顺序形成。首先，在P型或N型Si层101上形成阱(未图示)，例如利用LOCOS法或STI(ShallowTrench Isolation：浅沟槽隔离)形成元件分离层(未图示)。然后，采用等离子体处理或热处理等方法，在Si层101的表面上形成氮化硅膜或氧化硅膜等栅极绝缘膜102。例如通过CVD在该栅极绝缘膜102上形成多晶硅层以后，基于通过光刻技术形成的掩模图案，进行蚀刻，形成栅极电极103。其中，栅极电极结构不限于单层的多晶硅层，也可以出于降低栅极电极的比电阻、使其高速化的目的，形成例如含有钨、钼、钽、钛、它们的硅化物、氮化物、合金等的叠层结构。在如此形成栅极电极103之后，进行离子注入和活化处理，形成源极104、漏极105。
然后，如图4B所示，使用等离子体处理装置100，以覆盖Si层101的表面和栅极电极103的方式形成具有拉伸应力或压缩应力的氮化硅膜。然后，基于通过光刻技术形成的掩模图案，除去不需要区域的氮化硅膜，形成覆盖膜107，由此能够制造图4C所示的MOS结构的晶体管200。其中，在形成覆盖膜107之后，也可以根据需要进行退火。
此外，在制造图5所示的CMOS晶体管300的情况下，依次进行成膜、利用光刻形成图案、蚀刻等，形成NMOS区域201和PMOS区域202，再以能够赋予本发明的拉伸应力或压缩应力的成膜条件进行氮化硅膜的成膜和蚀刻，由此能够分别在NMOS区域201和PMOS区域202形成覆盖膜203和204。
具体而言，在硅基板210上形成作为NMOS区域201的p型阱211和作为PMOS区域202的n型阱212。在p型阱211的主面上隔着栅极绝缘膜213形成由poly-Si构成的栅极电极214，在栅极电极214的两侧形成源极215和漏极216。然后，在栅极电极214的侧壁形成井壁217。另一方面，在n型阱212的主面上隔着栅极绝缘膜213形成由poly-Si构成的栅极电极224，在栅极电极224的两侧形成源极225和漏极226。然后，在栅极电极224的侧壁形成井壁227。其中，符号230是元件分离区域。此时的顺序按照上述图4A～4C进行。
在如此形成NMOS区域201和PMOS区域202后的状态下，使用等离子体处理装置100，在整个面上堆积拉伸应力的氮化硅膜，通过蚀刻，从PMOS区域202除去拉伸应力的氮化硅膜，仅在NMOS区域201残留由拉伸应力的氮化硅膜构成的覆盖膜203。
然后，使用等离子体处理装置100，在晶片W上堆积压缩应力的氮化硅膜。然后，通过蚀刻，从NMOS区域201除去压缩应力的氮化硅膜，仅在PMOS区域残留由压缩应力的氮化硅膜构成的覆盖膜204。如此，能够制造CMOS晶体管，该CMOS晶体管分别在NMOS区域201和PMOS区域202中利用氮化硅膜的应力，在NMOS区域201的通道区域218中产生拉伸变形，在PMOS区域202的通道区域228中产生压缩变形，性能得到提高。
并且，使用等离子体处理装置100通过等离子体CVD成膜的氮化硅膜，也可以适用于图6所示的非易失性存储器400。这种非易失性存储器400，在Si基板301的主面上形成有隧道氧化膜302，在其上形成有由多晶硅构成的浮动门(FG)304，在该浮动门304上形成有例如氧化膜、氮化膜、由氧化膜构成的ONO结构的电介质膜305，并且在该电介质膜305上形成有由多晶硅构成的控制门(CG)306，在该控制门306上形成有绝缘层307，在浮动门304和控制门306的侧壁上通过氧化处理形成有侧壁氧化膜308，在Si基板301的主面的浮动门304的两侧形成有源极309和漏极310，并以覆盖浮动门304、控制门306、源极309和漏极310的方式形成有由具有应力的氮化硅膜构成的覆盖膜311。
这样通过形成具有应力的氮化硅膜作为覆盖膜311，能够赋予浮动门304以适当变形。即，在这种非易失性存储器400中，浮动门304的电荷通过隧道氧化膜向Si基板发生隧道效应而消失(隧道电流)，因此存储消失，但由于赋予浮动门304以适当的变形，使平均电子质量和构成隧道氧化膜302的SiO2壁垒宽度增大，因此减少隧道电流，而使浮动门304能够更稳定地保持电荷。
下面说明作为本发明基础的试验结果。
首先，使用等离子体处理装置100，以各种条件形成氮化硅膜，对氮化硅膜的应力大小进行测试。图7是表示此时等离子体CVD中的处理压力与氮化硅膜应力大小的关系的曲线图。其中，图7的纵轴表示氮化硅膜应力的大小，正(plus)向表示拉伸应力，负(minus)向表示压缩应力(图9、10、13A、13B、16A和16B中也同样)。此外，在图7中，横轴的处理压力是以对数刻度表示mTorr的值，上段表示mTorr的值，下段表示换算的Pa的值(下面的图10、11和12也同样)。
在本试验中，具有应力的氮化硅膜以下述等离子体CVD条件成膜。
<等离子体CVD成膜条件(NH3/Si2H6气体系统)>
NH3气体流量：500mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
处理压力：2.7Pa(20mTorr)、6.7Pa(50mTorr)、40.0Pa(300mTorr)和133.3Pa(1Torr)
载置台2的温度：400℃
微波功率：2000W
此外，具有压缩应力的氮化硅膜以下述等离子体CVD条件成膜。
<等离子体CVD成膜条件(N2/Si2H6气体系统)>
N2气体流量(气体导入部15a)：1100mL/min(sccm)
Si2H6气体流量：1mL/min(sccm)
N2气体流量(气体导入部15b)：100mL/min(sccm)
处理压力：4.0Pa(30mTorr)、6.7Pa(50mTorr)、13.3Pa(100mTorr)和66.6Pa(500mTorr)
载置台2的温度：500℃
微波功率：3000W
由图7可知，在成膜气体为NH3/Si2H6气体系统的情况下，在氮化硅膜上产生拉伸应力，存在处理压力越高该拉伸应力越大的趋势，以大约6.7Pa的处理压力能够得到大约400MPa的拉伸应力。因此，在赋予氮化硅膜以拉伸应力的情况下，优选使处理压力为6.7Pa(50mTorr)以上。而为了形成具有800MPa以上，例如800～2000MPa的高拉伸应力的氮化硅膜，优选处理压力设定为40Pa以上，例如40～266.6Pa(300mTorr～2Torr)。此外，为了赋予1000MPa以上，例如1000～2000MPa的高拉伸应力，优选处理压力设定为53.3Pa以上，例如53.3～266.6Pa(400mTorr～2Torr)。进一步为了赋予1500MPa以上，例如1500～2000MPa的高拉伸应力，优选处理压力设定为133.3Pa以上，例如133.3～266.6Pa(1Torr～2Torr)。
此外，在成膜气体为N2/Si2H6气体系统的情况下，在氮化硅膜上产生压缩应力，存在处理压力越小该压缩应力越大的趋势，以低于大约5.3Pa(40mTorr)的处理压力能够得到超过大约800MPa的压缩应力。因此，在赋予氮化硅膜以压缩应力的情况下，优选处理压力低于5.3Pa(40mTorr)。而为了得到具有1000MPa以上，例如1000～1500MPa的高压缩应力的氮化硅膜，优选处理压力设定为4Pa以下，例如1.3～4Pa(10mTorr～30mTorr)。
从图7可以确认，通过调节等离子体CVD中使用的气体的种类和处理压力，能够以良好的精度控制应力的方向和强度。
下面，使用等离子体处理装置100，改变Si2H6流量，形成氮化硅膜，对氮化硅膜中的氢浓度(Si-H浓度、N-H浓度)进行测试。此时Si2H6流量与氮化硅膜中氢浓度(Si-H浓度、N-H浓度)的关系在图8A～8C表示。图8A是将等离子体CVD的处理压力设定为40.0Pa(300mTorr)时的结果，图8B是将等离子体CVD的处理压力设定为133.3Pa(1Torr)时的结果，图8C是将等离子体CVD的处理压力设定为400Pa(3Torr)时的结果。在此，以500mL/min(sccm)的流量使用NH3作为含氮气体，处理温度设定为500℃，微波功率设定为2kW，间隔G设定为155mm。其中，图8A～8C中的“Total-H(总氢)”意味着氮化硅膜中的Si-H浓度与N-H浓度之和。
从图8A～8C的比较可以确认，与处理压力为133.3Pa(1Torr)或400Pa(3Torr)时相比，在40.0Pa(300mTorr)的情况下，Si2H6流量的变化对氢浓度的影响最明显。如果通过等离子体CVD成膜的氮化硅膜中的氢浓度高，就会存在具有拉伸应力的趋势，而如果氢浓度降低，就会存在拉伸应力减弱的趋势。因此可知，在处理压力为40.0Pa(300mTorr)的情况下，通过增大Si2H6的流量，能够对拉伸应力进行微调。
下面，使用等离子体处理装置100，改变NH3/Si2H6气体系统中的Si2H6气体流量和处理压力，形成氮化硅膜，对氮化硅膜应力的大小进行测试。在此，将NH3气体流量固定为400mL/min(sccm)、Ar气体流量固定为200mL/min(sccm)，而Si2H6气体流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)，处理压力从9.33变化到1333Pa(70～10000mT)。其中，作为其它条件，处理温度为400℃，微波功率为2kW。
图9是表示压力为666Pa(5Torr)时Si2H6/NH3的值与氮化硅膜应力的关系的曲线图。从该曲线图可知，如果Si2H6/NH3值变为0.01以下，拉伸应力就会增加。由此能够确认，在为666Pa(5Torr)这样的较高压力的情况下，从向氮化硅膜导入高拉伸应力的观点出发，优选Si2H6/NH3的值为0.1以下。
图10中横轴为处理压力，纵轴为氮化硅膜应力的值，表示使Si2H6的流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与氮化硅膜的拉伸应力的关系的曲线图。由该图可以确认，直至处理压力到达133.3Pa(1Torr)为止，无论Si2H6的流量如何，随着处理压力的增加，氮化硅膜的拉伸应力也会增加，而在Si2H6流量为5mL/min(sccm)、10mL/min(sccm)的情况下，如果处理压力超过133.3Pa(1Torr)，拉伸应力几乎不再上升，一旦处理压力超过266.6Pa(2Torr)，拉伸应力反而下降。与此相反，在Si2H6流量为2mL/min(sccm)的情况下，直至1333Pa(10Torr)为止，拉伸应力持续上升。
图11中横轴为处理压力，纵轴为N-H键浓度的值，表示使Si2H6的流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与N-H键浓度的关系的曲线图。图12中横轴为处理压力，纵轴为Si-H键浓度的值，表示使Si2H6流量变化为2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)的情况下，处理压力与Si-H键浓度的关系的曲线图。如果综合研究这些图与上述图10可知，在产生高拉伸应力的区域，N-H键浓度高，Si-H键浓度几乎为0，拉伸应力的降低与N-H键浓度的降低和Si-H键浓度的升高相对应。即，在NH3过剩的情况下，由于反应控制速度，N-H键大量进入膜中，拉伸应力上升，而如果Si2H6增多，则位于供给控制速度的反应区域，所以Si-H键增多，拉伸应力降低。因此可以认为，如果Si2H6的流量低于2mL/min(sccm)，即使处理压力为266Pa(2Torr)以上，Si-H键浓度也不会上升，N-H浓度得到维持，直至1333Pa(10Torr)为止，拉伸应力上升。
下面，使用等离子体处理装置100，以各种条件形成氮化硅膜，研究载置台2的温度和间隔G与应力大小的关系。图13A、13B是表示此时各间隔下载置台温度与应力的关系的曲线图，图13A是针对拉伸应力的结果，而图13B是针对压缩应力的结果。在该试验中，分别对间隔G为125mm、150mm和180mm的情况，研究处理温度与应力的关系。在此，NH3气体流量设定为500mL/min(sccm)，Si2H6气体流量设定为5mL/min(sccm)，处理压力设定为133.3Pa，微波功率设定为2kW。由图13A、13B可知，拉伸应力和压缩应力都有随着载置台2温度的升高而增大的趋势，而且拉伸应力和压缩应力都有随着间隔G的增大而增加的趋势。
因此，在赋予氮化硅膜以拉伸应力、压缩应力任何一种的情况下，从增大应力的观点出发，温度越高越好，但从制造设备的观点出发，温度低好，并且，如果综合考虑能够以等离子体CVD特有的低温成膜的优点，优选将载置台2加热到300～450℃。并且，间隔G优选设定为例如100～300mm左右。
下面说明确认本发明效果的试验结果。
(1)充电损伤评价：
使用装入有多个MOS电容器的试验用晶片(直径200mm)作为评价用器件。该试验用晶片，将天线比(MOS电容器的多晶硅电极与栅极绝缘膜的面积比，AAR)为10倍、100倍、1000倍、1万倍、10万倍和100万倍的6种MOS电容器作为一个芯片，分成1～96的芯片。使用等离子体处理装置100在该测试用晶片的表面，形成氮化硅膜，然后通过从MOS电容器的电流-电压特性求出的漏电流来评价MOS电容器被破坏的程度。在该试验中，将—4.375V(＝—12.5MV/cm)时的Jg超过1×10-9[A/μm2]的情况判定为不适合(有充电损伤)。
具有拉伸应力的氮化硅膜，使用与图1同样结构的等离子体处理装置100，以NH3气体流量为500mL/min(sccm)、Si2H6气体流量为5mL/min(sccm)、处理压力为133.3Pa(1Torr)、载置台2的温度为500℃、微波功率为2000W、间隔为180mm的等离子体CVD条件，实施成膜。得到的氮化硅膜的拉伸应力大约为1500MPa。
具有压缩应力的氮化硅膜，使用与图1同样结构的等离子体处理装置100，以N2气体流量为1100mL/min(sccm)从气体导入部15a导入，以N2气体流量为100mL/min(sccm)和Si2H6气体流量为1mL/min(sccm)从气体导入部15b导入，以处理压力为2.66Pa(20mTorr)、载置台2的温度为500℃、微波功率为3000W、间隔为180mm的等离子体CVD条件，进行成膜。得到的氮化硅膜的压缩应力大约为1000MPa。
其中，压缩应力膜和拉伸应力膜中氮化硅膜的厚度均为20nm。
图14是在试验用晶片上形成有具有拉伸应力的氮化硅膜的情况下，表示充电损伤的Jg图像。图15是在试验用晶片上形成有具有压缩应力的氮化硅膜的情况下，表示充电损伤的Jg图像，两种都是在AAR为100万倍的MOS电容器中的测定结果。
如图14和图15所示可知，即使在最容易发生泄漏的AAR为100万倍时，Jg也远远低于1×10-9[A/μm2]。其它AAR时的数据予以省略，但Jg显示更小的值。如此可以确认，在使用等离子体处理装置100形成具有应力的氮化硅膜的情况下，几乎不会发生等离子体损伤。
(2)阶梯覆盖性评价
使用等离子体处理装置100，在形成有沟槽的试验用Si基板上，以NH3气体流量为500mL/min(sccm)、Si2H6气体流量为5mL/min(sccm)、处理压力为133.3Pa(1Torr)、载置台2的温度为500℃、微波功率为2000W的等离子体CVD条件，形成具有拉伸应力的氮化硅膜。其中沟槽的纵宽比(深度/宽度)为1/1。
测定氮化硅膜的顶部膜厚(沟槽周围平坦面的膜厚)、侧部膜厚(沟槽侧壁部的膜厚)、底部膜厚(沟槽底部的膜厚)，对阶梯覆盖性进行评价。结果，侧部与顶部的膜厚比(侧部膜厚/顶部膜厚×100)为91％，底部与顶部的膜厚比(底部膜厚/顶部膜厚×100)为97％，得到良好的阶梯覆盖性。
(3)耐热性评价
使用等离子体处理装置100形成具有拉伸应力和压缩应力的氮化硅膜，然后进行退火，研究热处理对氮化硅膜应力的影响。成膜条件和退火条件如下所示。
<等离子体CVD条件(NH3/Si2H6气体系统)>
NH3气体流量：400mL/min(sccm)
Si2H6气体流量：5mL/min(sccm)
处理压力：133.3Pa(1000mTorr)
载置台2的温度：500℃
微波功率：2000W
<等离子体CVD条件(N2/Si2H6气体系统)>
N2气体流量(气体导入部15a)：1100mL/min(sccm)
Si2H6气体流量：1mL/min(sccm)
N2气体流量(气体导入部15b)：100mL/min(sccm)
处理压力：2.6Pa(20mTorr)
载置台2的温度：500℃
微波功率：1000W
<退火条件>
处理温度：800℃
处理压力：101308Pa(760Torr)
处理时间：0分钟(未处理)、10分钟或20分钟
图16A、16B是表示氮化硅膜的应力与退火时间的关系的曲线图，图16A为拉伸应力的情况，图16B为压缩应力的情况。由这些图16A和16B可以确认，使用Si2H6和N2或NH3作为原料气体，以上述条件形成的具有拉伸或压缩应力的氮化硅膜，退火前后应力的变化幅度都非常小，耐热性优异。由该结果可知，使用Si2H6和N2或NH3作为原料气体得到的氮化硅膜，对各种半导体装置的制造过程中反复进行的热处理均具有优异的耐受性。
并且，本发明不限于上述实施方式，在本发明思想的范围内，可以进行各种变形。
例如，可以举出在上述实施方式中，将具有高拉伸应力或高压缩应力的氮化硅膜适用于晶体管的覆盖膜，使得驱动特性得到提高的例子。但并不限于此，本发明在能够利用应力改善设备特性的各种半导体装置的制造中都可以适用。

Claims (21)

1.一种等离子体CVD方法，其特征在于，包括：
准备等离子体处理装置的步骤，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤，并且，
通过所述含氮气体的种类和处理压力来控制形成的所述氮化硅膜的应力。
2.如权利要求1所述的等离子体CVD方法，其特征在于：
使用氨气作为所述含氮气体，以6.7Pa以上的处理压力形成具有400MPa以上拉伸应力的氮化硅膜。
3.如权利要求2所述的等离子体CVD方法，其特征在于：
使用氨气作为所述含氮气体，以40Pa以上的处理压力形成具有800MPa以上拉伸应力的氮化硅膜。
4.如权利要求3所述的等离子体CVD方法，其特征在于：
使用氨气作为所述含氮气体，以133.3Pa以上的处理压力形成具有1500MPa以上拉伸应力的氮化硅膜。
5.如权利要求1所述的等离子体CVD方法，其特征在于：
使用氮气作为所述含氮气体，以低于5.3Pa的处理压力形成具有超过800MPa的压缩应力的氮化硅膜。
6.如权利要求5所述的等离子体CVD方法，其特征在于：
使用氮气作为所述含氮气体，以4Pa以下的处理压力形成具有1000MPa以上压缩应力的氮化硅膜。
7.如权利要求1所述的等离子体CVD方法，其特征在于：
所述含硅气体是乙硅烷(Si2H6)。
8.如权利要求1所述的等离子体CVD方法，其特征在于：
堆积所述氮化硅膜时的处理温度为300℃～800℃。
9.一种氮化硅膜的形成方法，其特征在于，包括：
准备等离子体处理装置的步骤，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤，并且，
使用氨气作为所述含氮气体，以6.7Pa以上的处理压力形成具有400MPa以上拉伸应力的氮化硅膜。
10.如权利要求9所述的氮化硅膜的形成方法，其特征在于：
以40Pa以上的处理压力形成具有800MPa以上拉伸应力的氮化硅膜。
11.如权利要求10所述的氮化硅膜的形成方法，其特征在于：
以133.3Pa以上的处理压力形成具有1500MPa以上拉仲应力的氮化硅膜。
12.如权利要求9所述的氮化硅膜的形成方法，其特征在于：
所述含硅气体是乙硅烷(Si2H6)。
13.如权利要求9所述的氮化硅膜的形成方法，其特征在于：
堆积所述氮化硅膜时的处理温度为300～800℃。
14.一种氮化硅膜的形成方法，其特征在于，包括：
准备等离子体处理装置的步骤，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤，并且，
使用氮气作为所述含氮气体，以低于5.3Pa的处理压力形成具有超过800MPa的压缩应力的氮化硅膜。
15.如权利要求14所述的氮化硅膜的形成方法，其特征在于：
以4Pa以下的处理压力形成具有1000MPa以上压缩应力的氮化硅膜。
16.如权利要求14所述的氮化硅膜的形成方法，其特征在于：
所述含硅气体是乙硅烷(Si2H6)。
17.如权利要求14所述的氮化硅膜的形成方法，其特征在于：
堆积所述氮化硅膜时的处理温度为300～800℃。
18.一种半导体装置的制造方法，其特征在于，包括：
准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、在其两侧的主面区域形成有源极和漏极的结构体的步骤；和
以覆盖所述栅极电极以及源极和漏极的方式形成氮化硅膜的步骤，
所述氮化硅膜通过下述方法形成，该方法包括：
准备等离子体处理装置的步骤，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤，并且，
使用氨气作为所述含氮气体，以6.7Pa以上的处理压力形成具有400MPa以上拉伸应力的氮化硅膜。
19.一种半导体装置的制造方法，其特征在于，包括：
准备在半导体基板的主面上隔着绝缘膜形成有栅极电极、在其两侧的主面区域形成有源极和漏极的结构体的步骤；和
以覆盖所述栅极电极以及源极和漏极的方式形成氮化硅膜的步骤，
所述氮化硅膜通过下述方法形成，该方法包括：
准备等离子体处理装置的步骤，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤，并且，
使用氮气作为所述含氮气体，以低于5.3Pa的处理压力形成具有超过800MPa的压缩应力的氮化硅膜。
20.一种存储介质，其特征在于：
在计算机上运行，存储有控制等离子体处理装置的程序，所述等离子体处理装置具备能够真空排气的处理室、发生微波的微波发生源、平面天线、和向所述处理室内供给成膜原料气体的气体供给机构，所述平面天线具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内，
所述程序在执行时，由计算机控制所述等离子体处理装置，使得进行通过所述含氮气体的种类和处理压力来控制形成的所述氮化硅膜的应力的等离子体CVD方法，该等离子体CVD方法包括：
在所述处理室内配置被处理基板的步骤；和
向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。
21.一种等离子体处理装置，其特征在于，包括：
配置被处理基板并且能够真空排气的处理室；
发生微波的微波发生源；
平面天线，其具有多个隙缝，将所述微波发生源发生的微波通过所述隙缝导入所述处理室内；
向所述处理室内供给成膜原料气体的气体供给机构；和
控制部，其进行控制，使得进行通过所述含氮气体的种类和处理压力来控制形成的所述氮化硅膜的应力的等离子体CVD方法，该等离子体CVD方法包括：在所述处理室内配置被处理基板的步骤；和向所述处理室内导入含氮气体和含硅气体，利用所述微波使这些气体等离子体化，通过该等离子体在被处理基板表面堆积氮化硅膜的步骤。
CN2007800197910A 2006-05-31 2007-05-30 等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法 Expired - Fee Related CN101454480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006152433 2006-05-31
JP152433/2006 2006-05-31
PCT/JP2007/060974 WO2007139140A1 (ja) 2006-05-31 2007-05-30 プラズマｃｖｄ方法、窒化珪素膜の形成方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101454480A true CN101454480A (zh) 2009-06-10
CN101454480B CN101454480B (zh) 2012-09-05

Family

ID=38778658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800197910A Expired - Fee Related CN101454480B (zh) 2006-05-31 2007-05-30 等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法

Country Status (6)

Country Link
US (3) US8138103B2 (zh)
JP (1) JP5276437B2 (zh)
KR (3) KR20090009931A (zh)
CN (1) CN101454480B (zh)
TW (1) TWI445056B (zh)
WO (1) WO2007139140A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377870A (zh) * 2012-04-30 2013-10-30 细美事有限公司 基板处理设备

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246130A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 成膜装置、成膜方法及び半導体集積回路装置の製造方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
KR101223724B1 (ko) 2010-10-25 2013-01-17 삼성디스플레이 주식회사 전자소자용 보호막 및 그 제조 방법
US8293605B2 (en) * 2011-02-25 2012-10-23 GlobalFoundries, Inc. Methods for fabricating a CMOS integrated circuit having a dual stress layer (DSL)
KR101398625B1 (ko) * 2012-04-30 2014-06-27 세메스 주식회사 기판 처리 장치
KR101398626B1 (ko) * 2012-04-30 2014-05-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP6101467B2 (ja) 2012-10-04 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20150021240A (ko) * 2013-08-20 2015-03-02 부경대학교 산학협력단 티그 용접용 용가재 성형 송급 장치
WO2015108558A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. In-line chamber coating to control particle flaking
JP6410622B2 (ja) 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
US9437652B2 (en) 2014-05-30 2016-09-06 Texas Instruments Incorporated CMOS compatible thermopile with low impedance contact
US9496313B2 (en) 2014-05-30 2016-11-15 Texas Instruments Incorporated CMOS-based thermopile with reduced thermal conductance
US9231025B2 (en) * 2014-05-30 2016-01-05 Texas Instruments Incorporated CMOS-based thermoelectric device with reduced electrical resistance
JP6700118B2 (ja) * 2016-06-24 2020-05-27 東京エレクトロン株式会社 プラズマ成膜装置および基板載置台
JP6983103B2 (ja) 2018-04-23 2021-12-17 東京エレクトロン株式会社 処理装置及び埋め込み方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117737A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd プラズマｃｖｄ装置
US4668365A (en) * 1984-10-25 1987-05-26 Applied Materials, Inc. Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
JPS63243277A (ja) * 1987-03-31 1988-10-11 Hitachi Ltd プラズマ成膜装置
JP2995705B2 (ja) * 1989-10-31 1999-12-27 株式会社島津製作所 硬質カーボン膜形成方法
JPH04358077A (ja) * 1991-06-03 1992-12-11 Hitachi Ltd マイクロ波プラズマｃｖｄ装置
JPH0562971A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
JP3146666B2 (ja) 1991-09-13 2001-03-19 住友化学工業株式会社 木材防腐剤
JP3089116B2 (ja) * 1992-09-22 2000-09-18 三菱重工業株式会社 電子サイクロトロン共鳴プラズマｃｖｄ装置
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3977974B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置
KR100310103B1 (ko) 1999-01-05 2001-10-17 윤종용 반도체 장치의 제조 방법
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US7115184B2 (en) * 2001-03-28 2006-10-03 Tadahiro Ohmi Plasma processing device
JP4179041B2 (ja) * 2003-04-30 2008-11-12 株式会社島津製作所 有機ｅｌ用保護膜の成膜装置、製造方法および有機ｅｌ素子
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
KR100549949B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
JP2005222778A (ja) * 2004-02-04 2005-08-18 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP4794838B2 (ja) 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4358077B2 (ja) 2004-09-21 2009-11-04 株式会社東芝 成膜装置及び成膜方法
JP2006120922A (ja) 2004-10-22 2006-05-11 Fuji Film Microdevices Co Ltd 光電変換膜積層型カラー固体撮像装置
JP2006120992A (ja) * 2004-10-25 2006-05-11 C Bui Res:Kk シリコン窒化膜の製造方法及びその製造装置
US20060105106A1 (en) 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US20060162661A1 (en) * 2005-01-22 2006-07-27 Applied Materials, Inc. Mixing energized and non-energized gases for silicon nitride deposition
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7192855B2 (en) * 2005-04-15 2007-03-20 Freescale Semiconductor, Inc. PECVD nitride film
US7247582B2 (en) * 2005-05-23 2007-07-24 Applied Materials, Inc. Deposition of tensile and compressive stressed materials
JP4613314B2 (ja) * 2005-05-26 2011-01-19 独立行政法人産業技術総合研究所 単結晶の製造方法
US7785950B2 (en) * 2005-11-10 2010-08-31 International Business Machines Corporation Dual stress memory technique method and related structure
US7696578B2 (en) * 2006-02-08 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective CESL structure for CMOS application

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377870A (zh) * 2012-04-30 2013-10-30 细美事有限公司 基板处理设备
CN103377870B (zh) * 2012-04-30 2016-03-30 细美事有限公司 基板处理设备

Also Published As

Publication number Publication date
JPWO2007139140A1 (ja) 2009-10-08
TW200811925A (en) 2008-03-01
JP5276437B2 (ja) 2013-08-28
WO2007139140A1 (ja) 2007-12-06
US20090197376A1 (en) 2009-08-06
KR20120043128A (ko) 2012-05-03
CN101454480B (zh) 2012-09-05
KR101244590B1 (ko) 2013-03-25
US8569186B2 (en) 2013-10-29
US20130072033A1 (en) 2013-03-21
US8329596B2 (en) 2012-12-11
KR20090009931A (ko) 2009-01-23
KR20110056551A (ko) 2011-05-30
US20120178268A1 (en) 2012-07-12
TWI445056B (zh) 2014-07-11
KR101189926B1 (ko) 2012-10-10
US8138103B2 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
CN101454480B (zh) 等离子体cvd方法、氮化硅膜的形成方法和半导体装置的制造方法
CN101454881B (zh) 绝缘膜的形成方法和半导体装置的制造方法
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US7217659B2 (en) Process for producing materials for electronic device
CN101454880B (zh) 等离子体cvd方法、氮化硅膜的形成方法、半导体装置的制造方法和等离子体cvd装置
KR100645306B1 (ko) 기판 처리 방법
JP2002261091A (ja) 半導体装置およびその製造方法
CN100587923C (zh) 选择性等离子体处理方法和等离子体处理装置
CN101740338B (zh) 薄膜去除方法
KR20100014557A (ko) 질화 규소막의 형성 방법, 비휘발성 반도체 메모리 장치의 제조 방법, 비휘발성 반도체 메모리 장치 및 플라즈마 처리 장치
CN101120437B (zh) 电介质膜及其形成方法
JP2002343962A (ja) 半導体集積回路装置およびその製造方法
US20100206230A1 (en) Methods of low temperature oxidation
CN112864007B (zh) 半导体结构的形成方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2005096363A1 (ja) プラズマ処理方法及び電子装置の製造方法
JP2008171926A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20140530