JP6101467B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP6101467B2
JP6101467B2 JP2012222474A JP2012222474A JP6101467B2 JP 6101467 B2 JP6101467 B2 JP 6101467B2 JP 2012222474 A JP2012222474 A JP 2012222474A JP 2012222474 A JP2012222474 A JP 2012222474A JP 6101467 B2 JP6101467 B2 JP 6101467B2
Authority
JP
Japan
Prior art keywords
gas
insulating film
film
film forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012222474A
Other languages
English (en)
Other versions
JP2014075493A (ja
Inventor
武尚 齊藤
武尚 齊藤
敦智 井ノ口
敦智 井ノ口
昇吾 増田
昇吾 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012222474A priority Critical patent/JP6101467B2/ja
Priority to KR1020130115133A priority patent/KR102272502B1/ko
Priority to US14/041,004 priority patent/US9378942B2/en
Priority to TW102135782A priority patent/TWI634600B/zh
Publication of JP2014075493A publication Critical patent/JP2014075493A/ja
Application granted granted Critical
Publication of JP6101467B2 publication Critical patent/JP6101467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32238—Windows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の種々の側面及び実施形態は、成膜方法及び成膜装置に関するものである。
被処理基板を保護するために、被処理基板上に絶縁層として窒化珪素膜（ＳｉＮ膜）を成膜する方法が知られている。例えば、特許文献１には、複数の孔を有する平面アンテナにより処理容器内にマイクロ波を導入してプラズマを生成し、被処理基板上にプラズマＣＶＤ法によって窒化珪素膜を形成する方法が記載されている。この方法では、窒化珪素膜の成膜に用いる原料ガスの一態様として、トリシリルアミン（ＴＳＡ）が挙げられている。また、引用文献２には、シラン（ＳｉＨ４）を成膜原料ガスとして用いて、プラズマＣＶＤ法によりＳｉＮ膜を成膜することが記載されている。
特開２０１０−８７１８６号公報 国際公開第２００７／１３９１４０号
近年、半導体デバイスのパターンの微細化に伴い、被処理基板に形成される孔や溝等の微小構造の側面や底面にＳｉＮ膜を被覆性よく成膜できること、すなわち、カバレッジの向上が要求されている。また、被処理基板の劣化を防止するために低温でＳｉＮ膜を成膜するプロセスが要求されている。しかしながら、上記特許文献１、２には、低温プロセスで高カバレッジを実現するＳｉＮ膜の成膜条件は開示されておらず、当技術分野においてはこれらの要求を満たす成膜方法が要請されている。
本発明の一側面に係る成膜方法は、プラズマが生成される処理空間を画成する処理容器と、処理空間内にガスを供給するガス供給部と、処理容器内にマイクロ波を供給してプラズマを生成するプラズマ生成部と、備える成膜装置を用いて、被処理基板に対して絶縁膜を成膜する成膜方法であって、処理容器に、トリシリルアミンにＨ２が添加されたガスを供給し、プラズマを発生させて被処理基板に対してＳｉＮを含む絶縁膜を成膜する成膜工程を含む。
本発明の一側面に係る成膜方法では、処理容器内にマイクロ波を供給してプラズマを生成するため、低温で絶縁膜を成膜することができる。また、成膜時にトリシリルアミンにＨ２が添加されたガスを供給することにより、被処理基板上に成膜される絶縁膜のカバレッジが向上する。これは、成膜材料となるプリカーサの被処理基板に対する吸着確率が小さいほど等方的に絶縁膜が成長してカバレッジが向上する傾向があるところ、トリシリルアミンにＨ２が添加されると、被処理基板表面にＨ２が吸着して、プリカーサの被処理基板に対する吸着確率が低下するためである。
一実施形態では、成膜工程の後に、Ｎ２を含むガスを供給し、プラズマを発生させて絶縁膜を窒化処理する窒化工程を更に含んでもよい。カバレッジを向上させるために、トリシリルアミンにＨ２を添加して絶縁膜を成膜すると絶縁膜中のＳｉＨの量が増加し、絶縁特性が劣化する場合がある。この成膜方法では、窒化処理により絶縁膜中のＳｉＨの量を減少させることで、絶縁膜の絶縁特性の劣化を抑制することができる。
一実施形態では、成膜工程及び窒化工程を複数回繰り返して、絶縁膜を成膜してもよい。このように構成することで、優れたカバレッジ特性を維持しつつ、絶縁特性に優れた絶縁膜を所望の膜厚になるように形成することができる。
一実施形態では、成膜工程において、処理容器内の圧力が４００ｍＴｏｒｒ以上になるように調整されてもよい。処理容器内を高圧にすることで平均自由工程が短くなり、絶縁膜の成膜に寄与するプリカーサがランダムな方向に移動しやすくなる。このため、４００ｍＴｏｒｒ以上の高圧条件下では、被処理基体表面でプリカーサが均一に成長し、絶縁体のカバレッジ特性を向上することが可能となる。
一実施形態では、被処理基板が、第１磁性層及び第２磁性層がトンネル障壁層を挟んで積層された積層構造を含むものであってもよい。このような構成によれば、積層構造の側面に良好な膜質の絶縁層を成膜することができるため、被処理基板を絶縁膜で被覆、密封して被処理基板の劣化を防止することができる。
本発明の一側面に係る成膜装置は、プラズマが生成される処理空間を画成する処理容器と、処理空間内にガスを供給するガス供給部と、処理容器内にマイクロ波を供給してプラズマを生成するプラズマ生成部と、ガス供給部及びプラズマ生成部を制御する制御部と、を備え、制御部は、処理容器に、トリシリルアミンにＨ２が添加されたガスを供給し、プラズマを発生させて被処理基板に対してＳｉＮ膜を成膜する。
本発明の一側面に係る成膜装置では、処理容器内にマイクロ波を供給してプラズマを生成するため、低温で絶縁膜を成膜することができる。また、成膜時にトリシリルアミンにＨ２が添加されたガスを供給することにより、被処理基板上に成膜される絶縁膜のカバレッジが向上する。これは、成膜材料となるプリカーサの被処理基板に対する吸着確率が小さいほど等方的に絶縁膜が成長してカバレッジが向上する傾向があるところ、トリシリルアミンにＨ２が添加されると、被処理基板表面にＨ２が吸着して、プリカーサの被処理基板に対する吸着確率が低下するためである。
本発明の種々の側面及び一実施形態によれば、低温プロセスで高カバレッジな絶縁膜を成膜することができる。
一実施形態に係る成膜方法を用いて絶縁膜が成膜されたＭＲＡＭ素子を模式的に示す図である。 一実施形態に係る成膜装置を備える基板処理システムの概要図である。 一実施形態に係る成膜方法を用いたＭＲＡＭ素子の製造工程を示すフロー図である。 ＭＲＡＭ素子の製造の中間工程において生成される被処理基板を示す図である。 一実施形態に係る成膜装置を示す断面図である。 図５に示すスロット板の一例を示す平面図である。 トリシリルアミンの解離パターンを示す図である。 プリカーサのＳｉに対する吸着確率を示す図である。 プリカーサの吸着確率とカバレッジとの関係を示す図である。 別の実施形態に係る成膜方法を用いたＭＲＡＭ素子の製造工程を示すフロー図である。 評価用シリコンウェハを模式的に示す図である。 第１実施例で得られた絶縁体のカバレッジを示す図である。 第１実施例で得られた絶縁体の絶縁特性を示す図である。 第１実施例で得られた絶縁体の絶縁特性を示す図である。 第１実施例で得られた絶縁体をＦＴ−ＩＲ分光法で分析して得られたスペクトル波形を示す図である。 第１実施例で得られた絶縁体をＦＴ−ＩＲ分光法で分析して得られたスペクトル波形を示す図である。 第２実施例で得られた成膜圧力とカバレッジとの関係を示す図である。 第３実施例で得られた絶縁体のカバレッジ及び絶縁特性を示す図である。 第３実施例得られた被処理基体のＳＥＭ像とその模式図である。 第４実施例で得られた窒化処理時間と絶縁特性との関係を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
（第１実施形態）
図１は、一実施形態に係る成膜方法により表面に絶縁膜が成膜されたＭＲＡＭ素子１００の断面図を示している。図１に示すＭＲＡＭ素子１００は、基板Ｂ上に配置されており、下層から順に下部電極層１０１、ピン止め層１０２、第２磁性層１０３、トンネル障壁層１０４、第１磁性層１０５、上部電極層１０６、及びエッチングマスク１０７が積層されている。また、ＭＲＡＭ素子１００の第１磁性層１０５、上部電極層１０６、及びエッチングマスク１０７の側壁には、ＳｉＮを含む絶縁膜１０８が設けられている。
下部電極層１０１は、基板Ｂ上に形成される電気伝導性を有する電極部材である。下部電極層１０１の厚さは、例えば約５ｎｍである。ピン止め層１０２は、下部電極層１０１及び第２磁性層１０３の間に配置される。ピン止め層１０２は、反強磁性体によるピン止め効果により下部電極層１０１の磁化の方向を固定する。ピン止め層１０２としては、例えばＩｒＭｎ（イリジウムマンガン）、ＰｔＭｎ（プラチナマンガン）等の反強磁性体材料が用いられ、その厚さは、例えば約７ｎｍである。
第２磁性層１０３は、ピン止め層１０２上に配置される強磁性体を含む層である。第２磁性層１０３は、ピン止め層１０２によるピン止め効果により、磁化の方向が外部磁界の影響を受けず一定に保持されるいわゆるピンド層として機能する。第２磁性層１０３としては、ＣｏＦｅＢが用いられ、その厚さは、例えば約３ｎｍである。
トンネル障壁層１０４は、第２磁性層１０３及び第１磁性層１０５により挟まれて配置される。第２磁性層１０３と第１磁性層１０５との間にトンネル障壁層１０４が介在することにより、第２磁性層１０３と第１磁性層１０５との間には、トンネル磁気抵抗効果が生じる。すなわち、第２磁性層１０３と第１磁性層１０５との間には、第２磁性層１０３の磁化方向と第１磁性層１０５の磁化方向との相対関係（平行または反平行）に応じた電気抵抗が生じる。トンネル障壁層１０４としては、ＭｇＯが用いられ、その厚さは、例えば１．３ｎｍである。
第１磁性層１０５は、トンネル障壁層１０４上に配置される強磁性体を含む層である。第１磁性層１０５は、磁気情報である外部磁場に磁化の向きが追従する、いわゆるフリー層として機能する。第１磁性層１０５としては、ＣｏＦｅＢが用いられ、その厚さは、例えば約２ｎｍである。
上部電極層１０６は、基板Ｂ上に形成される電気伝導性を有する電極部材である。上部電極層１０６の厚さは、例えば約５ｎｍである。エッチングマスク１０７は、上部電極層１０６上に形成される。エッチングマスク１０７は、ＭＲＡＭ１００の平面形状に応じた形状に形成される。エッチングマスク１０７としては、例えばＴａ（タンタル）、ＴｉＮ（チタンナイトライド）等が用いられる。
ＭＲＡＭ１００は、例えば図２に示す基板処理システムを用いて製造される。図２は、一実施形態に係る基板処理システムを概略的に示す平面図である。図２に示す基板処理システム２０は、基板載置台２５ａ〜２５ｄ、収容容器２７ａ〜２７ｄ、ローダモジュールＬＭ、ロードロックチャンバＬＬ１、ＬＬ２、プロセスモジュールＰＭ１、ＰＭ２、ＰＭ３、及び、トランスファーチャンバ２１を備えている。
基板載置台２５ａ〜２５ｄは、ローダモジュールＬＭの一縁に沿って配列されている。これら基板載置台２５ａ〜２５ｄの上には、収容容器２７ａ〜２７ｄがそれぞれ載置されている。収容容器２７ａ〜２７ｄ内には、被処理基板Ｗが収容されている。
ローダモジュールＬＭ内には、搬送ロボットＲｂ１が設けられている。搬送ロボットＲｂ１は、収容容器２４ａ〜２４ｄの何れかに収容されている被処理基板Ｗを取り出して、当該被処理基板Ｗを、ロードロックチャンバＬＬ１又はＬＬ２に搬送する。
ロードロックチャンバＬＬ１及びＬＬ２は、ローダモジュールＬＭの別の一縁に沿って設けられており、予備減圧室を構成している。ロードロックチャンバＬＬ１及びＬＬ２は、トランスファーチャンバ２１にゲートバルブを介してそれぞれ接続されている。
トランスファーチャンバ２１は、減圧可能なチャンバであり、当該チャンバ内には別の搬送ロボットＲｂ２が設けられている。トランスファーチャンバ２１には、プロセスモジュールＰＭ１〜ＰＭ３が対応のゲートバルブを介してそれぞれ接続されている。搬送ロボットＲｂ２は、ロードロックチャンバＬＬ１又はＬＬ２から被処理基板Ｗを取り出して、プロセスモジュールＰＭ１、ＰＭ２、及びＰＭ３に順に搬送する。基板処理システム２０のプロセスモジュールＰＭ１、ＰＭ２、ＰＭ３はそれぞれ、反応生成物を除去する基板処理装置、成膜装置、プラズマエッチング装置であり得る。以下では説明理解の容易性を考慮して、プロセスモジュールＰＭ１として反応生成物を除去する基板処理装置が採用され、プロセスモジュールＰＭ２として成膜装置が採用され、プロセスモジュールＰＭ３としてプラズマエッチング装置が採用された基板処理システムを例に説明する。
ＭＲＡＭ１００は、例えば図３に示すフロー図に従って製造される。図３に示すように、工程Ｓ１において、プロセスモジュールＰＭ２である成膜装置によって多層膜からなる被処理基板Ｗが製造される。この被処理基板Ｗは、下部電極層１０１、ピン止め層１０２、第２磁性層１０３、トンネル障壁層１０４、第１磁性層１０５、及び上部電極層１０６が基板Ｂ上に積層された多層膜材料である。次に、被処理基板ＷがプロセスモジュールＰＭ３であるプラズマエッチング装置の静電チャックに載置される。上部電極層１０６上には、所定の平面形状を有するエッチングマスク１０７が配置されている。
工程Ｓ２においては、まず上部電極層１０６をエッチングする。この際に用いられるエッチングガスは任意であり、例えばＣｌ２、ＣＨ４、Ｈｅ、Ｎ２、Ａｒ等を用いることができる。例えば塩素Ｃｌ２を含む処理ガスを供給し、プラズマを発生させて被処理基板Ｗをエッチングする。処理ガスとしては、Ｈｅ、Ｎ２、Ａｒ等の不活性ガス、Ｈ２を含み得る。この処理ガスとして、第１磁性層１０５とトンネル障壁層１０４との選択比を十分とることができる種類のガスが採用される。工程Ｓ２において、第１の処理ガスにより、第１磁性層１０５のうちエッチングマスク１０７で覆われていない領域が反応してエッチングされ、トンネル障壁層１０４はエッチングされない。このため、工程Ｓ２においては、トンネル障壁層１０４の表面でエッチングが終了する。
工程Ｓ２において第１磁性層１０５が処理ガスを用いてエッチングされる際には、被エッチング材料等が処理ガス等と反応して反応生成物が生じる。この反応生成物は、第１磁性層１０５、上部電極層１０６、及びエッチングマスク１０７の側壁に残留物として付着することとなる。残留物は、導電性物質を含むためＭＲＡＭ素子にリーク電流を発生させる原因となる。
続く工程Ｓ３において、残留物の除去を行うために、プロセスモジュールＰＭ１である基板処理装置へ被処理基板Ｗを移動させる。工程Ｓ３では、水素（Ｈ２）を含む処理ガスを供給し、プラズマを発生させてＳ２工程で生成された残留物を除去する。残留物を除去するための処理ガスとしては、Ｈｅ、Ｎ２、Ａｒ等の不活性ガスを含み得る。工程Ｓ３により、上部電極層１０６、第１磁性層１０５、及びエッチングマスク１０７の側壁から残留物が除去されると、工程Ｓ４へ移行する。
一実施形態の成膜方法では、続く工程Ｓ４において、被処理基板ＷをプロセスモジュールＰＭ２である一実施形態に係る成膜装置へ移動させ、図４に示すように、被処理基板Ｗの表面を絶縁膜１０８で被覆する。この絶縁膜１０８は、ＳｉＮで構成される。絶縁膜１０８の成膜方法の詳細については後述する。その後、被処理基板ＷをプロセスモジュールＰＭ３であるプラズマエッチング装置へ戻し、第１磁性層１０５、上部電極層１０６及びエッチングマスク１０７の側壁に絶縁膜１０８が残るように、絶縁膜１０８をエッチングする。
続く工程Ｓ５において、メタン（ＣＨ４）を含むガスを供給し、プラズマを発生させて、トンネル障壁層１０４及び第２磁性層１０３をエッチングする。処理ガスとしては、Ｈｅ、Ｎ２、Ａｒ等の不活性ガスやカルボニル基を含有するガス、Ｈ２等、メタン以外のガスを含み得る。工程Ｓ５において、トンネル障壁層１０４、第２磁性層１０３、及びピン止め層１０２のうち、エッチングマスク１０７及び絶縁膜１０８に覆われていない領域がエッチングされる。これにより、ピン止め層１０２、第２磁性層１０３、及びトンネル障壁層１０４は、第１磁性層１０５、上部電極層１０６及びエッチングマスク１０７よりも、第１磁性層１０５、上部電極層１０６及びエッチングマスク１０７の側壁に形成された絶縁膜１０８の幅の分だけ、幅が広くなるように形成される。
続く工程Ｓ６において、処理ガスを供給し、プラズマを発生させて、下部電極層１０１をエッチングする。処理ガスとしては、Ｈｅ、Ｎ２、Ａｒ等の不活性ガスやカルボニル基を含有するガス、ＣＨ４、Ｈ２等のガスを含み得る。工程Ｓ６において、下部電極層１０１のうち、エッチングマスク１０７及び絶縁膜１０８に覆われていない領域がエッチングされる。これにより、下部電極層１０１は、第１磁性層１０５、上部電極層１０６及びエッチングマスク１０７よりも、第１磁性層１０５、上部電極層１０６及びエッチングマスク１０７の側壁形成された絶縁膜１０８の幅の分だけ、幅が広くなるように形成される。
工程Ｓ６が終了すると、図３に示す基板処理工程が終了する。このようにして、多層膜構造を有する被処理基板Ｗから所望の形状のＭＲＡＭ素子が形成される。
次に、工程４において絶縁膜１０８を成膜する際に用いられる成膜装置について説明する。図５は、絶縁膜１０８を成膜するための成膜装置の断面を示している。
図５に示す成膜装置１０は、処理容器１２を備えている。処理容器１２は、被処理基板Ｗを収容するための処理空間Ｓを画成している。処理容器１２は、側壁１２ａ、底部１２ｂ、及び、天部１２ｃを含み得る。側壁１２ａは、軸線ＡＺが延びる方向（以下、「軸線ＡＺ方向」という）に延在する略筒形状を有している。底部１２ｂは、側壁１２ａの下端側に設けられている。底部１２ｂには、排気用の排気孔１２ｈが設けられている。側壁１２ａの上端部は開口している。側壁１２ａの上端部開口は、誘電体窓１８によって閉じられている。誘電体窓１８は、側壁１２ａの上端部と天部１２ｃとの間に狭持されている。この誘電体窓１８と側壁１２ａの上端部との間には封止部材２６が介在していてもよい。封止部材２６は、例えばＯリングであり、処理容器１２の密閉に寄与する。
成膜装置１０は、処理容器１２内に設けられたステージ２０を更に備えている。ステージ２０は、誘電体窓１８の下方に設けられている。一実施形態においては、ステージ２０は、台２０ａ、及び、静電チャック２０ｂを含んでいる。
台２０ａは、筒状支持部４６に支持されている。筒状支持部４６は、絶縁性の材料で構成されており、底部１２ｂから垂直上方に延びている。また、筒状支持部４６の外周には、導電性の筒状支持部４８が設けられている。筒状支持部４８は、筒状支持部４６の外周に沿って処理容器１２の底部１２ｂから垂直上方に延びている。この筒状支持部４８と側壁１２ａとの間には、環状の排気路５０が形成されている。
排気路５０の上部には、複数の貫通孔が設けられた環状のバッフル板５２が取り付けられている。排気路５０は、排気孔１２ｈを提供する排気管５４に接続しており、当該排気管５４には、圧力調整器５６ａを介して排気装置５６ｂが接続されている。排気装置５６ｂは、ターボ分子ポンプなどの真空ポンプを有している。圧力調整器５６ａは、排気装置５６ｂの排気量を調整して、処理容器１２内の圧力を調整する。これら圧力調整器５６ａ及び排気装置５６ｂにより、処理容器１２内の処理空間Ｓを所望の真空度まで減圧することができる。また、排気装置５６ｂを動作させることにより、ステージ２０の外周から排気路５０を介して処理ガスを排気することができる。
台２０ａは、高周波電極を兼ねている。台２０ａには、マッチングユニット６０及び給電棒６２を介して、ＲＦバイアス用の高周波電源５８が電気的に接続されている。高周波電源５８は、被処理基板Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．６５ＭＨｚの高周波電力を所定のパワーで出力する。マッチングユニット６０は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容している。この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
台２０ａの上面には、静電チャック２０ｂが設けられている。一実施形態においては、静電チャック２０ｂの上面は、被処理基板Ｗを載置するための載置領域を構成している。この静電チャック２０ｂは、被処理基板Ｗを静電吸着力で保持する。静電チャック２０ｂの径方向外側には、被処理基板Ｗの周囲を環状に囲むフォーカスリングＦが設けられている。静電チャック２０ｂは、電極２０ｄ、絶縁膜２０ｅ、及び、絶縁膜２０ｆを含んでいる。電極２０ｄは、導電膜によって構成されており、絶縁膜２０ｅと絶縁膜２０ｆの間に設けられている。電極２０ｄには、高圧の直流電源６４がスイッチ６６及び被覆線６８を介して電気的に接続されている。静電チャック２０ｂは、直流電源６４から印加される直流電圧により発生するクーロン力によって、その上面に被処理基板Ｗを吸着保持することができる。
台２０ａの内部には、周方向に延びる環状の冷媒室２０ｇが設けられている。この冷媒室２０ｇには、チラーユニットから配管７０，７２を介して所定の温度の冷媒、例えば、冷却水が循環供給される。静電チャック２０ｂ上の被処理基板Ｗの処理温度は、冷媒の温度によって制御され得る。さらに、伝熱ガス供給部からの伝熱ガス、例えば、Ｈｅガスがガス供給管７４を介して静電チャック２０ｂの上面と被処理基板Ｗの裏面との間に供給される。
一実施形態においては、成膜装置１０は、温度制御機構として、ヒータＨＴ、ＨＳ、ＨＣＳ、及び、ＨＥＳを更に備え得る。ヒータＨＴは、天部１２ｃ内に設けられており、アンテナ１４を囲むように、環状に延在している。また、ヒータＨＳは、側壁１２ａ内に設けられており、環状に延在している。ヒータＨＳは、例えば、処理空間Ｓの高さ方向（即ち、軸線ＡＺ方向）の中間に対応する位置に設けられ得る。ヒータＨＣＳは、台２０ａ内に設けられている。ヒータＨＣＳは、台２０ａ内において、上述した載置領域の中央部分の下方、即ち軸線ＡＺに交差する領域に設けられている。また、ヒータＨＥＳは、台２０ａ内に設けられており、ヒータＨＥＳを囲むように環状に延在している。ヒータＨＥＳは、上述した載置領域の外縁部分の下方に設けられている。
また、成膜装置１０は、アンテナ１４、同軸導波管１６、誘電体窓１８、マイクロ波発生器（プラズマ生成部）２８、チューナ３０、導波管３２、及び、モード変換器３４を更に備え得る。マイクロ波発生器２８は、例えば２．４５ＧＨｚの周波数のマイクロ波を発生する。マイクロ波発生器２８は、チューナ３０、導波管３２、及びモード変換器３４を介して、同軸導波管１６の上部に接続されている。同軸導波管１６は、その中心軸線である軸線ＡＺに沿って延在している。同軸導波管１６は、外側導体１６ａ及び内側導体１６ｂを含んでいる。外側導体１６ａは、軸線ＡＺ方向に延びる筒形状を有している。外側導体１６ａの下端は、導電性の表面を有する冷却ジャケット３６の上部に電気的に接続され得る。内側導体１６ｂは、外側導体１６ａの内側に設けられている。内側導体１６ｂは、軸線ＡＺに沿って延びる筒形状を有している。内側導体１６ｂの下端は、アンテナ１４のスロット板４０に接続している。
一実施形態においては、アンテナ１４は、天部１２ｃに形成された開口内に配置されて得る。このアンテナ１４は、誘電体板３８及びスロット板４０を含んでいる。誘電体板３８は、マイクロ波の波長を短縮させるものであり、略円板形状を有している。誘電体板３８は、例えば、石英又はアルミナから構成される。誘電体板３８は、スロット板４０と冷却ジャケット３６の下面の間に狭持されている。アンテナ１４は、したがって、誘電体板３８、スロット板４０、及び、冷却ジャケット３６の下面によって構成され得る。
スロット板４０は、複数のスロット対が形成された略円板状の金属板である。一実施形態においては、アンテナ１４は、ラジアルラインスロットアンテナであり得る。図６は、スロット板の一例を示す平面図である。スロット板４０には、複数のスロット対４０ａが形成されている。複数のスロット対４０ａは、径方向に所定の間隔で設けられており、また、周方向に所定の間隔で配置されている。複数のスロット対４０ａの各々は、二つのスロット孔４０ｂ及び４０ｃを含んでいる。スロット孔４０ｂとスロット孔４０ｃは、互いに交差又は直交する方向に延在している。
図５を再び参照する。成膜装置１０では、マイクロ波発生器２８により発生されたマイクロ波が、同軸導波管１６を通って、誘電体板３８に伝播され、スロット板４０のスロット孔から誘電体窓１８に与えられる。
誘電体窓１８は、略円板形状を有しており、例えば、石英又はアルミナから構成されている。誘電体窓１８は、スロット板４０の直下に設けられている。誘電体窓１８は、アンテナ１４から受けたマイクロ波を透過して、当該マイクロ波を処理空間Ｓに導入する。これにより、誘電体窓１８の直下に電界が発生し、処理空間内にプラズマが発生する。このように、成膜装置１０によれば、磁場を加えずにマイクロ波を用いてプラズマを発生させることが可能である。
一実施形態においては、誘電体窓１８の下面は、凹部１８ａを画成し得る。凹部１８ａは、軸線ＡＺ周りに環状に設けられており、テーパ形状を有している。この凹部１８ａは、導入されたマイクロ波による定在波の発生を促進するために設けられており、マイクロ波によるプラズマを効率的に生成することに寄与し得る。
また、成膜装置１０は、中央導入部２２、上部導入部２３、周辺導入部２４、及びガス供給部ＧＳを更に備えている。中央導入部２２は、軸線ＡＺに沿って被処理基板Ｗに向けてガスを噴射する。中央導入部２２は、導管２２ａ及びインジェクタ２２ｂを含んでいる。導管２２ａは、同軸導波管１６の内側導体１６ｂの内孔に通されている。また、導管２２ａは、誘電体窓１８が軸線ＡＺに沿って画成する空間内まで延在している。誘電体窓１８が画成する当該空間には、孔１８ｈが連続しており、当該孔１８ｈは、処理空間Ｓに向けて開口している。また、誘電体窓１８が画成する前記空間内には、インジェクタ２２ｂが設けられている。インジェクタ２２ｂには、軸線ＡＺ方向に延びる複数の貫通孔が設けられている。かかる構成の中央導入部２２は、導管２２ａを介してインジェクタ２２ｂにガスを供給し、インジェクタ２２ｂから孔１８ｈを介してガスを処理空間Ｓに噴射する。
上部導入部２３は、環状管２３ａ及び配管２３ｂを含んでいる。環状管２３ａは、処理空間Ｓの軸線ＡＺ方向の中間位置において軸線ＡＺ中心に環状に延在するよう、処理容器１２の側壁１２ａ内に設けられている。この環状管２３ａには、軸線ＡＺに向けて開口された複数のガス噴射孔２３ｈが形成されている。これら複数のガス噴射孔２３ｈは、軸線ＡＺ中心に環状に配列されている。この環状管２３ａには配管２３ｂが接続しており、当該配管２３ｂは処理容器１２の外部まで延びている。かかる上部導入部２３は、配管２３ｂ、環状管２３ａ、及びガス噴射孔２３ｈを介して、ガスを軸線ＡＺに向けて処理空間Ｓ内に導入する。
周辺導入部２４は、環状管２４ａ及び配管２４ｂを含んでいる。環状管２４ａは、環状管２３ａの下方において軸線ＡＺ中心に環状に延在するよう、処理容器１２内に設けられている。この環状管２４ａには、軸線ＡＺに向けて開口された複数のガス噴射孔２４ｈが形成されている。これら複数のガス噴射孔２４ｈは、軸線ＡＺ中心に環状に配列されている。この環状管２４ａには配管２４ｂが接続しており、当該配管２４ｂは処理容器１２の外部まで延びている。かかる周辺導入部２４は、配管２４ｂ、環状管２４ａ、及びガス噴射孔２４ｈを介して、ガスを軸線ＡＺに向けて処理空間Ｓ内に導入する。
中央導入部２２、上部導入部２３及び周辺導入部２４には、フロースプリッタＦＳを介して、ガス供給部ＧＳが接続されている。フロースプリッタＦＳは、ガス供給部ＧＳから供給されるガスを、後述する制御部等により設定された分配比で、中央導入部２２、上部導入部２３及び周辺導入部２４に分配する。ガス供給部ＧＳは、ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６を含んでいる。ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６はそれぞれ、Ａｒガス、Ｎ２ガス、Ｈ２ガス、Ｎ（ＳｉＨ３）３（トリシリルアミン、以下、「ＴＳＡ」と称する。）ガスのガス源である。これらガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６は、流量制御可能に構成されたガス源であり、開閉弁及びマスコントローラを含み得る。
また、図５に示すように、成膜装置１０は、制御部Ｃｏｎｔを更に備え得る。制御部Ｃｏｎｔは、プログラム可能なコンピュータ装置といった制御器であり得る。制御部Ｃｏｎｔは、ガス供給部ＧＳに制御信号を送出して、ガス源Ｇ１０，Ｇ１２，Ｇ１４，Ｇ１６それぞれからのガスの流量、及び、ガスの供給／供給停止を制御することができる。また、制御部Ｃｏｎｔは、フロースプリッタＦＳに制御信号を送出して、中央導入部２２、上部導入部２３及び周辺導入部２４に対するガスの分配比を制御することができる。さらに、制御部Ｃｏｎｔは、マイクロ波のパワー、ＲＦバイアスのパワー及びＯＮ／ＯＦＦ、並びに、処理容器１２内の圧力を制御するよう、マイクロ波発生器２８、高周波電源５８、圧力調整器５６ａに制御信号を供給し得る。
なお、成膜装置１０は、ガス供給部ＧＳと同様の別のガス供給部を備えて、これらガス供給部をそれぞれ、中央導入部２２、上部導入部２３及び周辺導入部２４に接続する構成を有していてもよい。
上述した成膜装置１０を用いて絶縁膜１０８が成膜される。以下、工程Ｓ４に示す絶縁膜１０８の成膜方法について詳細に説明する。絶縁膜１０８の成膜処理の際には、制御部Ｃｏｎｔはガス供給部ＧＳ、フロースプリッタＦＳを制御して、成膜材料となる原料ガスであるＴＳＡガスにＨ２ガスを添加して中央導入部２２、上部導入部２３、周辺導入部２４を介して処理空間Ｓ内に供給する。添加されるＨ２ガスの流量は任意であるが、例えば、ＴＳＡガスの流量が２．２ｓｃｃｍであるときに、Ｈ２ガスの流量は２５ｓｃｃｍ〜１０５ｓｃｃｍとし得る。
その後、マイクロ波発生器２８から供給されたマイクロ波により、処理空間Ｓ内にプラズマが発生される。処理空間Ｓ内に供給されたＴＳＡガスは、プラズマ化によって解離し、ＳｉＮ膜の成膜に寄与するプリカーサを生成する。ＴＳＡガスから解離し、ＳｉＮ膜の材料となるプリカーサとしては、（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、ＮＨ２−ＳｉＨ２が挙げられる。これらのプリカーサは、ラジカル活性種であり、被処理基板Ｗの表面に付着して、ＳｉＮを含む絶縁膜１０８を形成する成膜材料となる。
処理空間Ｓに供給されたＴＳＡガスの解離過程を図７に示す。ＴＳＡガスが供給された処理空間Ｓ内には、ＴＳＡが分解して生成された中性状態のＮ（ＳｉＨ３）３、（ＳｉＨ３）２ＮＨ、ＳｉＨ３−ＮＨ２、及びＮＨ３が混在している。これらの化合物のうち、Ｎ（ＳｉＨ３）３、（ＳｉＨ３）２ＮＨ、及びＳｉＨ３−ＮＨ２は、処理空間Ｓ内に発生するプラズマにより解離され、ラジカル活性種が生成され得る。これらの化合物から生成され得るラジカル活性種としては、Ｎ系ラジカル及びＳｉ系ラジカルが存在する。Ｎ系ラジカルとしては、（ＳｉＨ３）２Ｎ、ＳｉＨ３−ＨＮ、及びＨ２Ｎが生成され得る。図７に示すように、（ＳｉＨ３）２Ｎ、ＳｉＨ３−ＨＮ、Ｈ２Ｎは、それぞれＮ（ＳｉＨ３）３、（ＳｉＨ３）２ＮＨ、ＳｉＨ３−ＮＨ２、ＮＨ３が解離して生成される。Ｓｉ系ラジカルとしては、（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、及びＮＨ２−ＳｉＨ２が生成され得る。図７に示すように、（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、ＮＨ２−ＳｉＨ２は、それぞれＮ（ＳｉＨ３）３、（ＳｉＨ３）２ＮＨ、ＳｉＨ３−ＮＨ２が解離して生成される。
Ｎ系ラジカルは、Ｓｉ系ラジカルと比べて高い電子温度のプラズマにより生成される。具体的には、Ｎ系ラジカルは、５ｅＶ程度の電子温度を有するプラズマにより生成される。Ｓｉ系ラジカルは、１ｅＶ程度の電子温度を有するプラズマにより生成される。ここで、本実施形態の成膜方法では、ＣＣＰ、ＥＣＲ、ＨＷＰ、ＩＣＰ等の他のプラズマ源と比較して電子温度が低いプラズマが励起される。すなわち、ＣＣＰ、ＥＣＲ、ＨＷＰ、ＩＣＰ等のプラズマ源では、５〜１５ｅＶ程度の電子温度を有するプラズマが励起されるのに対し、本実施形態の成膜方法では、マイクロ波により１．５ｅＶ程度の電子温度を有するプラズマが励起される。このため、ＣＣＰ、ＥＣＲ、ＨＷＰ、ＩＣＰ等のプラズマ源では、ＴＳＡが解離してＮ系ラジカル及びＳｉ系ラジカルの双方が生成されるのに対し、本実施形態の成膜方法では、ＴＳＡが過分解されることがなく、上記３種類のＳｉ系ラジカルが選択的に生成される。
Ｎ系ラジカル及びＳｉ系ラジカルはいずれもＳｉＮ膜の成膜プリカーサとなるが、Ｓｉ系ラジカルのシリコン基板に対する吸着確率は、Ｎ系ラジカルと比べて低い。図８は、一実施形態の成膜方法により生成されるプリカーサである（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、ＮＨ２−ＳｉＨ２のＳｉ（シリコン）に対する吸着確率を示している。この吸着確率は、原料ガスとしてＳｉＨ４を用いたときに生成され、ＳｉＮ膜の成膜に寄与するプリカーサであるＳｉＨ３の吸着確率に対する相対値として表されている。図８に示すように、一実施形態の成膜方法において生成される三種類のプリカーサ（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、ＮＨ２−ＳｉＨ２は、ＳｉＨ３に比べてシリコン基板に対する吸着確率が低い。
プリカーサの吸着確率と絶縁膜のカバレッジの関係について説明する。図９は、トレンチ構造Ｔが形成された基板の表面にプリカーサＰが吸着する様子を示している。カバレッジは、成膜の等方性を示す指標であり、トレンチＴの側壁に形成された絶縁膜１０８の膜厚ＴｓとトレンチＴの外部に形成された絶縁膜１０８の膜厚Ｔｔとの比Ｔｓ／Ｔｔで表される。膜厚Ｔｓは、トレンチＴの深さ方向の中間位置において形成された絶縁膜１０８の膜厚とする。プリカーサＰの吸着確率が高い場合には、図９（ａ）に示すように、トレンチＴの上部やトレンチＴの外部に多くのプリカーサＰが吸着する。このため、成膜される絶縁膜は、トレンチＴの上部やトレンチＴの外部で膜厚が大きくなり、カバレッジが低下する。これに対し、プリカーサＰの吸着確率が低い場合には、図９（ｂ）に示すように、トレンチＴの上部やトレンチＴの外部に接触したプリカーサＰはその位置で基板に吸着せずに跳ね返ってランダムに移動するため、プリカーサＰの存在量はトレンチＴの内外で一様となり、均一な膜が形成される。このように、プリカーサＰの吸着確率が低い場合には、絶縁体のカバレッジが向上する。
以上説明したように、本実施形態の成膜方法では、ＳｉＮ膜成膜の原料ガスとしてＴＳＡを用い、マイクロ波によってプラズマを励起することにより、吸着確率の低いＳｉ系ラジカルを選択的に生成することができる。このように、本実施形態の成膜方法では、Ｓｉ系ラジカルが選択的に生成され、吸着確率の低いプリカーサにより絶縁膜が成膜されるため、絶縁膜のカバレッジ特性を向上することができる。
ＡＬＤ法等の他の成膜方法を用いて良好なカバレッジ（例えば、６０％以上）の絶縁膜１０８を成膜する場合には、高温（例えば、４００℃）のプロセスが必要となり、被処理基板Ｗが劣化する場合がある。この点、この成膜方法によれば、処理容器１２内にマイクロ波を供給してプラズマを生成するため、低温（例えば、３５０℃以下）で絶縁膜１０８を成膜することが可能となる。また、ＴＳＡにＨ２が添加されたガスを供給することで、被処理基板Ｗの表面にＨ２が吸着して、被処理基板Ｗに対するプリカーサの吸着確率が低下する。これにより、被処理基板Ｗ上に成膜される絶縁膜１０８のカバレッジを向上することができる。
また、本実施形態の成膜方法によれば、ＡＬＤ法で絶縁膜を形成する場合と異なり、ジクロロシラン等のハロゲン物質を用いることなく、良好な膜質の絶縁膜を成膜することができるため、ＭＲＡＭ素子１００が備えるメタル部分を腐食することなく、絶縁膜を成膜することができる。
（第２実施形態）
上述のように、第１実施形態に係る成膜方法では、絶縁膜１０８の成膜工程において、処理容器１２内にＴＳＡにＨ２を添加したガスを供給することで、絶縁膜１０８のカバレッジを向上している。しかし、Ｈ２の添加量を増加させていくとカバレッジは向上していくものの、絶縁膜１０８の絶縁特性は劣化していくという問題がある。
処理容器１２内に供給されたＨ２がマイクロ波によるプラズマ化によって一部がラジカルとなると、絶縁膜１０８にＳｉＨが形成されることがある。絶縁膜１０８の絶縁特性の劣化は、絶縁膜１０８にＳｉＨを形成すること起因している。すなわち、絶縁膜１０８内にＳｉＨが増加することで、ＳｉＮ本来の膜質ではなく、Ｓｉの半導体的な膜特性が優位になり、絶縁特性が劣化していると推察される。そこで、本実施形態の成膜方法は、被処理基体Ｗに成膜される絶縁膜１０８の絶縁特性の劣化を抑制する。
第２実施形態に係る成膜方法は、第１実施形態に係る成膜方法とほぼ同様であるが、絶縁特性を改善するために絶縁膜の成膜処理後に別工程として絶縁膜に窒化処理を施す点で相違する。以下では、説明理解の容易性を考慮して、第１実施形態との相違点を中心に説明し、重複する説明は省略する。
図１０は、第２実施形態に係る成膜方法を示すフロー図である。図１０における工程Ｓ１１〜１３、Ｓ１７、Ｓ１８は、図３における工程Ｓ１〜３、Ｓ５、Ｓ６と同じであるため説明は省略する。本実施形態の成膜方法では、工程Ｓ１４において、被処理基板ＷをプロセスモジュールＰＭ２である一実施形態に係る成膜装置へ移動させ、処理容器１２内に、ＴＳＡにＨ２が添加されたガスを供給し、プラズマを発生させて被処理基板表面にＳｉＮ膜を成膜して絶縁膜１０８を形成する。工程Ｓ１４では、一定の処理時間（例えば、１５秒）成膜処理を実行し、一定の膜厚（例えば、５ｎｍ）の絶縁膜１０８を形成する。
一実施形態の成膜方法では、続く工程Ｓ１５において、工程Ｓ１４で形成された絶縁膜を窒化処理する（窒化工程）。この窒化処理では、制御部Ｃｏｎｔがガス供給部ＧＳ、フロースプリッタＦＳを制御して、窒素（Ｎ２）を含むガスを中央導入部２２、上部導入部２３、周辺導入部２４を介して処理空間Ｓ内に供給する。その後、マイクロ波発生器２８から供給されたマイクロ波により、処理空間Ｓ内にプラズマを発生される。処理空間Ｓ内に供給されたＮ２ガスは、プラズマにより解離し、絶縁膜１０８内のＳｉＨをＳｉＮに置き換える。これにより、絶縁膜１０８内のＳｉＨの量が減少して、絶縁特性が向上する。
続く工程Ｓ１６において、絶縁膜１０８が目標とする膜厚（例えば、２０ｎｍ）になったか否かを判定する。絶縁膜１０８が目標とする膜厚になっていない場合には、工程Ｓ１４の処理に戻り、目標とする膜厚になるまで成膜処理及び窒化処理を繰り返し実行する。一方、絶縁膜１０８が目標とする膜厚になった場合には、Ｓ１７以降の処理が行われて、図１０に示す基板処理工程が終了する。このようにして、多層膜構造を有する被処理基板Ｗから所望の形状のＭＲＡＭ素子が形成される。
以上説明した本実施形態の成膜方法においても、第１実施形態の成膜方法と同様の作用効果を奏する。更に、本実施形態の成膜方法では、絶縁膜１０８の成膜後に、Ｎ２を含むガスを供給し、絶縁膜を窒化処理することにより絶縁膜中のＳｉＨの量を減少させることができる。その結果、高いカバレッジを維持しつつ、絶縁膜１０８の絶縁特性の劣化を抑制することができる。
一実施形態では、成膜処理及び窒化処理を複数回繰り返して、絶縁膜１０８を成膜しているため、絶縁膜１０８の全体を均一に窒化することができる。このため、優れたカバレッジ特性を維持しつつ、絶縁特性に優れた絶縁膜１０８を所望の膜厚になるように形成することができる。
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
例えば、上記実施形態では、ＭＲＡＭ素子１００の側壁に絶縁膜を形成したが、任意の基板上に絶縁膜を形成し得る。
一実施形態の成膜方法では、工程Ｓ４又は工程Ｓ１４に示す絶縁膜１０８の成膜工程において、処理容器１２内の圧力が４００ｍＴｏｒｒ（５３．３Ｐａ）以上になるように調整してもよい。上述のように、原料ガスとしてＴＳＡを用いた場合には、成膜材料となるプリカーサとして、（ＳｉＨ３）２Ｎ−ＳｉＨ２、ＳｉＨ３ＮＨ−ＳｉＨ２、ＮＨ２−ＳｉＨ２が生成される。これらのプリカーサは、存在時間が長く、吸着確率が低いため、気相中で膜生成が行われにくくパーティクルが発生しにくいという性質を有する。このため、一実施形態の成膜方法は、高圧条件下で絶縁膜を成膜することが可能となる。処理容器内を高圧にすることで平均自由工程が短くなるため、プリカーサがランダムな方向に移動しやすくなる。このため、４００ｍＴｏｒｒ以上の高圧条件下では、被処理基体Ｗの表面でプリカーサが均一に成長し、絶縁体のカバレッジ特性を向上することが可能となる。なお、一実施形態の成膜方法では、成膜工程における処理容器内の圧力を２Ｔｏｒｒ以下としてもよい。
以下、実施例及び比較例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
（実施例１）
本実施例では、図５に示す成膜装置１０により、ＴＳＡに添加されるＨ２の流量を変化させて絶縁膜を成膜し、Ｈ２の流量とカバレッジ特性との関係について評価した。被処理基板Ｗとしては、図１１に示すような、アスペクト比（開口幅／深さ）が０．７のトレンチ構造Ｔが形成された評価用シリコンウェハを用いた。絶縁膜１０８は、以下に示す処理条件で成膜された。図１１に示すように、被処理基板ＷのトレンチＴの外部の絶縁膜１０８の膜厚をＴｔとし、トレンチＴの側壁の膜厚をＴｓとしたときに、膜厚Ｔｓと膜厚Ｔｔとの比Ｔｓ／Ｔｔを％表記したものをカバレッジとして算出した。膜厚Ｔｓは、トレンチＴの深さ方向の中間位置において形成された絶縁膜１０８の膜厚とした。
［成膜工程の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
圧力：０．９５Ｔｏｒｒ
処理温度：３００℃
ガスの流量
Ａｒガス：２８５０ｓｃｃｍ
Ｎ２ガス：２．８ｓｃｃｍ
Ｈ２ガス：３５ｓｃｃｍ、７０ｓｃｃｍ、８７ｓｃｃｍ
ＴＳＡガス：２．２ｓｃｃｍ
実施例１により得られたＨ２の流量と絶縁膜１０８のカバレッジとの関係を図１２に示す。図１２に示すように、Ｈ２の流量を３５ｓｃｃｍ、７０ｓｃｃｍ、８７ｓｃｃｍとした場合に、それぞれ８３％、８８％、９１％のカバレッジを有するＳｉＮ膜が形成された。このように、ＴＳＡにＨ２を添加したガスをプラズマ化して絶縁膜１０８を形成するこれにより、良好なカバレッジ特性を有する絶縁膜１０８が形成されることが確認された。また、添加されるＨ２の流量が大きいほど、絶縁膜１０８のカバレッジが向上することが確認された。
また、本実施例では、ＴＳＡに添加されるＨ２の流量を変化させて絶縁膜１０８を成膜し、Ｈ２の添加量と絶縁膜１０８の絶縁特性との関係について評価した。絶縁膜１０８は、以下に示す処理条件で成膜された。
［成膜工程の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
圧力：０．９５Ｔｏｒｒ
処理温度：３００℃
ガスの流量
Ａｒガス：２８５０ｓｃｃｍ
Ｎ２ガス：３．６ｓｃｃｍ
Ｈ２ガス：３５ｓｃｃｍ、７０ｓｃｃｍ、１０５ｓｃｃｍ
ＴＳＡガス：２．２ｓｃｃｍ
図１３は、上記処理条件により、Ｈ２の添加量を３５ｓｃｃｍ、７０ｓｃｃｍ、１０５ｓｃｃｍに変化させて絶縁膜１０８を成膜したときの、絶縁膜１０８の絶縁特性を示したグラフである。図１３の横軸は絶縁体に与える電界であり、縦軸は絶縁体内に生じる電流の密度を示している。図１４の横軸はＨ２の添加量であり、縦軸は絶縁膜１０８内に生じる電流密度である。図１４は、絶縁膜１０８に１ＭＶ／ｃｍの電界を与えたときの、絶縁膜１０８内に生じる電流密度をＨ２の流量毎に示したグラフである。図１３、１４に示すように、絶縁膜１０８を成膜する際に添加されるＨ２ガスの流量が大きいほど、絶縁膜１０８内に生じる電流量が大きくなり、絶縁層１０８の絶縁特性が劣化していることが確認された。
図１５は、上記のようにＨ２の添加量を３５ｓｃｃｍ、７０ｓｃｃｍ、１０５ｓｃｃｍに変化させて成膜した絶縁膜１０８をフーリエ変換赤外分光法（ＦＴ−ＩＲ分光法）による分析で得られたスペクトル波形を示している。図１５に示すグラフの横軸は波数であり、縦軸は吸光度である。図１５は、波数が０ｃｍ−１〜４０００ｃｍ−１の範囲の波形を示しており、図１６は、波数が２０００ｃｍ−１〜２５００ｃｍ−１の範囲の波形を示している。
図１５、１６に示すように、ＦＴ−ＩＲ分析では、絶縁膜１０８の成膜時に添加されるＨ２ガスの流量が大きいほど、ＳｉＨに由来する吸収ピーク（２１００ｃｍ−１〜２２００ｃｍ−１付近）で吸光度が大きくなるスペクトルが得られた。これは、絶縁膜１０８の成膜時に添加されるＨ２ガスの流量が大きいほど、絶縁膜１０８内にＳｉＨが多く存在していることを示している。このように、絶縁膜１０８を成膜する際に添加されるＨ２ガスの流量が大きいほどＳｉＨの量が増加しており、ＳｉＨが絶縁特性の劣化に寄与していることが確認された。
（実施例２）
本実施例では、図５に示す成膜装置１０により、成膜圧力を変化させて絶縁膜１０８を成膜し、成膜圧力とカバレッジ特性との関係について評価した。本実施例では、実施例１で使用されたものと同様の評価用シリコンウェハを被処理基板Ｗとして用いた。絶縁膜１０８は、以下に示す処理条件で形成した。
［成膜工程の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：２００℃
ガスの流量
Ａｒガス：２０００ｓｃｃｍ
Ｎ２ガス：８ｓｃｃｍ
Ｈ２ガス：１００ｓｃｃｍ
ＴＳＡガス：４．５ｓｃｃｍ
実施例２により成膜された絶縁膜１０８の成膜圧力とカバレッジとの関係を図１７に示す。図１７に示すように、成膜圧力が高くなるほど、カバレッジは向上することが確認された。高圧にすることにより平均自由工程が低下し、プリカーサがランダムな方向に移動することで、トレンチＴの側壁にもプリカーサが付着してカバレッジが向上したものと推測される。なお、成膜時の処理容器１２内の圧力を４００ｍＴｏｒｒ以上とすることで、トレンチ構造を有する被処理基板上へのＳｉＮ膜の成膜に一般的に要求される６０％以上のカバレッジが実現されることが確認された。
（実施例３）
本実施例では、図５に示す成膜装置１０により、絶縁膜１０８の成膜後に窒化処理を施した場合の絶縁膜（以下、「絶縁膜１」と称す。）１０８のカバレッジ特性及び絶縁特性について評価した。絶縁膜１の処理条件を以下に示す。本実施例では、実施例１で使用されたものと同様の評価用シリコンウェハを被処理基板Ｗとして用いた。
［絶縁膜１］
［成膜処理の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：３００℃
圧力：０．９５Ｔｏｒｒ
ガスの流量
Ａｒガス：２８５０ｓｃｃｍ
Ｎ２ガス：２．８ｓｃｃｍ
Ｈ２ガス：７０ｓｃｃｍ
ＴＳＡガス：２．２ｓｃｃｍ
処理時間：１３０ｓｅｃ
［窒化処理の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：３００℃
圧力：０．０５Ｔｏｒｒ
ガスの流量
Ａｒガス：６００ｓｃｃｍ
Ｎ２ガス：２．８ｓｃｃｍ
Ｈ２ガス：７０ｓｃｃｍ
ＴＳＡガス：０ｓｃｃｍ
処理時間：６０ｓｅｃ
また、比較例として、ＳｉＨ４を原料ガスとして用いて形成された絶縁膜（以下、「絶縁膜２」と称す。）のカバレッジ特性及び絶縁特性についても評価した。更に、本実施例では、ＴＳＡに添加されるＨ２の流量を２段階に変化させて成膜し、窒化処理は行わなかった場合の絶縁膜（以下、それぞれ「絶縁膜３」、「絶縁膜４」と称す。）のカバレッジ特性及び絶縁特性についても評価した。絶縁膜２〜４の処理条件を以下に示す。
［絶縁膜２］
［成膜処理の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：２００℃
圧力：０．１５Ｔｏｒｒ
ガスの流量
Ａｒガス：６００ｓｃｃｍ
Ｎ２ガス：９．３ｓｃｃｍ
Ｈ２ガス：７０ｓｃｃｍ
ＳｉＨ４ガス：１５ｓｃｃｍ
処理時間：７８ｓｅｃ
［絶縁膜３］
［成膜処理の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：３００℃
圧力：０．９５Ｔｏｒｒ
ガスの流量
Ａｒガス：２８５０ｓｃｃｍ
Ｎ２ガス：３．６ｓｃｃｍ
Ｈ２ガス：３５ｓｃｃｍ
ＴＳＡガス：２．２ｓｃｃｍ
処理時間：２６８ｓｅｃ
［絶縁膜４］
［成膜処理の処理条件］
マイクロ波発生器２８の電力：４０００Ｗ
処理温度：３００℃
圧力：０．９５Ｔｏｒｒ
ガスの流量
Ａｒガス：２８５０ｓｃｃｍ
Ｎ２ガス：３．６ｓｃｃｍ
Ｈ２ガス：７０ｓｃｃｍ
ＴＳＡガス：２．２ｓｃｃｍ
処理時間：２６８ｓｅｃ
窒化処理を施した絶縁膜１及び窒化処理を施していない絶縁膜２、３、４のカバレッジ特性及び絶縁特性を図１８に示す。図１８では、実線が絶縁膜１０８のカバレッジを示し、点線が絶縁膜１０８の絶縁特性を示している。図１８に示すように、ＴＳＡにＨ２を添加して絶縁膜を成膜した後に窒化処理を施した絶縁膜１は、絶縁膜３及び４と同程度のカバレッジを維持しつつ、絶縁膜２〜４よりもリーク電流が減少していること、すなわち絶縁特性が向上していることが確認された。
図１９は、絶縁膜１０８が形成された被処理基板Ｗの断面ＳＥＭ像及びその模式図を示している。図１９（Ａ）は絶縁膜２、図１９（Ｂ）は絶縁膜４、図１９（Ｃ）は絶縁膜１の断面ＳＥＭ像及びその模式図である。図１９（Ａ）〜（Ｃ）に示すように、絶縁膜１及び絶縁膜４は、絶縁膜２に比べて、等方性を有して被処理基板Ｗ表面に形成されていることが確認された。
（実施例４）
本実施例では、図５に示す成膜装置１０により、絶縁膜１０８の成膜後の窒化処理時間を変化させた場合の絶縁膜のカバレッジ特性及び絶縁特性について評価した。本実施例では、実施例１で使用されたものと同様の評価用シリコンウェハを被処理基板Ｗとして用いた。本実施例の処理条件は、窒化処理の処理時間を除き、上記実施例３の絶縁膜１の処理条件と同じとした。
実施例４により形成された絶縁膜のカバレッジ特性及び絶縁特性を図２０に示す。図２０に示すように、窒化処理を施すとすぐに絶縁膜１０８の絶縁特性が向上していくが、処理時間が１０秒を超えると、その後は絶縁特性が向上しないことが確認された。これにより、窒化処理の処理時間は１０秒程度行えば、十分に絶縁特性が改善されることが確認された。
１０…成膜装置、１２…処理容器、２２…中央導入部、２３…上部導入部、２４…周辺導入部、２８…マイクロ波発生器、３８…誘電体板、４０…スロット板、１０３…第２磁性層、１０４…絶縁層、１０５…第１磁性層、１０８…絶縁膜、Ｃｏｎｔ…制御部、ＧＳ…ガス供給部、Ｓ…処理空間、Ｗ…被処理基板。

Claims (8)

  1. プラズマが生成される処理空間を画成する処理容器と、前記処理空間内にガスを供給するガス供給部と、前記処理容器内にマイクロ波を供給してプラズマを生成するプラズマ生成部と、備える成膜装置を用いて、被処理基板に対して絶縁膜を成膜する成膜方法であって、
    前記処理容器に、トリシリルアミンガスとＨ２ガスとが混合されたガスを供給し、プラズマを発生させて前記被処理基板に対してＳｉＮを含む絶縁膜を成膜する成膜工程を含み、
    前記トリシリルアミンガスに対する前記Ｈ２ガスの流量比は１６以上３９以下である、
    成膜方法。
  2. 前記成膜工程の後に、Ｎ２を含むガスを供給し、プラズマを発生させて前記絶縁膜を窒化処理する窒化工程を更に含む、請求項１に記載の成膜方法。
  3. 前記成膜工程及び前記窒化工程を複数回繰り返して、前記絶縁膜を成膜する、請求項２に記載の成膜方法。
  4. 前記窒化工程は、前記成膜工程において成膜された前記絶縁膜の中に含まれるＳｉＨをＳｉＮに置き換える、請求項２又は３に記載の成膜方法。
  5. 前記成膜工程および前記窒化工程において、前記被処理基板を２００℃以上３５０℃以下の範囲で温度制御する、請求項２〜４の何れか一項に記載の成膜方法。
  6. 前記成膜工程において、前記処理容器内の圧力が４００ｍＴｏｒｒ以上になるように調整される、請求項１〜５の何れか一項に記載の成膜方法。
  7. 前記被処理基板が、第１磁性層及び第２磁性層がトンネル障壁層を挟んで積層された積層構造を含む、請求項１〜６の何れか一項に記載の成膜方法。
  8. プラズマが生成される処理空間を画成する処理容器と、
    前記処理空間内にガスを供給するガス供給部と、
    前記処理容器内にマイクロ波を供給してプラズマを生成するプラズマ生成部と、
    前記ガス供給部及び前記プラズマ生成部を制御する制御部と、を備え、
    前記制御部は、前記処理容器に、トリシリルアミンガスと、前記トリシリルアミンガスに対する流量比を１６以上３９以下としたＨ２ガスとが混合されたガスを供給し、プラズマを発生させて被処理基板に対してＳｉＮ膜を成膜する、成膜装置。
JP2012222474A 2012-10-04 2012-10-04 成膜方法及び成膜装置 Expired - Fee Related JP6101467B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012222474A JP6101467B2 (ja) 2012-10-04 2012-10-04 成膜方法及び成膜装置
KR1020130115133A KR102272502B1 (ko) 2012-10-04 2013-09-27 성막 방법 및 성막 장치
US14/041,004 US9378942B2 (en) 2012-10-04 2013-09-30 Deposition method and deposition apparatus
TW102135782A TWI634600B (zh) 2012-10-04 2013-10-03 Film forming method and film forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012222474A JP6101467B2 (ja) 2012-10-04 2012-10-04 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2014075493A JP2014075493A (ja) 2014-04-24
JP6101467B2 true JP6101467B2 (ja) 2017-03-22

Family

ID=50432974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012222474A Expired - Fee Related JP6101467B2 (ja) 2012-10-04 2012-10-04 成膜方法及び成膜装置

Country Status (4)

Country Link
US (1) US9378942B2 (ja)
JP (1) JP6101467B2 (ja)
KR (1) KR102272502B1 (ja)
TW (1) TWI634600B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508561B2 (en) * 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9777025B2 (en) 2015-03-30 2017-10-03 L'Air Liquide, Société pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
JP6586328B2 (ja) 2015-09-04 2019-10-02 東京エレクトロン株式会社 被処理体を処理する方法
JP6690496B2 (ja) * 2016-03-17 2020-04-28 東京エレクトロン株式会社 成膜方法及び成膜装置
WO2019039127A1 (ja) * 2017-08-22 2019-02-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62253771A (ja) * 1986-04-28 1987-11-05 Hitachi Ltd 薄膜形成方法
JPH0644558B2 (ja) * 1987-11-04 1994-06-08 住友金属工業株式会社 マイクロ波プラズマ発生装置
JP4540926B2 (ja) * 2002-07-05 2010-09-08 忠弘 大見 プラズマ処理装置
JP4279176B2 (ja) * 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
US7241632B2 (en) * 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
KR100980126B1 (ko) * 2005-08-02 2010-09-03 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 장치 및 기억매체
JP4827502B2 (ja) 2005-11-22 2011-11-30 久 渡邊 回転運動伝達装置
WO2007139140A1 (ja) 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマｃｖｄ方法、窒化珪素膜の形成方法および半導体装置の製造方法
JP2009088421A (ja) * 2007-10-03 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
KR100939111B1 (ko) * 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
JP2009246129A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd プラズマｃｖｄ窒化珪素膜の成膜方法及び半導体集積回路装置の製造方法
KR20100129311A (ko) * 2008-03-31 2010-12-08 도쿄엘렉트론가부시키가이샤 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
JP2009246210A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP5460011B2 (ja) 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
US7972980B2 (en) * 2009-01-21 2011-07-05 Asm Japan K.K. Method of forming conformal dielectric film having Si-N bonds by PECVD
KR101732187B1 (ko) * 2009-09-03 2017-05-02 에이에스엠 저펜 가부시기가이샤 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
JP2012069607A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
JP5335843B2 (ja) * 2011-03-22 2013-11-06 公益財団法人国際科学振興財団 電子装置用基板の製造法
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US20130200501A1 (en) * 2012-02-08 2013-08-08 Globalfoundries Inc. In-situ active wafer charge screening by conformal grounding
US8889566B2 (en) * 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US8981466B2 (en) * 2013-03-11 2015-03-17 International Business Machines Corporation Multilayer dielectric structures for semiconductor nano-devices

Also Published As

Publication number Publication date
JP2014075493A (ja) 2014-04-24
US20140099734A1 (en) 2014-04-10
US9378942B2 (en) 2016-06-28
TWI634600B (zh) 2018-09-01
TW201423866A (zh) 2014-06-16
KR20140044267A (ko) 2014-04-14
KR102272502B1 (ko) 2021-07-01

Similar Documents

Publication Publication Date Title
US11476109B2 (en) Method of forming an electronic structure using reforming gas, system for performing the method, and structure formed using the method
US11643724B2 (en) Method of forming structures using a neutral beam
US20210313170A1 (en) Method of post-deposition treatment for silicon oxide film
JP6101467B2 (ja) 成膜方法及び成膜装置
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
JP5918108B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4820864B2 (ja) プラズマ原子層成長方法及び装置
US20140106573A1 (en) Substrate Processing Apparatus and Method of Manufacturing Semiconductor Device
WO2012147680A1 (ja) 成膜方法
US20170009338A1 (en) Plasma processing apparatus and film formation method
TW201942053A (zh) 形成石墨烯構造體的方法及裝置
US20120315745A1 (en) Crystalline silicon film forming method and plasma cvd apparatus
WO2011162136A1 (en) Film formation method, semiconductor-device fabrication method, insulating film and semiconductor device
KR101234566B1 (ko) 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
JP6952542B2 (ja) プラズマ処理方法およびプラズマ処理装置
CN108511389B (zh) 半导体制造方法和等离子体处理装置
JP2015056499A (ja) 基板処理方法及び基板処理装置
US12100588B2 (en) Method of post-deposition treatment for silicon oxide film
WO2024135366A1 (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6101467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees