KR101234566B1 - 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법 - Google Patents

실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101234566B1
KR101234566B1 KR1020117019101A KR20117019101A KR101234566B1 KR 101234566 B1 KR101234566 B1 KR 101234566B1 KR 1020117019101 A KR1020117019101 A KR 1020117019101A KR 20117019101 A KR20117019101 A KR 20117019101A KR 101234566 B1 KR101234566 B1 KR 101234566B1
Authority
KR
South Korea
Prior art keywords
gas
oxide film
silicon oxide
processing container
substrate
Prior art date
Application number
KR1020117019101A
Other languages
English (en)
Other versions
KR20110111487A (ko
Inventor
히로카즈 우에다
유스케 오사와
요시노부 다나카
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110111487A publication Critical patent/KR20110111487A/ko
Application granted granted Critical
Publication of KR101234566B1 publication Critical patent/KR101234566B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

실리콘 산화막의 성막 방법은 피처리 기판(W)을 보지(保持)하는 보지대(34)의 표면 온도를 300℃ 이하로 유지한 상태로 실리콘 화합물 가스, 산화성 가스 및 희가스를 처리 용기(32) 내로 공급하고, 처리 용기(32) 내에 마이크로파 플라즈마를 생성하여 피처리 기판(W)에 실리콘 산화막을 형성하는 공정과, 산화성 가스 및 희가스를 처리 용기(32) 내로 공급하고, 처리 용기(32) 내에 마이크로파 플라즈마를 생성하여 피처리 기판(W) 상에 형성된 실리콘 산화막을 플라즈마 처리하는 공정을 포함한다.

Description

실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법{METHOD FOR FORMING SILICON OXIDE FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 장치에서 도전층 상에 성막되는 실리콘 산화막의 성막 방법 및 이러한 실리콘 산화막을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
종래의 MOS(Metal Oxide Semiconductor) 트랜지스터 등으로 대표되는 반도체 장치에서는 게이트 산화막 등 높은 절연성, 즉 뛰어난 내성 또는 뛰어난 리크 특성이 요구되는 절연층을 형성할 경우, 열 산화법에 의해 절연층이 되는 실리콘 산화막을 형성하는 것으로 하고 있었다. 구체적으로, 피처리 기판이 되는 실리콘 기판을, 예를 들면 700℃ 정도로 가열한 상태에서 고온 열 CVD(Chemical Vapor Deposition)에 의해 실리콘 산화막을 성막하고 있었다.
이러한 열산화법에 의해 실리콘 산화막을 성막하는 방법이 일본특허공개공보 2004-336019호(특허 문헌 1)에 개시되어 있다. 특허 문헌 1에 따르면, 열 CVD에 의해 형성한 산화막을 희가스 및 산소 가스를 처리 가스로서 이용한 산소 플라즈마에 의해 개질시키고, 그 위에 열 CVD에 의해 형성된 HfSiO를 질소 플라즈마 및 산소 플라즈마에 의해 개질시키는 것으로 하고 있다.
일본특허공개공보 2004-336019호
게이트 산화막과 같이 높은 절연성이 요구되는 실리콘 산화막을 성막할 경우, 특허 문헌 1로 대표되는 열 CVD에 의한 실리콘 산화막의 성막에 따르면, 상기한 바와 같이 실리콘 기판을 고온에 노출할 필요가 있다. 그러면, 비교적 저융점의 물질, 예를 들면 저융점의 금속 또는 고분자 화합물에 의해 이미 실리콘 기판 상에 도전층 등이 형성되어 있을 경우, 용융(溶融) 등의 문제가 발생한다. 따라서, 저융점 메탈 화합물 또는 고분자 화합물을 고려했을 경우, 처리 온도를 가능한 한 낮게 설정할 필요가 있다. 이 경우, 선택한 재료에 따라서도 다르지만, 예를 들면 350℃ 정도의 온도 상승으로도 악영향을 미칠 우려가 있다. 또한, 이러한 문제를 회피하기 위하여, 저융점의 금속에 의한 배선 형성 공정 또는 고분자 화합물에 의한 적층 공정을 열 CVD를 행하는 공정보다 전에 행하는 것도 고려할 수 있지만, 이러한 반도체 장치의 제조 공정의 순서의 제약은 최근의 반도체 장치에서의 미세화 및 고정밀화의 관점에서 바람직하지 않다.
본 발명의 목적은 높은 절연성을 가지는 실리콘 산화막을 저온 하에서 성막할 수 있는 실리콘 산화막의 성막 방법을 제공하는 것이다.
본 발명의 다른 목적은 높은 절연성을 가지는 실리콘 산화막을 포함하는 반도체 장치를 저온 하에서 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명에 따른 실리콘 산화막의 성막 방법은, 처리 용기 내에 설치된 보지대(保持臺) 상에 보지된 피처리 기판에 실리콘 산화막을 성막하는 실리콘 산화막의 성막 방법으로서, 피처리 기판을 보지하는 보지대의 표면 온도를 300℃ 이하로 유지한 상태에서 실리콘 화합물 가스, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 피처리 기판에 실리콘 산화막을 형성하는 공정과, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 피처리 기판 상에 형성된 실리콘 산화막을 플라즈마 처리하는 공정을 포함한다.
바람직하게는, 보지대의 표면 온도는 220℃ 이상 300℃ 이하이다.
더욱 바람직하게는, 마이크로파 플라즈마는 래디얼 라인 슬롯 안테나 (RLSA: Radial Line Slot Antena)에 의해 생성되어 있다.
더욱 바람직한 일 실시예로서, 실리콘 화합물 가스는 테트라에톡시실란(TEOS) 가스를 포함하도록 구성해도 좋다.
또한, 희가스는 아르곤 가스를 포함하도록 구성해도 좋다.
또한, 산화성 가스는 산소 가스를 포함하도록 구성해도 좋다.
또한, 플라즈마 처리하는 공정에 이어서, 재차 실리콘 산화막을 형성하는 공정, 또한 재차 플라즈마 처리하는 공정을 포함한다.
더욱 바람직한 일 실시예로서, 실리콘 산화막을 형성하는 공정에서, 실리콘 화합물 가스는 TEOS 가스이며, 산화성 가스는 산소 가스이며, 희가스는 아르곤 가스이며, TEOS 가스와 산소 가스의 유효 유량비(산소 가스 / TEOS 가스)는 5.0이상 10.0 이하이며, 아르곤 가스의 분압비는 75% 이상이다.
더욱 바람직한 일 실시예로서, 플라즈마 처리하는 공정에서, 산화성 가스는 산소 가스이며, 희가스는 아르곤 가스이며, 처리 용기 내로 공급하는 아르곤 가스의 분압비를 97% 이상으로 한다.
본 발명의 다른 측면에 따른 반도체 장치의 제조 방법은, 절연층이 되는 실리콘 산화막 및 도전층을 가지는 반도체 장치의 제조 방법으로서, 처리 용기 내에 설치된 보지대 상에 반도체 장치의 기초가 되는 피처리 기판을 보지하고, 피처리 기판을 보지하는 보지대의 표면 온도를 300℃ 이하로 유지한 상태로 실리콘 화합물 가스, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 피처리 기판에 실리콘 산화막을 형성하는 공정과, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 피처리 기판 상에 형성된 실리콘 산화막을 플라즈마 처리하는 공정을 포함한다.
본 발명에 따른 실리콘 산화막의 성막 방법에 따르면, 300℃ 이하의 저온에서도, 절연성이 높은 실리콘 산화막을 성막할 수 있다. 그러면, 피처리 기판에 이미 형성된 저융점의 물질의 용융 등의 문제를 회피할 수 있다. 따라서, 예를 들면 유기 EL(Electro Luminescence) 디바이스에의 적용 등 높은 절연성 및 저온에서의 성막이 요구되는 경우에 적용할 수 있다.
또한, 본 발명에 따른 반도체 장치의 제조 방법에 따르면, 반도체 장치에서 높은 절연성을 가지는 실리콘 산화막을 저온에서 성막할 수 있다. 그러면, 저융점의 물질을 이용한 배선 공정 등의 후에 실리콘 산화막을 성막할 수 있다. 이와 같이, 제조 공정의 순서의 제약에 따른 문제를 회피할 수 있다.
도 1은 MOS 트랜지스터의 일부를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 이용되는 플라즈마 처리 장치의 주요부를 도시한 개략 단면도이다.
도 3은 래디얼 라인 슬롯 안테나에 포함되는 슬롯판을 도시한 도면이다.
도 4는 EOT(Equivalent Oxide Thickness: 등가 산화막 두께) 환산으로 7 nm의 막두께 영역에서, 인가하는 전계의 크기를 변화시켰을 경우의 전류 특성(J)을 나타낸 도인 I-V 커브이다.
도 5는 Qbd의 측정 결과를 Weibull 플롯한 것을 나타낸 도면이다.
도 6은 TEOS 가스와 산소 가스의 유효 유량비 및 열산화막을 기준으로 한 실리콘 산화막의 에칭 레이트의 비의 관계를 나타낸 도면이다.
도 7은 플라즈마 처리를 행하지 않은 경우의 실리콘 산화막에서의 푸리에 변환 적외분광(FT-IR(Fourier Transform-InfraRed spectroscopy))에 의한 측정 결과이다.
도 8은 플라즈마 처리를 행했을 경우의 실리콘 산화막에서의 FT-IR에 의한 측정 결과이다.
도 9는 열산화막을 기준으로 한 실리콘 산화막의 에칭 레이트의 비를 나타낸 도면이다.
이하, 본 발명의 실시예를 도면을 참조하여 설명한다. 우선, 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 의해 성막된 실리콘 산화막을 포함하는 반도체 장치의 구성에 대하여 설명한다. 또한, 이러한 반도체 장치는 본 발명에 따른 반도체 장치의 제조 방법에 의해 제조되고 있다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법에 의해 제조된 반도체 장치의 일례로서의 MOS 트랜지스터의 일부를 도시한 단면도이다. 또한, 도 1에 도시한 MOS 트랜지스터에서 도전층을 해칭으로 나타내고 있다.
도 1을 참조하면, MOS 트랜지스터(11)에는 실리콘 기판(12) 상에 소자 분리 영역(13), p형 웰(14a), n형 웰(14b), 고농도 n형 불순물 확산 영역(15a), 고농도 p형 불순물 확산 영역(15b), n형 불순물 확산 영역(16a), p형 불순물 확산 영역(16b), 및 게이트 산화막(17)이 형성되어 있다. 게이트 산화막(17)을 사이에 두고 형성되는 고농도 n형 불순물 확산 영역(15a) 및 고농도 p형 불순물 확산 영역(15b) 중 어느 일방은 드레인이 되고, 타방은 소스가 된다.
또한, 게이트 산화막(17) 상에는 도전층이 되는 게이트 전극(18)이 형성되어 있고, 게이트 전극(18)의 측부에는 절연막이 되는 게이트 측벽부(19)가 형성된다. 또한, 상기한 게이트 전극(18) 등이 형성된 실리콘 기판(12) 상에는 절연층이 되는 층간 절연막(21)이 형성된다. 층간 절연막(21)에는 고농도 n형 불순물 확산 영역(15a) 및 고농도 p형 불순물 확산 영역(15b)에 연결되는 콘택트홀(22)이 형성되고, 콘택트홀(22) 내에는 매립 전극(23)이 형성된다. 또한, 그 위에 도전층이 되는 메탈 배선층(24)이 형성된다. 이와 같이 하여, 절연층이 되는 층간 절연막 및 도전층이 되는 메탈 배선층을 교호로 형성하고, 마지막에 외부와의 접점이 되는 패드(도시하지 않음)가 형성된다. 이와 같이 MOS 트랜지스터(11)가 형성되어 있다.
상기한 게이트 산화막(17)에는 높은 절연성, 구체적으로 뛰어난 내성 및 뛰어난 리크 특성이 요구된다. 여기서, 게이트 산화막(17)은 본 발명에 따른 실리콘 산화막의 성막 방법에 의해 성막되어 있다.
이어서, 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 이용되는 플라즈마 처리 장치의 구성에 대하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 이용되는 플라즈마 처리 장치의 주요부를 도시한 개략 단면도이다. 또한, 도 3은 도 2에 도시한 플라즈마 처리 장치에 포함되는 슬롯판을 하방측, 즉 도 2 중의 화살표 III의 방향에서 본 도면이다.
도 2 및 도 3을 참조하면, 플라즈마 처리 장치(31)는 그 내부에서 피처리 기판(W)에 플라즈마 처리를 행하는 처리 용기(32)와, 처리 용기(32) 내로 플라즈마 처리용의 반응 가스를 공급하는 반응 가스 공급부(33)와, 그 위에 피처리 기판(W)을 보지(保持)하는 원판 형상의 보지대(34)와, 플라즈마 여기용의 마이크로파를 발생시키는 마이크로파 발생기(35)와, 보지대(34)와 대향하는 위치에 배치되고 마이크로파 발생기(35)에 의해 발생시킨 마이크로파를 처리 용기(32) 내로 도입하는 유전체판(36)과, 플라즈마 처리 장치(31) 전체를 제어하는 제어부(도시하지 않음)를 구비한다. 제어부는 반응 가스 공급부(33)에서의 가스 유량, 처리 용기(32) 내의 압력 등 피처리 기판(W)을 플라즈마 처리하기 위한 프로세스 조건을 제어한다.
처리 용기(32)는 보지대(34)의 하방측에 위치하는 저부(底部)(37)와, 저부(37)의 외주로부터 상방향으로 연장되는 측벽(38)을 포함한다. 측벽(38)은 원통 형상이다. 처리 용기(32)의 저부(37)에는 배기용의 배기홀(39)이 형성되어 있다. 처리 용기(32)의 상부측은 개구되어 있고, 처리 용기(32)의 상부측에 배치되는 유전체판(36) 및 유전체판(36)과 처리 용기(32)의 사이에 개재되는 씰링 부재로서의 O 링(40a)에 의해 처리 용기(32)는 밀봉 가능하게 구성되어 있다.
반응 가스 공급부(33)는 피처리 기판(W)의 중앙 영역을 향하여 바로 아래 방향으로 반응 가스를 공급하는 제 1 반응 가스 공급부(61)와, 피처리 기판(W)의 비스듬히 상방으로부터 반응 가스를 공급하는 제 2 반응 가스 공급부(62)를 구비한다. 구체적으로, 제 1 반응 가스 공급부(61)는 도 2 중의 화살표(F1)의 방향을 향하여 반응 가스를 공급하고, 제 2 반응 가스 공급부(62)는 도 2 중의 화살표(F2)의 방향(피처리 기판(W)의 중앙 영역을 향하는 비스듬히 하방향)을 향하여 반응 가스를 공급한다. 제 1 반응 가스 공급부(61) 및 제 2 반응 가스 공급부(62)에는 동일한 반응 가스 공급원(도시하지 않음)으로부터 동일한 종류의 반응 가스가 공급된다.
여기서, 우선 제 1 반응 가스 공급부(61)의 구성에 대하여 설명한다. 제 1 반응 가스 공급부(61)는 유전체판(36)의 직경 방향 중앙으로서 보지대(34)와 대향하는 대향면이 되는 유전체판(36)의 하면(63)보다 유전체판(36)의 내방측으로 후퇴한 위치에 설치되어 있다. 유전체판(36)에는 제 1 반응 가스 공급부(61)를 수용하는 수용부(46)가 형성되어 있다. 제 1 반응 가스 공급부(61)와 수용부(46)의 사이에는 O 링(40b)이 개재되어 있고, 처리 용기(32) 내의 밀봉성을 확보하는 것으로 하고 있다.
제 1 반응 가스 공급부(61)에는 피처리 기판(W)의 중앙 영역을 향하여 분출하도록 하여 반응 가스를 바로 아래 방향으로 공급하는 복수의 공급홀(45)이 형성되어 있다. 공급홀(45)은 보지대(34)에 대향하는 벽면(64) 중 처리 용기(32) 내에 노출되는 영역에 형성되어 있다. 또한, 벽면(64)은 편평하다. 또한, 제 1 반응 가스 공급부(61)에는 공급홀(45)이 유전체판(36)의 직경 방향 중앙에 위치하도록 형성되어 있다. 제 1 반응 가스 공급부(61)는 제 1 반응 가스 공급부(61)에 접속된 가스 공급계(54)에 의해 유량 등을 조정하면서 반응 가스를 공급한다.
이어서, 제 2 반응 가스 공급부(62)의 구성에 대하여 설명한다. 제 2 반응 가스 공급부(62)는 원환 형상의 환상부(環狀部)(65)를 포함한다. 환상부(65)는 관 형상 부재로 구성되어 있고, 그 내부가 반응 가스의 유로가 된다. 환상부(65)는 처리 용기(32) 내에서 보지대(34)와 유전체판(36)의 사이에 배치된다. 환상부(65)는 보지대(34) 상에 보지된 피처리 기판(W)의 바로 위 영역을 피한 위치이며 또한 보지대(34)의 바로 위 영역에 설치되어 있다. 구체적으로, 원환 형상의 환상부(65)의 내경을 D1로 하고, 피처리 기판(W)의 외경을 D2로 하면, 환상부(65)의 내경(D1)은 피처리 기판(W)의 외경(D2)보다 크게 구성되어 있다. 환상부(65)는 처리 용기(32)의 측벽(38)으로부터 직선으로 내경측으로 연장되는 지지부(66)에 의해 지지되어 있다. 지지부(66)는 중공(中空) 형상이다.
환상부(65)에는 피처리 기판(W)을 향하여 반응 가스를 비스듬히 하방향으로 분출하도록 하여 공급하는 복수의 공급홀(67)이 형성되어 있다. 공급홀(67)은 둥근 홀 형상이다. 공급홀(67)은 환상부(65)의 하부측에 형성되어 있다. 복수의 공급홀(67)은 환상부(65)에서 둘레 방향으로 등간격으로 배치되어 형성되어 있다. 이 실시예에서 공급홀(67)은 8 개 형성되어 있다.
플라즈마 처리 장치(31)의 외부로부터 공급된 반응 가스는 지지부(66)의 내부를 통과하여 환상부(65)에 형성된 공급홀(67)로부터 처리 용기(32) 내로 공급된다. 지지부(66)의 외방측에서도 상기한 개폐 밸브 또는 유량 제어기가 개재 설치된 가스 공급계(도시하지 않음)가 설치되어 있다.
매칭 유닛(41)을 가지는 마이크로파 발생기(35)는 모드 변환기(42) 및 도파관(43)을 거쳐 마이크로파를 도입하는 동축 도파관(44)의 상부에 접속되어 있다. 예를 들면, 마이크로파 발생기(35)에서 발생시킨 TE 모드의 마이크로파는 도파관(43)을 통과하고 모드 변환기(42)에 의해 TEM 모드로 변환되어 동축 도파관(44)을 통해 전파된다. 마이크로파 발생기(35)에서 발생시키는 마이크로파의 주파수로서는, 예를 들면 2.45 GHz가 선택된다.
유전체판(36)은, 예를 들면 원판 형상이며, 유전체로 구성되어 있다. 유전체판(36)의 하부측에는 도입된 마이크로파에 의한 정재파의 발생을 용이하게 하기 위한 테이퍼 형상으로 형성된 환상의 오목부(47)가 형성되어 있어도 좋다. 이 오목부(47)에 의해, 유전체판(36)의 하부측에 마이크로파에 의한 플라즈마를 효율적으로 생성할 수 있다. 또한, 유전체판(36)의 구체적인 재질로서는 석영 또는 알루미나 등을 들 수 있다.
또한, 플라즈마 처리 장치(31)는 동축 도파관(44)에 의해 도입된 마이크로파를 전파하는 지파판(遲波板)(48)과, 복수 형성된 슬롯홀(49)로부터 마이크로파를 유전체판(36)으로 도입하는 박판 원판 형상의 슬롯판(50)을 구비한다. 슬롯홀(49)은 직사각형 형상이다. 직사각형 형상의 슬롯홀(49)은, 도 3에 도시한 바와 같이, 직경 방향으로 서로 직교하는 것과 같은 방향이고 또한 동심원 형상으로 형성되어 있다. 마이크로파 발생기(35)에 의해 발생시킨 마이크로파는 동축 도파관(44)을 통과하여 지파판(48)에 전파되고, 슬롯판(50)에 형성된 복수의 슬롯홀(49)로부터 유전체판(36)으로 도입된다. 유전체판(36)을 투과한 마이크로파는 유전체판(36)의 직하(直下)에 전계를 발생시켜, 처리 용기(32) 내에 플라즈마를 생성시킨다. 즉, 플라즈마 처리 장치(31)에서 처리에 제공되는 마이크로파 플라즈마는 상기한 구성의 슬롯판(50) 및 지파판(48)을 포함하는 래디얼 라인 슬롯 안테나(RLSA)에 의해 생성되고 있다.
보지대(34)는 저부(37)로부터 수직 상방으로 연장되는 절연성의 통 형상 지지부(51)에 지지되어 있다. 통 형상 지지부(51)의 외주를 따라 처리 용기(32)의 저부(37)로부터 수직 상방으로 연장되는 도전성의 통 형상 지지부(52)와 처리 용기(32)의 측벽(38)의 사이에는 환상의 배기로(53)가 형성된다. 배기홀(39)의 하부에는 배기관(55)을 개재하여 배기 장치(56)가 접속되어 있다. 배기 장치(56)는 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 배기 장치(56)에 의해 처리 용기(32) 내를 소정의 압력까지 감압할 수 있다.
이어서, 상기한 플라즈마 처리 장치(31)를 이용하여 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법에 대하여 설명한다.
우선, 상술한 바와 같이 보지대(34) 상에 반도체 장치의 기초가 되는 피처리 기판(W)을 보지시킨다. 이어서, 처리 용기(32) 내를 소정의 압력으로 감압하고, 소정의 압력으로 유지한다. 소정의 압력으로서는, 예를 들면 1000 mTorr가 선택된다.
그리고, 보지대(34)의 표면 온도를 220℃ 이상 300℃ 이하로 한다. 구체적으로, 예를 들면 보지대(34)의 표면 온도로서 220℃가 선택된다. 이러한 온도를 보지대(34)의 표면 온도로 함으로써, 예를 들면 피처리 기판(W)의 온도가 처리 중에 상승했다고 하더라도, 피처리 기판(W)의 온도 상승을 280℃ 정도까지 억제할 수 있다. 또한, 피처리 기판(W)의 온도 상승 저감의 관점에서, 보지대(34)의 표면 온도를 150℃ 이상 220℃ 이하로 하는 것이 바람직하다.
이어서, 반응 가스 공급부(33), 구체적으로 제 1 및 제 2 반응 가스 공급부(61, 62)에 의해 반응 가스를 처리 용기(32) 내로 공급한다. 반응 가스는 TEOS 가스, 아르곤 가스 및 산소 가스를 포함하는 혼합 가스이다. 여기서, TEOS 가스와 산소 가스의 유효 유량비(산소 가스 / TEOS 가스)는 후술하는 바와 같이 5.0 이상 10.0 이하이며, 아르곤 가스의 분압비는 75% 이상이다. 구체적인 유량 비율로서는 TEOS 가스의 유량을 20 sccm, 아르곤 가스의 유량을 390 sccm, 산소 가스의 유량을 110 sccm로 한다. 이 경우, TEOS 가스와 산소 가스의 유효 유량비는 5.5이며, 아르곤 가스의 분압비는 75%이다.
그리고, 플라즈마 여기용의 마이크로파를 마이크로파 발생기(35)에 의해 발생시키고, 유전체판(36)을 거쳐 처리 용기(32) 내로 마이크로파를 도입하고, 처리 용기(32) 내에 마이크로파 플라즈마를 생성한다. 여기서, 마이크로파 파워로서는, 예를 들면 3.5 kW가 선택된다. 그리고, 피처리 기판(W)에 플라즈마 CVD 처리를 행하고, 절연층이 되는 게이트 산화막(17)을 구성하는 실리콘 산화막을 형성한다. 즉, 실리콘 화합물 가스로서의 TEOS 가스, 산화성 가스로서의 산소 가스 및 희가스로서의 아르곤 가스를 처리 용기(32) 내로 공급하고, 피처리 기판(W)을 보지하는 보지대(34)의 표면 온도를 300℃ 이하인 220℃로 하여, 피처리 기판(W)에 실리콘 산화막을 형성한다.
또한, 상기한 마이크로파 플라즈마를 생성하는 공정과 반응 가스를 공급하는 공정은 반대여도 좋고, 동시여도 좋다. 즉, 생성된 마이크로파 플라즈마에 의해 반응 가스를 이용하여 피처리 기판(W)을 처리하는 단계에서 보지대(34)의 표면 온도를 상기한 소정의 온도로 하면 된다.
상기한 방법에 의해 실리콘 산화막을 형성한 후, 형성된 실리콘 산화막에 대하여 플라즈마 처리를 행한다. 즉, 실리콘 산화막의 성막 방법은 실리콘 산화막을 형성하는 공정 후에 형성된 실리콘 산화막의 플라즈마 처리를 행하는 공정을 포함한다.
구체적으로, 상기한 방법에 의해 실리콘 산화막을 형성한 후, 이어서 보지대(34)의 표면 온도를 220℃로 유지한 채로 TEOS 가스의 공급을 정지한다. 여기서, 처리 용기(32) 내로 공급하는 아르곤 가스의 유량을 높인다. 그리고, 형성된 실리콘 산화막의 플라즈마 처리를 행한다. 구체적으로, 아르곤 가스의 유량을 390 sccm에서 3500 sccm로 하고, 산소 가스의 유량에 대해서는 그대로 110 sccm로 하여 플라즈마 처리를 행한다. 즉, 공급하는 아르곤 가스의 유량을, 실리콘 산화막을 형성하는 공정에서 공급하는 아르곤 가스의 유량보다 증가시켜 플라즈마 처리를 행한다. 이 경우, 아르곤 가스의 분압비는 97%이다. 그리고, 형성된 실리콘 산화막에 대하여 플라즈마 처리를 행한다. 여기서, 플라즈마 처리에서 래디컬에 의한 산화 처리가 행해진다. 이 경우, 실리콘 산화막을 형성하는 공정 및 플라즈마 처리를 행하는 공정은 동일한 처리 용기 내에서 행한다.
이와 같이 하여 실리콘 산화막의 성막을 행한다. 또한, 이와 같이 하여 실리콘 산화막에 의해 게이트 산화막(17)을 성막한 후, 그 위에 게이트 전극(18) 등을 형성하고, 상기한 구성의 MOS 트랜지스터(11)를 제조한다.
여기서, 본 발명에 따른 실리콘 산화막의 성막 방법에 의해 성막된 실리콘 산화막의 전기 특성과 막질에 대하여 설명한다. 도 4는 EOT 환산으로 7 nm의 막두께 영역에서, 인가하는 전계의 크기를 변화시켰을 경우의 전류 특성(J)을 나타낸 도면인 I-V 커브이다. 도 4 중의 R_TEOS(300℃)는 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 의해 성막한 실리콘 산화막을 나타내고 있고, 비교 대상으로서 동일한 측정을 WVG(Water Vapor Generator)막, HTO(High Temperature Oxide)막(성막 온도 780℃) 및 HTO막을 질소 분위기 중 900℃에서 15분 열처리(900℃ 어닐링 처리)한 것에 대하여 실시했을 경우를 나타내고 있다. 또한, 참고로서 400℃에서 성막한 R_TEOS(400℃)의 경우에 대해서도 나타내고 있다. 도 4로부터 R_TEOS막(300℃ 성막)의 경우에도 HTO막 및 HTO막을 질소 분위기 중 900℃에서 15분 열처리를 실시했을 경우보다 양호한 리크 특성을 나타낸다.
도 5는 Qbd(C/cm2)(CCS: -0.1 A/cm2, 게이트 사이즈 100 μm × 100 μm)의 측정 결과를 Weibull 플롯한 것을 나타낸 도면이다. R_TEOS막(300℃)은 본 발명의 일 실시예에 따른 실리콘 산화막의 성막 방법에 의해 성막한 실리콘 산화막을 나타내고 있고, 도 4와 마찬가지로 도 4와 동일한 비교 대상의 것에 대하여 측정을 실시했을 경우도 나타내고 있다. 도 5에 R_TEOS막(300℃ 성막)의 경우에도 HTO막 및 HTO막을 질소 분위기 중 900℃에서 15분 열처리를 실시했을 경우보다 양호한 리크 특성을 나타낸다.
도 6은 TEOS 가스와 산소 가스의 유효 유량비 및 열산화막을 기준으로 한 실리콘 산화막의 에칭 레이트의 비의 관계를 나타낸 도면이다. 도 6에서 세로축은 열산화법에 의해 성막한 실리콘 산화막에 대한 에칭 레이트의 비(단위 없음)를 나타내고, 가로축은 TEOS 가스와 산소 가스의 유량비를 나타낸다. 도 6 중에서는 보지대의 표면 온도를 각각 150℃, 220℃, 300℃, 400℃로 하여 실리콘 산화막을 형성한 후 플라즈마 처리를 행하지 않았을 경우, 보지대의 표면 온도를 150℃로 하여 실리콘 산화막을 형성한 후 플라즈마 처리를 행했을 경우 및 보지대의 표면 온도를 220℃로 하여 실리콘 산화막을 형성한 후 플라즈마 처리를 행했을 경우의 그래프를 나타내고 있다. 보지대의 표면 온도를 150℃로 하여 실리콘 산화막을 형성한 후 플라즈마 처리를 행했을 경우 및 보지대의 표면 온도를 220℃로 하여 실리콘 산화막을 형성한 후 플라즈마 처리를 행했을 경우에 대해서는 그래프는 거의 겹쳐져 있기 때문에, 하나의 선으로 나타내고 있다. 또한, 실리콘 산화막을 성막할 때의 프로세스 조건으로서는 마이크로파 파워를 3.5 kW 인가하고, 압력을 380 mTorr, 아르곤 가스의 분압비를 75%로 하고 있다.
도 6을 참조하면, 보지대의 표면 온도를 400℃, TEOS 가스와 산소 가스의 유효 유량비를 3.6 ~ 10.8로 하여 실리콘 산화막을 형성했을 경우, 에칭 레이트의 비는 1.7 정도이며, 열산화막 수준의 초고품위막이 얻어진다. 또한, 보지대의 표면 온도를 300℃, TEOS 가스와 산소 가스의 유효 유량비를 5.0 ~ 10.0으로 하여 실리콘 산화막을 형성했을 경우, 에칭 레이트의 비는 2.0 정도이며, HTO막 수준의 고품위막이 얻어진다. 여기서, 보지대의 표면 온도를 150℃ 및 220℃, TEOS 가스와 산소 가스의 유효 유량비를 5.0 ~ 10.0으로 하여 실리콘 산화막을 성막했을 경우에 대해서도 에칭 레이트의 비는 2.0 정도가 되고 고품위막이 얻어진다.
도 7 및 도 8에 실리콘 산화막의 푸리에 변환 적외분광(FT-IR)에 의한 측정 결과를 나타낸다. 도 7은 실리콘 산화막을 형성한 후, 플라즈마 처리를 행하지 않은 경우의 실리콘 산화막에서의 FT-IR의 측정 결과이며, 도 8은 본 발명에 따른 실리콘 산화막의 성막 방법에서 성막된 실리콘 산화막에서의 FT-IR에 의한 측정 결과이다. 또한, 도 7 및 도 8에서, 세로축은 흡광도(단위 없음)를 나타내고, 가로축은 파수(cm-1)을 나타낸다.
도 7 및 도 8을 참조하면, 플라즈마 처리를 행하지 않은 실리콘 산화막의 경우, 파수가 3600 cm-1 부근의 위치에서 SiOH 관능기(官能基)의 존재를 나타내는 약간의 피크가 보인다(도 7 중의 화살표(A)). 이는, 실리콘 산화막 중에 SiOH가 약간 포함되어 있는 것을 나타내고 있다. 한편, 도 8에 나타낸 바와 같이, 본 발명에 따른 실리콘 산화막의 성막 방법을 이용하여 성막된 실리콘 산화막의 경우, 즉 실리콘 산화막을 형성한 후에 플라즈마 처리를 행한 실리콘 산화막의 경우, 파수가 3600 cm-1 부근의 위치에서 SiOH 관능기의 존재를 나타내는 피크는 보이지 않았다. 이는, 실리콘 산화막 중에 실질적으로 SiOH가 포함되지 않은 것을 나타내고 있다. 또한, SiH 등의 불순물을 나타내는 피크도 나타나지 않았다. 이러한 SiOH 등을 포함하지 않는 실리콘 산화막은 내성 또는 리크 특성에서 매우 뛰어나 높은 절연성을 가진다.
도 9는 열산화막을 기준으로 한 실리콘 산화막의 에칭 레이트의 두께 방향의 비를 나타낸 도면이다. 도 9에서 세로축은 열산화법에 의해 성막한 실리콘 산화막에 대한 에칭 레이트로 규격화한 비(단위 없음)를 나타내고, 가로축은 두께(Å)를 나타낸다. 또한, 도 9 중 동그라미 표시는 실리콘 산화막을 형성한 후 플라즈마 처리를 행하지 않은 경우의 실리콘 산화막, 마름모꼴 표시는 실리콘 산화막을 형성한 후 플라즈마 처리를 행했을 경우의 실리콘 산화막, 삼각 표시는 열산화법에 의해 성막한 실리콘 산화막을 나타낸다. 즉, 삼각 표시는 항상 1이 된다.
도 9를 참조하면, 플라즈마 처리를 행하지 않은 경우의 실리콘 산화막에 대해서는 두께에 상관없이 열산화법에 의해 성막한 실리콘 산화막의 2.5 배 정도이다. 한편, 플라즈마 처리를 행했을 경우의 실리콘 산화막에 대해서는 500 Å까지는 열산화법에 의해 성막한 실리콘 산화막의 2 배 정도가 된다.
이상으로부터, 이러한 실리콘 산화막의 성막 방법에 따르면, 300℃ 이하, 구체적으로는 220℃ 정도의 저온에서도 절연성이 높은 실리콘 산화막을 성막할 수 있다. 그러면, 피처리 기판에 이미 형성된 저융점 물질의 용융 등의 문제를 회피할 수 있다. 따라서, 예를 들면 유기 EL 디바이스에의 적용 등 높은 절연성 및 저온에서의 성막이 요구되는 경우에 적용할 수 있다.
또한, 이러한 반도체 장치의 제조 방법에 따르면, 반도체 장치에서 높은 절연성을 가지는 실리콘 산화막을 저온에서 성막할 수 있다. 그러면, 저융점 물질에 의한 적층 공정 등의 후에 실리콘 산화막을 성막할 수 있다. 이와 같이, 제조 공정의 순서의 제약에 따른 문제를 회피할 수 있다.
이 경우, 동일한 처리 용기 내에서 공급하는 가스를 전환하여 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정을 일련으로 행할 수 있다. 이와 같이, 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정을 일련으로 행하는 것은 제조 공정에서의 스루풋 코스트 등의 관점에서 봐도 매우 유리하다.
또한, 상기의 실시예에서는 동일한 처리 용기 내에서 실리콘 산화막을 형성하고 플라즈마 처리를 행하는 것으로 했지만, 이에 한정되지 않고, 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정을 상이한 처리 용기에서 행하는 것으로 해도 좋다.
또한, 플라즈마 처리를 행하는 공정에 이어서, 재차 실리콘 산화막을 형성하는 공정을 행하고, 추가로 재차 플라즈마 처리를 행하는 것으로 해도 좋다. 상기한 바와 같이, 500 Å까지의 효과가 현저하기 때문에, 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정을 반복함으로써, 두께가 두꺼운 실리콘 산화막에서도, 예를 들면 500 Å보다 두꺼운 실리콘 산화막에 대해서도 높은 절연성을 가지는 막으로 할 수 있다.
또한, 상기의 실시예에서는 실리콘 산화막을 형성하는 공정에 이어서 플라즈마 처리를 행하는 것으로 했지만, 이에 한정되지 않고, 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정의 사이에 다른 공정, 예를 들면 다른 플라즈마 처리를 행하는 것으로 해도 좋다. 즉, 실리콘 산화막을 형성하는 공정과 플라즈마 처리를 행하는 공정을 연속하여 행하지 않아도 된다.
또한, 상기의 실시예에서 처리 용기 내로 공급하는 희가스로서 아르곤(Ar) 가스 외에, 크세논(Xe) 가스, 크립톤(Kr) 가스 등을 공급해도 좋다. 또한, 이들 복수 종류의 희가스를 이용해도 좋다. 또한, 산화성 가스는 산소 외에 산소 원소를 포함하는 가스로서 오존 가스 또는 일산화탄소 가스 등을 이용해도 좋다. 또한, 이들 복수 종류의 산화성 가스를 이용해도 좋다. 이 때, 처리 용기 내로 공급되는 산소 원자의 개수가 Si 원자수와의 관계에서 소정치가 되도록 결정한다. 유효 유량비(산화성 가스 / 실리콘 화합물 가스)는 이하에 나타낸다. 산화성 가스의 유효 유량은 이하의 식(식 1)으로 주어진다.
(산화성 가스의 유량) × (산화성 가스 한 분자 중에 포함되는 산소 원자의 수) / 2 … (식 1)
실리콘 화합물 가스 중의 유효 유량은, 이하의 식(식 2)으로 주어진다.
(실리콘 화합물 가스의 유량) × (실리콘 화합물 가스 한 분자 중에 포함되는 Si 원자의 수) … (식 2)
유효 유량비는 (식 1)을 (식 2)로 나눈 식(식 3)으로 주어진다.
((산화성 가스의 유량) × (산화성 가스 한 분자 중에 포함되는 산소 원자의 수) / 2) / ((실리콘 화합물 가스의 유량) × (실리콘 화합물 가스 한 분자 중에 포함되는 Si 원자의 수)) … (식 3)
예를 들면, 오존 가스를 산화성 가스로서 이용할 경우, 실리콘 화합물의 유량이 일정할 때, 소정의 유효 유량비를 얻기 위해서는 오존 가스의 유효 유량은 산소 가스의 유효 유량의 1.5 배이기 때문에, 산소 가스를 이용하는 경우에 비해 3 분의 2 배의 유량이 적당하다.
또한, 상기의 실시예에서는 플라즈마 처리를 행할 경우에 아르곤 가스의 분압비를 97%로 했지만, 이에 한정되지 않고, 다른 프로세스 조건 등도 고려하여 아르곤 가스의 분압비를 97% 이상으로 하도록 해도 좋다.
또한, 상기의 실시예에서는 마이크로파를 플라즈마원으로 하는 플라즈마 처리 장치였지만, 이에 한정되지 않고, ICP(Inductively-coupled Plasma) 또는 ECR(Electron Cyclotron Resoannce) 플라즈마, 평행 평판형 플라즈마 등을 플라즈마원으로 하는 플라즈마 처리 장치에 대해서도 적용된다.
또한, 상기의 실시예에서는 실리콘 산화막을 형성할 때 마이크로파를 이용한 플라즈마 CVD에 의해 형성하는 것으로 했지만, 이에 한정되지 않고, 다른 방법에 의해 실리콘 산화막을 형성하는 것으로 해도 좋다.
또한, 상기의 실시예에서는 MOS 트랜지스터에서의 게이트 산화막을 형성할 때에 상기한 실리콘 산화막의 성막 방법을 적용하는 것으로 했지만, MOS 트랜지스터에서의 다른 절연층, 예를 들면 층간 절연막 또는 게이트 측벽부의 형성에 적용해도 좋다. 또한, 소자 분리 영역에서 트렌치를 형성하고, 매립 절연막에 의해 트렌치를 매립하기 전에 트렌치의 표면에 형성되는 라이너막을 형성하는 경우에도 적용된다.
또한, 상기의 실시예에서는 반도체 장치로서 MOS 트랜지스터를 이용한 예에 대하여 설명했지만, 이에 한정되지 않고, CCD(Charge Coupled Device) 또는 플래쉬 메모리 등의 반도체 소자를 포함하는 반도체 장치를 제조할 때에도 적용된다. 구체적으로는, 플래쉬 메모리에서 플로팅 게이트와 콘트롤 게이트의 사이에 배치되는 게이트 산화막 또는 플로팅 게이트의 하층에 배치되는 게이트 산화막, 콘트롤 게이트의 상층에 배치되는 게이트 산화막을 형성할 때 상기한 실리콘 산화막의 성막 방법을 이용하여 성막하는 것으로 해도 좋다.
이상, 도면을 참조하여 본 발명의 실시예를 설명했지만, 본 발명은 도시한 실시예의 것에 한정되지 않는다. 도시한 실시예에 대하여, 본 발명과 동일한 범위 내에서 혹은 균등한 범위 내에서 다양한 수정이나 변형을 가하는 것이 가능하다.
산업상의 이용 가능성
본 발명에 따른 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치 및 반도체 장치의 제조 방법은 높은 절연성 및 저온에서의 성막이 요구될 경우에 유효하게 이용된다.
11: MOS 트랜지스터
12: 실리콘 기판
13: 소자 분리 영역
14a: p형 웰
14b: n형 웰
15a: 고농도 n형 불순물 확산 영역
15b: 고농도 p형 불순물 확산 영역
16a: n형 불순물 확산 영역
16b: p형 불순물 확산 영역
17: 게이트 산화막
18: 게이트 전극
19: 게이트 측벽부
21: 층간 절연막
22: 콘택트홀
23: 매립 전극
24: 메탈 배선층
31: 플라즈마 처리 장치
32: 처리 용기
33, 61, 62: 반응 가스 공급부
34: 보지대
35: 마이크로파 발생기
36: 유전체판
37: 저부
38: 측벽
39: 배기홀
40a, 40b: O 링
41: 매칭 유닛
42: 모드 변환기
43: 도파관
44: 동축 도파관
45, 67: 공급홀
46: 수용부
47: 오목부
48: 지파판
49: 슬롯홀
50: 슬롯판
51, 52: 통 형상 지지부
53: 배기로
54: 가스 공급계
55: 배기관
56: 배기 장치
63: 하면
64: 벽면
65: 환상부
66: 지지부

Claims (10)

  1. 처리 용기 내에 설치된 보지대(保持臺) 상에 보지(保持)된 피처리 기판에 실리콘 산화막을 성막하는 실리콘 산화막의 성막 방법으로서,
    피처리 기판을 보지하는 보지대의 표면 온도를 300℃ 이하로 유지한 상태에서 실리콘 화합물 가스, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 상기 피처리 기판에 실리콘 산화막을 형성하는 공정과,
    산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 상기 피처리 기판 상에 형성된 상기 실리콘 산화막을 래디컬에 의해 산화 처리하는 공정을 포함하는 실리콘 산화막의 성막 방법.
  2. 제 1 항에 있어서,
    상기 보지대의 표면 온도는 220℃ 이상 300℃ 이하인 실리콘 산화막의 성막 방법.
  3. 제 1 항에 있어서,
    상기 마이크로파 플라즈마는 래디얼 라인 슬롯 안테나(RLSA)에 의해 생성되어 있는 실리콘 산화막의 성막 방법.
  4. 제 1 항에 있어서,
    상기 실리콘 화합물 가스는 테트라에톡시실란(TEOS) 가스를 포함하는 실리콘 산화막의 성막 방법.
  5. 제 1 항에 있어서,
    상기 희가스는 아르곤 가스를 포함하는 실리콘 산화막의 성막 방법.
  6. 제 1 항에 있어서,
    상기 산화성 가스는 산소 가스를 포함하는 실리콘 산화막의 성막 방법.
  7. 제 1 항에 있어서,
    상기 산화 처리하는 공정에 이어서, 재차 실리콘 산화막을 형성하는 공정 및 재차 산화 처리하는 공정을 더 포함하는 실리콘 산화막의 성막 방법.
  8. 제 1 항에 있어서,
    상기 실리콘 산화막을 형성하는 공정에서,
    상기 실리콘 화합물 가스는 TEOS 가스이며,
    상기 산화성 가스는 산소 가스이며,
    상기 희가스는 아르곤 가스이며,
    상기 TEOS 가스와 상기 산소 가스의 유효 유량비(산소 가스 / TEOS 가스)는 5.0 이상 10.0 이하이며,
    상기 아르곤 가스의 분압비는 75% 이상인 실리콘 산화막의 성막 방법.
  9. 제 1 항에 있어서,
    상기 산화 처리하는 공정에서,
    상기 산화성 가스는 산소 가스이며,
    상기 희가스는 아르곤 가스이며,
    상기 처리 용기 내로 공급하는 상기 아르곤 가스의 분압비를 97% 이상으로 하는 실리콘 산화막의 성막 방법.
  10. 절연층이 되는 실리콘 산화막 및 도전층을 포함하는 반도체 장치의 제조 방법으로서,
    처리 용기 내에 설치된 보지대(保持臺) 상에 반도체 장치의 기초가 되는 피처리 기판을 보지하고,
    피처리 기판을 보지하는 보지대의 표면 온도를 300℃ 이하로 유지한 상태로 실리콘 화합물 가스, 산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 상기 피처리 기판에 실리콘 산화막을 형성하는 공정과,
    산화성 가스 및 희가스를 처리 용기 내로 공급하고, 처리 용기 내에 마이크로파 플라즈마를 생성하여 상기 피처리 기판 상에 형성된 상기 실리콘 산화막을 래디컬에 의해 산화 처리하는 공정을 포함하는 반도체 장치의 제조 방법.
KR1020117019101A 2009-02-19 2009-12-10 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법 KR101234566B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009036750A JP2010192755A (ja) 2009-02-19 2009-02-19 シリコン酸化膜の成膜方法および半導体装置の製造方法
JPJP-P-2009-036750 2009-02-19
PCT/JP2009/070691 WO2010095330A1 (ja) 2009-02-19 2009-12-10 シリコン酸化膜の成膜方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20110111487A KR20110111487A (ko) 2011-10-11
KR101234566B1 true KR101234566B1 (ko) 2013-02-19

Family

ID=42633622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019101A KR101234566B1 (ko) 2009-02-19 2009-12-10 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20120003842A1 (ko)
JP (1) JP2010192755A (ko)
KR (1) KR101234566B1 (ko)
CN (1) CN102326236A (ko)
TW (1) TW201101391A (ko)
WO (1) WO2010095330A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486792B2 (en) * 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
KR101099716B1 (ko) 2009-07-15 2011-12-28 세메스 주식회사 반도체 제조 장치에서 가스 배관의 구조 및 이를 포함하는 고밀도 플라즈마 기상 증착 장치
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP6410622B2 (ja) * 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
KR101977885B1 (ko) * 2017-08-03 2019-05-13 한국기계연구원 복합실리콘산화막 형성방법, 이를 이용한 복합실리콘산화막 및 이를 이용한 투습방지부재
KR102018318B1 (ko) * 2018-09-11 2019-09-04 주식회사 유진테크 박막 형성 방법
US11430654B2 (en) * 2019-11-27 2022-08-30 Applied Materials, Inc. Initiation modulation for plasma deposition

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003158127A (ja) * 2001-09-07 2003-05-30 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245835A (zh) * 1998-08-24 2000-03-01 三星电子株式会社 具有或者没有铁电覆底层的硅器件中的氢抑制方法
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP2004336019A (ja) * 2003-04-18 2004-11-25 Advanced Lcd Technologies Development Center Co Ltd 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037105A (ja) * 2001-07-26 2003-02-07 Tokyo Electron Ltd プラズマ処理装置及び方法
JP2003158127A (ja) * 2001-09-07 2003-05-30 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置

Also Published As

Publication number Publication date
WO2010095330A1 (ja) 2010-08-26
KR20110111487A (ko) 2011-10-11
US20120003842A1 (en) 2012-01-05
CN102326236A (zh) 2012-01-18
JP2010192755A (ja) 2010-09-02
TW201101391A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
US6897149B2 (en) Method of producing electronic device material
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
KR100994387B1 (ko) 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
KR100856531B1 (ko) 반도체 제조방법 및 반도체 제조장치
KR101234566B1 (ko) 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법
US7374635B2 (en) Forming method and forming system for insulation film
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
EP1742273A1 (en) Method of forming gate insulating film, storage medium and computer program
US20050255711A1 (en) Method for forming underlying insulation film
CN102165568B (zh) 硅氧化膜的形成方法和装置
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
JP4083000B2 (ja) 絶縁膜の形成方法
JPWO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
KR20120059557A (ko) 성막 방법, 반도체 소자의 제조 방법, 절연막 및 반도체 소자
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
JP2008066736A (ja) 半導体装置の製造方法
KR20030064489A (ko) 플라즈마를 이용한 화학기상증착장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 8