JP2017531920A - 高温酸化ケイ素原子層堆積技術 - Google Patents

高温酸化ケイ素原子層堆積技術 Download PDF

Info

Publication number
JP2017531920A
JP2017531920A JP2017517714A JP2017517714A JP2017531920A JP 2017531920 A JP2017531920 A JP 2017531920A JP 2017517714 A JP2017517714 A JP 2017517714A JP 2017517714 A JP2017517714 A JP 2017517714A JP 2017531920 A JP2017531920 A JP 2017531920A
Authority
JP
Japan
Prior art keywords
wafer
silicon
substrate
precursor
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017517714A
Other languages
English (en)
Other versions
JP6661625B2 (ja
Inventor
ウェンポー イェン，
ウェンポー イェン，
ツォン トリン，
ツォン トリン，
ニン リー，
ニン リー，
ヴィクター グエン，
ヴィクター グエン，
ミハエラ バルシーヌ，
ミハエラ バルシーヌ，
リーチュン シア，
リーチュン シア，
マーク サリー，
マーク サリー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017531920A publication Critical patent/JP2017531920A/ja
Application granted granted Critical
Publication of JP6661625B2 publication Critical patent/JP6661625B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45232—CMP chemical mechanical polishing of wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel

Abstract

ケイ素前駆体としてアミノシラン化合物を利用して、ウエハ表面上にＳｉＯ２膜を堆積するプロセスが説明される。【選択図】図３

Description

［０００１］本開示の実施形態は、概して、原子層堆積（ＡＬＤ）によってＳｉＯ２膜を堆積することに関する。より具体的には、本開示は、ケイ素前駆体としてアミノシラン化合物を利用して、シリコンウエハ上に非常に安定したＳｉＯ２膜を形成するプロセスに関する。
［０００２］半導体デバイスのサイズが縮小するにつれて、プロセスの変動性に対する半導体業界の許容範囲も縮小し続けている。これらのより厳しいプロセス要件を満たすために、当業界は、より厳しいプロセスウィンドウの要件に合致する多数の新しいプロセスを開発してきたが、これらのプロセスは、完了までにより長い時間を要することが多い。例えば、６５ｎｍ以下の寸法の高アスペクト比フィーチャの表面上に層を共形に形成するためには、ＡＬＤプロセスを用いる必要があり得る。ＡＬＤはＣＶＤの変形であり、ＣＶＤに比べてステップカバレッジに優れていることが実証されている。ＡＬＤは、エレクトロルミネッセントディスプレーの製造に元々用いられた原子層エピタキシー法（ＡＬＥ）に基づく。ＡＬＤでは、反応性前駆体分子の飽和した単層を基板表面上に堆積させるために、化学吸着が用いられる。
［０００３］１つの単層よりも大きい膜層は、堆積チャンバ内への適切な反応性前駆体のパルシングを周期的に交互させることによって実現することができる。不活性ガスパージ及び／又は真空によって、反応性前駆体への堆積表面の各露出を空間的及び／又は一時的に分離することができる。表面をＡＬＤ前駆体及び反応物に連続的に露出すると、新しい原子層を既に堆積された層に追加することができ、それにより、基板の表面上に均一の材料層が形成される。所定の厚さの材料層を形成するため、反応性前駆体と不活性パージガスの周期が反復される。
［０００４］高品質で安定したＳｉＯ２の誘電体層を形成することは、基板のケイ素を直接利用する熱反応、並びに、シラン又はジクロロシランなどの様々な前駆体、及び例えば、Ｎ２Ｏ又はＯ２などの酸素源、或いはオルトケイ酸テトラエチル（ＴＥＯＳ）の反応を利用するＣＶＤ堆積が関わる。これらの熱的堆積及びＣＶＤ堆積では、既に処理されていたり、バック・エンド・オブ・ライン（ＢＥＯＬ）処理に進んだりした基板への堆積に必ずしも適切ではない高温が必要とされる傾向がある。厚みがより少ない膜もこのような方法では製造することが難しい。
［０００５］さらに、高温（＞６５０℃）堆積処理での温度で安定するＡＬＤ前駆体に関連するケイ素は少ない。前駆体は、自己限定的な単層を形成する代わりに、高温で分解する傾向があり、結果として膜品質が乏しくなる。したがって、当該技術では、熱的又はＣＶＤ膜成長で通常利用される温度より低い温度で薄くて高品質で安定したＳｉＯ２の誘電体層を形成するプロセス及び前駆体が必要とされるが、さらに優れた特性を有することが有利であろう。
［０００６］本開示の１つ又は複数の実施形態は、膜を堆積する方法を対象とする。表面を有するウエハが反応チャンバの内部に位置決めされる。ウエハは、反応チャンバの内部で所定温度まで加熱される。ウエハの少なくとも一部が所定の時間、ケイ素前駆体に曝露され、ウエハ上にシリコン層が形成される。ケイ素前駆体は、一般式Ｒ３Ｓｉ：ＮＹ３を有する化合物を含み、各Ｒは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びにＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙは、独立して、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基である。ウエハ上のシリコン層と反応するようにウエハの表面の少なくとも一部が酸素プラズマ及び／又は酸素源ガスに曝露され、酸化ケイ素膜が形成される。
［０００７］本開示の追加の実施形態は、ＳｉＯ２膜をウエハ上に堆積する方法を対象とする。ウエハの表面はケイ素前駆体に曝露され、ケイ素前駆体は、Ｒ３Ｓｉ：ＮＹ３を含み、各Ｒは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択され、ケイ素前駆体の少なくとも一部がウエハ表面上に吸着される。吸着されたケイ素前駆体がウエハ表面上で分解するようにウエハ表面が約４５０℃から約６５０℃の範囲内の温度まで加熱され、単層又は準単層のケイ素膜が形成される。単層又は準単層のケイ素膜及びウエハ表面が酸素源に曝露される。酸素源が単層又は準単層のケイ素膜と反応して、単層又は準単層のＳｉＯ２膜が形成される。
［０００８］本開示の追加の実施形態は、ＡＬＤによって、非常に安定したＳｉＯ２膜をシリコンウエハ上に形成する方法を対象とする。少なくとも１つのシリコンウエハが、反応チャンバの内部のサセプタ内に配置される。少なくとも１つのシリコンウエハが、約４５０℃から約６５０℃の範囲内の温度まで加熱される。ケイ素前駆体の連続的な流れが、シャワーヘッドを通して反応チャンバ内に導入される。ケイ素前駆体は、Ｒ３Ｓｉ：ＮＹ３を含み、各Ｒは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択される。酸素プラズマ及び／又は酸素源ガスは、反応チャンバの少なくとも１つの処理領域内に供給される。少なくとも１つのシリコンウエハがシャワーヘッドの下方を通過するように、サセプタは回転する。ケイ素前駆体の少なくとも一部が、ケイ素ウエハの表面に吸着する。酸素プラズマ及び／又は酸素源ガスは、吸着されたケイ素前駆体と反応し、ＳｉＯ２膜が形成される。
［０００９］本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかしながら、本開示は他の等しく有効な実施形態も許容し得るため、添付の図面は、本開示の典型的な実施形態のみを示しており、したがって、本発明の範囲を限定すると見なすべきではないことに留意されたい。
ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。 共形ＳｉＯ２層のＡＬＤ堆積処理の例示的な実施形態のフロー図を示す。 ＡＬＤによる共形ＳｉＯ２層の堆積の例示的な実施形態を示す。 本開示の１つ又は複数の実施形態に係る、ローティングステーションを有する４つのガス分配アセンブリユニットで構成された基板処理システムの概略平面図である。 ３つのガス分配アセンブリユニットで構成された基板処理システムの概略平面図である。 円形ガス分配アセンブリの例示的な実施形態を示す。
［００１６］本開示の幾つかの例示的な実施形態が説明される前に理解するべきことは、本開示が以下の説明で提示される構成又はプロセスステップの詳細に限定されないということである。本開示は、他の実施形態も可能であり、様々な方法で実施又は実行することができる。
［００１７］本明細書全体を通じて「一実施形態」、「特定の実施形態」、「様々な実施形態」、「１つ又は複数の実施形態」、又は「ある実施形態」に対する言及は、実施形態と関連して説明された特定の特徴、構造、機能、又は特質が、本開示の少なくとも１つの実施形態に含まれ得ることを意味する。したがって、本明細書全体を通じて様々な箇所で「１つ又は複数の実施形態において」、「特定の実施形態において」、「一実施形態において」、又は「ある実施形態において」等の言い回しの表出は、必ずしも本開示の同じ実施形態を参照しているわけではない。さらに、説明される特定の特徴、構造、機能、材料、又は特質を、１つ又は複数の実施形態において、任意の適切な態様で組み合わせることができる。
［００１８］本明細書で使用される「共形（ｃｏｎｆｏｒｍａｌ）」という用語は、膜の平均的な厚みに対して、１％未満の変形を有する厚みで露出面に付着して、その面を均一に覆う層のことを指す。例えば、１０００Åの厚さの膜は、厚さにおいて１０Å未満の変形を有することになる。この厚み及び変形は、凹部の端部、角部、側部、及び底部を含む。例えば、本開示の様々な実施形態において、ＡＬＤによって堆積された共形層は、複雑な表面上の本質的に均一な厚みの堆積領域の上にカバレッジをもたらすことになる。
［００１９］本明細書で使用される「連続」という用語は、堆積層の下層の材料を露出させる間隙又はベアスポット（ｂａｒｅ ｓｐｏｔ）がない状態で露出面全体を覆う層のことを指す。連続層は、膜の総表面積の約１％未満の表面積の間隙又はベアスポットを有し得る。
［００２０］この明細書及び添付の特許請求の範囲において使用される「基板」及び「ウエハ」という用語は、交換可能に使用されており、両方とも、処理が作用する表面又は表面の一部を有する薄い材料片のことを指している。さらに、当業者であれば、基板に言及する場合、文脈によって明らかに他のことが示されていない限り、基板の一部のみに言及することもあり得ることを理解されよう。例えば、図４に関連して説明される空間的に分離されたＡＬＤでは、各前駆体が基板に供給されるが、任意の所与の時点での任意の個別の前駆体の流れは、基板の一部のみに供給され得る。さらに、基板上への堆積に言及する場合、裸基板と、上部に１つ又は複数の膜又はフィーチャが堆積又は形成された基板との両方を意味し得る。
［００２１］１つ又は複数の実施形態では、処理チャンバ内の２つ以上の堆積領域又は処理領域にＳｉ前駆体が供給され得る。１つ又は複数の実施形態では、酸素プラズマ及び／又は酸素源ガスは、Ｓｉ前駆体堆積領域と異なる２つ以上の処理領域に供給され得る。様々な実施形態では、堆積領域が処理領域と空間的に交互する場合がある。したがって、ウエハは、連続的に、堆積領域、次いで処理領域を通過することができる。
［００２２］本明細書で使用される「基板表面」とは、製造処理中に膜処理が実行される任意の基板の露出面又は基板上に形成された材料面のことを指す。例えば、処理が実行され得る基板表面は、用途に応じて、ケイ素、酸化ケイ素、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、炭素がドープされた酸化ケイ素、窒化ケイ素、炭化ケイ素、ドープされたケイ素、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属炭化物、金属合金、及びその他の導電材料などの任意の他の材料を含む。基板は、限定することなく、半導体ウエハ及び絶縁ウエハを含み、電子デバイス及び／又はオプトエレクトロニクスデバイスを製造するためにさらに処理される場合もあるし、処理されない場合もある。基板表面を洗浄、研磨、エッチング、還元、酸化、ヒドロキシル化、アニール、及び／又はベークするために基板を前処理プロセスに曝してもよい。基板自体の表面上で直接膜処理することに加えて、本開示の実施形態では、開示された任意の膜処理ステップが、以下でより詳細に開示される基板上に形成された下層上で実行されてもよい。「基板表面」という用語は、文脈が示すように、このような１つ又は複数の下層（例えば、ＳＯＩウエハ上の薄い半導体層及び／又は絶縁層を通過するビア）を含むように予め決められている。
［００２３］本開示の実施形態と共に使用する基板は、任意の適切な基板であってもよい。幾つかの実施形態では、基板は、剛性で、ディスクリートな、概して平面の基板である。この明細書及び添付の特許請求の範囲において使用される「ディスクリート（ｄｉｓｃｒｅｔｅ）」という用語は、基板に対して言及するとき、基板が決まった寸法を有することを意味する。１つ又は複数の実施形態の基板は、２００ｍｍ又は３００ｍｍ直径のシリコン基板のような、半導体基板である。幾つかの実施形態では、基板は、ケイ素、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、ゲルマニウム、りん化ガリウム、りん化インジウム、サファイア、及び炭化ケイ素のうちの１つ又は複数である。
［００２４］本開示の原則及び実施形態は、基板表面上で酸素と反応するアミノシラン前駆体を利用して、ＳｉＯ２膜を堆積することに関する。
［００２５］様々な実施形態では、ＳｉＯ２堆積は、連続的な堆積のためにサセプタアセンブリ及び／又はウエハ表面の上方に配置され、サセプタアセンブリ及び／又はウエハ表面と位置合わせされたＡＬＤ注入アセンブリを備えた基板処理システムの内部で実行され、それにより、スループットが最大化され、処理の効率性及び均一性が向上する。基板処理システムは、堆積前及び堆積後の基板処理のためにも構成且つ使用してもよい。
［００２６］本開示の実施形態は、さらにＡＬＤ処理においてＳｉＯ２膜の品質及び均一性を改善する方法に関する。
［００２７］本開示の実施形態は、サセプタアセンブリ／ウエハから垂直方向に離間されたシャワーヘッドをさらに備えている。
［００２８］この明細書及び添付の特許請求の範囲で使用される、「反応性ガス」、「前駆体」、「反応物」等の用語は、交互に使用され、原子層堆積処理において反応性である核種を含むガスを意味する。例えば、第１の「反応性ガス」は、単純に基板の表面上に吸着され、第２の反応性ガスとのさらなる化学反応のために利用可能であってもよい。
［００２９］ＳｉＯ２膜の堆積は、本開示の１つ又は複数の実施形態に従って、処理チャンバ内で実行され得る。処理チャンバは、概して、真空又は少なくとも低圧条件下で操作される密封可能な筐体である。本システムは、基板の上面にわたって１つ又は複数のガスを分配可能なガス分配アセンブリを含む。ガス分配アセンブリの出力面は、基板の上面に向いている。
［００３０］ガス分配アセンブリは、１つ又は複数のガス流を基板に方向付ける複数のガスポートと、処理チャンバからガス流を送るための各ガスポート間に配置された複数の真空ポートとを含み得る。実施形態では、ガス分配アセンブリは、第１の前駆体注入器、第２の前駆体注入器、及び第１の前駆体注入器と第２の前駆体注入器との間のパージガス注入器を備えている。前駆体注入器は、複数のガスポートを通して、化合物Ａの反応性前駆体の連続流（又はパルス流）を処理チャンバ内に注入する。前駆体注入器は、複数のガスポートを通して、化合物Ｂの反応性前駆体の連続流（又はパルス流）を処理チャンバ内に注入する。パージガス注入器は、複数のガスポートを通して、非反応性ガス又はパージガスの連続流（又はパルス流）を処理チャンバ内に注入する。パージガスは、処理チャンバから反応性材料及び反応性副生成物を除去する。パージガスは、典型的には、窒素、アルゴン、及びヘリウムといった不活性ガスである。ガスポートは、化合物Ａの前駆体を化合物Ｂの前駆体から分離して、前駆体間の相互汚染を回避するように、他のガスポート間に配置される。
［００３１］様々な実施形態では、ガスポートは、一定領域の上にガスを分散させるシャワーヘッドであってもよい。
［００３２］本開示の態様は、膜を基板の表面上に堆積する方法に関し、基板は、所定温度まで加熱される。ウエハ又は基板表面の所定温度までの加熱は、反応チャンバの内部で行われ得る。ここで、ウエハは、適切な手段、例えば、熱ランプ又はサセプタの抵抗加熱によって加熱され得る。
［００３３］１つ又は複数の前駆体ガスは、電気抵抗加熱要素を用いて加熱され得る。
［００３４］ガス分配アセンブリは、ケイ素前駆体の連続的な流れを反応チャンバに供給することができ、ケイ素前駆体の流れは、少なくとも１つの堆積領域内に入り、所定の時間、加熱されたウエハの表面の少なくとも一部に接触（又は衝突）する。
［００３５］基板表面は、反応チャンバの少なくとも１つの処理領域内で酸素プラズマ及び／又は酸素源ガスに曝露され得る。ケイ素前駆体が酸素プラズマ及び／又はオゾンを含む酸素源ガスに衝突した基板表面の少なくとも一部を曝露させ、酸素プラズマ及び／又はオゾンは、加熱されたウエハの表面上のケイ素前駆体の少なくとも一部と反応する。様々な実施形態では、オゾンは、１０％から２０％の範囲内の酸素源ガス、又は１５％から１８％の範囲内の酸素源ガス、或いは１５％の酸素源ガス、或いは１８％の酸素源ガスを含んでもよい。
［００３６］別の態様では、前駆体を処理チャンバ内に注入する前に、遠隔プラズマ源（図示せず）を前駆体注入器に接続してもよい。遠隔プラズマ源の中の化合物に電場をかけることによって、活性酸素種のプラズマが生成され得る。所定の化合物の活性化が可能な任意の電源を使用してもよい。例えば、ＤＣ、高周波（ＲＦ）、及びマイクロ波（ＭＷ）をベースにした放電技法を用いた電源が使用してもよい。ＲＦ電源を使用する場合、容量結合又は誘導結合され得る。活性化は、熱に基づく技術、ガス分解技術（ｇａｓ ｂｒｅａｋｄｏｗｎ ｔｅｃｈｎｉｑｕｅ）、高エネルギー光源（例えば、ＵＶエネルギー）、又はＸ線源への露出によっても引き起こされ得る。例示的な遠隔プラズマ源は、ＭＫＳ Ｉｎｓｔｒｕｍｅｎｔｓ， Ｉｎｃ．及びＡｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｉｎｄｕｓｔｒｉｅｓ， Ｉｎｃ．といったベンダーから入手可能である。
［００３７］図１Ａ‐図１Ｈは、ＳｉＯ２の堆積のための例示的なＡＬＤ堆積サイクルを示す。
［００３８］図１Ａは、前駆体分子の流れに曝露され得る少なくとも１つの表面１１５を有するウエハ又は基板１１０を示す。様々な実施形態では、ケイ素前駆体分子は、ガス状であってもよく、ガス分配アセンブリによって基板１１０の曝露された表面１１５に向けて方向付けられる。
［００３９］様々な実施形態では、ウエハ又は基板は、基板を支持し、且つ処理チャンバ内の処理位置間で基板を搬送するサセプタ内に配置され得る。サセプタは、基板を受け入れ、且つサセプタが動くにつれて基板の適切な位置を保つ凹部を有し得る。処理のために基板を所定温度まで加熱することができるようにサセプタを加熱してもよい。
［００４０］１つ又は複数の実施形態では、基板は、半導体材料基板であってもよく、半導体材料は、ケイ素、ストレインドシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、ドープされたケイ素、炭化ケイ素、炭素がドープされたケイ素、窒化ケイ素、ゲルマニウム、又はヒ化ガリウムであってもよい。様々な実施形態では、基板はシリコンウエハである。
［００４１］図１Ｂは、基板１１０の曝露された表面１１５に向けて方向づけられたガス状前駆体を示す。様々な実施形態では、特にガス分配アセンブリがサセプタ及び基板の上方に位置決めされ、前駆体が表面に向けて下方に方向付けられているとき、曝露された表面１１５を基板の上面と呼んでもよい。反対に、ガス分配アセンブリがサセプタの下方に位置決めされ、ガス流が上方に向けて方向付けられているとき、露出された表面は底面であり得る。
［００４２］１つ又は複数の実施形態では、ウエハ表面が、シャワーヘッドの下方を通過することにより、所定の時間、ケイ素前駆体の曝露されるように、ウエハは、回転するサセプタによって支持されたシリコンウエハであり得る。様々な実施形態では、ケイ素前駆体をシャワーヘッドを通して通過させ、ウエハをシャワーヘッドの下方を通過させることにより、ウエハ表面がケイ素前駆体に曝露される。
［００４３］１つ又は複数の実施形態では、ガス状前駆体１３０は、ガス分配アセンブリの個々のガスポートによって、基板１１０の表面１１５に向けて方向付けられ得る。様々な実施形態では、ガス状前駆体１３０は、連続的な流れとして又はパルス状で、反応チャンバに供給されるガス状ケイ素（Ｓｉ）前駆体であり得る。Ｓｉ前駆体の連続的な流れが、少なくとも１つの堆積領域内に入ってもよい。堆積領域は、ガス状前駆体１３０が、パージガスの１つ又は複数のカーテン並びに／或いは反応チャンバに導入される１つ又は複数のガスを排出する１つ又は複数の真空ポートによって閉じ込められ得る反応チャンバの一部である。様々な実施形態では、Ｓｉ前駆体は、所定の時間、加熱されたウエハの表面の少なくとも一部に接触する。言い換えると、基板表面は、Ｓｉ前駆体に露出され得る。
［００４４］１つ又は複数の実施形態では、基板表面に吸着されるＳｉ前駆体の量は、Ｓｉ前駆体の分圧及び／又は基板表面がガス状Ｓｉ前駆体に露出される時間量を調節することによって制御することができる。準単層のカバレッジをもたらすためにより低い分圧及び／又はより短い曝露時間を用いてもよく、或いは、飽和した（すなわち、単層）カバレッジをもたらすためにより高い分圧及び／又はより長い曝露時間を用いてもよい。当業者であれば、表面の１００％カバレッジは達成されない場合があり、単層カバレッジは、立体障害、工程、又は表面部位への前駆体の結合を妨げ得るその他の物理的及び／又は化学的な表面態様に起因して、幾らかのオープンな結合部位を残し得る表面の飽和したカバレッジを含むように予め定められていることを理解されよう。
［００４５］様々な実施形態では、前駆体１３０は、基板表面１１５に共形に吸着する。
［００４６］１つ又は複数の実施形態では、Ｓｉ前駆体は、基板の曝露された表面に吸着することができ、且つケイ素（Ｓｉ）及び／又はＳｉＯ２の層を表面１１５上に堆積するアミノシラン化合物であり得る。
［００４７］１つ又は複数の実施形態では、アミノシラン化合物は、式Ｒ３Ｓｉ：ＮＹ３を有し、各Ｒは、独立して、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基であってもよく、各Ｙは、独立して、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基であってもよい。
［００４８］１つ又は複数の実施形態では、アミノシラン化合物が、式Ｒ３Ｓｉ：Ｌ（式中、Ｌは、窒素がケイ素に結合した１級又は２級アミンである）を有するように、各Ｒは、メチル基（−ＣＨ３）であってもよく、Ｙのうちの１つ又は２つは、直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基であってもよい。
［００４９］１つ又は複数の実施形態では、アミノシラン化合物は、Ｎ，Ｎ‐ジメチルトリメチルシリルアミン（（ジメチルアミン）トリメチルシランとも呼ばれる）、Ｎ，Ｎ‐ジエチルトリメチルシリルアミン（（ジエチルアミン）トリメチルシランとも呼ばれる）、Ｎ‐メチル‐１‐（トリメチルシリル）メタンアミン（（メチルアミン）トリメチルシランとも呼ばれる）、及びＮ‐エチル‐１‐（トリメチルシリル）メタンアミン（（メチルアミン）トリメチルシランとも呼ばれている）からなる群から選択されてもよい。様々な実施形態では、アミノシランは、例えば、Ｎ，Ｎ‐ジエチル‐１，１‐ジメチルシリルアミン、又はアリル（ジエチルアミノ）ジメチルシランであってもよい。
［００５０］１つ又は複数の実施形態では、ケイ素前駆体は、式Ｍｅ３Ｓｉ：Ｌを有する化合物であってもよく、式中、Ｍｅは、メチル基（−ＣＨ３）であり、Ｌは、１級又は２級アミンであり、ウエハの所定温度は、約４００℃から約７００℃の範囲内にある。様々な実施形態では、ケイ素前駆体は、式Ｍｅ３Ｓｉ：Ｌを有する化合物であってもよく、式中、Ｍｅは、メチル基（−ＣＨ３）であり、Ｌは、１級又は２級アミンであり、ウエハの所定温度は、約４５０℃から約６５０℃の範囲内にある。
［００５１］１つ又は複数の実施形態では、アミノシラン化合物が式Ｒ３Ｓｉ：Ｌ（式中、Ｌは、窒素がケイ素に結合した１級又は２級アミンである）を有するように、各Ｒは、Ｃｌ、Ｂｒ、及びＩからなる群から個別に選択されたハロゲンであってもよく、Ｙのうちの１つ又は２つは、直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基であってもよい。
［００５２］１つ又は複数の実施形態では、アミノシラン化合物は、Ｎ‐メチル‐Ｎ‐トリクロロシリルメタンアミン（Ｎ‐（トリクロロシリル）ジメチルアミンとも呼ばれている）からなる群から選択されてもよい。
［００５３］１つ又は複数の実施形態では、ケイ素前駆体は、式Ｘ３Ｓｉ：Ｌを有する化合物であり、式中、Ｘは、Ｃｌ、Ｂｒ、Ｉ、及びそれらの組み合わせからなる群から選択されたハロゲンであり、Ｌは、１級又は２級アミンであり、ウエハの所定温度は、約５０℃から約７００℃の範囲内にある。様々な実施形態では、ケイ素前駆体は、式Ｘ３Ｓｉ：Ｌを有する化合物であり、式中、Ｘは、Ｃｌ、Ｂｒ、Ｉ、及びそれらの組み合わせからなる群から選択されたハロゲンであり、Ｌは、１級又は２級アミンであり、ウエハの所定温度は、約８０℃から約４５０℃の範囲内にある。
［００５４］様々な実施形態では、ケイ素前駆体は、蒸気としてケイ素前駆体の連続的な流れを反応チャンバに供給するように、約２０℃から約２００℃の範囲内の温度に加熱されてもよい。
［００５５］図１Ｃは、基板１１０の曝露された表面１１５に吸着された前駆体の単層又は準単層１２０を示す。様々な実施形態では、前駆体１３０は、化学吸着又は物理吸着によって表面に吸着され得る。ＡＬＤでは、前駆体１３０は、自己制御的な態様で表面部位に結合し得る。表面部位のすべて又は少なくとも大部分が前駆体で占有されるように一旦表面が前駆体分子で飽和すると、追加の前駆体分子は表面に付着しない。
［００５６］１つ又は複数の実施形態では、基板は、前駆体が反応するように所定温度まで加熱されてもよい。様々な実施形態では、基板は、約５０℃から約１０００℃、又は約８０℃から約９００℃、又は約２００℃から約８００℃、又約３００℃から約７５０℃、又は約４００℃から約７００℃、又は約４５０℃から約６５０℃の範囲内の所定温度まで加熱されてもよい。実施形態では、基板は、約５５０℃の所定温度まで加熱されてもよい。
［００５７］基板表面１１５に吸着しない余分なガス状前駆体は、真空及び／又は反応性ガスを用いたパージングで除去され得る。
［００５８］図１Ｄは、ＳｉＯ２の層を形成するために反応物に曝露された前駆体の吸着層を示す。１つ又は複数の実施形態では、基板表面又は基板表面上の吸着されたＳｉ前駆体１３０は、Ｓｉと反応し得る反応物に曝露され、ＳｉＯ２の層が生成される。幾つかの実施形態では、反応物は、酸素源１４０であってもよい。１つ又は複数の実施形態では、酸素源１４０は、酸素プラズマ及び／又はオゾン含有ガスであってもよい。様々な実施形態では、オゾン含有酸素源ガスは、分子状酸素（Ｏ２）及び分子状窒素（Ｎ２）をさらに含んでもよい。様々な実施形態では、酸素プラズマは、Ｏ２ガス、或いは、Ｏ２と、Ｈｅ、Ａｒ、Ｎｅ、Ｋｒ、及びそれらの組み合わせから選択されたガスとの組み合わせから生成され得る。
［００５９］１つ又は複数の実施形態では、酸素プラズマは遠隔プラズマとして生成されてもよく、プラズマ種は、基板表面に接触するように処理チャンバに運ばれる。
［００６０］１つ又は複数の実施形態では、酸素源は、酸素プラズマ及び／又はオゾンを含む。様々な実施形態では、オゾンと堆積されたＳｉとの比率は、１対１、又は２対１、又は＞２対１であり得る。１：１の比率とは、オゾンとケイ素前駆との曝露時間が均等であることを意味する。２：１の比率とは、オゾンへの曝露がケイ素前駆体の倍の時間であることを意味する。空間的ＡＬＤプロセスでは、２：１の比率とは、膜のオゾン処理がより長いため、堆積された膜がより酸化されることを意味する。
［００６１］様々な実施形態では、酸素源１４０は、Ｓｉ前駆体の準単層又は単層１２０で既に覆われた基板の表面１１５に接触する。基板１１０及び吸着されたＳｉ前駆体１３０は、所定温度であり得る。様々な実施形態では、所定温度は、約４００℃から約７００℃の範囲内、又は約４５０℃から約６５０℃の範囲内、又は約８０℃から約４５０℃の範囲内にあってもよい。
［００６２］様々な実施形態では、酸素源１４０は、実質的にＨ２Ｏを含有せず、実質的にＨ２Ｏがないということは、酸素源にＨ２Ｏが意図的に添加されていないことを意味する。しかしながら、脱着に起因して、又は、酸素源を含む材料のマイナーな汚染物として、少量のＨ２Ｏは存在し得る。
［００６３］図１Ｅは、基板１１０の表面１１５上の酸素源１４０と相互作用するＳｉ前駆体の準単層又は単層１２０を示す。様々な実施形態では、酸素源１４０が、プラズマ又は酸素イオン及びラジカルの場合のように、吸着されたＳｉ前駆体と直接反応してもよく、或いは、ＳｉＯ２膜層を生成するために、酸素源ガスが、吸着されたＳｉ前駆体の準単層又は単層１２０に吸着して反応してもよい。
［００６４］図１Ｆは、基板の表面から脱着される反応副生成物を示す。この副生成物は、真空によって処理チャンバから排出され得る。１つ又は複数の実施形態では、アミノシランの有機及び／又はハロゲン部分は、ケイ素から分離して、基板の表面１１５から脱着する揮発性反応副生成物１４５を形成し、ＳｉＯ２１３５の堆積層１２５が残る。
［００６５］図１Ｇは、基板１１０の表面１１５上に今や堆積されたＳｉＯ２層１２５への、別のサイクルのＳｉ前駆体１３０の例示的な反復曝露を示す。ＳｉＯ２層１２５の曝露された表面を別の投与分のガス状Ｓｉ前駆体１３０に曝露することにより、既に堆積されたＳｉＯ２１３５上にＳｉ前駆体１３０の単層又は準単層膜１２０を形成することができる。
［００６６］図１Ｈは、堆積されたＳｉＯ２単層１２５上への、ガス状Ｓｉ前駆体１３０の単層膜１２０の例示的な吸着を示す。似たような態様で、吸着されたＳｉ前駆体単層１２０は、別のサイクルの酸素源１４０に続けて曝露され得る。このシーケンスは、所定の厚さのＳｉＯ２膜が基板１１０上に堆積されるまで繰り返され得る。
［００６７］１つ又は複数の実施形態では、ＳｉＯ２膜は、デバイスフィーチャ上で共形に形成される。幾つかの実施形態では、フィーチャは、実質的に炭素又は窒素の汚染物を含まない。汚染物が実質的にないということは、フィーチャ内の炭素又は窒素が約２原子パーセント未満であることを示す。サンプルのＳｉＯ２膜は、熱酸化及びＡＬＤによって成長した。以下の表１で示されているように、ＳｉＯ２膜に組み込まれた炭素（Ｃ）及び窒素（Ｎ）（原子パーセント）は、Ｘ線光電子分光分析法（ＸＰＳ）によって検出されなかった。試験結果は、ＡＬＤによるＳｉＯ２膜は、測定可能なＣ、Ｎの含有物がなく、実質的に純粋であることを示した。Ｓｉの熱酸化により成長したＳｉＯ２膜は、ＡＬＤによって堆積されたＳｉＯ２と似たような純度を示した。
Figure 2017531920
［００６８］本開示の態様は、概して、連続的な、共形ＳｉＯ２層を基板上に堆積する方法に関し、この方法は、基板表面を続けて第１のＳｉ前駆体に曝露し、基板表面に結合した第１のＳｉ前駆体分子の単一層を生成することを含む。基板表面に結合した第１のＳｉ前駆体分子は、第１の酸素源に曝露され、第１の酸素源からの酸素は、基板表面に結合した第１のＳｉ前駆体分子と反応する。基板表面の、第１のＳｉ前駆体分子及び第１の酸素源への連続的な曝露は、所定の厚さの連続的な共形ＳｉＯ２層が基板表面上に形成されるまで繰り返され得る。
［００６９］図２は、ＡＬＤによる連続的な共形ＳｉＯ２の堆積のための処理の例示的な実施形態のフロー図を示す。
［００７０］２１０では、基板は、ＡＬＤ堆積処理に適した反応チャンバ内に配置され得る。チャンバは、真空ポンプによって密封且つ排気され得る内部空間と、１つ又は複数のウエハを保持するためのサセプタと、ガス状Ｓｉ前駆体及び酸素源を反応チャンバ及び／又はウエハ表面に供給するガス分配アセンブリとを備え得る。様々な実施形態では、基板はシリコンウエハであってもよい。
［００７１］２２０では、基板が所定温度まで加熱され得る。この所定温度で、ＳｉＯ２単層又は準単層を基板表面上に堆積するために、Ｓｉ前駆体が基板表面に吸着され、酸素源と反応する。様々な実施形態では、基板は、限定しないが、熱ランプを含む任意の適切な熱源によって、且つ／又は基板を保持するサセプタからの通電加熱によって、所定温度まで加熱され得る。加熱は、適切に配置された熱電対及び／又はパイロメータによってモニタリングされ得る。この熱電対及び／又はパイロメータは、外部に配置されたり、チャンバの内部に配置されたり、且つ／又はチャンバコンポーネントと動作的に関連付けられてもよい。
［００７２］２３０では、基板表面がガス状Ｓｉ前駆体に曝露され得るように、Ｓｉ前駆体は、反応チャンバ内に導入され得る。ガス状Ｓｉ前駆体は、基板表面に接触することができ、一部が表面に吸着する。
［００７３］１つ又は複数の実施形態では、Ｓｉ前駆体は、標準的な環境室温及び圧力では液体であり得る。様々な実施形態では、液状のＳｉ前駆体は、レセプタクル（例えば、アンプル）内に含まれてもよい。それにより、Ｓｉ前駆体の揮発化及び蒸気圧力を増大させるためにＳｉ前駆体が加熱され、反応チャンバ内に導入され得るガス状Ｓｉ前駆体が生成される。前駆体を処理チャンバに運ぶためにキャリアガスをアンプルを通して流してもよい。
［００７４］幾つかの実施形態では、Ｓｉ前駆体は、標準的な環境室温及び圧力では個体である。固体前駆体は、前駆体を昇華させるために加熱され得るレセプタクル（例えば、アンプル）内に含まれ得る。前駆体を処理チャンバに運ぶためにキャリアガスをアンプルを通して流すことができる。
［００７５］幾つかの実施形態では、反応チャンバをＳｉ前駆体で充填することなく、ガス状Ｓｉ前駆体の流れを、例えば、ＡＬＤ注入器又はシャワーヘッドによって、基板表面に向けて方向付けることができる。様々な実施形態では、ガス状Ｓｉ前駆体は、ガスカーテンによって同じ処理チャンバ内の隣接する処理領域から分離された処理領域内に流されてもよい。
［００７６］１つ又は複数の実施形態では、ケイ素前駆体は、Ｒ３Ｓｉ：ＮＹ３を含み、Ｒは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基であり、Ｙは、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基である。
［００７７］１つ又は複数の実施形態では、Ｓｉ前駆体は、酸素プラズマ及び／又はオゾン含有ガスと反応し得る。
［００７８］２４０では、Ｓｉ前駆体は、基板表面に吸着され得る。幾つかの実施形態では、吸着処理は、物理吸着作用であり得る。１つ又は複数の実施形態では、吸着処理は、化学吸着作用であり得る。様々な実施形態では、Ｓｉ前駆体は、１つ又は複数の結合部位で、且つ／又は、例えば、双極子‐双極子相互作用を通して、基板表面と相互作用し得る。様々な実施形態では、吸着は、Ｓｉ前駆体が基板表面上の部位に結合する化学吸着によってなされ得る。
［００７９］１つ又は複数の実施形態では、Ｓｉ前駆体の単層又は準単層が基板表面上に形成されるように、吸着は自己制御的である。様々な実施形態では、ガス状Ｓｉ前駆体にさらに曝露されても、所定の反応温度範囲内で、吸着されたＳｉ前駆体のより厚みのある層が生成されることはない。
［００８０］２５０では、酸素源が反応チャンバ内に導入され得、それにより、基板表面及び／又は吸着されたＳｉ前駆体の膜が酸素源に曝露され得る。様々な実施形態では、反応チャンバを酸素源で充填せずに、例えばＡＬＤ注入器によって、酸素源を基板表面に向けて方向付けることができる。様々な実施形態では、反応チャンバを充填する前、且つ／或いは、１つ又は複数の注入供給チャネルの下にない基板の部分を曝露する前に、１つ又は複数の真空チャネルを通して酸素源を排気してもよい。
［００８１］１つ又は複数の実施形態では、堆積された連続的で共形のＳｉＯ２層を基板上に形成するため、Ｓｉ前駆体は、約４００℃から約７００℃の範囲内の温度で酸素プラズマ及び／又はオゾン含有ガスと反応し得る。
［００８２］２６０では、連続的な共形ＳｉＯ２層を基板表面上に堆積するためにＳｉ前駆体は酸素源と反応し得る。堆積された金属層は、単層又は準単層の厚みであり得、ＳｉＯ２層内に組み込まれる炭素又は窒素が検出されない状態である。ＳｉＯ２層を基板表面上に堆積するために酸素源がＳｉ前駆体と反応することにより、ＡＬＤによる曝露及び反応のサイクルが完成する。
［００８３］様々な実施形態では、アミン化合物及び／又は１つ又は複数の有機化合物は、基板の反応温度で、基板表面及び／又は堆積されたＳｉＯ２層から脱着し得る。脱着された化合物は、真空によって処理チャンバから排出され得る。
［００８４］様々な実施形態では、ＳｉＯ２の実質的に均一な単層又は準単層がサイクル毎にすべての曝露された基板表面上に堆積されるように、基板表面上に形成されたＳｉＯ２層は、基板表面内に形成された１つ又は複数の溝の側壁及び底壁、並びに基板表面内で形成された１つ又は複数のビアの側壁を含む様々な表面フィーチャに適合し得る。フィーチャが上面及び２つの側面を有するように、幾つかのフィーチャは基板表面から突出する。
［００８５］１つ又は複数の実施形態では、基板表面は、約１０：１から約１００：１、又は約２０：１から約１００：１、又は約１０：１から約５０：１、又は約２０：１から約５０：１の範囲内のアスペクト比を有する１つ又は複数のフィーチャを含んでもよく、ケイ素前駆体は、１つ又は複数のフィーチャ上に共形層を形成する。様々な実施形態では、表面フィーチャは、電子デバイスの一部であり得る。
［００８６］１つ又は複数の実施形態では、表面フィーチャは、約１００ｎｍから約３．５μｍ、又は約１００ｎｍから約７００ｎｍ、又は約１μｍから約３．５μｍの範囲内の寸法を有し得る。様々な実施形態では、溝の深さは、約２μｍから約３．５μｍであってもよく、アスペクト比は、５０：１であってもよい。
［００８７］１つ又は複数の実施形態では、溝の幅は、約１０ｎｍから約３０ｎｍであってもよく、溝の深さは、１００ｎｍから約１０００ｎｍであってもよい。様々な実施形態では、溝の幅は、約５０ｎｍから約１００ｎｍであってもよく、溝の深さは、１μｍから約３．５μｍであってもよい。１つ又は複数の実施形態は、１つ又は複数のデバイスフィーチャは、約１μｍから約３．５μｍの範囲内の深さを有する溝であってもよい。１つ又は複数の実施形態では、１つ又は複数のデバイスフィーチャは、約１００ｎｍから約７００ｎｍの範囲内の深さを有する溝であってもよい。
［００８８］２７０では、Ｓｉ前駆体を導入し、基板表面を曝露することと、反応温度で追加のＳｉＯ２層を基板表面上に形成するために酸素源を導入することとのサイクルは、所定の厚さの堆積されたＳｉＯ２層を形成するために１回又は複数回繰り返してもよい。様々な実施形態では、曝露及び堆積のサイクルは、約５Åから約３００Åの範囲内の厚さを有するＳｉＯ２層を形成するために十分な回数繰り返されてもよい。様々な実施形態では、ＳｉＯ２は、約０．８から約１．５Å／秒の速度で堆積し得る。
［００８９］２８０では、金属層及び／又は基板の堆積後処理が行われ得る。１つ又は複数の実施形態では、堆積後処理は、ＵＶ硬化、熱アニール、ポスト蒸気アニール（ｐｏｓｔ ｓｔｅａｍ ａｎｎｅａｌ）、及び／又はプラズマ処理のうちの１つ又は複数を含み得る。様々な実施形態では、ＵＶ硬化は、広帯域（２００ｎｍ−４０００ｎｍ）光源を用いて、約１分から約６分の範囲内の時間実行することができる。ＵＶ硬化は、堆積されたＳｉＯ２膜層の密度を高め、表２で示されたように熱的に成長した酸化ケイ素に対して、１％ＨＦで湿式エッチング速度比（ＷＥＲＲ）を約１２．０から約６．４に減少させる。様々な実施形態では、ＵＶ硬化は、約３５０℃から約４５０℃、或いは約４００℃の温度範囲内で実行され得る。
Figure 2017531920
［００９０］様々な実施形態では、熱アニール（急速熱処理−ＲＴＰ）は、約３０秒から約１５０秒の範囲内の時間、又は約１２０秒間、基板の温度を越える温度で実行され得る。様々な実施形態では、ＲＴＰは、約１０５０℃で実行されてもよい。様々な実施形態では、ＲＴＰは、Ｎ２及び／又はＯ２の雰囲気内で実行されてもよく、ＲＴＰは、膜品質を改善し、湿式エッチング速度比を、例えば、Ｎ２のＲＴＰについて、９．９から５．１に減少させ、或いは、５％のＯ２のＲＴＰについて、９．８から６．５に減少させる。
［００９１］様々な実施形態では、ポスト蒸気アニールは、約５５０℃の温度で約３０分間、約１０％から約５０％の水濃度で実行され得る。ポスト蒸気アニールは、膜品質を改善し、約３０分間、約５５０℃の温度での処理で、湿式エッチング速度比を例えば８．８から６．５に減少させる。
［００９２］図３は、表面フィーチャ１１８上でＳｉ前駆体と酸素源との間のＡＬＤ反応によって堆積された共形ＳｉＯ２層１２５を示す。表面フィーチャ１１８は、溝、ビア、又はＦＩＮＦＥＴのような製造された電子構造体であってもよい。
［００９３］図４は、複数のウエハが同じ処理の流れを経るように、複数のウエハを同時に処理するために使用される複数のガス注入器を備えた処理チャンバの一部を示す。例えば、図４に示すように、処理チャンバ１００は、４つのガス注入アセンブリ３０及び４つのウエハ６０を有する。処理を開始する際に、ウエハ６０を注入アセンブリ３０間に配置することができる。カルーセルのサセプタ６６を４５度回転させることにより、結果として、各ウエハ６０が、膜堆積のために注入アセンブリ３０の方に移動する。これは、図４で示されている位置である。さらに４５°回転させると、ウエハ６０は注入アセンブリ３０から離れる。空間的ＡＬＤ注入器では、注入アセンブリに対してウエハが移動する間にウエハ上に膜が堆積される。幾つかの実施形態では、ウエハ６０が注入アセンブリ３０の下で停止しないようにサセプタ６６が回転する。ウエハ６０及びガス分配アセンブリ３０の数は、同じであってもよく、異なってもよい。
［００９４］１つ又は複数の実施形態では、システム１００は、処理チャンバに接続されたポンピングシステムをさらに含む。ポンピングシステムは、概して、１つ又は複数の真空ポートを通してガス流を処理チャンバ外へ排気するように構成される。真空ポートは、各ガスポート間に配置され、それにより、ガス流が基板表面と反応した後にガス流が処理チャンバ外に排気され、且つ、前駆体間の相互汚染がさらに制限される。
［００９５］この種の（すなわち、複数のガスが同時に別々に基板に向かって流れる）原子層堆積システムは、空間的ＡＬＤと呼ばれる。稼働中、基板６０は、（例えばロボットによって）処理チャンバに送られ、処理チャンバに入る前又は入った後にサセプタ上に配置され得る。サセプタは、処理チャンバを通って移動し、ガス分配アセンブリ３０の下方（又は上方）を通過する。図４で示された実施形態では、サセプタは、カルーセル型処理システムを通る円形経路を移動する。
［００９６］複数のガス注入器を有する処理チャンバを使用して、複数のウエハを同時に処理することができるため、これらのウエハは、同じプロセスの流れを経験する。例えば、図４に示すように、処理チャンバ１００は、４つのガス注入アセンブリ３０及び４つのウエハ６０を有する。処理を開始する際に、ウエハ６０を注入アセンブリ３０間に配置することができる。カルーセルのサセプタ６６を４５度回転させることにより、結果として、各ウエハ６０が、膜堆積のために注入アセンブリ３０の方に移動する。これは、図４で示されている位置である。さらに４５°回転させると、ウエハ６０は注入アセンブリ３０から離れる。空間的ＡＬＤ注入器では、注入アセンブリに対してウエハが移動する間にウエハ上に膜が堆積される。幾つかの実施形態では、ウエハ６０が注入アセンブリ３０の下で停止しないようにサセプタ６６が回転する。ウエハ６０及びガス分配アセンブリ３０の数は、同じであってもよく、異なってもよい。幾つかの実施形態では、処理されるウエハの数は、存在するガス分配アセンブリと同じ数となる。１つ又は複数の実施形態では、処理されるウエハの数は、ガス分配アセンブリの数の整数倍となる。例えば、４つのガス分配アセンブリが存在する場合、処理されるウエハの数は４ｘとなる。ここでｘは、１以上の整数値である。
［００９７］図４に示す処理チャンバ１００は、実行可能な一構成を表しているに過ぎず、本開示の範囲を限定していると見なすべきではない。ここで、処理チャンバ１００は、複数のガス分配アセンブリ３０を含む。図示した実施形態では、処理チャンバ１００の周りで均等に離間された４つのガス分配アセンブリ３０が存在する。図示の処理チャンバ１００は八角形であるが、当業者であれば、これは１つの可能な形状であり、本開示の範囲を限定すると見なすべきではないことを理解されよう。
［００９８］処理チャンバ１００は、円形サセプタ６６又はサセプタアセンブリとして示される基板支持装置を含む。基板支持装置又はサセプタ６６は、複数の基板６０をそれぞれのガス分配アセンブリ３０の下方に移動させることが可能である。基板６０をチャンバ１００に対してローディング／アンローディングすることを可能にするため、ロードロック８２が処理チャンバ１００の側面に接続される場合がある。
［００９９］処理チャンバ１００は、複数のガス分配アセンブリ３０のうちの任意のアセンブリの間或いは各々のアセンブリの間に配置された第１の処理ステーション８０を複数又は１組含み得る。幾つかの実施形態では、それぞれの第１の処理ステーション８０は、基板６０に対して同一の処理をもたらす。
［００１００］処理ステーションの数と、異なる種類の処理ステーションの数は、処理によって変化し得る。例えば、ガス分配アセンブリ３０の間に配置される処理ステーションは、１つ、２つ、３つ、４つ、５つ、６つ、７つ、又はそれより多く存在し得る。各処理ステーションは他の全ての組の処理ステーションとは異なる処理を個別にもたらすことができる。或いは、同じ種類の処理と、異なる種類の処理とを混合してもよい。幾つかの実施形態では、個々の処理ステーションのうちの１つ又は複数は、その他の個々の処理ステーションのうちの１つ又は複数とは異なる処理をもたらす。
［００１０１］基板表面１１５が各ガスに曝露される範囲は、例えば、ガスポートから出てくる各ガスの流量と、基板６０の移動速度とによって決定され得る。一実施形態では、吸着された前駆体を基板表面６１から除去しないように各ガスの流量が制御される。さらに、各仕切り壁間の幅、処理チャンバ１００上に配置されたガスポートの数、及び基板がガス分配アセンブリを通り過ぎる回数によって、基板表面６１が様々なガスに曝露される程度が決定され得る。結果として、堆積された膜の量と質は、上述の要素を変化させることによって最適化することができる。
［００１０２］ガス分配アセンブリの下方に位置決めされた基板に向けてガスの流れを下向きに方向付けるガス分配アセンブリについての処理を説明してきたが、この向きは異なってもよいことを理解されよう。幾つかの実施形態では、ガス分配アセンブリは、ガスの流れを基板表面に向けて上向きに方向付ける。本明細書及び添付の特許請求の範囲において使用される「通り過ぎる」という表現は、基板の表面全体がガス分配プレートからの各ガス流に曝露されるように、基板を、ガス分配アセンブリの一方の側から他方の側に移動させることを意味する。追加の説明がない限り、「通り過ぎる」という表現は、ガス分配アセンブリ、ガス流、又は基板位置の任意の特定の配向を示唆しない。
［００１０３］幾つかの実施形態では、基板を運ぶためのサセプタは、基板にわたって均一温度を形成することに役立つキャリアであり、基板が円形経路で移動するように回転し得る。サセプタは基板を運ぶための上面を有する。処理のために基板を加熱することができるように、サセプタは、加熱されたサセプタであり得る。一例として、サセプタ６６は、サセプタの下方に配置された、放射熱ランプ、加熱プレート、抵抗コイル、又はその他の加熱デバイスによって加熱され得る。
［００１０４］さらに別の実施形態では、サセプタの上面は、基板を受容する凹部を含む。サセプタは、サセプタ材が基板の下方にあるように、基板の厚みよりも概して厚みがある。幾つかの実施形態では、凹部は、基板が凹部内に配置されたときに基板の第１の表面がサセプタの上面と同じ高さになるか、又はほぼ同一平面上になるように、寸法形成される。言い換えると、幾つかの実施形態の凹部は、基板６０が内部に配置されたとき、基板６０の第１の表面がサセプタの上面より上に突出しないように寸法形成される。本明細書及び添付の特許請求の範囲で使用される「ほぼ同一平面上」という表現は、ウエハの上面とサセプタアセンブリの上面とが、±０．２ｍｍ内で同一平面上にあることを意味する。幾つかの実施形態では、上面は、±０．１５ｍｍ、±０．１０ｍｍ、又は±０．０５ｍｍ内で同一平面上にある。
［００１０５］カルーセルの回転は、連続又は非連続であり得る。連続処理においては、ウエハがそれぞれの注入器に順に曝露されるように、ウエハは常に回転している。非連続処理においては、ウエハを注入器領域へと移動させてから停止させ、次いで、注入器間の領域８４へと移動させてから停止させることができる。例えば、ウエハが注入器間領域から注入器にわたって移動し（又は注入器に隣接して停止し）、次の注入器間領域へ移動してそこで再び休止できるように、カルーセルは回転し得る。注入器間で休止することにより、各層堆積の間に追加の処理ステップ（例えば、プラズマへの曝露）のための時間をもたらすことができる。
［００１０６］幾つかの実施形態では、処理チャンバは、複数のガスカーテン４０を備えている。各ガスカーテン４０は、ガス分配アセンブリ３０からの処理ガスが、ガス分配アセンブリ領域から移動したり、処理ステーション８０からのガスが、処理ステーション領域から移動したりすることを防止又は最小化するバリアを生成する。ガスカーテン４０は、個々の処理セクションを隣接するセクションから隔離し得る、ガス流と真空流との任意の適切な組み合わせを含み得る。幾つかの実施形態では、ガスカーテン４０は、パージ（又は不活性）ガス流である。１つ又は複数の実施形態では、ガスカーテン４０は、ガスを処理チャンバから除去する真空流である。幾つかの実施形態では、ガスカーテン４０は、パージガス流と真空流との組み合せであり、したがって、順番に、パージガス流、真空流、及びパージガス流が存在する。１つ又は複数の実施形態では、ガスカーテン４０は、真空流とパージガス流との組み合せであり、したがって、順番に、真空流、パージガス流、及び真空流が存在する。図４に示すガスカーテン４０は、それぞれのガス分配アセンブリ３０と処理ステーション８０との間に配置されているが、これらのカーテンを処理経路に沿って任意の１つ又は複数のポイントに配置してもよいことを理解されたい。
［００１０７］図５に示す実施形態では、一組の第２の処理ステーション８５が、第１の処理ステーション８０とガス分配アセンブリ３０との間に配置されており、したがって、処理チャンバ１００を通って回転する基板６０は、開始点に応じて、ガス分配アセンブリ３０、第１の処理ステーション８０、及び第２の処理ステーション８５に出会い、その後、これらのいずれかに２度目に出会う。例えば、図５に示すように、基板が第１の処理ステーション８０から動き出した場合、基板は、順番に、第１の処理ステーション８０、ガス分配アセンブリ３０、及び第２の処理ステーション８５に出会い、その後、２番目の第１の処理ステーション８５に出会う。様々な実施形態では、処理ステーション８５は、本明細書に記載されているように、堆積後処理を実行するように適合され得る。
［００１０８］処理ステーションは、基板、基板上の膜、又はサセプタアセンブリに任意の適切な種類の処理をもたらすことができる。例えば、ＵＶランプ、フラッシュランプ、プラズマ源、及びヒータである。ウエハは、次いで、ガス分配アセンブリ３０を有する位置と、例えば、ウエハにプラズマを供給するシャワーヘッドを有する位置との間で移動される。プラズマステーションは、処理ステーション８０と呼ばれる。１つ又は複数の実施例では、各堆積層の後に、プラズマ処理を用いて窒化ケイ素膜を形成することができる。ＡＬＤ反応は、理論的には、表面が飽和している限り自己制御的であるので、堆積ガスへのさらなる曝露が膜の損傷を引き起こすことはない。
［００１０９］図６は、円形ガス分配アセンブリの例示的な実施形態を示す。
［００１１０］基板が処理チャンバを動き回る際、ポートに対向する基板の上面は、ガスポート４２５から来る反応性ガスＡ（Ｓｉ前駆体）と、ガスポート４３５から来る反応性ガスＢ（酸素源）と共に、中間のガスポート４４５から来るパージガスとに繰り返し曝露される。パージガスの注入は、前駆体の混合を減少又は防止し、基板表面を次の前駆体に曝露する前に、前駆体への直前の曝露からの未反応材料の除去に役立つように設計されている。様々なガス流（例えば反応性ガス又はパージガス）へのそれぞれの曝露の後、ガス流は、ポンピングシステムによって真空ポート４５５を通して排気される。真空ポートを各ガスポートの両側に配置してもよいため、ガス流は、両側の真空ポート４５５を通して排気される。したがって、ガス流は、それぞれのガスポートから、基板６０の第１の表面に向かって下向きに垂直に流れ、基板表面１１０を渡り、最終的に真空ポート４５５に向かって上向きに流れる。この様態では、各ガスは、基板表面１１０の全体にわたって均一に分配され得る。基板６０は、様々なガス流に曝露されている間にも回転し得る。基板の回転は、形成された層にストリップが形成されることを防止するのに役立つ場合がある。基板の回転は、連続的又は不連続的な工程であってもよく、基板がガス分配アセンブリ３０の下方を通過している間、又は、基板がガス分配アセンブリ３０の前及び／又は後の領域にある時に、起こり得る。
［００１１１］サセプタアセンブリは、処理チャンバ内に配置され、少なくとも１つの基板を回転軸の周りでほぼ円形の経路で回転させる。本明細書及び添付の特許請求の範囲で使用される「ほぼ円形」という表現は、基板が完全な回転を完了する場合、経路が円形であることを予め定められていることを意味する。サセプタアセンブリは、内周縁及び外周縁によって画定された上面を有する。サセプタアセンブリの上面がガス分配アセンブリの前面に対向するように、サセプタアセンブリは、ガス分配アセンブリの下方に配置される。
［００１１２］幾つかの実施形態では、１つ又は複数の層がプラズマ強化原子層堆積（ＰＥＡＬＤ）プロセスの間に形成され得る。幾つかのプロセスでは、プラズマの使用により、核種を励起状態へと促進するのに十分なエネルギーが供給される。励起状態では、表面反応が順調に、且つ起こりやすくなる。プラズマをプロセス内に導入することは、連続的又はパルス状であってもよい。幾つかの実施形態では、前駆体（又は反応性ガス）とプラズマの連続パルスが、層の処理に使用される。幾つかの実施形態では、試薬は、局所的に（すなわち処理領域内で）又は遠隔的に（すなわち処理領域外で）イオン化され得る。幾つかの実施形態では、遠隔イオン化は、イオン或いは他のエネルギー核種又は発光核種が堆積膜と直接接触しないように、堆積チャンバの上流で起こり得る。幾つかのＰＥＡＬＤプロセスでは、プラズマは、例えば遠隔プラズマ生成システムによって、処理チャンバの外部で生成される。プラズマは、当業者には既知の、任意の適切なプラズマ生成プロセス又は技術を介して生成され得る。例えば、プラズマは、マイクロ波（ＭＷ）周波発生装置又は無線周波（ＲＦ）発生装置のうちの１つ又は複数によって生成され得る。プラズマの周波数は、使用される特定の反応性核種に応じて調整されてもよい。適切な周波数は、限定されないが、２ＭＨｚ、１３．５６ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、及び１００ＭＨｚを含む。本明細書で開示されている堆積プロセスの間にプラズマが使用され得るが、プラズマが必要では場合があることに留意すべきである。実際、他の実施形態は、プラズマ源なしの非常に穏やかな条件下での堆積プロセスに関する。
［００１１３］１つ又は複数の実施形態では、基板は、層を形成する前及び／又は後に、処理の対象となる。この処理は、同一のチャンバ内で、又は、１つ又は複数の別の処理チャンバ内で実行され得る。幾つかの実施形態では、基板は、第１のチャンバから、さらなる処理のために別の第２のチャンバに移動される。基板を、第１のチャンバから別の処理チャンバへ直接移動させてもよく、又は、第１のチャンバから１つ又は複数の移送チャンバへ移動させ、それから、所望の別の処理チャンバへ移動させてもよい。したがって、処理装置は、移送ステーションと連通した複数のチャンバを備え得る。この種の装置は、「クラスタツール」又は「クラスタシステム」等と呼ばれ得る。
［００１１４］概して、クラスタツールは、複数のチャンバを備えたモジュールシステムであり、基板の中心検出及び配向、ガス抜き、アニール、堆積、並びに／或いはエッチングを含む様々な機能を実行する。１つ又は複数の実施形態では、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送し得るロボットを収容することができる。移送チャンバは、典型的に、真空条件で維持され、且つ、基板を、あるチャンバから、別のチャンバ及び／又はクラスタツールの前端部に位置付けられたロードロックチャンバへ往復搬送するための中間段階を設ける。本開示に適合され得る２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。しかし、本明細書で説明されているプロセスの特定のステップを実行するためにチャンバの正確な配設及び組み合せを変更してもよい。使用可能な他の処理チャンバは、限定されないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理を含む。クラスタツール上でチャンバ内の処理を実施することにより、後続膜を堆積する前に、酸化を伴わずに、空気中の不純物による基板の表面汚染を回避することができる。
［００１１５］１つ又は複数の実施形態では、基板は、連続的に真空又は「ロードロック」条件下にあり、あるチャンバから次のチャンバへ移動するときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧力下で「ポンプダウン」される。処理チャンバ又は移送チャンバ内に不活性ガスが存在し得る。幾つかの実施形態では、基板の表面上に層を形成した後に、反応物の一部又は全部を除去するために、パージガスとして不活性ガスが使用される。１つ又は複数の実施形態によれば、パージガスが堆積チャンバの出口で注入され、それにより、反応物質が堆積チャンバから移送チャンバ及び／又は追加の処理チャンバに移動することが防止される。したがって、不活性ガスの流れがチャンバの出口でカーテンを形成する。
［００１１６］処理の間、基板を加熱又は冷却することができる。このような加熱又は冷却は、限定されないが、基板支持体（例えばサセプタ）の温度を変化させることと、加熱又は冷却されたガスを基板表面に流すこととを含む任意の適切な手段によって達成することができる。幾つかの実施形態では、基板支持体は、基板温度を導電的に変化させるよう制御することができるヒータ／クーラを含む。１つ又は複数の実施形態では、基板温度を局所的に変化させるため、使用するガス（反応性ガス又は不活性ガス）が加熱又は冷却される。幾つかの実施形態では、基板温度を対流によって変化させるため、ヒータ／クーラは、チャンバ内部で基板表面に隣接するように配置される。
［００１１７］さらに、処理の間、基板を静止又は回転させてもよい。回転基板は、連続的に又は不連続なステップで、回転し得る。例えば、処理全体を通して基板を回転させてもよく、又は、様々な反応性ガス又はパージガスへの曝露の合間に基板を少しずつ回転させてもよい。処理中に基板を（連続的に又は段階的に）回転させることは、例えば、ガス流形状における局所的可変性の影響を最小限に抑え、それにより、より均一な堆積又はエッチングの生成に役立ち得る。
［００１１８］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (15)

  1. 膜を堆積する方法であって、
    表面を有するウエハを反応チャンバ内に位置決めすることと、
    前記ウエハを反応チャンバの内部で所定温度まで加熱することと、
    前記ウエハの少なくとも一部を所定の時間、ケイ素前駆体に曝露して、前記ウエハ上にシリコン層を形成することであって、前記ケイ素前駆体が、一般式Ｒ３Ｓｉ：ＮＹ３を有する化合物を含み、各Ｒが、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びにＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙが、独立して、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基である、形成することと、
    前記ウエハ上の前記シリコン層と反応するように前記ウエハの少なくとも一部を酸素プラズマ及び／又は酸素源ガスに曝露して、酸化ケイ素膜を形成することと
    を含む方法。
  2. 前記ウエハの前記所定温度が約５０℃から約１０００℃の範囲内である、請求項１に記載の方法。
  3. 前記ケイ素前駆体が、式Ｍｅ３Ｓｉ：Ｌを有する化合物であり、式中、Ｍｅはメチル基であり、Ｌは１級又は２級アミンであり、前記ウエハの前記所定温度が、約４００℃から約７００℃の範囲内である、請求項１に記載の方法。
  4. 前記ケイ素前駆体が、式Ｘ３Ｓｉ：Ｌを有する化合物であり、式中、Ｘは、Ｃｌ、Ｂｒ、Ｉ、及びそれらの組み合わせからなる群から選択されたハロゲンであり、Ｌは１級又は２級アミンであり、前記ウエハの前記所定温度が、約４００℃から約７００℃の範囲内である、請求項３に記載の方法。
  5. 前記ケイ素前駆体を約２０℃から約２００℃の範囲内の温度に加熱して、前記ケイ素前駆体の連続的な流れを蒸気として前記反応チャンバに供給することをさらに含む、請求項４に記載の方法。
  6. 前記反応チャンバが複数の処理領域を備えており、前記複数の処理領域のそれぞれがガスカーテンによって隣接する処理領域から分離されており、前記ケイ素前駆体並びに前記酸素プラズマ及び／又は酸素源ガスが、別々の処理領域内に流される、請求項１から５のいずれか一項に記載の方法。
  7. 前記ウエハの表面が、約１０：１から約１００：１の範囲内のアスペクト比を有する１つ又は複数のデバイスフィーチャを含み、前記ケイ素前駆体が、前記１つ又は複数のデバイスフィーチャ上に共形層を形成する、請求項１から５のいずれか一項に記載の方法。
  8. ＳｉＯ２膜をウエハ上に堆積する方法であって、
    ウエハ表面をケイ素前駆体に曝露することであって、前記ケイ素前駆体が、Ｒ３Ｓｉ：ＮＹ３を含み、各Ｒが、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙが、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択されており、前記ケイ素前駆体の少なくとも一部が前記ウエハ表面上に吸着される、曝露することと、
    吸着された前記ケイ素前駆体が前記ウエハ表面上で分解するように前記ウエハ表面を約４５０℃から約６５０℃の範囲内の温度に加熱し、単層又は準単層のケイ素膜を形成することと、
    前記単層又は準単層のケイ素膜及びウエハ表面を酸素源に曝露することであって、前記酸素源が前記単層又は準単層のケイ素膜と反応して、単層又は準単層のＳｉＯ２膜を形成する、曝露することと
    を含む方法。
  9. 前記ウエハ表面をケイ素前駆体に曝露することが、前記ケイ素前駆体をシャワーヘッドを通して通過させることと、前記ウエハを前記シャワーヘッドの下方を通過させることとを含む、請求項８に記載の方法。
  10. 前記ウエハがシリコンウエハであり、前記ウエハ表面が、前記シャワーヘッドの下方を通過することによって、所定の時間、前記ケイ素前駆体に曝露されるように、前記シリコンウエハが回転するサセプタによって支持される、請求項９に記載の方法。
  11. 前記酸素源が、酸素プラズマ及び／又はオゾン含有ガスである、請求項８に記載の方法。
  12. 前記ウエハ表面が、約１０：１から約１００：１の範囲内のアスペクト比を有する１つ又は複数のデバイスフィーチャを含んでおり、前記ケイ素前駆体が、前記１つ又は複数のデバイスフィーチャ上に共形層を形成する、請求項８に記載の方法。
  13. 前記デバイスフィーチャ上に共形に形成された前記単層又は準単層のＳｉＯ２膜が、炭素と窒素の汚染物を実質的に含まない、請求項８から１２のいずれか一項に記載の方法。
  14. ＡＬＤによって、非常に安定したＳｉＯ２膜をシリコンウエハ上に形成する方法であって、
    少なくとも１つのシリコンウエハを反応チャンバの内部のサセプタ内に配置することと、
    前記少なくとも１つのシリコンウエハを約４５０℃から約６５０℃の範囲内の温度まで加熱することと、
    シャワーヘッドを通してケイ素前駆体の連続的な流れを前記反応チャンバ内に導入することであって、前記ケイ素前駆体が、Ｒ３Ｓｉ：ＮＹ３を含み、各Ｒが、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルコキシ基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択され、各Ｙが、水素；Ｃｌ、Ｂｒ、及びＩからなる群から選択されたハロゲン化物；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキル基；直鎖又は分岐鎖Ｃ１〜Ｃ１０アルキルシリル基；並びに／或いはＣ６〜Ｃ１０アリール基から独立して選択される、導入することと、
    酸素プラズマ及び／又は酸素源ガスを前記反応チャンバの少なくとも１つの処理領域内に供給することと、
    前記少なくとも１つのシリコンウエハが前記シャワーヘッドの下方を通過するように前記サセプタを回転させることであって、前記ケイ素前駆体の少なくとも一部が前記シリコンウエハの表面上に吸着され、前記酸素プラズマ及び／又は酸素源ガスが、吸着された前記ケイ素前駆体と反応して、ＳｉＯ２膜を形成する、回転させることと
    を含む、方法。
  15. ＵＶ硬化、熱アニール、ポスト蒸気アニール、及び／又はプラズマ処理のうちの１つ又は複数を含む堆積後処理で前記ＳｉＯ２膜を続けて処理することをさらに含む、請求項１４に記載の方法。
JP2017517714A 2014-10-03 2015-10-02 高温酸化ケイ素原子層堆積技術 Active JP6661625B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462059615P 2014-10-03 2014-10-03
US62/059,615 2014-10-03
US14/872,775 2015-10-01
US14/872,775 US9875888B2 (en) 2014-10-03 2015-10-01 High temperature silicon oxide atomic layer deposition technology
PCT/US2015/053763 WO2016054531A1 (en) 2014-10-03 2015-10-02 High temperature silicon oxide atomic layer deposition technology

Publications (2)

Publication Number Publication Date
JP2017531920A true JP2017531920A (ja) 2017-10-26
JP6661625B2 JP6661625B2 (ja) 2020-03-11

Family

ID=55631619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517714A Active JP6661625B2 (ja) 2014-10-03 2015-10-02 高温酸化ケイ素原子層堆積技術

Country Status (4)

Country Link
US (2) US9875888B2 (ja)
JP (1) JP6661625B2 (ja)
KR (1) KR102490992B1 (ja)
WO (1) WO2016054531A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521865A (ja) * 2014-07-15 2017-08-03 ユ−ジーン テクノロジー カンパニー．リミテッド 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
JP2018187789A (ja) * 2017-04-28 2018-11-29 キヤノン株式会社 積層体の製造方法および液体吐出ヘッドの製造方法
JP2022166141A (ja) * 2020-09-24 2022-11-01 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10954597B2 (en) * 2015-03-17 2021-03-23 Asm Ip Holding B.V. Atomic layer deposition apparatus
US10550469B2 (en) * 2015-09-04 2020-02-04 Lam Research Corporation Plasma excitation for spatial atomic layer deposition (ALD) reactors
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
WO2018052476A1 (en) 2016-09-14 2018-03-22 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
KR101896777B1 (ko) 2016-10-06 2018-09-07 현대자동차주식회사 내습성이 향상된 배리어 필름의 제조방법 및 이에 의해 제조된 배리어 필름
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) * 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10176984B2 (en) * 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) * 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
CN110612596B (zh) * 2017-04-13 2023-08-15 应用材料公司 用于沉积低介电常数膜的方法与设备
US10600648B2 (en) 2017-04-20 2020-03-24 Lam Research Corporation Silicon-based deposition for semiconductor processing
US10354923B2 (en) * 2017-05-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for atomic layer deposition of a dielectric over a substrate
US11990332B2 (en) * 2017-08-08 2024-05-21 Applied Materials, Inc. Methods and apparatus for deposition of low-k films
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
US10978302B2 (en) 2017-11-29 2021-04-13 Lam Research Corporation Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film
US10431695B2 (en) 2017-12-20 2019-10-01 Micron Technology, Inc. Transistors comprising at lease one of GaP, GaN, and GaAs
US10825816B2 (en) 2017-12-28 2020-11-03 Micron Technology, Inc. Recessed access devices and DRAM constructions
US10319586B1 (en) * 2018-01-02 2019-06-11 Micron Technology, Inc. Methods comprising an atomic layer deposition sequence
US10734527B2 (en) 2018-02-06 2020-08-04 Micron Technology, Inc. Transistors comprising a pair of source/drain regions having a channel there-between
CN110520964A (zh) * 2018-03-01 2019-11-29 朗姆研究公司 用于半导体处理的基于硅的沉积
WO2019169335A1 (en) 2018-03-02 2019-09-06 Lam Research Corporation Selective deposition using hydrolysis
KR20220166339A (ko) * 2020-04-10 2022-12-16 램 리써치 코포레이션 원자 층 증착 (atomic layer deposition) 동안의 손실 방지
US11658026B2 (en) 2020-10-23 2023-05-23 Applied Materials, Inc. Conformal silicon oxide film deposition
JP2022109090A (ja) * 2021-01-14 2022-07-27 東京エレクトロン株式会社 成膜方法及び成膜システム
TW202400826A (zh) * 2021-12-20 2024-01-01 美商蘭姆研究公司 使用胺基矽烷及氯矽烷前驅物的保形矽氧化物沉積
US20230416909A1 (en) * 2022-06-27 2023-12-28 Applied Materials, Inc. Method for formation of conformal ald sio2 films

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247066A (ja) * 2006-03-15 2007-09-27 Asm Japan Kk 回転サセプタを備える半導体処理装置
JP2010103484A (ja) * 2008-09-29 2010-05-06 Adeka Corp 半導体デバイス、その製造装置及び製造方法
JP2010239102A (ja) * 2008-06-27 2010-10-21 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
WO2012090738A1 (ja) * 2010-12-27 2012-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013100262A (ja) * 2011-09-27 2013-05-23 Air Products & Chemicals Inc ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法
JP2013155173A (ja) * 2012-01-27 2013-08-15 Air Products & Chemicals Inc アルコキシアミノシラン化合物およびその用途
JP2013236073A (ja) * 2012-04-12 2013-11-21 Air Products & Chemicals Inc 酸化ケイ素薄膜の高温原子層堆積
WO2014015232A1 (en) * 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003166060A (ja) 2001-11-30 2003-06-13 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude Ｃｖｄ法によるシリコン窒化物膜、シリコンオキシ窒化物膜、またはシリコン酸化物膜の製造方法
US6809212B2 (en) 2002-06-12 2004-10-26 Praxair Technology, Inc. Method for producing organometallic compounds
KR100505668B1 (ko) 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
US20040058293A1 (en) 2002-08-06 2004-03-25 Tue Nguyen Assembly line processing system
US7531679B2 (en) 2002-11-14 2009-05-12 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride
US7446217B2 (en) 2002-11-14 2008-11-04 Advanced Technology Materials, Inc. Composition and method for low temperature deposition of silicon-containing films
US7875556B2 (en) 2005-05-16 2011-01-25 Air Products And Chemicals, Inc. Precursors for CVD silicon carbo-nitride and silicon nitride films
US7473655B2 (en) 2005-06-17 2009-01-06 Applied Materials, Inc. Method for silicon based dielectric chemical vapor deposition
US20070215036A1 (en) 2006-03-15 2007-09-20 Hyung-Sang Park Method and apparatus of time and space co-divided atomic layer deposition
US7888273B1 (en) 2006-11-01 2011-02-15 Novellus Systems, Inc. Density gradient-free gap fill
JP2010539730A (ja) 2007-09-18 2010-12-16 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン含有膜を形成する方法
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8889235B2 (en) 2009-05-13 2014-11-18 Air Products And Chemicals, Inc. Dielectric barrier deposition using nitrogen containing precursor
JP2013509414A (ja) 2009-10-28 2013-03-14 ダウ コーニング コーポレーション ポリシラン−ポリシラザン共重合体、並びに、それらの調製及び使用方法
US8242029B2 (en) 2009-11-23 2012-08-14 Asm International N.V. Method for forming a silicon dioxide/metal oxide-nanolaminate with a desired wet etch rate
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8460753B2 (en) 2010-12-09 2013-06-11 Air Products And Chemicals, Inc. Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes
US8771807B2 (en) 2011-05-24 2014-07-08 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for making and using same
US9978585B2 (en) 2012-06-01 2018-05-22 Versum Materials Us, Llc Organoaminodisilane precursors and methods for depositing films comprising same
WO2014073892A1 (ko) 2012-11-07 2014-05-15 주식회사 유피케미칼 실리콘-함유 박막의 제조 방법
US8828866B1 (en) * 2013-06-26 2014-09-09 Applied Materials, Inc. Methods for depositing a tantalum silicon nitride film

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007247066A (ja) * 2006-03-15 2007-09-27 Asm Japan Kk 回転サセプタを備える半導体処理装置
JP2010239102A (ja) * 2008-06-27 2010-10-21 Tokyo Electron Ltd 成膜装置、成膜方法及び記憶媒体
JP2010103484A (ja) * 2008-09-29 2010-05-06 Adeka Corp 半導体デバイス、その製造装置及び製造方法
WO2012090738A1 (ja) * 2010-12-27 2012-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2013100262A (ja) * 2011-09-27 2013-05-23 Air Products & Chemicals Inc ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法
JP2013155173A (ja) * 2012-01-27 2013-08-15 Air Products & Chemicals Inc アルコキシアミノシラン化合物およびその用途
JP2013236073A (ja) * 2012-04-12 2013-11-21 Air Products & Chemicals Inc 酸化ケイ素薄膜の高温原子層堆積
WO2014015232A1 (en) * 2012-07-20 2014-01-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Organosilane precursors for ald/cvd silicon-containing film applications

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017521865A (ja) * 2014-07-15 2017-08-03 ユ−ジーン テクノロジー カンパニー．リミテッド 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
JP2018187789A (ja) * 2017-04-28 2018-11-29 キヤノン株式会社 積層体の製造方法および液体吐出ヘッドの製造方法
JP2022166141A (ja) * 2020-09-24 2022-11-01 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7357733B2 (ja) 2020-09-24 2023-10-06 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
US10170298B2 (en) 2019-01-01
JP6661625B2 (ja) 2020-03-11
WO2016054531A1 (en) 2016-04-07
KR20170069239A (ko) 2017-06-20
KR102490992B1 (ko) 2023-01-19
US20160099143A1 (en) 2016-04-07
US9875888B2 (en) 2018-01-23
US20180076023A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
US10170298B2 (en) High temperature silicon oxide atomic layer deposition technology
CN111247269B (zh) 介电膜的几何选择性沉积
KR102443554B1 (ko) 실리콘 옥사이드를 증착하기 위한 방법들
JP6562629B2 (ja) パルスプラズマ暴露を伴うプラズマ原子層堆積
KR20230039625A (ko) 저온 ald 막들을 위한 챔버 언더코팅 준비 방법
KR20210013633A (ko) 서브-포화된 원자층 증착 및 등각막 증착
US20170114465A1 (en) Methods Of Depositing Flowable Films Comprising SiO and SiN
US20130217239A1 (en) Flowable silicon-and-carbon-containing layers for semiconductor processing
JP2018533218A (ja) 表面毒化処理によるボトムアップ式間隙充填
JP2013521650A (ja) ラジカル成分ｃｖｄによる共形層
US20140273524A1 (en) Plasma Doping Of Silicon-Containing Films
JP6968701B2 (ja) 低誘電率かつ低湿式エッチング速度の誘電体薄膜を堆積させるための方法
WO2013012536A2 (en) Surface treatment and deposition for reduced outgassing
US10096464B2 (en) Atomic layer deposition of high density silicon dioxide
KR102415780B1 (ko) Ｐｅ-ａｌｄ에 의한 유기 공동-반응물과 함께 규소 전구체를 사용한 규소-기반 필름에의 탄소 및/또는 질소 합체
JP7433437B2 (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
KR20170125742A (ko) Ｃ, Ｏ 및 Ｎ 조성이 조절된 ＳｉＣＯＮ을 증착시키는 방법
US11107674B2 (en) Methods for depositing silicon nitride
TW201615879A (zh) 高溫二氧化矽原子層沉積技術
US11978625B2 (en) Methods of forming metal nitride films
CN118103548A (zh) 形成金属氮化物膜的方法
TW202403079A (zh) 含金屬膜的沉積及腔室清潔
TW202244313A (zh) 具有氣體分佈及個別泵送的批次固化腔室

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200212

R150 Certificate of patent or registration of utility model

Ref document number: 6661625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250