TWI575603B - 於具有高長寬比之深溝槽沉積絕緣層之方法 - Google Patents

於具有高長寬比之深溝槽沉積絕緣層之方法 Download PDF

Info

Publication number
TWI575603B
TWI575603B TW104121630A TW104121630A TWI575603B TW I575603 B TWI575603 B TW I575603B TW 104121630 A TW104121630 A TW 104121630A TW 104121630 A TW104121630 A TW 104121630A TW I575603 B TWI575603 B TW I575603B
Authority
TW
Taiwan
Prior art keywords
insulating layer
reaction
substrate
plasma
trench
Prior art date
Application number
TW104121630A
Other languages
English (en)
Other versions
TW201614727A (en
Inventor
金海元
申昌勳
金錫允
鄭春植
Original Assignee
尤金科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尤金科技有限公司 filed Critical 尤金科技有限公司
Publication of TW201614727A publication Critical patent/TW201614727A/zh
Application granted granted Critical
Publication of TWI575603B publication Critical patent/TWI575603B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

於具有高長寬比之深溝槽沉積絕緣層之方法
本文揭示之本發明係關於沉積一絕緣層之方法，且更特定言之，係關於在具有高長寬比之溝槽沉積一絕緣層之方法。
符合近來半導體產業之發展及使用者之需求，電子裝置已與高性能高度整合，因此作為電子裝置之主要組件，亦需要半導體裝置之高整合及高性能。然而，實現用於獲得一高度整合之半導體裝置之微結構存在困難。
例如，需要較薄絕緣層以用於實現微結構。然而，當形成具有一較小厚度之該絕緣層時，該層之品質(諸如絕緣性)可能劣化。尤其，在具有一高長寬比之整個溝槽上形成一均勻、高品質絕緣層同時減少該薄膜之厚度變得困難。
[先前技術文件]
[專利文件]
(專利文件1)韓國專利申請公開公報第2005-0060268號2005年06月22日公開。
本發明提供一種可沉積具有優異品質及階梯覆蓋(step coverage)之一絕緣層的方法。
本發明亦提供一種即使在具有高長寬比之溝槽係形成於一基板之表面中之情況下仍可在該溝槽之厚度方向上沉積高品質絕緣層的方法。
由以下實施方式及隨附圖式將更為清楚本發明之該等目標與其它目標。
本發明之具體實施例提供在一基板之溝槽上沉積一絕緣層之方法，形成在該基板之該溝槽具有5：1或更高之長寬比，該方法包括：一絕緣層沉積步驟，其進行藉由將矽前驅物注入內側裝載該基板之一室之該內側進行吸附矽至該基板之吸附步驟、自該室之該內側移除未反應之該矽前驅物及反應副產物之第一清洗步驟、藉由將第一反應源供應至該室之該內側形成經該吸附矽作為一包括矽之絕緣層之一反應步驟、及自該室之該內側移除未反應之該第一反應源及反應副產物之第二清洗步驟；以及一緻密化步驟，藉由施加一射頻(RF)電力在該室之該內側形成電漿氣氛並藉由使用該電漿氣氛將該包括矽之絕緣層緻密化，其中RF電力之頻率在400kHz至2MHz之範圍中。
在某些具體實施例中，當該絕緣層具有50Å之厚度時，可進行該緻密化步驟達10秒。
在其它具體實施例中，RF電力之輸出可在100W至3kW之範圍中，且可調整該RF電力之輸出以與該RF電力之頻率成比例。
在再其它具體實施例中，前述電漿氣氛係可藉由電容耦合電 漿(capacitively coupled plasma；CCP)法形成。
在甚至其它具體實施例中，前述第一反應源可係選自由O2、O3、N2、及NH3組成之群組之至少一氣體。
在再其它具體實施例中，在前述緻密化步驟中，該電漿氣氛係可藉由注入選自由氬(Ar)、氦(He)、氪(Kr)、及氙(Xe)組成之群組之至少一種點火氣體來形成。
在進一步具體實施例中，在該緻密化步驟中，可進一步將選自由H2、O2、O3、N2、及NH3組成之群組之至少一種第二反應源與該點火氣體一起注入。
在再其它具體實施例中，在該反應步驟中，可將藉由在O2氣氛中使用電漿所形成之O2-(氧陰離子)或O*(氧自由基)用作該第一反應源。
在甚至其它具體實施例中，在該絕緣層沉積步驟中，該室之內部壓力可在0.05托至10托之範圍中，且該室之內部溫度可在50℃至700℃之範圍中。
在又其它具體實施例中，在前述緻密化步驟前可重覆該吸附步驟、該第一清洗步驟、該反應步驟、及該第二清洗步驟3至50次。
在許多其它具體實施例中，可重覆前述絕緣沉積步驟及前述電漿處理步驟。
在又許多其它具體實施例中，基於使用300：1之緩衝氧化物蝕刻劑(buffered oxide etchant；BOE)達150秒，進行該緻密化步驟之該絕緣層之濕式蝕刻速率可為由熱化學氣相沉積(chemical vapor deposition； CVD)之絕緣層之濕式蝕刻速率之4倍或更低。
10‧‧‧溝槽
50‧‧‧矽前驅物
52‧‧‧副產物
60‧‧‧第一反應源
62‧‧‧反應副產物
64‧‧‧第二反應源
100‧‧‧基板
112‧‧‧矽層
122‧‧‧絕緣層
122a‧‧‧絕緣層
122b‧‧‧絕緣層
122c‧‧‧絕緣層
122D‧‧‧絕緣層
300‧‧‧矽吸附層
301‧‧‧絕緣層
W‧‧‧基板
隨附圖式經包括以提供對本發明之進一步了解，並將其併入且構成本說明書之一部份。該等圖式說明本發明之示例性具體實施例，並連同實施方式一起用於解釋本發明之原理。在該等圖式中：第一圖係繪示根據本發明之一具體實施例沉積一絕緣層之方法的一流程圖；第二圖係繪示根據本發明之具體實施例沉積一絕緣層之方法之進程的圖式；第三A圖至第三C圖係繪示根據本發明之一具體實施例形成一矽層之步驟的橫截面圖；第四A圖至第四C圖係繪示根據本發明之一具體實施例形成一絕緣層之步驟的橫截面圖；第五圖係繪示其中形成根據本發明之一具體實施例之複數個絕緣層之外觀之一橫截面圖；第六A圖及第六B圖係繪示根據本發明之具體實施例緻密化該絕緣層之步驟的橫截面圖；第七A圖至第七D圖係繪示其中在一基板之表面中形成之溝槽上沉積根據本發明之具體實施例之絕緣層之外觀的橫截面圖；第八圖至第十圖係根據本發明之具體實施例，相依於頻率比較在溝槽上沉積之氧化物層之濕式蝕刻速率之圖；第十一圖係繪示其中電漿在該基板上移動之模式之橫截面 圖；及第十二圖係繪示在形成電漿期間根據所施加之RF電力之頻率之離子能的圖。
下文中，本發明之較佳實例將參考隨附第一圖至第十二圖更詳細地描述。然而，本發明可以不同形式體現且不應視為限於本文所提及之具體實施例。而是，提供該等具體實施例使得本揭露連貫及完備，並將向熟習本技術之人士完整地傳達本發明之範疇。因此，為便於描述及清晰化，可放大每一元件之尺寸。
第一圖係繪示根據本發明之一具體實施例沉積一絕緣層之方法的一流程圖。如第一圖所示，將一基板裝載於一半導體製造設備(S100)之一室中。在裝載於該室內之基板上沉積一絕緣層(S200)，且該絕緣層沉積步驟S200包括一矽層形成步驟S210、一第一清洗步驟S220、一反應步驟S230、及一第二清洗步驟S240。
為形成該矽層，可將矽前驅物注入該室以允許矽在該基板上吸附(S210)。該矽層在該基板上形成，並接著進行移除未反應矽前驅物及反應副產物之第一清洗步驟S220。
其後，進行反應步驟S230，其中在該基板上形成之矽層與一反應源反應以形成包括矽之絕緣層。為將該矽層形成為包括矽之絕緣層，可將第一反應源注入該室中。該第一反應源可係例如選自由O2、O3、N2、及NH3組成之群組之至少一氣體。
在包括矽之絕緣層係氧化矽層之情況中，第一反應源可係包 括氧原子之氣體，諸如O2或O3、或藉由在O2氣氛中使用電漿所形成之O2-(氧陰離子)或O*(氧自由基)。在包括矽之絕緣層為氮化矽層的情況下，第一反應源可係包括諸如N2或NH3之氮原子之氣體。
其後，可進行自該室內側移除反應副產品及反應源或點火氣體之第二清洗步驟S240。
可重覆進行矽層形成步驟S210、第一清洗步驟S220、反應步驟S230、及第二清洗步驟S240(S250)。例如，可重覆進行矽層形成步驟S210、第一清洗步驟S220、反應步驟S230、及第二清洗步驟S240 3至50次。
在包括矽層形成步驟S210、第一清洗步驟S220、反應步驟S230、及第二清洗步驟S240之絕緣層沉積步驟S200期間，可持續地維持基板溫度及室中壓力。在該矽層形成步驟S210中，可在該基板上形成至少一矽原子層。例如，可形成包括矽之絕緣層以具有數Å至數十Å之厚度。形成包括矽之絕緣層且接著進行緻密化步驟S300。
可在該室中形成電漿氣氛以使包括矽之絕緣層緻密化。此外，可與該電漿氣氛一起進一步注入第二反應源。第二反應源可係例如選自由H2、O2、O3、N2、及NH3組成之群組之至少一氣體。為得到包括矽且具有一所需厚度之絕緣層，若必要可重覆進行該絕緣層沉積步驟S200及該緻密化步驟S300(S400)。在形成包括矽且具有所需厚度之絕緣層之情況下，可自該室上載該基板(S900)。
第二圖繪示根據本發明之具體實施例沉積一絕緣層之方法之進程的圖式。如第二圖所示，重覆進行矽(Si)前驅物之注入與清洗及第一反應源之注入與清洗。重覆進行注入Si前驅物後之清洗以及注入第一反應 源後之清洗且接著形成一電漿氣氛。在形成電漿氣氛之狀態下，若必要可注入第二反應源。
進行由重覆進行該矽前驅物之注入與清洗及第一反應源之注入與清洗之該步驟至形成該電漿氣氛之步驟作為一個循環。即，藉由重覆進行該矽前驅物之注入與清洗及第一反應源之注入與清洗形成包括矽之絕緣層，且接著藉由形成該電漿氣氛以電漿處理包括矽之絕緣層。此外，包括矽且具有所需厚度之絕緣層可藉由重覆所有上述過程來獲得。因此，在沉積絕緣層之方法中，不僅可重覆進行該矽前驅物之注入與清洗及該第一反應源之注入與清洗，且亦可重覆進行包括矽之絕緣層之形成及電漿處理。
基於上述並參照第三A圖至第六B圖，將按步驟詳細描述根據本發明之具體實施例沉積絕緣層之方法。在關於第三A圖至第六B圖之描述中，若必要可一起使用第一圖與第二圖中之參考數字。
第三A圖至第三C圖係繪示根據本發明之一具體實施例形成一矽層之步驟的橫截面圖。第三A圖係說明根據本發明之一具體實施例注入一矽前驅物之步驟的一橫截面圖。
參照第三A圖，將矽前驅物50注入其內裝載基板100之室中。例如，該基板100可包括諸如矽或複合半導體晶圓之半導體基板。此外，該基板100可包括與半導體不同之基板材料，例如：玻璃、金屬、陶瓷、或石英。例如，矽前驅物50可係基於胺基之矽烷，諸如：雙乙基甲基胺基矽烷(BEMAS)、雙二甲基胺基矽烷(BDMAS)、雙二乙基胺基矽烷(BDEAS)、肆乙基甲基胺基矽烷(TEMAS)、肆二甲基胺基矽烷(TDMAS)、及肆二乙 基胺基矽烷(TDEAS)、或基於氯之矽烷(如六氯二矽烷(HCD))。該基板100之溫度可維持在50℃至700℃之範圍中，以允許該基板100與該矽前驅物50反應。此外，其內裝載該基板100之室中之壓力可維持在0.05托至10托之範圍中。
第三B圖係說明根據本發明之具體實施例在該基板上形成一矽層之一外觀之橫截面圖。參照第三B圖，藉由該矽前驅物50之一部份與該基板50反應將矽吸附在該基板100上並因此可形成一矽層112。該矽層112可由至少一矽原子層構成。該矽前驅物50可在與該基板100反應之後形成副產物52。此外，該矽前驅物50之另一部份可不與該基板100反應並可保持呈未反應狀態。
第三C圖係說明進行根據本發明之一具體實施例之第一清洗步驟之一外觀之橫截面圖。參考第三C圖，在該基板100上形成該矽層112，且接著可進行用於自該室內側移除呈未反應狀態之餘留矽前驅物50及反應副產物52之清洗。自該室之內側移除未反應矽前驅物50及反應副產物52之清洗步驟可參照第一清洗步驟。在第一清洗步驟期間，該基板100之溫度可維持在50℃至700℃之範圍中。此外，在其內裝載該基板100之室中之壓力可維持在0.05托至10托之範圍中。即，於形成該矽層112之步驟與該第一清洗步驟期間，可持續地維持該基板100之溫度及該室中之壓力。
第四A圖至第四C圖係繪示根據本發明之一具體實施例形成一包括矽之絕緣層之步驟的橫截面圖。第四A圖係說明根據本發明之一具體實施例注入一反應源之步驟的橫截面圖。參照第四A圖，將第一反應源60注入其內裝載基板100之室中。第一反應源60可係例如選自由O2、O3、N2、 及NH3組成之群組之至少一氣體。此外，例如第一反應源60可係藉由在O2氣氛中使用電漿形成之O2-(氧陰離子)或O*(氧自由基)。該基板100之溫度可維持在50℃至700℃之範圍中，以允許該基板100與該第一反應源60反應。此外，內部裝載該基板100之室中之壓力可維持在0.05托至10托之範圍中。
第四B圖係說明根據本發明之具體實施例在該基板上沉積包括矽之絕緣層之一外觀之橫截面圖。參照第四B圖，藉由第一反應源60之一部份與該矽層112反應可在該基板100上形成包括矽之一絕緣層122a。該第一反應源60在與該矽層112反應之後可形成反應副產物62。此外，該第一反應源60之另一部份可不與該矽層112反應並可保持未反應狀態。
在例如使用包括氧原子之氣體(諸如O2或O3、或藉由於O2氣氛中使用電漿所形成之O2-(氧陰離子)或O*(氧自由基))作為第一反應源60之情況下，可藉由與包括在第一反應源60中之氧原子反應將該矽層112形成為氧化矽層。在例如使用包括氮原子之氣體(諸如N2或NH3)作為第一反應源60之情況下，可藉由與包括在第一反應源60中之氮原子反應將該矽層112形成為氮化矽層。
第四C圖係說明進行根據本發明之一具體實施例之第二清洗步驟之一外觀的橫截面圖。參考第四C圖，在該基板100上形成包括矽之絕緣層122a，且接著可進行用於自該室內側移除呈未反應狀態之餘留第一反應源60及反應副產物62之清洗。自該室內側移除未反應第一反應源60及反應副產物62之清洗步驟可參照第二清洗步驟。在第二清洗步驟期間，該基板100之溫度可維持在50℃至700℃之範圍中。此外，在其內裝載該基板 100之室中之壓力可維持在0.05托至10托之範圍中。
第五圖係繪示形成根據本發明之一具體實施例之複數個包括矽之絕緣層之一外觀之橫截面圖。參照第五圖，藉由重覆第三A圖至第四C圖所示之步驟形成由複數個包括矽之絕緣層122a、122b、及122c構成之絕緣層122。絕緣層122可具有數Å至數十Å之厚度。沉積包括矽之每一絕緣層122a、122b、或122c之程序可重覆3至50次以允許該絕緣層122包括3至10層包括矽之絕緣層122a、122b、及122c。當該絕緣層122由複數個包括矽之絕緣層122a、122b、及122c形成時，該絕緣層122可具有優異品質與階梯覆蓋。
第六A圖及第六B圖係繪示根據本發明之具體實施例緻密化該絕緣層之步驟的橫截面圖。第六圖係說明根據本發明之具體實施例提供電漿氣氛至包括矽之絕緣層之外觀的橫截面圖。參照第六圖，對具有形成於其上之絕緣層122之基板100施加電漿。即，電漿氣氛形成於其內裝載該基板100之室中。可使用電容耦合電漿(CCP)法以形成電漿氣氛，且一CCP電極(例如：圓形或方形)係經由一匹配器連接至一射頻(RF)電源。該RF電源可具有400kHz至2MHz之頻率及100W至3kW之輸出功率。可調整該輸出功率以與該RF電源之頻率成比例。
例如可注入選自由氬(Ar)、氦(He)、氪(Kr)、及氙(Xe)組成之群組之至少一個點火氣體以形成該電漿氣氛。在此情況下，可以50sccm至3,000sccm之流速注入該點火氣體。可進一步注入第二反應源64以在該電漿氣氛中使該絕緣層122更加緻密化。例如，第二反應源64可係選自由以下組成之群組之至少一氣體：O2、O3、N2、及NH3、或藉由在O2氣氛中使用電漿所形成之O2-(氧陰離子)或O*(氧自由基)。
在該絕緣層122係一氧化矽層之情況下，可例如使用包括氧原子之氣體(諸如：O2或O3、藉由在O2氣氛中使用電漿所形成之O2-(氧陰離子)或O*(氧自由基))、或H2作為第二反應源64。在該絕緣層122係氮化矽層之情況下，可例如使用包括氮原子之氣體(諸如N2或NH3)作為第二反應源64。
第六B圖係繪示形成根據本發明之一具體實施例之一絕緣層122D之一外觀之橫截面圖。參照第六A圖及第六B圖兩者，在電漿氣氛中進行該絕緣層122之緻密化，且因此可形成經緻密化之絕緣層122D。其內裝載該基板100之室之壓力可維持在0.05托至10托之範圍中以形成經緻密化之絕緣層122D。此外，藉由在電漿氣氛中處理該絕緣層122所得之經緻密化絕緣層122D可具有優異品質，如絕緣性。特定而言，即使形成該經緻密化之絕緣層122D以具有小的厚度，該經緻密化之絕緣層122D可具有優異之品質。
例如，在藉由使用一原子層沉積(atomic layer deposition；ALD)法在約300℃至約650℃之相對低之溫度下沉積氧化層之情況下，該薄膜與一熱氧化物層(藉由加熱一矽基板時之氧化處理所得之氧化物層)相較具有較高之蝕刻速率。因此，可視為由ALD法沉積之氧化矽層具有較熱氧化物層低之密度。可藉由上述緻密化處理改善該薄膜之密度。
第七A圖至第七D圖係繪示根據本發明之具體實施例之絕緣層在一溝槽(其在一基板表面中形成)上沉積之一外觀之橫截面圖，且可使用沉積一絕緣層之上述方法。
即，由槽或孔構成之溝槽10在一基板W之表面中形成，且該 溝槽10具有一長寬比(AR=該溝槽之高度h：該溝槽之寬度w)(參見第七a圖)。例如，該溝槽可具有300nm至10μm之深度及10nm至200nm之寬度。
一矽前驅物之組份吸附在該基板W之表面上以形成一矽吸附層300(參見第七B圖)，其後，藉由第一反應源60氧化或氮化該吸附層300以形成氧化矽層或氮化矽層之單一分子層或多層分子層作為一薄膜之組份。因此，形成作為一反應產物之絕緣層301(參見第七C圖)。在該絕緣層301中，例如存在由於包括在該矽前驅物中之殘基可保留雜質(諸如濕氣(OH基)或有機物質)之情況。
其後，藉由RF電源施加高頻電力以形成一電場及一磁場，並藉由該磁場活化該點火氣體或該第二反應源64以形成含有例如離子或自由基之電漿。由於該電漿相對於該基板W之表面碰撞，可由該絕緣層301釋出諸如濕氣或有機物質的雜質或可重新配置該絕緣層301中之元素以使該絕緣層301緻密化。
然而，在該基板之表面中形成具有高長寬比(例如：5：1或更高)之溝槽10(諸如孔或槽)之情況下，可在該溝槽10之深度方向上改變緻密度。即，在形成具有高長寬比之溝槽10之情況下，電漿(或離子)難以進入該溝槽。因此，在該溝槽10中，該緻密度在朝底部之方向上減少。換言之，在該絕緣層301之表面及該溝槽10之底部上良好地進行緻密化處理以形成一緻密薄膜，但在朝向該溝槽10之底部之方向上得到一低密度(多孔)薄膜。因此，需要沿著該溝槽10之深度方向形成一緻密薄膜。
第八圖至第十圖係比較根據本發明之具體實施例相依於該頻率在該等溝槽上沉積之氧化物層之濕式蝕刻速率的圖式，其中該濕式蝕 刻速率係以對上述熱氧化物層之濕式蝕刻速率之比例表示。
第八圖說明當該溝槽10之長寬比為10：1時，沿著該溝槽10之深度相依於RF電源之頻率之氧化物層之濕式蝕刻速率。首先，如第八圖所示，由於該氧化物層之表面(深度為0之點)、該溝槽10之底部(深度為最大值之點)及長寬比為2：1之點(當該溝槽之深度為10時自該表面之深度為2之點之內壁)之濕式蝕刻速率相依於該頻率(13.56MHz及2MHz)之差異係不明顯的，可了解在各點上進行緻密化處理使得該絕緣層經緻密化。然而，在長寬比為5：1及10：1之點處清楚地觀察到相依於該頻率之濕式蝕刻速率之差異，且由於在頻率為13.56MHz之情況下未進行緻密化處理，可了解該絕緣層之密度為低。即，在長寬比為5：1及10：1之點處，在RF電源之頻率為廣泛使用之頻率(即13.56MHz)之情況下，該濕式蝕刻速率高於(劣於)熱氧化物層之濕式蝕刻速率約4.8倍。然而，在該RF電源之頻率為2MHz之情況下，可了解該濕式蝕刻速率係高於(劣於)該等熱氧化物層之濕式蝕刻速率約2.4至5倍。
第九圖說明當該溝槽10之長寬比為30：1時，沿著該溝槽10之深度相依於RF電源之頻率之氧化物層之濕式蝕刻速率。首先，如第九圖所示，由於該氧化物層之表面(深度為0之點)、該溝槽10之底部(深度為最大值之點)、及長寬比為2：1之點(當該溝槽之深度為30時自該表面之深度為2之點之內壁)相依於該頻率(13.56MHz及2MHz)之濕式蝕刻速率之差異係不明顯的，可了解在各點上進行緻密化處理以使得該絕緣層經緻密化。然而，在長寬比在5：1至30：1之範圍中之點處清楚地觀察到相依於該頻率之濕式蝕刻速率之差異，且由於在頻率為13.56MHz之情況下未進行緻密化處 理，可了解該絕緣層之密度為低。即，在長寬比係在5：1至30：1之範圍中之點處，在RF電源之頻率為廣泛使用之頻率(即13.56MHz)之情況下，該濕式蝕刻速率高於(劣於)熱氧化物層之濕式蝕刻速率約4.2至9倍。然而，在該RF電源之頻率為2MHz之情況下，可了解該濕式蝕刻速率係高於(劣於)該等熱氧化物層之濕式蝕刻速率約2.4至3.1倍。
第十圖說明當該溝槽10之長寬比為30：1且該RF電源之頻率為380kHz時沿著該溝槽10之深度之氧化物層之濕式蝕刻速率。如第十圖所示，RF電源之頻率為380kHz(即，少於2MHz)之情況下，由於該溝槽10之底部之濕式蝕刻速率相依於該頻率(380kHz及2MHz)之差異係不明顯的，可了解進行該緻密化處理以使該絕緣層緻密化。然而，在排除該溝槽10之底部之點處清楚地觀察到相依於該頻率之濕式蝕刻速率之差異，且不同於第九圖之描述，由於甚至在該氧化物層之表面(深度為0之點)及長寬比為2：1之點(當該溝槽之深度為30時自表面之深度為2之點之內壁)處未進行緻密化處理，可了解該絕緣層之密度為低。
第十一圖係說明電漿在該基板上移動之一模式之橫截面圖，且第十二圖係說明在電漿形成期間根據所施加之RF電力之頻率之離子能之圖式。以下將描述經由第八圖至第十圖描述之該緻密化處理之呈現。
如上所述，由於電漿相對於該基板W之表面碰撞，可由該氧化物層釋出雜質(諸如濕氣或有機物質)或可重新配置該絕緣層301中之元素以使該氧化物層緻密化。然而，在該基板之表面中形成具有高長寬比(例如：5：1或更高)之溝槽10(諸如孔或槽)之情況下，可在該溝槽10之深度方向上改變緻密度。即，在形成具有高長寬比之溝槽10之情況下，電漿(或 離子)難以進入該溝槽。因此，在該溝槽10中，該緻密度在朝底部之方向上減少。換句話說，在該絕緣層301之表面及該溝槽10之底部上良好地進行緻密化處理以形成一緻密薄膜，但在朝向該溝槽10之底部之方向上得到一低密度(多孔)薄膜。因此，需要沿著該溝槽10之深度方向形成一緻密薄膜。
上述現象認為是由於該電漿之線性而發生。即，由於該電漿之移動方向與該溝槽10之內壁平行，該電漿與該溝槽10之內壁碰撞之機率為低。此外，由於該溝槽10之底部與該電漿之移動方向垂直，該溝槽10之底部可與該電漿充份地碰撞以吸收大量之衝擊能。相對地，由於該溝槽10之內壁通常平行於該電漿之移動方向，即使該電漿與該溝槽之內壁碰撞，該溝槽之內壁可能未與該電漿充份地碰撞，且可能未吸收大量之衝擊能(參見第十一(a)圖)。
因此，僅當包括在該電漿中之離子與中性原子碰撞至少一次以顯著地改變其等之方向時，該等離子可與該溝槽10之內壁充份地碰撞使得該溝槽10之內壁可吸收大量之衝擊能(參見第十一(b))圖。然而，由於該等離子可在該等離子與該等中性原子之間之碰撞期間損失大量能量，即使該等離子如上述改變其等方向以與該溝槽10之內壁碰撞，該等離子可不具有足以引發該緻密化之能量。因此，僅當該等離子之能量高於預定位準時，該等初始形成電漿之離子可引發該溝槽10之內壁之緻密化。
如第十二圖所示，RF電力頻率愈小，離子能分佈愈寬且具較高能量之離子係分散的。因此，具有相對高能量之離子可與該溝槽10之內壁碰撞以引發緻密化。然而，當該頻率過低時，由於即使形成具有較高 能量之離子，該離子之數目可能減少，可不引發氧化物層之緻密化。因此，該RF電力之頻率可在400kHz至2MHz之範圍中，且如第八圖至第十圖所示，該氧化物層之密度可藉由使該溝槽10之內壁緻密化而改善。
RF電源之輸出功率可在100W至3kW之範圍中，且可調整該輸出功率以與該RF電源之頻率成比例。由於具有高能量之離子隨頻率減少而分散，當該RF電源之輸出功率增加時在該溝槽10之入口之邊緣部份處可明顯發生濺射效應，因此可損害或扭曲該溝槽10之形狀。因此，需要調整RF電源之輸出功率以與該頻率成比例。
儘管在本具體實施例中使用CCP，可交替地使用感應耦合電漿(inductively coupled plasma；ICP)。
根據本發明之一具體實施例，可形成具有優異品質及階梯覆蓋之絕緣層。尤其，即使在具有高長寬比之溝槽係形成於一基板之表面中之情況下可在該溝槽之厚度方向上沉積高品質絕緣層。
儘管已特別展示並參考隨附圖式描述本發明之較佳具體實施例，熟習本技術之人士應了解可在不背離如以下申請專利範圍所定義之本發明之精神與範疇下對本文進行各種形式及細節之變化。因此，應了解本發明並未限於所揭示之具體實施例，而是僅受隨附申請專利範圍之範疇限制。

Claims (9)

  1. 一種在一基板之一溝槽上沉積一絕緣層之方法，形成在該基板之該溝槽具有5：1或更高之一長寬比，該方法包含：一絕緣層沉積步驟，其進行藉由將一矽前驅物注入內側裝載該基板之一室之該內側進行吸附矽至該基板之一吸附步驟、自該室之該內側移除未反應之該矽前驅物及反應副產物之一第一清洗步驟、藉由將一第一反應源供應至該室之該內側形成經吸附之該矽作為一包括矽之絕緣層之一反應步驟、及自該室之該內側移除未反應之該第一反應源及反應副產物之一第二清洗步驟；以及一緻密化步驟，藉由施加一射頻(RF)電力在該室之該內側形成一電漿氣氛並藉由使用該電漿氣氛將該包括矽之絕緣層緻密化，其中在該緻密化步驟中，該RF電力之頻率係為2MHz。
  2. 如申請專利範圍第1項之方法，其中當該絕緣層具有50Å之厚度時，進行2秒至50秒之該緻密化步驟。
  3. 如申請專利範圍第1項之方法，其中該RF電力之輸出係在100W至3kW之範圍中，且調整該RF電力之輸出以與該RF電力之該頻率成比例。
  4. 如申請專利範圍第1項之方法，其中藉由一電容耦合電漿(CCP)法形成該電漿氣氛。
  5. 如申請專利範圍第1項之方法，其中該第一反應源係選自由O2、O3、N2、及NH3組成之群組之至少一氣體。
  6. 如申請專利範圍第1項之方法，其中在該緻密化步驟中，該電漿氣氛 係藉由注入選自由氬(Ar)、氦(He)、氪(Kr)、及氙(Xe)組成之群組之至少一種點火氣體來形成。
  7. 如申請專利範圍第6項之方法，其中在該緻密化步驟中，進一步將選自由H2、O2、O3、N2、及NH3組成之群組之至少一第二反應源與該點火氣體一起注入。
  8. 如申請專利範圍第1項之方法，其中在該反應步驟中，將藉由在一O2氣氛中使用一電漿所形成之O2-(氧陰離子)或O*(氧自由基)用作該第一反應源。
  9. 如申請專利範圍第1項至第8項中任一項之方法，其中基於使用300：1之緩衝氧化物蝕刻劑(BOE)達150秒，進行該緻密化步驟之該絕緣層之一濕式蝕刻速率係藉由熱化學氣相沉積(CVD)之一絕緣層之一濕式蝕刻速率之4倍或更低。
TW104121630A 2014-07-15 2015-07-03 於具有高長寬比之深溝槽沉積絕緣層之方法 TWI575603B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140089285A KR101576637B1 (ko) 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법

Publications (2)

Publication Number Publication Date
TW201614727A TW201614727A (en) 2016-04-16
TWI575603B true TWI575603B (zh) 2017-03-21

Family

ID=54979289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121630A TWI575603B (zh) 2014-07-15 2015-07-03 於具有高長寬比之深溝槽沉積絕緣層之方法

Country Status (6)

Country Link
US (1) US9818604B2 (zh)
JP (1) JP6371462B2 (zh)
KR (1) KR101576637B1 (zh)
CN (1) CN106489190B (zh)
TW (1) TWI575603B (zh)
WO (1) WO2016010267A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102362534B1 (ko) * 2014-12-08 2022-02-15 주성엔지니어링(주) 기판 처리방법
KR102671907B1 (ko) * 2016-10-31 2024-06-03 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR101960763B1 (ko) * 2016-11-03 2019-03-21 주식회사 유진테크 저온 에피택셜층 형성방법
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6903040B2 (ja) * 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP7473892B2 (ja) * 2020-03-10 2024-04-24 株式会社昭和真空 蒸着源
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
US20220298636A1 (en) * 2021-03-22 2022-09-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
WO2024006211A1 (en) * 2022-06-27 2024-01-04 Lam Research Corporation Deposition and etch of silicon-containing layer
WO2024129962A1 (en) * 2022-12-15 2024-06-20 Lam Research Corporation Low k dielectric gapfill

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220397A (en) * 2010-08-02 2012-05-16 Eugene Technology Co Ltd Method of depositing cyclic thin film
TW201250846A (en) * 2010-09-30 2012-12-16 Mitsubishi Heavy Ind Ltd Method and device for forming insulation film
TW201401372A (zh) * 2012-03-05 2014-01-01 Novellus Systems Inc 具有可調式溼蝕刻率之可流動氧化物膜

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556291B1 (zh) * 1969-11-26 1980-02-15
JPS4825480A (zh) * 1971-08-04 1973-04-03
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
KR100734748B1 (ko) * 2005-09-08 2007-07-03 주식회사 아이피에스 인시튜 질화물(in-situ nitride) 박막증착방법
US8291857B2 (en) * 2008-07-03 2012-10-23 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
US8912101B2 (en) * 2012-03-15 2014-12-16 Asm Ip Holding B.V. Method for forming Si-containing film using two precursors by ALD
JP6040609B2 (ja) * 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
US9362111B2 (en) * 2014-02-18 2016-06-07 Applied Materials, Inc. Hermetic CVD-cap with improved step coverage in high aspect ratio structures
US9875888B2 (en) * 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201220397A (en) * 2010-08-02 2012-05-16 Eugene Technology Co Ltd Method of depositing cyclic thin film
TW201250846A (en) * 2010-09-30 2012-12-16 Mitsubishi Heavy Ind Ltd Method and device for forming insulation film
TW201401372A (zh) * 2012-03-05 2014-01-01 Novellus Systems Inc 具有可調式溼蝕刻率之可流動氧化物膜

Also Published As

Publication number Publication date
JP6371462B2 (ja) 2018-08-08
TW201614727A (en) 2016-04-16
KR101576637B1 (ko) 2015-12-10
JP2017521865A (ja) 2017-08-03
WO2016010267A1 (ko) 2016-01-21
CN106489190A (zh) 2017-03-08
CN106489190B (zh) 2019-06-25
US9818604B2 (en) 2017-11-14
US20170148625A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
TWI575603B (zh) 於具有高長寬比之深溝槽沉積絕緣層之方法
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
KR102696249B1 (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
KR102669793B1 (ko) 원자층 식각을 포함하는 연속 공정
KR102385974B1 (ko) SiN 박막들의 형성
TWI400755B (zh) 用於由下而上間隙充填的介電質沈積與回蝕處理
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
TWI474399B (zh) 循環沉積薄膜之方法
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
JP2012506149A (ja) 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善
JP2024045236A (ja) プラズマ処理装置および基板処理装置
KR100555539B1 (ko) 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
KR20170114810A (ko) 박막 증착 방법
KR102241937B1 (ko) 반도체 소자의 갭필 방법
KR101576639B1 (ko) 절연막 증착 방법
TW202240661A (zh) 基板處理方法
KR102125076B1 (ko) 박막 증착 방법
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置