JP2012193457A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2012193457A
JP2012193457A JP2012136588A JP2012136588A JP2012193457A JP 2012193457 A JP2012193457 A JP 2012193457A JP 2012136588 A JP2012136588 A JP 2012136588A JP 2012136588 A JP2012136588 A JP 2012136588A JP 2012193457 A JP2012193457 A JP 2012193457A
Authority
JP
Japan
Prior art keywords
gas
substrate
nitride film
processing chamber
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012136588A
Other languages
English (en)
Inventor
Tadashi Horie
忠司 堀江
Akito Hirano
晃人 平野
Tadashi Terasaki
正 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2012136588A priority Critical patent/JP2012193457A/ja
Publication of JP2012193457A publication Critical patent/JP2012193457A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子や酸素原子の残留量を低減し、金属窒化膜の耐酸化性を改善する。
【解決手段】自然酸化膜が形成され、塩素原子を含む窒化チタニウム膜が形成された基板を処理室内に搬入して基板支持部により支持する工程と、基板を基板支持部により加熱する工程と、窒素原子含有ガス及び水素原子含有ガスをガス供給部により処理室内に供給しつつ、処理室内をガス排気部により排気する工程と、処理室内に供給された窒素原子含有ガス及び水素原子含有ガスをプラズマ生成部により励起する工程と、を有する。
【選択図】図1

Description

本発明は、プラズマを用いて基板を処理する基板処理装置及び半導体装置の製造方法に関する。
半導体ロジックデバイスやDRAMデバイス等では、微細化に伴う電気抵抗の増加を抑制するため、電極や配線等の材料として、例えば窒化チタニウムを含有する金属窒化膜(以下、単に窒化チタニウム(TiN)膜と呼ぶ)が採用されている。金属窒化膜は、例えば化学気相堆積(Chemical Vapor Deposition:CVD)法や原子層堆積(Atomic Layer Deposition:ALD)法によって形成することができる。これらの方法で窒化チタニウム膜を形成するには、前駆体(プリカーサ)ガスとして、塩素を含む四塩化チタニウム(TiCl)ガスを用いる。窒化チタニウム膜を形成する方法は、例えば特許文献1に記載されている。
国際公開第2007/020874号パンフレット
しかしながら、前述の方法で窒化チタニウム膜を形成すると、塩素原子や炭素原子等の不純物が膜中に残留してしまうことが、発明者等の研究により発見された。特に、前駆体ガスとして四塩化チタニウムを用いた場合には、窒化チタニウム膜中への塩素原子の残留が顕著となる。塩素原子や炭素原子等の残留物は、窒化チタニウム膜の電気抵抗を増加させてしまう。
塩素原子は、窒化チタニウム膜を高温で形成したり、窒化チタニウム膜を形成した後に高温処理を行うことで除去できる。しかしながら、例えばDRAMのキャパシタの上部電極及び下部電極として形成された窒化チタニウム膜に高温処理を行うと、窒化チタニウム膜に挟まれる容量絶縁膜等の特性が劣化し、リーク電流が増大してしまう場合がある。また、基板に予め形成されているソース領域やドレイン領域に拡散が生じて回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。これに対し、上述の特性劣化や拡散を生じさせない温度範囲で塩素原子の除去処理を行うと、残留塩素を充分に除去することは困難となる。
また、窒化チタニウム膜の表面は自然酸化され、酸素原子を多く含んだ層となっている。窒化チタニウム膜中に残留する酸素原子は、窒化チタニウム膜の電気抵抗を増大させてしまう。また、窒化チタニウム膜とその上部に形成される容量絶縁膜等との界面特性を変化させ、デバイス特性を劣化させてしてしまう。
さらに、DRAMの上部電極及び下部電極を窒化チタニウム膜で形成する場合、下部電極としての窒化チタニウム膜形成後に容量絶縁膜である金属酸化膜等を形成するが、金属酸化膜を形成する際に、下部電極としての窒化チタニウム膜が酸化されてしまい、デバイス特性が劣化してしまう場合がある。
本発明は、金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子や酸素原子の残留量を低減し、金属窒化膜の耐酸化性を改善すること
が可能な基板処理装置、及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、酸素原子、塩素原子及び金属原子を含有する薄膜が形成された基板が搬入される処理室と、前記処理室内で前記基板を支持して加熱する基板支持部と、前記処理室内に窒素原子含有ガス及び水素原子含有ガスを供給するガス供給部と、前記処理室内を排気するガス排気部と、前記処理室内に供給された窒素原子含有ガス及び水素含有ガスを励起させるプラズマ生成部と、前記基板支持部、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、を有する基板処理装置が提供される。
本発明の他の態様によれば、酸素原子、塩素原子及び金属原子を含有する基板を処理室内に搬入して基板支持部により支持する工程と、前記基板を前記基板支持部により加熱する工程と、窒素原子含有ガス及び水素原子含有ガスをガス供給部により前記処理室内に供給しつつ、前記処理室内をガス排気部により排気する工程と、前記処理室内に供給された窒素原子含有ガス及び水素原子含有ガスをプラズマ生成部により励起する工程と、を有する半導体装置の製造方法が提供される。
本発明に係る基板処理装置及び半導体装置の製造方法によれば、金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子や酸素原子の残留量を低減でき、金属窒化膜の耐酸化性を改善できる。
本発明の一実施形態に係る半導体装置の製造方法を実施する基板処理装置の断面概略図である。 窒化チタニウム膜中の塩素原子の濃度を例示するグラフ図である。 窒化チタニウム膜のシート抵抗の温度依存性を示すグラフである。 窒化チタニウム膜のシート抵抗の変化を例示するグラフ図である。 窒化チタニウム膜の組成比を示す表図である。 酸素雰囲気に暴露した際の窒化チタニウム膜のシート抵抗の変化を例示するグラフ図である。
上述したように、窒化チタニウム膜に例えば750℃以上の高温処理を行うと、窒化チタニウム膜に隣接する他の膜の特性が劣化し、例えばDRAMのキャパシタのリーク電流が増大してしまう場合がある。また、基板に予め形成されているソース領域やドレイン領域に拡散が生じて回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。これに対し、窒化チタニウム膜に隣接する膜の特性を劣化させない温度範囲で塩素原子の除去処理を行うとすると、残留塩素を充分に除去することは困難となる。
そこで発明者等は、窒化チタニウム膜に隣接する他の膜の特性を劣化させない温度範囲において、窒化チタニウム膜中の塩素や酸素の残留量を低減でき、窒化チタニウム膜の耐酸化性を改善する方法について、鋭意研究を行った。その結果、窒素原子含有ガスに水素原子含有ガスを混合させたガスをプラズマによって活性化し、前記活性化されたガスを基板上に形成された窒化チタニウム膜に供給することにより、上述の課題を解決可能との知見を得た。本発明は、発明者等が得た上述の知見を基になされた発明である。以下に、本発明の一実施形態について説明する。
(1)基板処理装置の構成
まず、本実施形態にかかる半導体装置の製造方法を実施する基板処理装置の構成例につ
いて、図1を用いて説明する。図1は、かかる基板処理装置としてのMMT装置の断面構成図である。MMT装置とは、電界と磁界とにより高密度プラズマを発生できる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用い、例えばシリコンウエハ等のシリコン基板100をプラズマ処理する装置である。
MMT装置は、シリコン基板100をプラズマ処理する処理炉202を備えている。そして、処理炉202は、処理室201を構成する処理容器203と、サセプタ217と、ゲートバルブ244と、シャワーヘッド236と、ガス排気口235と、筒状電極215、上部磁石216a、下部磁石216bと、コントローラ121と、を備えている。
処理室201を構成する処理容器203は、第1の容器であるドーム型の上側容器210と、第2の容器である碗型の下部容器211と、を備えている。そして、上側容器210が下側容器211の上に被せされることにより、処理室201が形成される。上側容器210は例えば酸化アルミニウム(Al)又は石英(SiO)等の非金属材料で形成されており、下側容器211は例えばアルミニウム(Al)で形成されている。
処理室201内の底側中央には、シリコン基板100を支持するサセプタ217が配置されている。サセプタ217は、シリコン基板100上に形成された膜の金属汚染を低減することが出来るように、例えば、窒化アルミニウム(AlN)、セラミックス、石英等の非金属材料で形成されている。
サセプタ217の内部には、加熱機構としてのヒータ217bが一体的に埋め込まれており、シリコン基板100を加熱できるようになっている。ヒータ217bに電力が供給されると、シリコン基板100表面を例えば200℃〜750℃程度にまで加熱できるようになっている。
主に、サセプタ217及びヒータ217bにより、本実施形態に係る基板支持部が構成されている。
サセプタ217は、下側容器211とは電気的に絶縁されている。サセプタ217の内部には、インピーダンスを変化させる電極としての第2の電極(図中省略)が装備されている。この第2の電極は、インピーダンス可変機構274を介して設置されている。インピーダンス可変機構274は、コイルや可変コンデンサを備えており、コイルのパターン数や可変コンデンサの容量値を制御することにより、第2の電極(図中省略)及びサセプタ217を介してシリコン基板100の電位を制御できるようになっている。
サセプタ217には、サセプタ217を昇降させるサセプタ昇降機構268が設けられている。サセプタ217には、貫通孔217aが設けられている。上述の下側容器211底面には、シリコン基板100を突き上げるウエハ突き上げピン266が、少なくとも3箇所設けられている。そして、貫通孔217a及びウエハ突き上げピン266は、サセプタ昇降機構268によりサセプタ217が下降させられた時にウエハ突き上げピン266がサセプタ217とは非接触な状態で貫通孔217aを突き抜けるように、互いに配置されている。
下側容器211の側壁には、仕切弁としてのゲートバルブ244が設けられている。ゲートバルブ244が開いている時には、搬送機構(図中省略)を用いて処理室201内へシリコン基板100を搬入し、または処理室201外へとシリコン基板100を搬出することができるようになっている。ゲートバルブ244を閉めることにより、処理室201内を気密に閉塞することができるようになっている。
処理室201の上部には、処理室201内へガスを供給するシャワーヘッド236が設けられている。シャワーヘッド236は、キャップ上の蓋体233と、ガス導入口234と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239と、を備えている。
ガス導入口234には、バッファ室237内へガスを供給するガス供給管232の下流端が、封止部材としてのOリング203bを介して接続されている。バッファ室237は、ガス導入口234より導入されるガスを分散する分散空間として機能する。
ガス供給管234の上流側には、窒素原子含有ガスとしてのNガスを供給する窒素ガス供給管232aの下流端と、水素原子含有ガスとしてのHガスを供給する水素ガス供給管232bの下流端と、希釈ガスとしての例えばヘリウム(He)、アルゴン(Ar)等の希ガスを供給する希ガス供給管232cの下流端と、が合流するように接続されている。
窒素ガス供給管232aには、窒素ガスボンベ250a、流量制御装置としてのマスフローコントローラ251a、開閉弁であるバルブ252aが上流から順に接続されている。水素ガス供給管232bには、水素ガスボンベ250b、流量制御装置としてのマスフローコントローラ251b、開閉弁であるバルブ252bが上流から順に接続されている。希ガス供給管232cには、希ガスボンベ250c、流量制御装置としてのマスフローコントローラ251c、開閉弁であるバルブ252cが上流から順に接続されている。
主に、ガス供給管234、窒素ガス供給管232a、水素ガス供給管232b、希ガス供給管232c、窒素ガスボンベ250a、水素ガスボンベ250b、希ガスボンベ250c、マスフローコントローラ251a〜252c、及びバルブ252a〜252cにより、本実施形態に係るガス供給部が構成される。ガス供給管234、窒素ガス供給管232a、水素ガス供給管232b、希ガス供給管232cは、例えば石英、酸化アルミニウム等の非金属材料及びSUS等の金属材料等により構成されている。これらのバルブ252a〜252cの開閉と、マスフローコントローラ251a〜252cにより流量制御しながら、バッファ室237を介して処理室201内にNガス、Hガス、希ガスを自在に供給できるように構成されている。
なお、ここではNガス、Hガス、希ガス毎にガスボンベを設ける場合について説明したが、本発明は係る形態に限定されるものではなく、窒素ガスボンベ250a、水素ガスボンベ250bに代えて、アンモニア(NH)ガスボンベを設けてもよい。また、処理室201内に供給する反応ガス中の窒素の比率を多くする場合には、Nガスボンベを更に設け、NHガスにNガスを添加してもよい。
下側容器211の側壁下方には、処理室201内から反応ガス等を排気するガス排気口235が設けられている。ガス排気口235には、ガスを排気するガス排気管231の上流端が接続されている。ガス排気管231には、圧力調整器であるAPC242、開閉弁であるバルブ243b、排気装置である真空ポンプ246が、上流から順に設けられている。主に、ガス排気口235、ガス排気管231、APC242、バルブ243b、真空ポンプ246により、本実施形態に係るガス排気部が構成されている。真空ポンプ246を作動させ、バルブ243bを開けることにより、処理室201内を排気することが可能なように構成されている。また、APC242の開度を調整することにより、処理室201内の圧力値を調整できるように構成されている。
処理容器203(上側容器210)の外周には、処理室201内のプラズマ生成領域2
24を囲うように、第1の電極としての筒状電極215が設けられている。筒状電極215は、筒状、例えば円筒状に形成されている。筒状電極215は、インピーダンスの整合を行う整合器272を介して、高周波電力を発生する高周波電源273に接続されている。筒状電極215は、処理室201内に供給されるガスを励起させてプラズマを発生させる放電機構として機能する。
筒状電極215の外側表面の上下端部には、上部磁石216a及び下部磁石216bがそれぞれ取り付けられている。上部磁石216a及び下部磁石216bは、それぞれ筒状、例えばリング状に形成された永久磁石として構成されている。
上部磁石216a及び下部磁石216bは、処理室201の半径方向に沿った両端(すなわち、各磁石の内周端と外周端)にそれぞれ磁極を有している。上部磁石216a及び下部磁石216bの磁極の向きは、互いに逆向きになるよう配置されている。すなわち、上部磁石216a及び下部磁石216bの内周部の磁極同士は異極となっている。これにより、筒状電極215の内側表面に沿って、円筒軸方向の磁力線が形成されている。
主に、筒状電極215、整合器272、高周波電源273、上部磁石216a、下部磁石216bにより、本実施形態に係るプラズマ生成部が構成されている。処理室201内にNガスとHガスとの混合ガスを導入した後、筒状電極215に高周波電力を供給して電界を形成するとともに、上部磁石216a及び下部磁石216bを用いて磁界を形成することにより、処理室201内にマグネトロン放電プラズマが生成される。この際、放出された電子を上述の電磁界が周回運動させることにより、プラズマの電離生成率が高まり、長寿命の高密度プラズマを生成させることができる。
なお、筒状電極215、上部磁石216a、及び下部磁石216bの周囲には、これらが形成する電磁界が外部環境や他処理炉等の装置に悪影響を及ぼさないように、電磁界を有効に遮蔽する金属製の遮蔽板223が設けられている。
また、制御部としてのコントローラ121は、信号線Aを通じてAPC242、バルブ243b、及び真空ポンプ246を、信号線Bを通じてサセプタ昇降機構268を、信号線Cを通じてゲートバルブ244を、信号線Dを通じて整合器272、及び高周波電源273を、信号線Eを通じてマスフローコントローラ251a〜252c、バルブ252a〜252cを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変機構274を、それぞれ制御するように構成されている。
(2)基板処理工程
続いて、本実施形態にかかる半導体製造工程の一工程として実施される基板処理工程について説明する。かかる工程は、基板処理装置としての上述のMMT装置により実施される。なお、以下の説明において、MMT装置を構成する各部の動作は、コントローラ121により制御される。ここでは、キャパシタの下部電極として形成された金属窒化膜(窒化チタニウム膜)を、プラズマを用いて窒化処理する例について説明する。
(基板の搬入)
まず、シリコン基板100の搬送位置までサセプタ217を下降させて、サセプタ217の貫通孔217aにウエハ突上げピン266を貫通させる。その結果、突き上げピン266が、サセプタ217表面よりも所定の高さ分だけ突出した状態となる。
続いて、ゲートバルブ244を開き、図中省略の搬送機構を用いて処理室201内にシリコン基板100を搬入する。その結果、シリコン基板100は、サセプタ217の表面から突出したウエハ突上げピン266上に水平姿勢で支持される。なお、シリコン基板1
00上には、キャパシタの下部電極としての窒化チタニウム膜がCVD法又はALD法により予め形成されている。窒化チタニウム膜の形成は、前駆体ガスとして塩素を含む四塩化チタニウム(TiCl)ガスを用い、図示しない他のCVD装置やALD装置により行われる。なお、前駆体ガスとして四塩化チタニウムガスを用いることから、窒化チタニウム膜中には塩素原子が残留している。また、窒化チタニウム膜の表面には自然酸化膜が形成されている。自然酸化膜は、前述のCVD装置やALD装置から処理室201内にシリコン基板100を搬送する際に形成される。
処理室201内にシリコン基板100を搬入したら、搬送機構を処理室201外へ退避させ、ゲートバルブ244を閉じて処理室201内を密閉する。そして、サセプタ昇降機構268を用いてサセプタ217を上昇させる。その結果、シリコン基板100はサセプタ217の上面に配置される。その後、サセプタ217を所定の位置まで上昇させて、シリコン基板100を所定の処理位置まで上昇させる。
なお、シリコン基板100を処理室201内に搬入する際には、ガス排気ラインにより処理室201内を排気しつつ、ガス供給ラインから処理室201内に不活性ガスとしてのNガスや希ガスを供給し、処理室201内を不活性ガスで満たすと共に、酸素濃度を低減させておくことが好ましい。すなわち、真空ポンプ246を作動させ、バルブ243bを開けることにより、処理室201内を排気しつつ、バルブ243a又はバルブ243cを開けることにより、バッファ室237を介して処理室201内に不活性ガスを供給することが好ましい。
(基板の昇温)
続いて、サセプタ217の内部に埋め込まれたヒータ217hに電力を供給し、シリコン基板100の表面を加熱する。シリコン基板100の表面温度は、200℃以上であって750℃未満の温度、好ましくは200℃以上から700℃以下とする。
なお、シリコン基板100の加熱処理では、表面温度を750℃以上にまで加熱すると、シリコン基板100中に形成されたソース領域やドレイン領域等に拡散が生じ、回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。シリコン基板100の温度を上述のように制限することにより、シリコン基板100中に形成されたソース領域やドレイン領域における不純物の拡散、回路特性の劣化、半導体デバイスの性能の低下を抑制できる。以下の説明では、シリコン基板100の表面温度を例えば450℃としている。
(反応ガスの導入)
ここでは、NガスとHガスとの混合ガスを反応ガスとして用いる例を説明する。
まず、バルブ252a,252bを開け、NガスとHガスとの混合ガスである反応ガスを、バッファ室237を介して処理室201内に導入(供給)する。このとき、反応ガス中に含まれるNガスの流量及び反応ガス中に含まれるHガスの流量を所定の流量とするように、マスフローコントローラ251a,251bの開度をそれぞれ調整する。
処理室201内へ供給するHガスの流量は、0sccmよりも多く、600sccmよりも少ない範囲内とする。また、処理室201内へ供給するNガスの流量は、0sccmよりも多く、600sccmよりも少ない範囲内とする。なお、この際、バルブ252cを開け、希釈ガスとしての希ガスを処理室201内に供給し、処理室201内に供給されるNガスとHガスとの混合ガスの濃度を調整するようにしてもよい。処理室201内に供給されるガス中に含まれる窒素原子の比率は、0%より上で100%より下の範囲内とする。
また、処理室201内への反応ガスの導入を開始した後は、真空ポンプ246及びAPC242を用い、処理室201内の圧力が0.1〜300Paの範囲内、例えば30Paになるように調整する。
(反応ガスの励起)
反応ガスの導入を開始した後、筒状電極215に対して、高周波電源273から整合器272を介して高周波電力を印加するとともに、上部磁石216a及び下部磁石216bによる磁力を処理室201内に印加することにより、処理室201内にマグネトロン放電を発生させる。その結果、シリコン基板100の上方のプラズマ生成領域224に高密度プラズマが発生する。なお、筒状電極215に印加する電力は、例えば100〜1000Wの範囲内とし、例えば800Wとする。このときのインピーダンス可変機構274は、予め所望のインピーダンス値に制御しておく。
上述のようにプラズマ状態とすることにより、処理室201内に供給されたNガスやHガスが励起されて活性化される。そして、生成された窒素ラジカル(N)及び水素ラジカル(H)がシリコン基板100の表面と反応する。この反応では、水素による還元と、窒化チタニウム膜の表面に対する窒素原子の衝突及び補充とが行われる。その結果、塩素成分と水素とが反応して塩化水素ガスが生成され、酸素成分と水素とが反応して水分(HO)ガスが生成され、これらは窒化チタニウム膜の外に排出される。そして、窒素原子が窒化チタニウム膜中に更に導入され、より結合度の強い窒化チタニウム膜が形成される。この反応における化学式を以下に示す。
TiCl+N+H→TiN+HCl↑ ・・・・・(式1)
TiO+N+2H→TiN+HO↑ ・・・・・(式2)
(残留ガスの排気)
窒化チタニウム膜の窒化処理が終了したら、筒状電極215に対する電力供給を停止すると共に、バルブ252a,252bを閉めて処理室201内へのガス供給を停止する。そして、ガス排気管231を用いて処理室201内の残留ガスを排気する。そして、サセプタ217をシリコン基板100の搬送位置まで下降させ、サセプタ217の表面から突出させたウエハ突き上げピン266上にシリコン基板100を支持させる。そして、ゲートバルブ244を開き、図中省略の搬送機構を用いてシリコン基板100を処理室201の外へ搬出し、本実施形態に係る基板処理工程を終了する。
(3)本実施形態にかかる効果
本実施形態によれば、以下に示す1つまたは複数の効果を奏する。
(a)本実施形態によれば、窒化チタニウム膜中の塩素原子の残留量を低減でき、窒化チタニウム膜の質を改善させることができ、窒化チタニウム膜の電気抵抗を低減できる。
図2は、上述の基板処理工程の前後における窒化チタニウム膜中の塩素原子の濃度を示すグラフ図である。図2の縦軸は窒化チタニウム膜中の塩素原子の密度(atomic%)を示し、横軸は窒化チタニウム膜の表面からの深さ(nm)を示している。図2によれば、窒化チタニウム膜の表面から約4nmの深さにかけて、塩素原子の密度が低下していることが分かる。すなわち、上述の基板処理工程を実施することで、窒化チタニウム膜中の塩素原子の残留量を低減できることが分かる。
(b)本実施形態によれば、窒化チタニウム膜中の酸素原子の残留量を低減でき、窒化チタニウム膜の電気抵抗を低減できる。また、窒化チタニウム膜への窒素原子の導入を促し、窒化チタニウム膜の結合度を増大させることができ、窒化チタニウム膜の電気抵抗を低
減できる。
図5は、上述の基板処理工程の前後における窒化チタニウム膜の組成比を、X線光電子分光法にて評価した結果である。この測定では、窒化チタニウム膜の表面から4nm程度の深さの組成を分析している。図5によれば、酸素原子の組成比が低減されていると共に、窒素原子及びチタニウム原子の組成比がそれぞれ増加していることが分かる。すなわち、上述の基板処理工程を実施することで、窒化チタニウム膜中の酸素原子が除去されると共に、窒素原子が窒化チタニウム膜中に導入され、窒化チタニウム膜の窒化が促され、より結合度の強い窒化チタニウム膜が形成されることが分かる。また、炭素原子の残留量が低減できていることが分かる。
(c)本実施形態によれば、200℃以上であって750℃未満の温度(以下処理温度領域と呼ぶ)、好ましくは200℃以上から700℃以下の温度で上述の基板処理工程を行う。これにより、窒化チタニウム膜の電気抵抗を低減させ、特性を向上させることが出来る。
図3は、上述の処理温度領域を含む温度で基板処理を実施した際の窒化チタニウム膜のシート抵抗の温度依存性を示すグラフである。図3では、上述の基板処理を実施する前の窒化チタニウム膜のシート抵抗(Ω/スクエア)を1(基準)として、基板処理工程の実施後の窒化チタニウム膜のシート抵抗の比率(シート抵抗変化率)を示している。処理温度(シリコン基板100の表面温度)は室温〜700℃とし、NガスとHガスとの混合ガスを用いてプラズマ処理している。図3によれば、処理温度を200℃以上とした場合にシート抵抗変化率が1以下となることがわかる。このことから、200℃以上であって、処理温度を高くするほど膜質が改善されることが分かる。しかしながら、750℃以上の温度で処理した場合に、シリコン基板100に形成される半導体デバイスの性能が低下する問題がある。この問題は、ソース領域やドレイン領域等に拡散が生じ、回路特性が劣化することによって発生する。そこで、本処理では処理温度を200℃以上750℃未満とすることが望ましい。
図4は、上述の基板処理工程を実施した際の窒化チタニウム膜のシート抵抗の変化を示すグラフ図である。図4では、上述の基板処理工程を実施する前の窒化チタニウム膜のシート抵抗(Ω/スクエア)を1(基準)として、基板処理工程の実施後の窒化チタニウム膜のシート抵抗の比率(シート抵抗比)を示している。なお、図4(a)では、処理温度(シリコン基板100の表面温度)を室温とし、NガスとNHガスとの混合ガスを用いてプラズマ処理している。図4(b)では、処理温度を260℃とし、NガスとNHガスとの混合ガスを用いてプラズマ処理している。図4(c)では、処理温度を450℃とし、NガスとNHガスとの混合ガスを用いてプラズマ処理している。図4(d)では、処理温度を450℃とし、Nガスのみを用いてプラズマ処理している。
図4によれば、処理温度を処理温度領域の温度とした場合(図4(b)〜(d)の場合)には、いずれも、上述の基板処理工程を実施することでシート抵抗を低減できていることが分かる。これに対し、処理温度を室温とした場合(図4(a)の場合)には、プラズマ処理を実施することでシート抵抗が増加してしまっていることが分かる。
なお、図4(b)に示すように、NガスとNHガスとの混合ガスを反応ガスとして用いることで、処理温度を260℃と低くしたにも関わらず、Nガスのみの雰囲気で処理温度を450℃とした図4の(d)と同等以上の効果が得られることが分かる。これは、NHガスに含まれる水素成分が、窒化チタニウム膜中に残留している塩素原子の除去を促進しているためだと考えられる。
また、図4(c)に示すように、NガスとNHガスとの混合ガスを反応ガスとして用いると共に、処理温度を450℃に高めることで、シート抵抗比をより効果的に低減できることが分かる。すなわち、処理温度を高めることで、窒化シリコン膜からの塩素原子の除去を促進できることが分かる。ただし、このような高温処理は、窒化チタニウム膜に隣接する膜の特性を劣化させない温度範囲(すなわち、200℃以上であって750℃未満の温度(処理温度領域)、好ましくは200℃以上から700℃以下の温度)で行う必要がある。
(d)本実施形態によれば、窒化チタニウム膜の耐酸化性を向上させることができる。これにより、窒化チタニウム膜の自然酸化を抑制し、窒化チタニウム膜の電気抵抗を低減できる。また、DRAMの下部電極としての窒化チタニウム膜上に、OやO等の酸化剤を用いて容量絶縁膜としての金属酸化膜等を形成する際、酸化剤による窒化チタニウム膜の酸化を抑制でき、界面特性を向上させることができる。
図6は、酸素(O)雰囲気に暴露した際の窒化チタニウム膜のシート抵抗の変化を示すグラフ図である。なお、酸素(O)雰囲気への暴露は、Oガス雰囲気、ガス圧力を200Pa、ウエハ温度を450℃として、120秒間行った。図6の(a)は、上述の基板処理工程を実施していない窒化チタニウム膜のシート抵抗比の変化を示し、図6の(b)は、上述の基板処理工程を実施した窒化チタニウム膜のシート抵抗比の変化を示している。いずれも、上述の基板処理工程を実施しておらず、酸素雰囲気に暴露する前の窒化チタニウム膜のシート抵抗値を1(基準)としている。
図6に示すように、上述の基板処理工程を実施することで、窒化チタニウム膜のシート抵抗を24%低減できていることが分かる。そして、酸素雰囲気に暴露することで窒化チタニウム膜のシート抵抗はそれぞれ増加するものの、上述の基板処理工程を実施した窒化チタニウム膜は、基板処理工程を実施していない窒化チタニウム膜に比べ、シート抵抗の増加が抑制されていることが分かる。すなわち、基板処理工程を実施していない窒化チタニウム膜では、シート抵抗値の増加が14%であるのに対し、基板処理工程を実施した窒化チタニウム膜では、シート抵抗値の増加分が9%に抑制できていることが分かる。このように、上述の基板処理工程を実施することで、窒化チタニウム膜の耐酸化性を向上できることが分かる。
(e)本実施形態によれば、シリコン基板100の近傍、すなわちシリコン基板100の上方のプラズマ生成領域224にて高密度プラズマを発生させ、窒素ラジカル(N)及び水素ラジカル(H)を処理室201内で生成している。これにより、生成したラジカルを、失活する前に効率的に窒化チタニウム膜に供給できる。そして、上述の基板処理(プラズマを用いた窒化処理)の処理速度を向上させることができる。なお、処理室201外でプラズマを発生させてラジカルを生成するリモートプラズマ方式では、生成したラジカルがシリコン基板100に供給される前に失活し易く、シリコン基板100に対してラジカルを効率的に供給することは困難である。
<本発明の他の実施形態>
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、表面に窒化チタニウム膜が形成されたシリコン基板100を処理する場合について説明したが、本発明は係る形態に限定されず、表面に窒化チタニウム膜が形成されたガラス基板等、塩素原子及び金属原子を含有する他の基板についても同様に処理可能である。
また例えば、上述の実施形態では、反応ガスとしてHガスとNガスとの混合ガスを用いる場合について説明したが、本発明は係る形態に限定されない。窒化チタニウム膜中に残留する塩素の量、処理温度、処理圧力、供給流量等の種々の条件に応じ、反応ガスとして、NHガス単体、NHガスとHガスとの混合ガス、NHガスとNガスとの混合ガス、Nガス単体、モノメチルヒドラジン(CH)ガス、或いはこれらのガスを任意の比率で混合させたガス等を用いることができる。
また、上述の実施形態では、基板上に形成される酸化膜として自然酸化膜を例に説明したが、それに限るものではない。例えば、本装置に基板を移動する前に自然酸化膜を除去してもよい。この場合、基板表面に自然酸化膜が無い状態であるので、基板内部に混入された酸素原子を確実に除去することが可能となる。
<本発明の好ましい態様>
以下に、本発明の好ましい態様について付記する。
<付記1>
本発明の一態様によれば、
酸素原子、塩素原子及び金属原子を含有する基板が搬入される処理室と、
前記処理室内で前記基板を支持して加熱する基板支持部と、
前記処理室内に窒素原子含有ガス及び水素原子含有ガスを供給するガス供給部と、
前記処理室内を排気するガス排気部と、
前記処理室内に供給された窒素原子含有ガス及び水素含有ガスを励起させるプラズマ生成部と、
前記基板支持部、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、を有する基板処理装置が提供される。
<付記2>
好ましくは、
付記1記載の搬入される基板には自然酸化膜、及び塩素原子及び金属原子を含有する金属窒化膜が形成されている。
<付記3>
好ましくは、前記金属原子はチタニウムである。
<付記4>
また好ましくは、前記金属窒化膜は窒化チタニウムを含有する膜である。
<付記5>
また好ましくは、前記プラズマ生成部は、前記処理室内にプラズマを生成するよう設けられている。
<付記6>
また好ましくは、前記窒素原子含有ガスは、窒素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかであり、水素原子含有ガスは、水素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかである。
<付記7>
また好ましくは、
前記処理室内に供給されるガス中に含まれる窒素原子の比率が0%より上で100%より下の範囲内である。
<付記8>
本発明の他の態様によれば、
酸素原子、塩素原子及び金属原子を含有する基板を処理室内に搬入して基板支持部により支持する工程と、
前記基板を前記基板支持部により加熱する工程と、
窒素原子含有ガス及び水素原子含有ガスをガス供給部により前記処理室内に供給しつつ、前記処理室内をガス排気部により排気する工程と、
前記処理室内に供給された窒素原子含有ガス及び水素原子含有ガスをプラズマ生成部により励起する工程と、を有する半導体装置の製造方法が提供される。
<付記9>
本発明の更に他の態様によれば、
酸素原子、塩素原子を含む金属膜を有する基板が処理室内へ搬入される工程と、
前記処理室内にて、前記基板を、励起状態である窒素原子を含有した反応ガスで処理する工程と、
前記基板を前記処理室内から搬出する工程と、
を有する半導体装置の製造方法が提供される。
<付記10>
好ましくは、前記反応ガスに更に水素原子を含有させる。
<付記11>
また好ましくは、前記金属膜はチタニウム含有膜である。
<付記12>
また好ましくは、前記反応ガスはアンモニアガス、もしくは窒素成分及びアンモニア成分の混合ガスである。
<付記13>
また好ましくは、前記反応ガスは希ガスによって希釈されている。
<付記14>
本発明の更に他の態様によれば、
酸素原子、塩素原子が含有された金属膜を有する基板が搬入される処理室と、
前記処理室内に反応ガスを供給するガス供給部と、
前記反応ガスを、前記処理室内で励起させるプラズマ生成部と、
前記処理室内にて、前記基板を、励起状態である窒素原子を含有した反応ガスで処理するよう、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、
を有する基板処理装置が提供される。
100 シリコン基板(基板)
201 処理室
121 コントローラ(制御部)

Claims (12)

  1. 自然酸化膜が形成され、塩素原子を含む窒化チタニウム膜が形成された基板を処理室内に搬入して基板支持部により支持する工程と、
    前記基板を前記基板支持部により加熱する工程と、
    窒素原子含有ガス及び水素原子含有ガスをガス供給部により前記処理室内に供給しつつ、前記処理室内をガス排気部により排気する工程と、
    前記処理室内に供給された前記窒素原子含有ガス及び前記水素原子含有ガスをプラズマ生成部により励起する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記窒化チタニウム膜には、酸素が含まれていることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記窒化チタニウム膜には、炭素が含まれていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記窒化チタニウム膜は、キャパシタの下部電極であることを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
  5. 前記基板には、ソース領域又はドレイン領域が形成されていることを特徴とする請求項1から4のいずれかに記載の半導体装置の製造方法。
  6. 前記プラズマ生成部は、前記処理室内にプラズマを生成するように設けられていることを特徴とする請求項1から5のいずれかに記載の半導体装置の製造方法。
  7. 前記プラズマ生成部は、前記基板上に窒素ラジカルおよび水素ラジカル生成することを特徴とする請求項1から6のいずれかに記載の半導体装置の製造方法。
  8. 前記プラズマ生成部は、前記処理室内にマグネトロン放電を生成するよう設けられていることを特徴とする請求項1から7のいずれかに記載の半導体装置の製造方法。
  9. 前記窒素原子含有ガスは、窒素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかであり、
    前記水素原子含有ガスは、水素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかであることを特徴とする請求項1から8のいずれかに記載の半導体装置の製造方法。
  10. 前記基板を加熱する工程では、前記基板を200℃以上750℃未満の温度に加熱することを特徴とする請求項1から9のいずれかに記載の半導体装置の製造方法。
  11. 前記基板を加熱する工程では、前記基板を200℃以上700℃以下の温度に加熱することを特徴とする請求項1から10のいずれかに記載の半導体装置の製造方法。
  12. 自然酸化膜が形成され、塩素原子を含む窒化チタニウム膜が形成された基板が搬入される処理室内と、
    前記処理室内で前記基板を支持して加熱する基板支持部と、
    前記処理室内に窒素原子含有ガス及び水素原子含有ガスを励起させるプラズマ生成部と、
    前記基板支持部、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、を有することを特徴とする半導体装置の製造装置。
JP2012136588A 2009-06-10 2012-06-18 半導体装置の製造方法及び半導体装置の製造装置 Pending JP2012193457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012136588A JP2012193457A (ja) 2009-06-10 2012-06-18 半導体装置の製造方法及び半導体装置の製造装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009139198 2009-06-10
JP2009139198 2009-06-10
JP2012136588A JP2012193457A (ja) 2009-06-10 2012-06-18 半導体装置の製造方法及び半導体装置の製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010131794A Division JP5220062B2 (ja) 2009-06-10 2010-06-09 半導体装置の製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012193457A true JP2012193457A (ja) 2012-10-11

Family

ID=47085611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012136588A Pending JP2012193457A (ja) 2009-06-10 2012-06-18 半導体装置の製造方法及び半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP2012193457A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607908B1 (en) 2016-07-11 2017-03-28 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device
KR20180029859A (ko) 2016-09-13 2018-03-21 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20180091686A (ko) 2017-02-06 2018-08-16 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN110870047A (zh) * 2017-09-28 2020-03-06 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
WO2022260473A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 배리어층의 형성 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279558A (ja) * 1995-04-06 1996-10-22 Kawasaki Steel Corp 半導体装置の製造方法
JPH08337875A (ja) * 1995-03-28 1996-12-24 Hyundai Electron Ind Co Ltd 窒化チタン膜形成方法
JPH0931625A (ja) * 1995-07-24 1997-02-04 Lg Semicon Co Ltd 半導体基板の前処理方法
JPH1187267A (ja) * 1997-09-02 1999-03-30 Sony Corp 金属膜の形成方法および半導体装置の製造方法
JP2000195820A (ja) * 1998-12-25 2000-07-14 Sony Corp 金属窒化物膜の形成方法およびこれを用いた電子装置
JP5220062B2 (ja) * 2009-06-10 2013-06-26 株式会社日立国際電気 半導体装置の製造装置及び半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08337875A (ja) * 1995-03-28 1996-12-24 Hyundai Electron Ind Co Ltd 窒化チタン膜形成方法
JPH08279558A (ja) * 1995-04-06 1996-10-22 Kawasaki Steel Corp 半導体装置の製造方法
JPH0931625A (ja) * 1995-07-24 1997-02-04 Lg Semicon Co Ltd 半導体基板の前処理方法
JPH1187267A (ja) * 1997-09-02 1999-03-30 Sony Corp 金属膜の形成方法および半導体装置の製造方法
JP2000195820A (ja) * 1998-12-25 2000-07-14 Sony Corp 金属窒化物膜の形成方法およびこれを用いた電子装置
JP5220062B2 (ja) * 2009-06-10 2013-06-26 株式会社日立国際電気 半導体装置の製造装置及び半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607908B1 (en) 2016-07-11 2017-03-28 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device
JP2018010891A (ja) * 2016-07-11 2018-01-18 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
CN107610995A (zh) * 2016-07-11 2018-01-19 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
KR20180029859A (ko) 2016-09-13 2018-03-21 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US11384431B2 (en) 2016-09-13 2022-07-12 Kokusai Electric Corporation Substrate processing apparatus
KR20180091686A (ko) 2017-02-06 2018-08-16 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10818476B2 (en) 2017-02-06 2020-10-27 Kokusai Electric Corporation Substrate processing apparatus
CN110870047A (zh) * 2017-09-28 2020-03-06 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
CN110870047B (zh) * 2017-09-28 2024-03-05 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
WO2022260473A1 (ko) * 2021-06-11 2022-12-15 주성엔지니어링(주) 배리어층의 형성 방법

Similar Documents

Publication Publication Date Title
JP5220062B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP5306295B2 (ja) 半導体装置の製造方法及び基板処理装置
US9070554B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101331420B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP5933394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2010232637A (ja) 基板処理装置及び半導体装置の製造方法
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2012193457A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2015124397A (ja) コンタクト層の形成方法
JP6446418B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5704766B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2012084847A (ja) 半導体装置の製造方法及び基板処理装置
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
WO2006049130A1 (ja) 半導体装置の製造方法
JP6529996B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2014195066A (ja) 半導体装置の製造方法、基板処理装置及び基板処理システム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2008060412A (ja) 半導体デバイスの製造方法
CN110942976A (zh) 半导体器件的制造方法及衬底处理装置
JP2006005287A (ja) 基板処理方法
WO2022085499A1 (ja) 成膜方法及び成膜装置
WO2007077718A1 (ja) 基板処理方法および基板処理装置
JP2010135659A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140527