JP5704766B2 - 基板処理装置及び半導体装置の製造方法 - Google Patents

基板処理装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5704766B2
JP5704766B2 JP2012549885A JP2012549885A JP5704766B2 JP 5704766 B2 JP5704766 B2 JP 5704766B2 JP 2012549885 A JP2012549885 A JP 2012549885A JP 2012549885 A JP2012549885 A JP 2012549885A JP 5704766 B2 JP5704766 B2 JP 5704766B2
Authority
JP
Japan
Prior art keywords
gas
substrate
nitride film
processing
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012549885A
Other languages
English (en)
Other versions
JPWO2012086800A1 (ja
Inventor
忠司 堀江
忠司 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2012549885A priority Critical patent/JP5704766B2/ja
Publication of JPWO2012086800A1 publication Critical patent/JPWO2012086800A1/ja
Application granted granted Critical
Publication of JP5704766B2 publication Critical patent/JP5704766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、プラズマを用いて基板を処理する基板処理装置及び半導体装置の製造方法に関する。
半導体ロジックデバイスやＤＲＡＭデバイス等では、微細化に伴う電気抵抗の増加を抑制するため、電極や配線等の材料として、例えば窒化チタニウムを含有する金属窒化膜（以下、単に窒化チタニウム（ＴｉＮ）膜と呼ぶ）が採用されている。金属窒化膜は、例えば化学気相堆積（ＣｈｅｍｉｃａｌＶａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法や原子層堆積（ＡｔｏｍｉｃＬａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）法によって形成することができる。これらの方法で窒化チタニウム膜を形成するには、前駆体（プリカーサ）ガスとして、塩素を含む四塩化チタニウム（ＴｉＣｌ４）ガスを用いる。窒化チタニウム膜を形成する方法は、例えば特許文献１に記載されている。
国際公開第２００７／０２０８７４号パンフレット
しかしながら、前述の方法で窒化チタニウム膜を形成すると、塩素原子や炭素原子等の不純物が膜中に残留してしまうことが、発明者等の研究により発見された。特に、前駆体ガスとして四塩化チタニウムを用いた場合には、窒化チタニウム膜中への塩素原子の残留が顕著となる。塩素原子や炭素原子等の残留物は、窒化チタニウム膜の電気抵抗を増加させてしまい、近年の集積回路の微細化やデバイス特性の向上に要求される特性を満足する膜を形成する事が困難となる。
塩素原子は、窒化チタニウム膜を高温で形成ことや、窒化チタニウム膜を形成した後に高温処理を行うことで除去できる。しかしながら、例えばＤＲＡＭのキャパシタの上部電極及び下部電極として形成された窒化チタニウム膜に高温処理を行うと、窒化チタニウム膜に挟まれる容量絶縁膜等の特性が劣化し、リーク電流が増大してしまう場合がある。また、基板に予め形成されているソース領域やドレイン領域に拡散が生じて回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。これに対し、上述の特性劣化や拡散を生じさせない温度範囲で塩素原子の除去処理を行うと、残留塩素を充分に除去することは困難となる。
また、窒化チタニウム膜の表面は自然酸化され、酸素原子を多く含んだ層となっている。窒化チタニウム膜中に残留する酸素原子は、窒化チタニウム膜の電気抵抗を増大させてしまう。また、窒化チタニウム膜とその上部に形成される容量絶縁膜等との界面特性を変化させ、デバイス特性を劣化させてしてしまう。
さらに、ＤＲＡＭの上部電極及び下部電極を窒化チタニウム膜で形成する場合、下部電極としての窒化チタニウム膜形成後に容量絶縁膜である金属酸化膜等を形成するが、金属酸化膜を形成する際に、下部電極としての窒化チタニウム膜が酸化されてしまい、デバイス特性が劣化してしまう場合がある。
本発明は、金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子残留量や酸素原子残留量の低減すること、金属窒化膜の耐酸化性を改善することのいずれか若しくは両方が可能な金属処理装置、及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、自然酸化膜が上部に形成され、塩素原子を含有する金属窒化膜が形成された基板が搬入される処理室と、処理室内で前記基板を支持して加熱する基板支持部と、処理室内に窒素原子含有ガスと水素原子含有ガスのいずれか若しくは両方を供給するガス供給部と、処理室内を排気するガス排気部と、処理室内に供給されたガスを励起させるプラズマ生成部と、基板支持部、ガス供給部及び前記プラズマ生成部を制御する制御部と、を有する基板処理装置が提供される。
本発明の他の態様によれば、自然酸化膜が上部に形成され、塩素原子を含有する金属窒化膜が形成された基板を処理室内に搬入して基板支持部により支持する工程と、前記基板を前記基板支持部により加熱する工程と、ガス供給部が、窒素原子含有ガスと水素原子含有ガスのいずれか若しくは両方を前記処理室内に供給する工程と、プラズマ生成部が、前記処理室内に供給されたガスを励起する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
本発明に係る基板処理装置及び半導体装置の製造方法によれば、金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子や酸素原子の残留量を低減でき、金属窒化膜の特性を向上しつつ耐酸化性を改善できる。
本発明の一実施形態に係る半導体装置の製造方法を実施する基板処理装置の断面概略図である。 窒化チタニウム膜中の塩素原子の濃度を例示するグラフ図である。 窒化チタニウム膜のシート抵抗の温度依存性を示すグラフである。 窒化チタニウム膜のシート抵抗の変化を例示するグラフ図である。 窒化チタニウム膜の組成比を示す表図である。 酸素雰囲気に暴露した際の窒化チタニウム膜のシート抵抗の変化を例示するグラフ図である。 窒素ガスと水素ガスの割合を変化させて処理したときのシート抵抗比の変化を例示するグラフ図である。 窒素ガスとアンモニアガスでの割合を変化させて処理したときのシート抵抗比の変化を例示するグラフ図である。 第２の電極の電圧Ｖｐｐを変化させて処理したときの膜中のＴｉＯｘ、ＴｉＮｘ濃度の変化を例示するグラフ図である。 第２の電極の電圧Ｖｐｐを変化させて処理したときの膜中の塩素濃度の変化を例示するグラフ図である。
上述したように、窒化チタニウム膜に例えば７５０℃以上の高温処理を行うと、窒化チタニウム膜に隣接する他の膜の特性が劣化し、例えばＤＲＡＭのキャパシタのリーク電流が増大してしまう場合がある。また、基板に予め形成されているソース領域やドレイン領域に拡散が生じて回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。これに対し、窒化チタニウム膜に隣接する膜の特性を劣化させない温度範囲で塩素原子の除去処理を行うとすると、残留塩素を充分に除去することは困難となる。
そこで発明者等は、窒化チタニウム膜に隣接する他の膜の特性を劣化させない温度範囲において、窒化チタニウム膜中の塩素や酸素の残留量を低減でき、窒化チタニウム膜の耐酸化性を改善する方法について、鋭意研究を行った。その結果、窒素原子含有ガスに水素原子含有ガスを混合させたガスをプラズマによって活性化し、前記活性化されたガスを基板上に形成された窒化チタニウム膜に供給することにより、上述の課題を解決可能との知見を得た。本発明は、発明者等が得た上述の知見を基になされた発明である。以下に、本発明の一実施形態について説明する。
（１）基板処理装置の構成
まず、本実施形態にかかる半導体装置の製造方法を実施する基板処理装置の構成例について、図１を用いて説明する。図１は、かかる基板処理装置としてのＭＭＴ装置の断面構成図である。ＭＭＴ装置とは、電界と磁界とにより高密度プラズマを発生できる変形マグネトロン型プラズマ源（ＭｏｄｉｆｉｅｄＭａｇｎｅｔｒｏｎ
Ｔｙｐｅｄ Ｐｌａｓｍａ Ｓｏｕｒｃｅ）を用い、例えばシリコンウエハ等のシリコン基板１００をプラズマ処理する装置である。
ＭＭＴ装置は、シリコン基板１００をプラズマ処理する処理炉２０２を備えている。そして、処理炉２０２は、処理室２０１を構成する処理容器２０３と、サセプタ２１７と、ゲートバルブ２４４と、シャワーヘッド２３６と、ガス排気口２３５と、筒状電極２１５、上部磁石２１６ａ、下部磁石２１６ｂと、コントローラ１２１と、を備えている。
処理室２０１を構成する処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下部容器２１１と、を備えている。そして、上側容器２１０が下側容器２１１の上に被せされることにより、処理室２０１が形成される。上側容器２１０は例えば酸化アルミニウム（Ａｌ２Ｏ３）又は石英（ＳｉＯ２）等の非金属材料で形成されており、下側容器２１１は例えばアルミニウム（Ａｌ）で形成されている。
処理室２０１内の底側中央には、シリコン基板１００を支持するサセプタ２１７が配置されている。サセプタ２１７は、シリコン基板１００上に形成された膜の金属汚染を低減することが出来るように、例えば、窒化アルミニウム（ＡｌＮ）、セラミックス、石英等の非金属材料で形成されている。
サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが一体的に埋め込まれており、シリコン基板１００を加熱できるようになっている。ヒータ２１７ｂに電力が供給されると、シリコン基板１００表面を例えば２００℃〜７５０℃程度にまで加熱できるようになっている。
主に、サセプタ２１７、ヒータ２１７ｂ及び第２の電極２１７ｃにより、本実施形態に係る基板支持部が構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７の内部には、インピーダンスを変化させる電極としての第２の電極（図中省略）が装備されている。この第２の電極は、インピーダンス可変機構２７４を介して設置されている。インピーダンス可変機構２７４は、コイルや可変コンデンサを備えており、コイルのパターン数や可変コンデンサの容量値を制御することにより、第２の電極２１７ｃ及びサセプタ２１７を介してシリコン基板１００の電位を制御できるようになっている。
サセプタ２１７には、サセプタ２１７を昇降させるサセプタ昇降機構２６８が設けられている。サセプタ２１７には、貫通孔２１７ａが設けられている。上述の下側容器２１１底面には、シリコン基板１００を突き上げるウエハ突き上げピン２６６が、少なくとも３箇所設けられている。そして、貫通孔２１７ａ及びウエハ突き上げピン２６６は、サセプタ昇降機構２６８によりサセプタ２１７が下降させられた時にウエハ突き上げピン２６６がサセプタ２１７とは非接触な状態で貫通孔２１７ａを突き抜けるように、互いに配置されている。
下側容器２１１の側壁には、仕切弁としてのゲートバルブ２４４が設けられている。ゲートバルブ２４４が開いている時には、搬送機構（図中省略）を用いて処理室２０１内へシリコン基板１００を搬入し、または処理室２０１外へとシリコン基板１００を搬出することができるようになっている。ゲートバルブ２４４を閉めることにより、処理室２０１内を気密に閉塞することができるようになっている。
処理室２０１の上部には、処理室２０１内へガスを供給するシャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ上の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９と、を備えている。
ガス導入口２３４には、バッファ室２３７内へガスを供給するガス供給管２３２の下流端が、封止部材としてのＯリング２０３ｂを介して接続されている。バッファ室２３７は、ガス導入口２３４より導入されるガスを分散する分散空間として機能する。
ガス供給管２３４の上流側には、窒素原子含有ガスとしてのＮ２ガスを供給する窒素ガス供給管２３２ａの下流端と、水素原子含有ガスとしてのＨ２ガスを供給する水素ガス供給管２３２ｂの下流端と、希釈ガスとしての例えばヘリウム（Ｈｅ）、アルゴン（Ａｒ）等の希ガスを供給する希ガス供給管２３２ｃの下流端と、が合流するように接続されている。
窒素ガス供給管２３２ａには、窒素ガスボンベ２５０ａ、流量制御装置としてのマスフローコントローラ２５１ａ、開閉弁であるバルブ２５２ａが上流から順に接続されている。水素ガス供給管２３２ｂには、水素ガスボンベ２５０ｂ、流量制御装置としてのマスフローコントローラ２５１ｂ、開閉弁であるバルブ２５２ｂが上流から順に接続されている。希ガス供給管２３２ｃには、希ガスボンベ２５０ｃ、流量制御装置としてのマスフローコントローラ２５１ｃ、開閉弁であるバルブ２５２ｃが上流から順に接続されている。
主に、ガス供給管２３４、窒素ガス供給管２３２ａ、水素ガス供給管２３２ｂ、希ガス供給管２３２ｃ、窒素ガスボンベ２５０ａ、水素ガスボンベ２５０ｂ、希ガスボンベ２５０ｃ、マスフローコントローラ２５１ａ〜２５２ｃ、及びバルブ２５２ａ〜２５２ｃにより、本実施形態に係るガス供給部が構成される。ガス供給管２３４、窒素ガス供給管２３２ａ、水素ガス供給管２３２ｂ、希ガス供給管２３２ｃは、例えば石英、酸化アルミニウム等の非金属材料及びＳＵＳ等の金属材料等により構成されている。これらのバルブ２５２ａ〜２５２ｃの開閉と、マスフローコントローラ２５１ａ〜２５２ｃにより流量制御しながら、バッファ室２３７を介して処理室２０１内にＮ２ガス、Ｈ２ガス、希ガスを自在に供給できるように構成されている。
なお、ここではＮ２ガス、Ｈ２ガス、希ガス毎にガスボンベを設ける場合について説明したが、本発明は係る形態に限定されるものではなく、窒素ガスボンベ２５０ａ、水素ガスボンベ２５０ｂに代えて、アンモニア（ＮＨ３）ガスボンベを設けてもよい。また、処理室２０１内に供給する反応ガス中の窒素の比率を多くする場合には、Ｎ２ガスボンベを更に設け、ＮＨ３ガスにＮ２ガスを添加してもよい。
下側容器２１１の側壁下方には、処理室２０１内から反応ガス等を排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガスを排気するガス排気管２３１の上流端が接続されている。ガス排気管２３１には、圧力調整器であるＡＰＣ２４２、開閉弁であるバルブ２４３ｂ、排気装置である真空ポンプ２４６が、上流から順に設けられている。主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣ２４２、バルブ２４３ｂ、真空ポンプ２４６により、本実施形態に係るガス排気部が構成されている。真空ポンプ２４６を作動させ、バルブ２４３ｂを開けることにより、処理室２０１内を排気することが可能なように構成されている。また、ＡＰＣ２４２の開度を調整することにより、処理室２０１内の圧力値を調整できるように構成されている。
処理容器２０３（上側容器２１０）の外周には、処理室２０１内のプラズマ生成領域２２４を囲うように、第１の電極としての筒状電極２１５が設けられている。筒状電極２１５は、筒状、例えば円筒状に形成されている。筒状電極２１５は、インピーダンスの整合を行う整合器２７２を介して、高周波電力を発生する高周波電源２７３に接続されている。筒状電極２１５は、処理室２０１内に供給されるガスを励起させてプラズマを発生させる放電機構として機能する。
筒状電極２１５の外側表面の上下端部には、上部磁石２１６ａ及び下部磁石２１６ｂがそれぞれ取り付けられている。上部磁石２１６ａ及び下部磁石２１６ｂは、それぞれ筒状、例えばリング状に形成された永久磁石として構成されている。
上部磁石２１６ａ及び下部磁石２１６ｂは、処理室２０１の半径方向に沿った両端（すなわち、各磁石の内周端と外周端）にそれぞれ磁極を有している。上部磁石２１６ａ及び下部磁石２１６ｂの磁極の向きは、互いに逆向きになるよう配置されている。すなわち、上部磁石２１６ａ及び下部磁石２１６ｂの内周部の磁極同士は異極となっている。これにより、筒状電極２１５の内側表面に沿って、円筒軸方向の磁力線が形成されている。
主に、筒状電極２１５、整合器２７２、高周波電源２７３、上部磁石２１６ａ、下部磁石２１６ｂにより、本実施形態に係るプラズマ生成部が構成されている。処理室２０１内にＮ２ガスとＨ２ガスとの混合ガスを導入した後、筒状電極２１５に高周波電力を供給して電界を形成するとともに、上部磁石２１６ａ及び下部磁石２１６ｂを用いて磁界を形成することにより、処理室２０１内にマグネトロン放電プラズマが生成される。この際、放出された電子を上述の電磁界が周回運動させることにより、プラズマの電離生成率が高まり、長寿命の高密度プラズマを生成させることができる。
なお、筒状電極２１５、上部磁石２１６ａ、及び下部磁石２１６ｂの周囲には、これらが形成する電磁界が外部環境や他処理炉等の装置に悪影響を及ぼさないように、電磁界を有効に遮蔽する金属製の遮蔽板２２３が設けられている。
また、制御部としてのコントローラ１２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ、及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降機構２６８を、信号線Ｃを通じてゲートバルブ２４４を、信号線Ｄを通じて整合器２７２、及び高周波電源２７３を、信号線Ｅを通じてマスフローコントローラ２５１ａ〜２５２ｃ、バルブ２５２ａ〜２５２ｃを、さらに図示しない信号線を通じてサセプタに埋め込まれたヒータやインピーダンス可変機構２７４を、それぞれ制御するように構成されている。
（２）基板処理工程
続いて、本実施形態にかかる半導体製造工程の一工程として実施される基板処理工程について説明する。かかる工程は、基板処理装置としての上述のＭＭＴ装置により実施される。なお、以下の説明において、ＭＭＴ装置を構成する各部の動作は、コントローラ１２１により制御される。ここでは、キャパシタの下部電極として形成された金属窒化膜（窒化チタニウム膜）を、プラズマを用いて窒化処理する例について説明する。
（基板の搬入）
まず、シリコン基板１００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
続いて、ゲートバルブ２４４を開き、図中省略の搬送機構を用いて処理室２０１内にシリコン基板１００を搬入する。その結果、シリコン基板１００は、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に水平姿勢で支持される。なお、シリコン基板１００上には、キャパシタの下部電極としての窒化チタニウム膜がＣＶＤ法又はＡＬＤ法により予め形成されている。窒化チタニウム膜の形成は、前駆体ガスとして塩素を含む四塩化チタニウム（ＴｉＣｌ４）ガスを用い、図示しない他のＣＶＤ装置やＡＬＤ装置により行われる。なお、前駆体ガスとして四塩化チタニウムガスを用いることから、窒化チタニウム膜中には塩素原子が残留している。また、窒化チタニウム膜の表面には自然酸化膜が形成されている。自然酸化膜は、前述のＣＶＤ装置やＡＬＤ装置から処理室２０１内にシリコン基板１００を搬送する際に形成される。
処理室２０１内にシリコン基板１００を搬入したら、搬送機構を処理室２０１外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１内を密閉する。そして、サセプタ昇降機構２６８を用いてサセプタ２１７を上昇させる。その結果、シリコン基板１００はサセプタ２１７の上面に配置される。その後、サセプタ２１７を所定の位置まで上昇させて、シリコン基板１００を所定の処理位置まで上昇させる。
なお、シリコン基板１００を処理室２０１内に搬入する際には、ガス排気ラインにより処理室２０１内を排気しつつ、ガス供給ラインから処理室２０１内に不活性ガスとしてのＮ２ガスや希ガスを供給し、処理室２０１内を不活性ガスで満たすと共に、酸素濃度を低減させておくことが好ましい。すなわち、真空ポンプ２４６を作動させ、バルブ２４３ｂを開けることにより、処理室２０１内を排気しつつ、バルブ２４３ａ又はバルブ２４３ｃを開けることにより、バッファ室２３７を介して処理室２０１内に不活性ガスを供給することが好ましい。
（基板の昇温）
続いて、サセプタ２１７の内部に埋め込まれたヒータ２１７ｈに電力を供給し、シリコン基板１００の表面を加熱する。シリコン基板１００の表面温度は、２００℃以上であって７５０℃未満の温度、好ましくは２００℃以上から７００℃以下とする。
なお、シリコン基板１００の加熱処理では、表面温度を７５０℃以上にまで加熱すると、シリコン基板１００中に形成されたソース領域やドレイン領域等に拡散が生じ、回路特性が劣化し、半導体デバイスの性能が低下してしまう場合がある。シリコン基板１００の温度を上述のように制限することにより、シリコン基板１００中に形成されたソース領域やドレイン領域における不純物の拡散、回路特性の劣化、半導体デバイスの性能の低下を抑制できる。以下の説明では、シリコン基板１００の表面温度を例えば４５０℃としている。
（反応ガスの導入）
ここでは、Ｎ２ガスとＨ２ガスとの混合ガスを反応ガスとして用いる例を説明する。
まず、バルブ２５２ａ，２５２ｂを開け、Ｎ２ガスとＨ２ガスとの混合ガスである反応ガスを、バッファ室２３７を介して処理室２０１内に導入（供給）する。このとき、反応ガス中に含まれるＮ２ガスの流量及び反応ガス中に含まれるＨ２ガスの流量を所定の流量とするように、マスフローコントローラ２５１ａ，２５１ｂの開度をそれぞれ調整する。処理室２０１内へ供給するＨ２ガスの流量は、０ｓｃｃｍ以上、６００ｓｃｃｍ以下の範囲内とする。また、処理室２０１内へ供給するＮ２ガスの流量は、０ｓｃｃｍ以上、６００ｓｃｃｍ以下の範囲内とする。なお、この際、バルブ２５２ｃを開け、希釈ガスとしての希ガスを処理室２０１内に供給し、処理室２０１内に供給されるＮ２ガスとＨ２ガスとの混合ガスの濃度を調整するようにしてもよい。処理室２０１内に供給されるガス中に含まれる水素原子に対する窒素原子の割合は、０以上で１００以下の範囲内とする。
また、処理室２０１内への反応ガスの導入を開始した後は、真空ポンプ２４６及びＡＰＣ２４２を用い、処理室２０１内の圧力が０．１〜３００Ｐａの範囲内、好ましくは０．１〜１００Ｐａ、例えば３０Ｐａになるように調整する。
（反応ガスの励起）
反応ガスの導入を開始した後、筒状電極２１５に対して、高周波電源２７３から整合器２７２を介して高周波電力を印加するとともに、上部磁石２１６ａ及び下部磁石２１６ｂによる磁力を処理室２０１内に印加することにより、処理室２０１内にマグネトロン放電を発生させる。その結果、シリコン基板１００の上方のプラズマ生成領域２２４に高密度プラズマが発生する。なお、筒状電極２１５に印加する電力は、例えば１００〜３０００Ｗの範囲内とし、例えば８００Ｗとする。このときシリコン基板１００には、サセプタ２１７に設けられた第２の電極２１７ｃを介して電圧Ｖｐｐを印加することができるようになっている。電圧Ｖｐｐは、第２の電極２１７ｃに接続されたインピーダンス可変機構２７４により制御される。インピーダンス値（電圧Ｖｐｐ）は、基板の搬入後に、予め所望の値に制御しておく。
上述のようにプラズマ状態とすることにより、処理室２０１内に供給されたＮ２ガスやＨ２ガスが励起されて活性化される。そして、生成された窒素ラジカル（Ｎ＊）及び水素ラジカル（Ｈ＊）がシリコン基板１００の表面と反応する。この反応では、水素による還元と、窒化チタニウム膜の表面に対する窒素原子の衝突及び補充とが行われる。その結果、塩素成分と水素とが反応して塩化水素ガスが生成され、酸素成分と水素とが反応して水分（Ｈ２Ｏ）ガスが生成され、これらは窒化チタニウム膜の外に排出される。そして、窒素原子が窒化チタニウム膜中に更に導入され、より結合度の強い窒化チタニウム膜が形成
される。この反応における化学式を以下に示す。
ＴｉＣｌ＋Ｎ＊＋Ｈ＊→ＴｉＮ＋ＨＣｌ↑・・・・・（式１）
ＴｉＯ＋Ｎ＊＋２Ｈ＊→ＴｉＮ＋Ｈ２Ｏ↑・・・・・（式２）
（残留ガスの排気）
窒化チタニウム膜の窒化処理が終了したら、筒状電極２１５に対する電力供給を停止すると共に、バルブ２５２ａ，２５２ｂを閉めて処理室２０１内へのガス供給を停止する。そして、ガス排気管２３１を用いて処理室２０１内の残留ガスを排気する。そして、サセプタ２１７をシリコン基板１００の搬送位置まで下降させ、サセプタ２１７の表面から突出させたウエハ突き上げピン２６６上にシリコン基板１００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送機構を用いてシリコン基板１００を処理室２０１の外へ搬出し、本実施形態に係る基板処理工程を終了する。
（３）本実施形態にかかる効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ）本実施形態によれば、窒化チタニウム膜中の塩素原子の残留量を低減でき、窒化チタニウム膜の質を改善させることができ、窒化チタニウム膜の電気抵抗を低減できる。
図２は、上述の基板処理工程の前後における窒化チタニウム膜中の塩素原子の濃度を示すグラフ図である。図２の縦軸は窒化チタニウム膜中の塩素原子の密度（ａｔｏｍｉｃ％）を示し、横軸は窒化チタニウム膜の表面からの深さ（ｎｍ）を示している。図２によれば、窒化チタニウム膜の表面から約４ｎｍの深さにかけて、塩素原子の密度が低下していることが分かる。すなわち、上述の基板処理工程を実施することで、窒化チタニウム膜中の塩素原子の残留量を低減できることが分かる。
（ｂ）本実施形態によれば、窒化チタニウム膜中の酸素原子の残留量を低減でき、窒化チタニウム膜の電気抵抗を低減できる。また、窒化チタニウム膜への窒素原子の導入を促し、窒化チタニウム膜の結合度を増大させることができ、窒化チタニウム膜の電気抵抗を低減できる。
図５は、上述の基板処理工程の前後における窒化チタニウム膜の組成比を、Ｘ線光電子分光法にて評価した結果である。この測定では、窒化チタニウム膜の表面から４ｎｍ程度の深さの組成を分析している。図５によれば、酸素原子の組成比が低減されていると共に、窒素原子及びチタニウム原子の組成比がそれぞれ増加していることが分かる。すなわち、上述の基板処理工程を実施することで、窒化チタニウム膜中の酸素原子が除去されると共に、窒素原子が窒化チタニウム膜中に導入され、窒化チタニウム膜の窒化が促され、より結合度の強い窒化チタニウム膜が形成されることが分かる。また、炭素原子の残留量が
低減できていることが分かる。
（ｃ）本実施形態によれば、２００℃以上であって７５０℃未満の温度（以下処理温度領域と呼ぶ）、好ましくは２００℃以上から７００℃以下の温度で上述の基板処理工程を行う。これにより、窒化チタニウム膜の電気抵抗を低減させ、特性を向上させることが出来る。
図３は、上述の処理温度領域を含む温度で基板処理を実施した際の窒化チタニウム膜のシート抵抗の温度依存性を示すグラフである。図３では、上述の基板処理を実施する前の窒化チタニウム膜のシート抵抗（Ω／スクエア）を１（基準）として、基板処理工程の実施後の窒化チタニウム膜のシート抵抗の比率（シート抵抗変化率）を示している。処理温度（シリコン基板１００の表面温度）は室温〜７００℃とし、Ｎ２ガスとＨ２ガスとの混合ガスを用いてプラズマ処理している。図３によれば、処理温度を２００℃以上とした場合にシート抵抗変化率が１以下となることがわかる。このことから、２００℃以上であって、処理温度を高くするほど膜質が改善されることが分かる。しかしながら、７５０℃以上の温度で処理した場合に、シリコン基板１００に形成される半導体デバイスの性能が低下する問題がある。この問題は、ソース領域やドレイン領域等に拡散が生じ、回路特性が劣化することによって発生する。そこで、本処理では処理温度を２００℃以上７５０℃未満とすることが望ましい。
図４は、上述の基板処理工程を実施した際の窒化チタニウム膜のシート抵抗の変化を示すグラフ図である。図４では、上述の基板処理工程を実施する前の窒化チタニウム膜のシート抵抗（Ω／スクエア）を１（基準）として、基板処理工程の実施後の窒化チタニウム膜のシート抵抗の比率（シート抵抗比）を示している。なお、図４（ａ）では、処理温度（シリコン基板１００の表面温度）を室温とし、Ｎ２ガスとＮＨ３ガスとの混合ガスを用いてプラズマ処理している。図４（ｂ）では、処理温度を２６０℃とし、Ｎ２ガスとＮＨ３ガスとの混合ガスを用いてプラズマ処理している。図４（ｃ）では、処理温度を４５０℃とし、Ｎ２ガスとＮＨ３ガスとの混合ガスを用いてプラズマ処理している。図４（ｄ）では、処理温度を４５０℃とし、Ｎ２ガスのみを用いてプラズマ処理している。
図４によれば、処理温度を処理温度領域の温度とした場合（図４（ｂ）〜（ｄ）の場合）には、いずれも、上述の基板処理工程を実施することでシート抵抗を低減できていることが分かる。これに対し、処理温度を室温とした場合（図４（ａ）の場合）には、プラズマ処理を実施することでシート抵抗が増加してしまっていることが分かる。
なお、図４（ｂ）に示すように、Ｎ２ガスとＮＨ３ガスとの混合ガスを反応ガスとして用いることで、処理温度を２６０℃と低くしたにも関わらず、Ｎ２ガスのみの雰囲気で処理温度を４５０℃とした図４の（ｄ）と同等以上の効果が得られることが分かる。これは、ＮＨ３ガスに含まれる水素成分が、窒化チタニウム膜中に残留している塩素原子の除去を促進しているためだと考えられる。
また、図４（ｃ）に示すように、Ｎ２ガスとＮＨ３ガスとの混合ガスを反応ガスとして用いると共に、処理温度を４５０℃に高めることで、シート抵抗比をより効果的に低減できることが分かる。すなわち、処理温度を高めることで、窒化シリコン膜からの塩素原子の除去を促進できることが分かる。ただし、このような高温処理は、窒化チタニウム膜に隣接する膜の特性を劣化させない温度範囲（すなわち、２００℃以上であって７５０℃未満の温度（処理温度領域）、好ましくは２００℃以上から７００℃以下の温度）で行う必要がある。
（ｄ）本実施形態によれば、窒化チタニウム膜の耐酸化性を向上させることができる。これにより、窒化チタニウム膜の自然酸化を抑制し、窒化チタニウム膜の電気抵抗を低減できる。また、ＤＲＡＭの下部電極としての窒化チタニウム膜上に、Ｏ２やＯ３等の酸化剤を用いて容量絶縁膜としての金属酸化膜等を形成する際、酸化剤による窒化チタニウム膜の酸化を抑制でき、界面特性を向上させることができる。
図６は、酸素（Ｏ２）雰囲気に暴露した際の窒化チタニウム膜のシート抵抗の変化を示すグラフ図である。なお、酸素（Ｏ２）雰囲気への暴露は、Ｏ２ガス雰囲気、ガス圧力を２００Ｐａ、ウエハ温度を４５０℃として、１２０秒間行った。図６の（ａ）は、上述の基板処理工程を実施していない窒化チタニウム膜のシート抵抗比の変化を示し、図６の（ｂ）は、上述の基板処理工程を実施した窒化チタニウム膜のシート抵抗比の変化を示している。いずれも、上述の基板処理工程を実施しておらず、酸素雰囲気に暴露する前の窒化チタニウム膜のシート抵抗値を１（基準）としている。
図６に示すように、上述の基板処理工程を実施することで、窒化チタニウム膜のシート抵抗を２４％低減できていることが分かる。そして、酸素雰囲気に暴露することで窒化チタニウム膜のシート抵抗はそれぞれ増加するものの、上述の基板処理工程を実施した窒化チタニウム膜は、基板処理工程を実施していない窒化チタニウム膜に比べ、シート抵抗の増加が抑制されていることが分かる。すなわち、基板処理工程を実施していない窒化チタニウム膜では、シート抵抗値の増加が１４％であるのに対し、基板処理工程を実施した窒化チタニウム膜では、シート抵抗値の増加分が９％に抑制できていることが分かる。このように、上述の基板処理工程を実施することで、窒化チタニウム膜の耐酸化性を向上できることが分かる。
（ｅ）また、本実施形態によれば、シリコン基板１００の近傍、すなわちシリコン基板１００の上方のプラズマ生成領域２２４にて高密度プラズマを発生させ、窒素ラジカル（Ｎ＊）及び水素ラジカル（Ｈ＊）を処理室２０１内で生成している。これにより、生成したラジカルを、失活する前に効率的に窒化チタニウム膜に供給できる。そして、上述の基板処理（プラズマを用いた窒化処理）の処理速度を向上させることができる。なお、処理室２０１外でプラズマを発生させてラジカルを生成するリモートプラズマ方式では、生成したラジカルがシリコン基板１００に供給される前に失活し易く、シリコン基板１００に対してラジカルを効率的に供給することは困難である。
（ｆ）また、更に鋭意研究行った結果、処理ガス中の水素ガスに対する窒素ガスの割合を変化させて処理することによって、形成される薄膜の特性を変化させることができることが分かった。以下に処理ガス中の窒素の割合を変化させた場合のシート抵抗比の変化例を示す。
図７は、窒素ガス（Ｎ２）と水素ガス（Ｈ２）の割合を変化させて処理した薄膜のシート抵抗比と、処理後の薄膜を酸素雰囲気に暴露した後の薄膜のシート抵抗比と、上述の窒化処理を施さずに酸素雰囲気に暴露した薄膜のシート抵抗比を比較したグラフ図である。なお、酸素（Ｏ２）雰囲気への暴露は、Ｏ２ガス雰囲気、ガス圧力を２００Ｐａ、ウエハ温度を４５０℃として、１２０秒間行った。いずれも、上述の基板処理工程を実施しておらず、酸素雰囲気に暴露する前の窒化チタニウム膜のシート抵抗値を１（基準）としている。
図７に示すように、上述の基板処理工程を実施することで、窒化チタニウム膜のシート抵抗を低減できていることが分かる。また、処理ガス中の水素に対する窒素ガス割合が０以上、０．７５以下の範囲ではシート抵抗比が約０．８９以下となり、シート抵抗比をより効果的に低減でき、近年の集積回路の微細化や半導体デバイスが要求する特性を実現することができる。また、窒化処理後に酸素雰囲気に暴露した後の薄膜であっても、窒化処理を行う際の処理ガス中の水素に対する窒素ガス割合が０よりも大きく、０．７５以下の範囲でシート抵抗比が約０．９２以下となり、窒化チタニウム膜上に酸化膜が形成されたとしても、特性を維持することができる。このように、上述の基板処理工程を実施することで、窒化チタニウム膜の電気抵抗の低減だけでなく、耐酸化性を向上できることが分かる。また、図７より、処理ガス中の水素に対する窒素ガスの割合が０の処理、すなわち水素ガスの割合を１．０として処理を施した処理では、処理後のシート抵抗は減少するが、酸素雰囲気暴露後のシート抵抗の増加幅が大きくなっている。これは、水素だけの処理では、窒化チタン中に含まれる塩素や酸素を還元することはできるが、ダングリングボンドが残存してしまい、酸化されやすい状態となっていることが予想される。これに対して、処理ガス中の水素に対する窒素ガスの割合を１．０として処理した場合は、処理後のシート抵抗に大きな変化も無く、酸素雰囲気暴露後の抵抗の変化も少なくなっている。この結果より、窒化チタン膜の表面に窒素を供給することによって、耐酸化性が向上したと考えられる。以上の結果より、水素原子を含むガスと、窒素原子を含むガスを混合しプラズマ処理を行う事で、シート抵抗の低下と耐酸化性向上の両方の効果を得られることが分かる。また、単にシート抵抗だけを改善したい場合は、水素だけで処理し、単に耐酸化性を向上させたい場合は、窒素だけで処理すれば良いことがわかる。
（ｇ）また、処理ガスとして、窒素ガス（Ｎ２）とアンモニアガス（ＮＨ３）を用いることで同様に、窒化チタニウム膜中の塩素原子の残留量と酸素原子の残留量を低減でき、窒化チタニウム膜の電気抵抗を低減でき、耐酸化性を向上できることが分かった。
図８は、窒素（Ｎ２）とアンモニアガス（ＮＨ３）との流量比を変化させて処理した薄膜のシート抵抗比と、処理後の薄膜を酸素雰囲気に暴露した後の薄膜のシート抵抗比と、処理を施さずに酸素雰囲気に暴露した薄膜のシート抵抗比を比較したグラフ図である。なお、酸素（Ｏ２）雰囲気への暴露は、Ｏ２ガス雰囲気、ガス圧力を２００Ｐａ、ウエハ温度を４５０℃として、１２０秒間行った。いずれも、上述の基板処理工程を実施しておらず、酸素雰囲気に暴露する前の窒化チタニウム膜のシート抵抗値を１（基準）としている。
図８に示すように、上述の基板処理工程を実施することで、窒化チタニウム膜のシート抵抗を低減できていることが分かる。また、処理ガス中のアンモニアガスに対する窒素ガス割合が０以上、０．８７以下の範囲ではシート抵抗比が約０．８９以下となり、シート抵抗比をより効果的に低減でき、近年の集積回路の微細化や半導体デバイスが要求する特性を実現することができることが分かる。また、窒化処理後に酸素雰囲気に暴露した後の薄膜であっても、窒化処理を行う際の処理ガス中のアンモニアガスに対する窒素ガス割合が０以上、０．８７以下の範囲でシート抵抗比が約０．９２以下となり、窒化チタニウム
膜上に酸化膜が形成されたとしても、特性を維持することができる。このように、上述の基板処理工程を実施することで、窒化チタニウム膜の電気抵抗を低減することができる。また、窒化チタニウム膜上に形成されるＨｉｇｈ−ｋ膜の形成時に用いられるオゾン（Ｏ３）やＯ２プラズマなどの活性な酸素種による耐酸化性を向上できることが分かる。
（ｈ）また、更に鋭意研究行った結果、第２の電極２１７ｃに印加する電圧Ｖｐｐを変化させることにより、シリコン基板１００に形成された膜特性を向上させることができることが分かった。以下に電圧Ｖｐｐを５０Ｖ〜300Ｖで例えば、電圧Ｖｐｐｌｏｗ（50Ｖ）、電圧Ｖｐｐｈｉｇｈ（300Ｖ）で変化させた場合のＴｉＮ膜中のＴｉＯｘ、ＴｉＮｘ濃度の変化例を示す。
図９は、シリコン基板１００への電圧Ｖｐｐを変化させて処理した膜中のＴｉＯｘ、ＴｉＮｘ濃度と、処理前の膜中のＴｉＯｘ、ＴｉＮｘ濃度の変化割合を比較したグラフ図である。処理前のＴｉＯｘ、ＴｉＮｘ濃度を１（基準）としている。
図９に示すように、上述の電圧Ｖｐｐを印加させることで、窒化チタニウム膜中のＴｉＯｘ濃度が減少し、ＴｉＮｘ濃度が上昇していることが分る。また、ＴｉＯｘの減少割合より、ＴｉＮｘの増加量が多いことが分る。特に、Ｖｐｐｈｉｇｈのときの方が、ＴｉＯｘが減少し、ＴｉＮｘが多く形成されていることが分る。このように、電圧Ｖｐｐを印加することにより、膜中のＯを減少させつつ、膜中へ多くのＮを取り込むことが可能となる。多くのＮが取り込まれることにより、膜の耐酸化性の向上が期待できる。
図１０は、同条件で処理したときの、窒化チタニウム膜中の塩素濃度を示すグラフである。
図１０に示すように、第２の電極２１７ｃに印加する電圧Ｖｐｐを高くすることにより、膜中の塩素濃度が低下していることが分る。よって、電圧Ｖｐｐを印加することにより、膜中の不純物を除去することができ、上述の他の例の様に、電気的特性が向上できると考えられる。
図９、図１０から、第２の電極２１７ｃに印加する電圧Ｖｐｐを高くすることにより、シリコン基板１００に水素や窒素がより引き込まれるようになり、膜中の酸素や塩素が除去され、除去された空孔に窒素が取り込まれることにより、窒化チタニウム膜の耐酸化性を向上させつつ、電気的特性を向上させることができると考えられる。よって、オゾン（Ｏ３）や酸素（Ｏ２）プラズマを用いてのキャパシタ層を窒化チタニウム膜上に形成する場合であっても、窒化チタニウム膜が酸化されることが防止できると考えられる。
上述のキャパシタ層は、Ｈｉｇｈ−ｋ膜であり、例えば、ＺｒＯがある。このＺｒＯ膜は、テトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ）と、オゾン（Ｏ３）ガスが用いられ、約２５０℃の雰囲気で形成される。
＜本発明の他の実施形態＞
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、表面に窒化チタニウム膜が形成されたシリコン基板１００を処理する場合について説明したが、本発明は係る形態に限定されず、表面に窒化チタニウム膜が形成されたガラス基板等、塩素原子及び金属原子を含有する他の基板についても同様に処理可能である。
また例えば、上述の実施形態では、反応ガスとしてＨ２ガスとＮ２ガスとの混合ガスを用いる場合とＮＨ３ガスとＮ２ガスとの混合ガスを用いる場合について説明したが、本発明は係る形態に限定されない。窒化チタニウム膜中に残留する塩素の量、処理温度、処理圧力、供給流量等の種々の条件に応じ、反応ガスとして、ＮＨ３ガス単体、ＮＨ３ガスとＨ２ガスとの混合ガス、ＮＨ３ガスとＮ２ガスとの混合ガス、Ｎ２ガス単体、モノメチルヒドラジン（ＣＨ６Ｎ２）ガス、或いはこれらのガスを任意の比率で混合させたガス等を用いることができ。また、上述の様な窒素を含有するガスと水素を含有するガスを交互に
流すようにしても良い。
また、上述の実施形態では、基板上に形成される酸化膜として自然酸化膜を例に説明したが、それに限るものではない。例えば、本装置に基板を移動する前に自然酸化膜を除去してもよい。この場合、基板表面に自然酸化膜が無い状態であるので、基板内部に混入された酸素原子を確実に除去することが可能となる。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
＜付記１＞
本発明の一態様によれば、
自然酸化膜が上部に形成され、塩素原子を含有する金属窒化膜が形成された基板が搬入される処理室と、
前記処理室内で前記基板を支持して加熱する基板支持部と、
前記処理室内に窒素原子含有ガス及び水素原子含有ガスのいずれかを若しくは両方を供給するガス供給部と、
前記処理室内を排気するガス排気部と、
前記処理室内に供給された窒素原子含有ガス及び水素原子含有ガスを励起させるプラズマ生成部と、
前記基板支持部と、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、
を有する基板処理装置が提供される。
＜付記２＞
好ましくは、
付記１に記載の金属窒化膜は窒化チタニウム膜である。
＜付記３＞
また好ましくは、
付記１に記載の金属窒化膜は、キャパシタの下部電極である。
＜付記４＞
また好ましくは、
付記３に記載のキャパシタは、Ｈｉｇｈ−ｋ膜である。
＜付記５＞
また好ましくは、
付記１に記載のプラズマ生成部は、前記処理室内にプラズマを生成するよう設けられている。
＜付記６＞
また好ましくは、
付記１に記載の窒素原子含有ガスは、窒素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかであり、水素原子含有ガスは、水素ガス、アンモニアガス、モノメチルヒドラジンガスのいずれかである。
＜付記７＞
また好ましくは、
付記１に記載の処理室内に供給する水素ガスに対する窒素ガスの割合が０以上、０．７５以下の範囲内である。
＜付記８＞
さらに好ましくは、
付記１記載の処理室に供給する水素ガスに対する窒素ガスの割合が０より大きく、０．７５以下の範囲内である。
＜付記９＞
また好ましくは、
付記１に記載の処理室内に供給する窒素と水素を含有するガスに対する窒素ガスの割合は０以上０．８７以下の範囲内である。
＜付記１０＞
本発明の他の態様によれば、
自然酸化膜が上部に形成され塩素原子を含有する金属窒化膜が形成された基板を処理室内に搬入して基板支持部により支持する工程と、
前記基板を前記基板支持部により加熱する工程と、
窒素原子含有ガス及び水素原子含有ガスをガス供給部により前記処理室内に供給しつつ前記処理室内をガス排気部により排気する工程と、
前記処理室内に供給された窒素原子含有ガス及び水素原子含有ガスをプラズマ生成部により励起する工程と、
を有する半導体装置の製造方法が提供される。
＜付記１１＞
本発明の更に他の態様によれば、
自然酸化膜が上部に形成され塩素原子を含有する金属窒化膜が形成された基板が処理室内へ搬入される工程と、
前記処理室内にて、前記基板を、励起状態である窒素原子を含有した反応ガスで処理する工程と、
前記基板を前記処理室内から搬出する工程と、
を有する半導体装置の製造方法が提供される。
＜付記１２＞
好ましくは、付記１１に記載の反応ガスに更に水素原子を含有させる。
＜付記１３＞
また好ましくは、付記１１に記載の金属窒化膜はチタニウム含有膜である。
＜付記１４＞
また好ましくは、付記１１に記載の反応ガスはアンモニアガス、もしくは窒素成分及びアンモニア成分の混合ガスである。
＜付記１５＞
本発明の更に他の態様によれば、付記１〜付記１４に記載された反応ガスは希ガスによって希釈されている。
＜付記１６＞
本発明の更に他の態様によれば、
自然酸化膜が上部に形成され、塩素原子を含有する金属窒化膜が形成された基板が搬入される処理室と、
前記処理室内に反応ガスを供給するガス供給部と、
前記反応ガスを、前記処理室内で励起させるプラズマ生成部と、
前記処理室内にて、前記基板を、励起状態である窒素原子を含有した反応ガスで処理するよう、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、
を有する基板処理装置が提供される。
＜付記１７＞
本発明の更に他の態様によれば、
自然酸化膜が上部に形成され、塩素原子を含有する金属窒化膜が形成された基板が搬入される処理室と、
前記処理室内で前記基板を支持して加熱する基板支持部と、
前記処理室内に窒素原子を含有する第一の処理ガスと水素原子を含有する第二の処理ガスを交互に供給するガス供給部と、
前記処理室内を排気するガス排気部と、
前記処理室内に供給された第一の処理ガスと第二の処理ガスを励起するプラズマ生成部と、
前記基板支持部と前記ガス供給部と前記ガス排気部と前記プラズマ生成部を制御する制御部と、
を有する基板処理装置が提供される。
＜付記１８＞
本発明の更に他の態様によれば、付記１〜付記１７に記載された基板支持部には、第２の電極が設けられており、基板には電圧Ｖｐｐが印加される。
本発明に係る基板処理装置及び半導体装置の製造方法によれば、金属窒化膜に隣接する他の膜の特性を劣化させない温度範囲において、金属窒化膜中の塩素原子や酸素原子の残留量を低減でき、金属窒化膜の特性を向上しつつ耐酸化性を改善できる。
１００ シリコン基板（基板）
２０１ 処理室
１２１ コントローラ（制御部）

Claims (4)

  1. 自然酸化膜が上部に形成された塩素原子を含有する窒化チタニウム膜が形成された基板が搬入される処理室と、
    前記処理室内で前記基板を支持して加熱する基板支持部と、
    前記処理室内に水素ガスと窒素ガスを含む処理ガスであって、水素ガスに対する窒素ガスの割合が０よりも大きく、０．７５以下の範囲である処理ガスを供給するガス供給部と、
    前記処理室内を排気するガス排気部と、
    前記処理室内に供給された前記処理ガスを励起させるプラズマ生成部と、
    前記基板支持部、前記ガス供給部及び前記プラズマ生成部を制御する制御部と、を有する基板処理装置。
  2. 前記基板支持部には、第２の電極が設けられるとともにインピーダンス可変機構が接続され、前記制御部が、前記基板に電圧Ｖｐｐを印加するように当該インピーダンス可変機構を制御することを特徴とする請求項１記載の基板処理装置。
  3. 自然酸化膜が上部に形成された塩素原子を含有する窒化チタニウム膜が形成された基板を処理室内に搬入して基板支持部により支持する工程と、
    前記基板を前記基板支持部により加熱する工程と、
    ガス供給部が、水素ガスと窒素ガスを含む処理ガスであって、水素ガスに対する窒素ガスの割合が０よりも大きく、０．７５以下の範囲である処理ガスを前記処理室内に供給する工程と、
    プラズマ生成部が、前記処理室内に供給された前記処理ガスを励起する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記基板支持部には、第２の電極が設けられるとともにインピーダンス可変機構が接続され、
    前記処理ガスを励起する工程では、前記基板に電圧Ｖｐｐを印加するように当該インピーダンス可変機構を制御することを特徴とする請求項３記載の半導体装置の製造方法。
JP2012549885A 2010-12-22 2011-12-22 基板処理装置及び半導体装置の製造方法 Active JP5704766B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012549885A JP5704766B2 (ja) 2010-12-22 2011-12-22 基板処理装置及び半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010285774 2010-12-22
JP2010285774 2010-12-22
PCT/JP2011/079908 WO2012086800A1 (ja) 2010-12-22 2011-12-22 基板処理装置及び半導体装置の製造方法
JP2012549885A JP5704766B2 (ja) 2010-12-22 2011-12-22 基板処理装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012086800A1 JPWO2012086800A1 (ja) 2014-06-05
JP5704766B2 true JP5704766B2 (ja) 2015-04-22

Family

ID=46314066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012549885A Active JP5704766B2 (ja) 2010-12-22 2011-12-22 基板処理装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20130295768A1 (ja)
JP (1) JP5704766B2 (ja)
WO (1) WO2012086800A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268469B2 (ja) * 2013-12-18 2018-01-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理装置の制御方法、および記録媒体
JP2016153518A (ja) * 2015-02-20 2016-08-25 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
CN115461846B (zh) * 2020-03-31 2023-07-25 玛特森技术公司 使用氟碳等离子体的工件的加工

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020874A1 (ja) * 2005-08-16 2007-02-22 Hitachi Kokusai Electric Inc. 薄膜形成方法および半導体デバイスの製造方法
US20100317199A1 (en) * 2009-06-10 2010-12-16 Hitachi Kokusai Electric Inc. Substrate processing apparatus and manufacturing method of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197402A1 (en) * 2000-12-06 2002-12-26 Chiang Tony P. System for depositing a film by modulated ion-induced atomic layer deposition (MII-ALD)
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020874A1 (ja) * 2005-08-16 2007-02-22 Hitachi Kokusai Electric Inc. 薄膜形成方法および半導体デバイスの製造方法
US20100317199A1 (en) * 2009-06-10 2010-12-16 Hitachi Kokusai Electric Inc. Substrate processing apparatus and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20130295768A1 (en) 2013-11-07
WO2012086800A1 (ja) 2012-06-28
JPWO2012086800A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
JP5306295B2 (ja) 半導体装置の製造方法及び基板処理装置
US9070554B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5220062B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP5933394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US9018689B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
JP2012193457A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP5704766B2 (ja) 基板処理装置及び半導体装置の製造方法
JP2012084847A (ja) 半導体装置の製造方法及び基板処理装置
WO2006049130A1 (ja) 半導体装置の製造方法
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI813714B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2008060412A (ja) 半導体デバイスの製造方法
WO2022085499A1 (ja) 成膜方法及び成膜装置
JP2010135659A (ja) 半導体装置の製造方法及び基板処理装置
JP2023049818A (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP2012069674A (ja) 半導体装置の製造方法及び基板処理装置
JP2021153086A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150223

R150 Certificate of patent or registration of utility model

Ref document number: 5704766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250