JP2010135659A - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2010135659A
JP2010135659A JP2008311797A JP2008311797A JP2010135659A JP 2010135659 A JP2010135659 A JP 2010135659A JP 2008311797 A JP2008311797 A JP 2008311797A JP 2008311797 A JP2008311797 A JP 2008311797A JP 2010135659 A JP2010135659 A JP 2010135659A
Authority
JP
Japan
Prior art keywords
processing
substrate
plasma
gas
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008311797A
Other languages
English (en)
Inventor
Arihito Ogawa
有人 小川
Hideji Itaya
秀治 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008311797A priority Critical patent/JP2010135659A/ja
Publication of JP2010135659A publication Critical patent/JP2010135659A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】半導体装置の製造方法に於いて、簡便な方法により、処理容器の内壁面をプラズマによりコーティングし、内壁面から酸素等の汚染原子が放出されることを抑止し、成膜品質を向上させる。
【解決手段】基板5を処理する処理容器1の内面を、プラズマ処理により反応ガス19でコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有する。
【選択図】図1

Description

本発明は、プラズマを用いてウェーハ等の基板に薄膜の生成、エッチング等の処理を行い半導体装置を製造する半導体装置の製造方法及び該方法により基板処理を行う基板処理装置に関するものである。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor)の高集積化及び高性能化に伴い、SiON膜が適用され、更にゲート絶縁膜への高誘電率絶縁膜の適用が検討されている。
ゲート絶縁膜への高誘電率絶縁膜を用いる場合、誘電率の向上及び結晶化抑制の観点から高誘電率絶縁膜内へ窒素添加をする場合がある。又、フラッシュメモリのトンネル絶縁膜に於いては、SiO2 膜中に窒素を添加し、SiON膜として用いる。これらの窒素は一般にプラズマ窒化により膜中に導入される。
プラズマ窒化処理を行う場合、処理容器の内壁は、金属汚染の問題を回避する為、石英(SiO2 )等で覆われていることが多い。然し乍ら、石英部材で画成された処理室でプラズマ処理を実施した場合、内壁の石英自体もプラズマに曝される。特に、プラズマが生成される領域及びその領域近傍では、石英のSi−O結合中の酸素がプラズマにより叩出され、更に叩出された酸素がプラズマ化(O* )され、同じく処理中にプラズマ化している窒素(N* )がO* と共にSiと反応してSiON膜が形成される。この為、窒素ガス雰囲気でプラズマ窒化処理をした場合でも、膜中に酸素が取込まれ、所望の窒素濃度を得ることが困難となる場合がある。
この為、処理容器を製造する過程で、処理容器の内壁面を酸素を含まず基板を汚染しない物質でコーティングする方法があるが、処理室の内壁面が大きく実施は困難である。又、熱CVD法によりSiN膜を成膜すれば、酸素を必要としない為、プラズマ化された酸素が叩出されることはない。然し乍ら、処理室を気密にする為に用いられるシール部材がOリング等合成樹脂であり、熱CVD法は処理室が400℃から450℃と高熱に加熱され、Oリングが劣化し、Oリングから酸素原子が放出される可能性がある。その為、SiN膜を成膜する熱CVD法は適切とは言えない。
更に、酸素の放出を抑制するという観点からは、処理容器の少なくとも内壁面を、石英でなく、SiCとすることも考えられるが、この場合、酸素原子の代りに炭素原子が叩出される為、やはり適切な方法とはいえない。以上の点を踏まえると、石英部材内で酸素原子を含むガスを用いてプラズマ処理を行う方法は窒化膜形成に於いて必須の技術であると言える。
本発明は斯かる実情に鑑み、簡便な方法により、処理容器の内壁面をプラズマによりコーティングし、内壁面から酸素等の汚染原子が放出されることを抑止し、成膜品質を向上させるものである。
本発明は、基板を処理する処理容器の内面を、プラズマ処理により反応ガスでコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有する半導体装置の製造方法に係るものであり、又前記処理容器の使用開始前に、前記反応ガスで前記コーティング処理する工程を有する半導体装置の製造方法に係り、又前記反応ガスとは非酸素原子含有ガスである半導体装置の製造方法に係り、更に又前記コーティング処理は、前記基板を処理する工程に於いてプラズマが発生する付近で行う半導体装置の製造方法に係るものである。
又本発明は、内面がプラズマ処理により反応ガスでコーティング処理される処理容器と、前記コーティング処理及び基板を処理する際に使用されるプラズマを生成するプラズマ生成装置と、前記コーティング処理及び前記基板の処理で前記反応ガスを供給するガス供給系と、前記コーティング処理及び前記基板処理を制御する制御部とを有する基板処理装置に係るものである。
本発明によれば、基板を処理する処理容器の内面を、プラズマ処理により反応ガスでコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有するので、プラズマが生成される領域に面する処理容器の内面がコーティング膜で覆われ、保護され、壁面から汚染原子が叩出されることが防止される。
又本発明によれば、前記処理容器の使用開始前に、前記反応ガスで前記コーティング処理する工程を有するので、一度コーティング処理を行ってしまえば、繰返しプラズマ処理を行うことができる。
又本発明によれば、前記反応ガスとは非酸素原子含有ガスであるので、コーティング膜がプラズマにより叩かれて酸素原子を放出することはなく、成膜中の不要な酸素を低減できる。
更に又本発明によれば、内面がプラズマ処理により反応ガスでコーティング処理される処理容器と、前記コーティング処理及び基板を処理する際に使用されるプラズマを生成するプラズマ生成装置と、前記コーティング処理及び前記基板の処理で前記反応ガスを供給するガス供給系と、前記コーティング処理及び前記基板処理を制御する制御部とを有するので、プラズマが生成される領域に面する処理容器の内面がコーティング膜で覆われ、保護され、壁面から汚染原子が叩出されることが防止され、成膜品質の向上が図れるという優れた効果を発揮する。更に、コーティング処理と基板処理で同じガスを用いる為、ガス供給系が1つで足り、装置コストの低減につながり、プロセス上も効率がよい。
以下、図面を参照しつつ本発明を実施する為の最良の形態を説明する。
又、本発明が実施された基板処理装置の一例を説明する。
以下に説明する基板処理装置は、電界と磁界により高密度プラズマを生成する変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を用いてウェーハ、ガラス基板等の基板をプラズマ処理する基板処理装置(以下、MMT装置と称する)である。
該MMT装置は、気密の処理室を画成する処理容器に基板を収納し、シャワーヘッドを介して反応ガスを処理室に導入し、処理室をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成すると共に磁界を形成し、マグネトロン放電を起す。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので高密度プラズマを生成できる。
該MMT装置は、反応ガスを励起分解させて基板表面を酸化又は窒化等の拡散処理をする、又は基板表面に薄膜を形成する、又は基板表面をエッチングする等、基板へ各種のプラズマ処理を施すことができる。
図1は、MMT装置の概略構成を示している。
図中、1は処理容器を有し、該処理容器1は、第1の容器であるドーム型の上側容器2と第2の容器である碗型の下側容器3により構成され、前記下側容器3の上に前記上側容器2が気密に被せられ、前記上側容器2と前記下側容器3によって処理室4が画成されている。
前記上側容器2は酸化アルミニウム又は石英等の非金属材料で形成されており、前記下側容器3はアルミニウムで形成されている。
前記処理室4の底側中央には、基板であるウェーハ5を保持する為の基板保持具(基板保持手段)としてサセプタ6が配置されている。該サセプタ6は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成されている。
前記処理容器1、前記サセプタ6を酸化アルミニウム、窒化アルミニウム、セラミックス又は石英等の非金属材料で構成することによって、処理の際に膜中に取込まれる金属汚染を低減している。
前記サセプタ6の内部に加熱機構(加熱手段)としてのヒータ(図示せず)が一体的に埋込まれ、ヒータに電力を印加することで、ウェーハ5を700℃程度に迄加熱できる様になっている。又、前記サセプタ6の内部には、更にインピーダンスを変化させる為の電極である第2電極(図示せず)が設けられており、該第2電極がインピーダンス可変機構7を介して接地されている。該インピーダンス可変機構7は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、前記第2電極及び前記サセプタ6を介してウェーハ5の電位を制御できる様になっている。
前記処理室4の上部にシャワーヘッド8が設けられ、該シャワーヘッド8はキャップ状の蓋体9と、ガス導入口11と、バッファ室12と、開口13と、遮蔽プレート14と、ガス吹出口15とを備えている。前記バッファ室12は、前記ガス導入口11より導入されたガスを分散する為の分散空間として設けられる。
前記ガス導入口11には、ガス供給管16が接続されており、該ガス供給管16は、開閉弁であるバルブ17、流量制御器(流量制御手段)であるマスフローコントローラ18を介して反応ガス供給源(図示せず)に接続されている。
前記サセプタ6の周囲から前記処理室4の底方向へ基板処理後のガスが流れる様に前記下側容器3の側壁にガスを排気するガス排気口21が設けられている。該ガス排気口21にはガス排気管22が接続され、該ガス排気管22は、圧力調整器であるAPC24、開閉弁であるバルブ25を介して排気装置である真空ポンプ26に接続されている。
供給される反応ガス19を励起させる放電機構(放電手段)として、筒状、例えば円筒状に形成された第1の電極である筒状電極27が設けられる。該筒状電極27は処理容器1(上側容器2)の外周に設置されて前記処理室4内のプラズマ生成領域28を囲んでいる。前記筒状電極27にはインピーダンスの整合を行う整合器29を介して高周波電力を印加する高周波電源31が接続されている。
又、筒状、例えば円筒状に形成された磁界形成機構(磁界形成手段)である筒状磁石32は永久磁石となっている。該筒状磁石32は、前記筒状電極27の外表面の上下端部近傍に配置される。上下の筒状磁石32,32は、前記処理室4の半径方向に沿った両端(内周端と外周端)に磁極を持ち、前記上下の筒状磁石32,32は、磁極の向きが逆向きに設定されている。従って、内周部の磁極同士が異極となっており、これにより前記筒状電極27の内周面に沿って円筒軸方向に磁力線を形成する様になっている。
ウェーハ5をマグネトロン型プラズマ源でのマグネトロン放電により処理する為の処理炉は、少なくとも前記処理室4、前記処理容器1、前記サセプタ6、前記筒状電極27、前記筒状磁石32、前記シャワーヘッド8、及び前記ガス排気口21から構成されており、前記処理室4でウェーハ5をプラズマ処理することが可能となっている。
前記筒状電極27及び前記筒状磁石32は遮蔽板33に収納され、該遮蔽板33は前記筒状電極27及び前記筒状磁石32で形成される電界や磁界を、外部環境や他処理炉等の装置に悪影響を及ぼさない様にシールドしている。
前記サセプタ6は前記下側容器3と絶縁され、前記サセプタ6を昇降させる該サセプタ昇降機構(昇降手段)34が設けられている。又前記サセプタ6には少なくとも3箇所に貫通孔35が設けられ、前記下側容器3底面には前記貫通孔35と対応した位置にそれぞれウェーハ突上げピン36が立設され、該ウェーハ突上げピン36は前記貫通孔35を非接触で貫通可能となっている。前記サセプタ昇降機構34により前記サセプタ6が下降させられた時には前記貫通孔35を通してウェーハ5を突上げ、前記ウェーハ突上げピン36の上端にウェーハ5を載置する様になっている。
前記下側容器3の側壁には仕切弁となるゲートバルブ37が設けられ、該ゲートバルブ37が開いている状態で、搬送機構(搬送手段)(図示せず)により前記処理室4に対してウェーハ5を搬入、又は搬出することができ、前記ゲートバルブ37が閉まっている時には前記処理室4を気密に閉塞する。
制御部(制御手段)としてのコントローラ38は信号線Aを通じて前記APC24、前記バルブ25、前記真空ポンプ26を、又信号線Bを通じて前記サセプタ昇降機構34を、信号線Cを通じて前記ゲートバルブ37を、信号線Dを通じて前記整合器29、前記高周波電源31を、信号線Eを通じて前記マスフローコントローラ18、前記バルブ17を、更に図示しない信号線を通じて前記サセプタ6のヒータや前記インピーダンス可変機構7をそれぞれ制御する様構成されている。
次に基板処理装置による半導体装置の製造工程の一工程として、ウェーハ5表面に対し、又はウェーハ5上に形成された下地膜の表面に対し所定のプラズマ処理、例えばゲート絶縁膜の窒化処理、フラッシュメモリ用のONO(酸素膜/窒化膜/酸化膜)成膜処理を施す方法について説明する。
尚、以下の説明に於いて、基板処理装置を構成する各部の動作は前記コントローラ38により制御される。
最初の基板処理を開始する前(即ち、最初に処理容器を使用する前)、例えばプラズマを生成して基板表面に成膜する処理を実行する前に、前記上側容器2の内壁面に酸素原子を含まない材質の膜をコーティングする。
コーティング工程に使用する反応ガスとしては、例えば、シラン系ガス及び窒素ガス又はアンモニアガスが用いられる。
反応ガス19を前記処理室4に導入すると同時に、前記筒状電極27に前記整合器29を介して前記高周波電源31より高周波電力を印加する。又、前記筒状磁石32の磁界の作用によりマグネトロン放電が発生し、反応ガス19により高密度なプラズマが生成され、図1に示される前記プラズマ生成領域28が形成される。
反応ガス19がプラズマ化することで、プラズマ密度が高い部分に臨接する前記上側容器2の内壁面、即ち前記プラズマ生成領域28に臨接する前記上側容器2の内壁面に、シリコン窒化膜が堆積される。即ち、前記上側容器2の一部である前記プラズマ生成領域28に臨接する前記筒状電極27部分及び前記筒状磁石32部分近辺にシリコン窒化膜がコーティングされる。尚、膜厚は500nm以上、好ましくは1000nm以上とする。
従って、前記上側容器2を石英製とした場合、プラズマ密度が高い領域に隣接する部分は、酸素原子を含まない例えばシリコン窒化膜によって覆われる。
尚、プラズマによるコーティング処理の一例としては、前記処理室4の圧力は低圧(10Pa以下)、高電力(400W〜900W)の拡散状態が好ましい。又、ガス種はシラン系ガス及びN2 ガス、NH3 ガス等の窒素含有ガス(但しNF3 は除く)が用いられる。
但し、Si原子が多すぎると導電性がよくなり好ましくない為、N原子が多い方がよい。従って、シラン系ガス及びN2 ガスが好ましく、SiH4 =10〜200sccm、N2 が30〜600sccm、流量比はSiH4 /N2 =1〜0.3位が好ましい。
又、他のコーティング膜としては、SiCNでもよく、この場合、100nm〜1μm程度あればよい。又、コーティング膜は絶縁膜として形成される。更に、酸素原子を含まず、石英部分をコーティングできれば、アモルファス状態の膜が形成されてもよい。
コーティング工程が完了すると、前記バルブ25を開き、前記真空ポンプ26を吸引し、又前記ガス供給管16から窒素ガスを導入する等して前記処理室4をガスパージし、該処理室4の圧力を調整する。
前記ゲートバルブ37が開放され、搬送機構(図示せず)によって該ゲートバルブ37を通してウェーハ5が前記処理室4に搬入される。
又、ウェーハ5の搬入と平行して、或は事前に前記サセプタ6が基板搬送位置迄下降し、前記ウェーハ突上げピン36が前記貫通孔35を通過し、前記ウェーハ突上げピン36の上端部が前記サセプタ6表面よりも所定の高さ分だけ突出する。
搬送機構(図示せず)は、ウェーハ5を前記ウェーハ突上げピン36の先端に載置し、前記処理室4外へ退避する。
前記ゲートバルブ37が閉じられ、基板処理工程が開始される。
前記サセプタ6が前記サセプタ昇降機構34により上昇すると、前記サセプタ6上面にウェーハ5を載置することができ、更にウェーハ5を処理する位置迄上昇する。
前記サセプタ6に埋込まれたヒータは予め加熱されており、搬入されたウェーハ5を室温〜500℃の範囲の内、所定のウェーハ処理温度に加熱する。前記真空ポンプ26、及び前記APC24を用いて前記処理室4の圧力を0.1〜100Paの範囲の内、所定の圧力に維持する。
ウェーハ5の温度が処理温度に達し、安定化したら、前記反応ガス19が前記マスフローコントローラ18で所定の流量に制御され、前記ガス供給管16を介して前記シャワーヘッド8に供給される。前記ガス導入口11から前記バッファ室12に流入し、更に前記ガス吹出口15を介して、反応ガス19(例えばN2 ガス及びSiH4 ガス)を前記ウェーハ5の上面(処理面)に向けて導入する。
このときのガス流量は(N2 ガス:3000sccm、SiH4 ガス:20sccmとする。同時に前記筒状電極27に前記高周波電源31から前記整合器29を介して高周波電力を印加する。印加する電力は、150〜200Wの範囲の内、所定の出力値を投入する。このとき前記インピーダンス可変機構7は予め所望のインピーダンス値となる様に制御しておく。
前記プラズマ生成領域28に高密度プラズマが生成され、生成された高密度プラズマにより、前記サセプタ6上のウェーハ5の表面にプラズマ処理が施される。
上記した様に、前記プラズマ生成領域(プラズマ密度の高い領域)28に臨接する前記上側容器2の内壁面には、酸素を含まない膜、例えばシリコン窒化膜がコーティングされており、プラズマにより石英が直接叩かれないので、石英中の酸素原子が遊離放出されることはない。従って、プラズマ処理時の前記処理室4の酸素濃度は極端に低くでき、プラズマ処理で形成した膜中への酸素の導入を抑制できる。
プラズマ処理が終わったウェーハ5は、図示略の搬送機構を用いて、基板搬入と逆の手順で前記処理室4外へ搬送される。
尚、基板処理の前に実行するコーティング工程は、コーティング膜に耐久性があるので、基板処理毎に行う必要はなく、最初にコーティング工程を実行すれば、2回目以降はコーティング工程を省略することができる。尚、例えばコーティング膜及びプロセス処理中に堆積した膜厚が5nmに達した場合には、クリーニングにより除去する必要がある。
尚、上記実施の形態では、枚葉式のコールドウォールタイプのプラズマ窒化処理装置で、又プラズマ処理方法としてMMT方式を用いた場合を説明したが、プラズマを発生させ処理する基板処理装置に広く実施可能であり、例えば、平板電極を対峙させ、平板電極間にプラズマを発生する並行平板方式の基板処理装置等、他の方式の基板処理装置にも実施可能であり、更に、バッチ式のホットウォール型でプラズマを用いて窒化膜を形成する場合にも適用可能である。
更に、処理室に臨接する壁面にシリコン窒化膜を生成する場合を説明したが、本発明は酸素を含まない膜であればどの様な膜でもコーティングすることで実施可能であり、同様な効果が得られる。更に、本発明は、N2 ガスのみならず、比較的比重の重いArガスを希釈ガスとして用いる場合に特に石英から酸素原子が叩出されやすい為、本発明はより効果的である。
図2は、上側容器2を石英製とした場合に、本発明を実施してコーティングした場合と、コーティングしなかった場合との膜中の酸素濃度を比較したものである。図中、縦軸は酸素濃度(酸素原子の数/cc)、横軸は膜の表面からの深さを示している。
図示で分る様に、本発明を実施することで、膜中の酸素濃度が半減していることが分る。つまり、コーティング処理を行うことにより、基板に取込まれる酸素の濃度を抑制することができる。
(付記)
又、本発明は以下の実施の態様を含む。
(付記1)基板を処理する処理容器の内面を、プラズマ処理により反応ガスでコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有することを特徴とする半導体装置の製造方法。尚、コーティング処理する工程で用いるガスは、所望のコーティングが得られれば反応ガス以外のガスでもよい。
(付記2)前記反応ガスはシラン系ガス及び窒素原子含有ガスであり、SiN膜を形成する付記1の半導体装置の製造方法。
(付記3)前記基板を処理する工程は、ゲート絶縁膜の窒化処理、フラッシュメモリ用のONO(酸素膜/窒化膜/酸化膜)に用いる付記1の半導体装置の製造方法。
(付記4)前記処理室内のコーティングする部分は、プラズマ源に近い部分である(プラズマ源からの距離が遠い部分は、比較的密度の低いコーティング膜が形成されてしまう為、パーティクルが発生しやすいと考えられるので、プラズマ源に近い部分にのみコーティングするのが好ましい)付記1の半導体装置の製造方法。
(付記5)前記コーティング膜が絶縁膜である付記1の半導体装置の製造方法。
本発明の実施の形態に係る基板処理装置の一例を示す概略断面図である。 本発明を実施した場合と実施しなかった場合との基板上の酸素濃度の比較を示すグラフである。
符号の説明
1 処理容器
2 上側容器
4 処理室
5 ウェーハ
6 サセプタ
7 インピーダンス可変機構
27 筒状電極
28 プラズマ生成領域
29 整合器
32 筒状磁石
38 コントローラ

Claims (5)

  1. 基板を処理する処理容器の内面を、プラズマ処理により反応ガスでコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記処理容器の使用開始前に、前記反応ガスで前記コーティング処理する工程を有する請求項1の半導体装置の製造方法。
  3. 前記反応ガスとは非酸素原子含有ガスである請求項1の半導体装置の製造方法。
  4. 前記コーティング処理は、前記基板を処理する工程に於いてプラズマが発生する付近で行う請求項1の半導体装置の製造方法。
  5. 内面がプラズマ処理により反応ガスでコーティング処理される処理容器と、前記コーティング処理及び基板を処理する際に使用されるプラズマを生成するプラズマ生成装置と、前記コーティング処理及び前記基板の処理で前記反応ガスを供給するガス供給系と、前記コーティング処理及び前記基板処理を制御する制御部とを有することを特徴とする基板処理装置。
JP2008311797A 2008-12-08 2008-12-08 半導体装置の製造方法及び基板処理装置 Pending JP2010135659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008311797A JP2010135659A (ja) 2008-12-08 2008-12-08 半導体装置の製造方法及び基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008311797A JP2010135659A (ja) 2008-12-08 2008-12-08 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2010135659A true JP2010135659A (ja) 2010-06-17

Family

ID=42346631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008311797A Pending JP2010135659A (ja) 2008-12-08 2008-12-08 半導体装置の製造方法及び基板処理装置

Country Status (1)

Country Link
JP (1) JP2010135659A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110150A1 (ja) * 2016-12-14 2018-06-21 株式会社アルバック 成膜装置及び成膜方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110150A1 (ja) * 2016-12-14 2018-06-21 株式会社アルバック 成膜装置及び成膜方法
KR20190064638A (ko) * 2016-12-14 2019-06-10 가부시키가이샤 아루박 성막 장치 및 성막 방법
CN109983558A (zh) * 2016-12-14 2019-07-05 株式会社爱发科 成膜装置及成膜方法
JPWO2018110150A1 (ja) * 2016-12-14 2019-07-18 株式会社アルバック 成膜装置及び成膜方法
KR102195751B1 (ko) * 2016-12-14 2020-12-28 가부시키가이샤 아루박 성막 장치 및 성막 방법
US11319630B2 (en) 2016-12-14 2022-05-03 Ulvac, Inc. Deposition apparatus and deposition method
CN109983558B (zh) * 2016-12-14 2022-12-30 株式会社爱发科 成膜装置及成膜方法

Similar Documents

Publication Publication Date Title
JP4228150B2 (ja) 成膜装置、成膜方法及び記憶媒体
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
KR101560610B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
US9508546B2 (en) Method of manufacturing semiconductor device
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
JP6446418B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5220062B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2012193457A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP4745247B2 (ja) 半導体装置の製造方法
JP2018026524A (ja) シリコン窒化膜の成膜方法および成膜装置
JP2006278619A (ja) 半導体製造装置
JP5704766B2 (ja) 基板処理装置及び半導体装置の製造方法
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
JP2010135659A (ja) 半導体装置の製造方法及び基板処理装置
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2008060412A (ja) 半導体デバイスの製造方法
KR101435866B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
JP2006005287A (ja) 基板処理方法
WO2022224863A1 (ja) 成膜方法及び成膜装置
JP2008311460A (ja) 半導体装置の製造方法
US20120070913A1 (en) Method of manufacturing a semiconductor device and substrate processing apparatus
JP2007208169A (ja) 基板処理方法
JP2008182194A (ja) 半導体装置の製造方法
JP2011071353A (ja) 半導体装置の製造方法
JP2010287649A (ja) 基板処理装置