KR20180091686A - 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 - Google Patents

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 Download PDF

Info

Publication number
KR20180091686A
KR20180091686A KR1020170133312A KR20170133312A KR20180091686A KR 20180091686 A KR20180091686 A KR 20180091686A KR 1020170133312 A KR1020170133312 A KR 1020170133312A KR 20170133312 A KR20170133312 A KR 20170133312A KR 20180091686 A KR20180091686 A KR 20180091686A
Authority
KR
South Korea
Prior art keywords
impedance
substrate
section
processing
setting
Prior art date
Application number
KR1020170133312A
Other languages
English (en)
Other versions
KR101996143B1 (ko
Inventor
가즈유키 도요다
나오후미 오하시
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20180091686A publication Critical patent/KR20180091686A/ko
Application granted granted Critical
Publication of KR101996143B1 publication Critical patent/KR101996143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma Technology (AREA)

Abstract

막의 특성을 변화시키는 처리 후의 기판의 특성을 향상시킨다. 기판이 수용되는 처리 용기와, 처리 용기 내에서 기판을 지지하고, 지지 전극을 갖는 기판 지지부와, 기판 지지부와 대향하는 상부 전극과, 상부 전극에 일단이 접속된 제1 임피던스 제어부와, 지지 전극에 일단이 접속된 제2 임피던스 제어부와, 기판에 처리 가스를 공급하는 처리 가스 공급부와, 처리 용기의 외측에서, 절연부를 통하여 전력 공급부에 접속되어, 처리 가스를 활성화시키는 활성화부와, 절연부와 활성화부와의 사이에 일단이 접속된 제3 임피던스 제어부를 갖는다.

Description

기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체{SUBSTRATE PROCESSING APPARATUS, SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND RECORDING MEDIUM}
본 개시는, 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 관한 것이다.
대규모 집적 회로(Large Scale Integrated Circuit: 이하, LSI), DRAM(Dynamic Random Access Memory), Flash Memory 등으로 대표되는 반도체 장치의 고집적화에 수반하여, 회로 패턴이나 제조 과정에서 형성되는 구조물의 미세화가 진행되고 있다. 반도체 장치의 제조 공정에서는, 미세화를 실현하는 처리로서, 플라스마를 사용한 처리가 행하여지고 있다. 예를 들어, 특허문헌 1에 기재된 기술이 있다.
또한, 처리 후에 막의 특성을 변화시키는 플라스마 처리가 행하여지고 있다. 예를 들어, 특허문헌 2에 기재된 기술이 있다.
일본 특허 공개 제2015-092533 일본 특허 공개 제2012-193457
막의 특성을 변화시키는 처리 후의 기판의 특성을 향상시킬 필요가 있다.
따라서, 본 개시에서는, 막의 특성을 변화시키는 처리 후의 기판의 특성을 향상시키는 기술을 제공한다.
일 형태에 의하면, 기판이 수용되는 처리 용기와, 처리 용기 내에서 기판을 지지하고, 지지 전극을 갖는 기판 지지부와, 기판 지지부와 대향하는 상부 전극과, 상부 전극에 일단이 접속된 제1 임피던스 제어부와, 지지 전극에 일단이 접속된 제2 임피던스 제어부와, 기판에 처리 가스를 공급하는 처리 가스 공급부와, 처리 용기의 외측에서, 절연부를 개재해서 전력 공급부에 접속되어, 처리 가스를 활성화시키는 활성화부와, 절연부와 활성화부와의 사이에 일단이 접속된 제3 임피던스 제어부를 갖는 기술이 제공된다.
본 개시에 관한 기술에 의하면, 처리 후의 막의 특성을 변화시키는 플라스마 처리에 있어서, 대량의 활성종을 생성 가능하게 된다.
도 1은 일 실시 형태에 따른 기판 처리 장치의 개략 구성도이다.
도 2는 일 실시 형태에 따른 가스 공급부의 개략 구성도이다.
도 3은 일 실시 형태에 따른 기판 처리 장치의 컨트롤러의 개략 구성도이다.
도 4는 일 실시 형태에 따른 기판 처리 공정을 나타내는 흐름도이다.
도 5는 일 실시 형태에 따른 플라스마 생성예를 도시하는 도면이다.
도 6은 일 실시 형태에 따른 플라스마 생성예를 도시하는 도면이다.
도 7은 일 실시 형태에 따른 플라스마 생성예를 도시하는 도면이다.
도 8은 일 실시 형태에 따른 임피던스 설정 테이블 예이다.
도 9는 다른 실시 형태에 따른 처리 시퀀스 예이다.
이하에 본 개시의 실시 형태에 대해서 설명한다.
<일 실시 형태>
이하, 본 개시의 일 실시 형태를 도면을 참조하여 설명한다.
(1) 기판 처리 장치의 구성
먼저, 본 개시의 일 실시 형태에 따른 기판 처리 장치에 대해서 설명한다.
본 실시 형태에 따른 처리 장치(100)에 대해서 설명한다. 기판 처리 장치(100)는, 예를 들어 절연막 형성 유닛이며, 도 1에 도시되어 있는 바와 같이, 매엽식 기판 처리 장치로서 구성되어 있다.
도 1에 도시하는 바와 같이, 기판 처리 장치(100)는, 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예를 들어 수평 단면이 원형이며, 편평한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료, 또는 석영에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(201), 이동 탑재 공간(이동 탑재실)(203)이 형성되어 있다. 처리 용기(202)는, 상부 용기(202a), 하부 용기(202b), 플라스마 생성 용기(202c)로 구성된다. 플라스마 생성 용기(202c)는, 상부 용기(202a)의 상부에 설치되어 있다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 구획부(204)가 설치된다. 상부 용기(202a)와 플라스마 생성 용기(202c)에 둘러싸인 공간이며, 구획부(204)보다도 상방의 공간을 처리 공간(201)이라 칭한다. 또한, 구획부(204)보다도 하방의 공간이며, 하부 용기(202b)에 둘러싸인 공간을 이동 탑재실(203)이라 칭한다.
하부 용기(202b)의 측면에는, 게이트 밸브(1490)에 인접한 기판 반입출구(1480)가 형성되어 있고, 웨이퍼(200)는, 기판 반입출구(1480)를 통해서 반송 모듈(도시하지 않음)과 이동 탑재실(203)과의 사이를 이동한다. 하부 용기(202b)의 저부에는, 리프트 핀(207)이 복수 설치되어 있다. 또한, 하부 용기(202b)는 접지되어 있다.
처리 공간(201) 내에는, 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치되어 있다. 기판 지지부(210)는, 웨이퍼(200)를 적재하는 적재면(211)을 갖는 기판 적재대(212), 가열부로서의 히터(213)를 주로 갖는다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍(214)이, 리프트 핀(207)과 대응하는 위치에 각각 형성되어 있다. 또한, 기판 적재대(212)에는, 지지 전극(256)이 설치된다. 지지 전극(256)은, 제2 임피던스 제어부(257)에 접속되어 있다. 제2 임피던스 제어부(257)의 제2 임피던스를 조정함으로써, 웨이퍼(200)나 처리 공간(201)의 하방(웨이퍼(200)측)의 전위를 조정할 수 있다. 또한, 제2 임피던스 제어부(257)의 일단은, 임의의 전위에 접속된다. 예를 들어, 제2 임피던스 제어부(257)의 일단은, 어스 전위나, 어스 전위와는 상이한 전위의 제2 전위부(272), 공통 전위부(237) 중 어느 하나에 접속된다. 또한, 지지 전극(256)과 제2 임피던스 제어부(257)와의 사이에 전환부(264)를 설치하여, 지지 전극(256)과 제2 임피던스 제어부(257)를 전기적으로 끊어버릴 수 있도록 구성해도 된다.
기판 적재대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는, 처리 용기(202)의 저부를 관통하고 있고, 또한 처리 용기(202)의 외부에서 승강부(218)에 접속되어 있다. 승강부(218)를 작동시켜서 샤프트(217) 및 기판 적재대(212)를 승강시킴으로써, 기판 적재면(211) 상에 적재되는 웨이퍼(200)를 승강시키는 것이 가능하게 되어 있다. 또한, 샤프트(217) 하단부의 주위는 벨로우즈(219)에 의해 덮여 있어, 처리 공간(201) 내는 기밀하게 유지되어 있다.
기판 적재대(212)는, 웨이퍼(200)의 반송 시에는, 도 1의 이동 탑재실(203) 내의 파선으로 나타내는 웨이퍼 이동 탑재 위치로 이동하고, 웨이퍼(200)의 제1 처리 시에는, 도 1의 실선으로 나타낸 제1 처리 위치(웨이퍼 처리 위치)로 이동한다. 또한, 웨이퍼 이동 탑재 위치는, 리프트 핀(207)의 상단이, 기판 적재면(211)의 상면으로부터 돌출되는 위치이다.
구체적으로는, 기판 적재대(212)를 웨이퍼 이동 탑재 위치까지 하강시켰을 때는, 리프트 핀(207)의 상단이 기판 적재면(211)의 상면으로부터 돌출되어, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 기판 적재대(212)를 웨이퍼 처리 위치까지 상승시켰을 때는, 리프트 핀(207)은 기판 적재면(211)의 상면으로부터 매몰되어, 기판 적재면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 리프트 핀(207)은, 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들어 고순도 석영이나 고순도 알루미나 등의 재질로 형성하는 것이 바람직하다.
(배기계)
처리 공간(201)(상부 용기(202a))에는, 처리 공간(201)의 분위기를 배기하는 제1 배기부로서의 제1 배기구(262)가 형성되어 있다. 제1 배기구(262)에는 배기관(224)이 접속되어 있고, 배기관(224)에는, 처리 공간(201) 내를 소정의 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(227)와 진공 펌프(223)가 순서대로 직렬로 접속되어 있다. 주로, 제1 배기구(262), 배기관(224), 압력 조정기(227)에 의해 제1 배기계(배기 라인)가 구성된다. 또한, 진공 펌프(223)도 제1 배기계의 구성으로 해도 된다. 또한, 이동 탑재실(203)의 내벽 측면에는, 이동 탑재실(203)의 분위기를 배기하는 제2 배기구(1481)가 형성되어 있다. 또한, 제2 배기구(1481)에는 배기관(1482)이 설치되어 있다. 배기관(1482)에는, 이동 탑재실(203) 내를 소정의 압력으로 제어하는 APC 등의 압력 조정기(228)와 진공 펌프(229)가 순서대로 직렬로 접속되어 있다. 주로, 제2 배기구(1482), 배기관(1482), 압력 조정기(228)에 의해 제2 배기계(배기 라인)가 구성된다. 또한, 진공 펌프(229)도 제2 배기계의 구성으로 해도 된다. 또한, 펌프(229)는, 상술한 진공 펌프(223)와 공통으로 구성해도 된다.
(가스 도입구)
처리 공간(201)의 상부에는, 처리 공간(201) 내에 각종 가스를 공급하기 위한 가스 도입구(241)가 형성되어 있다. 처리 가스 공급부의 일 구성인 가스 도입구(241)에 접속되는 각 가스 공급 유닛의 구성에 대해서는 후술한다.
(활성화부(플라스마 생성부))
플라스마 생성 용기(202c)의 외측에는, 활성화부로서의 전극(234)이 설치되어 있다. 전극(234)은, 유도 결합형 플라스마(260)를 생성 가능하게 구성된다. 구체적으로는, 안테나이며, 코일로 구성된다. 또한, 코일 길이는, 바람직하게는 (λ/4)×n(λ: 공급되는 저주파의 파장, n: 짝수)이 되지 않는 길이로 형성된다. 이 길이는, 코일과 처리 공간(201) 중 적어도 어느 하나에 정재파가 발생하기 어려운 길이이다. 바람직하게는, (λ/4)×n보다도 짧은 길이이다. 이와 같이 구성함으로써, 플라스마의 국소적인 집중에 의해 발생하는 플라스마 밀도 분포의 불균일성을 해소시킬 수 있다. 전극(234)에는, 피드 선(235)을 통해서 절연부(236)가 접속되어 있다. 절연부(236)는, 저주파 전원부(252)의 기준 전위(접지)와 절연하기 위한 구조물이다. 절연부(236)는, 예를 들어 절연 트랜스로 구성된다. 절연부(236)에는, 전력 공급부로서의 정합기(251)와 저주파 전원부(252)가 접속되어 있다. 저주파 전원부(252), 정합기(251), 절연부(236)를 통해서 전극(234)에 전자파(저주파 전력)가 공급 가능하게 구성되어 있다. 이에 의해, 처리 공간(201) 내에 공급된 가스를 활성화(플라스마화)시킬 수 있다. 활성화부는, 적어도 전극부(234)로 구성된다. 여기서, 저주파 전력이란, 0.1MHz 이상 2MHz 이하의 주파수의 전력이다.
플라스마 생성 용기(202c)의 상부에는, 상부 전극(천장 전극, 덮개부 전극이라고도 칭함)(231)이 설치되어 있다. 상부 전극(231)은, 웨이퍼(200)와 대향하는 위치에 설치되고, 제1 임피던스 제어부(258)가 접속되어 있다. 제1 임피던스 제어부(258)의 제1 임피던스를 조정함으로써, 상부 전극(231)의 부근의 플라스마 상태를 조정할 수 있다. 또한, 제1 임피던스 제어부(258)의 일단은, 임의의 전위에 접속된다. 예를 들어, 제1 임피던스 제어부(258)의 일단은, 어스 전위나, 어스 전위와는 상이한 전위의 제1 전위부(271), 공통 전위부(237) 중 어느 하나에 접속된다. 또한, 상부 전극(231)과 제1 임피던스 제어부(258)와의 사이에 전환부(265)를 설치하여, 상부 전극(231)과 제1 임피던스 제어부(258)를 전기적으로 끊어버릴 수 있도록 구성해도 된다.
또한, 전극(234)과 절연부(236)와의 사이에, 제3 임피던스 제어부(259)가 접속되어 있다. 제3 임피던스 제어부(259)의 제3 임피던스를 조정함으로써, 처리 공간(201) 내의 플라스마 상태를 조정할 수 있다. 또한, 제3 임피던스 제어부(259)의 일단은, 임의의 전위에 접속된다. 예를 들어, 제3 임피던스 제어부(259)의 일단은, 어스 전위나, 어스 전위와는 상이한 전위의 제3 전위부(273), 공통 전위부(237) 중 어느 하나에 접속된다. 또한, 제3 임피던스 제어부(259)와, 전극(234)과 절연부(236)와의 사이에, 전환부(266)를 설치하여, 전기적으로 끊어버릴 수 있도록 구성해도 된다. 또한, 상술한 제1 전위부(271), 제2 전위부(272), 제3 전위부(273)는, 각각 상이한 전위로 구성해도 되고, 동일한 전위로 구성해도 된다.
(가스 공급부)
가스 도입구(241)에는, 가스 공급관(150)이 접속되어 있다. 가스 공급관(150)으로부터는, 후술하는 제1 가스, 제2 가스, 퍼지 가스가 공급된다. 또한, 처리 가스 공급부는, 가스 도입구(241)와, 후술하는 제1 가스 공급부, 제2 가스 공급부, 불활성 가스 공급부 중 적어도 어느 하나로 구성된다.
도 2에, 제1 가스 공급부, 제2 가스 공급부, 불활성 가스 공급부 등의 가스 공급부의 개략 구성도를 나타낸다.
도 2에 도시하는 바와 같이, 가스 공급관(150)에는, 제1 가스(제1 처리 가스) 공급관(113a), 제2 가스(제2 처리 가스) 공급관(123a), 불활성 가스 공급관(133a)이 접속된다.
(제1 가스 공급부)
제1 가스 공급부에는, 제1 가스 공급관(113a), 매스 플로우 컨트롤러(MFC)(115), 밸브(116)가 설치되어 있다. 또한, 제1 가스 공급관(113a)에 접속되는 제1 가스 공급원(113)을 제1 가스 공급부에 포함해서 구성해도 된다. 또한, 제1 처리 가스의 원료가 액체나 고체인 경우에는, 기화기(180a)가 설치되어 있어도 된다. 또한, 제1 처리 가스는, 개질 가스(트리트먼트 가스라고도 칭함)가 사용된다. 개질 가스는, 예를 들어 질소(N), 산소(O), 수소(H), 탄소(C), 브롬(B) 중 적어도 어느 하나를 포함하는 가스이다. 구체적으로는, 질소(N2) 가스, 아산화질소(NO) 가스, 암모니아(NH3) 가스 등이 있다. 이하에서는, 제1 처리 가스로서 NH3 가스를 사용하는 예를 기재한다.
(제2 가스 공급부)
제2 가스 공급부에는, 제2 가스 공급관(123a), MFC(125), 밸브(126)가 설치되어 있다. 또한, 제2 가스 공급관(123a)에 접속되는 제2 가스 공급원(123)을 제2 가스 공급부에 포함해서 구성해도 된다. 또한, 처리 가스의 원료가 액체나 고체인 경우에는, 기화기(180b)가 설치되어 있어도 된다. 또한, 제2 처리 가스는, 성막에 사용하는 가스가 사용된다. 예를 들어, 실리콘(Si), 알루미늄(Al), 지르코늄(Zr), 하프늄(Hf), 티타늄(Ti), 게르마늄(Ge) 중 적어도 어느 하나를 포함하는 가스이다. 예를 들어, 아미노실란계의 가스가 있다. 아미노실란계 가스로서, 구체적으로는 이하가 있다. 부틸아미노실란(BAS) 가스, 비스터셔리부틸아미노실란(BTBAS) 가스, 디메틸아미노실란(DMAS) 가스, 비스디메틸아미노실란(BDMAS) 가스, 트리스디메틸아미노실란(3DMAS) 가스, 디에틸아미노실란(DEAS) 가스, 비스디에틸아미노실란(BDEAS) 가스, 디프로필아미노실란(DPAS) 가스, 디이소프로필아미노실란(DIPAS) 가스.
(불활성 가스 공급부)
불활성 가스 공급부에는, 불활성 가스 공급관(133a), MFC(135), 밸브(136)가 설치되어 있다. 또한, 불활성 가스 공급관(133a)에 접속되는 불활성 가스 공급원(133)을 불활성 가스 공급부에 포함해서 구성해도 된다.
(컨트롤러)
이어서, 도 3을 사용해서 컨트롤러(280)의 상세를 설명한다. 기판 처리 장치(100)는, 기판 처리 장치(100)의 각 부의 동작을 제어하는 컨트롤러(280)를 갖고 있다.
컨트롤러(280)의 개략을 도 3에 도시한다. 제어부(제어 수단)인 컨트롤러(280)는, CPU(Central Processing Unit)(280a), RAM(Random Access Memory)(280b), 기억부로서의 기억 장치(280c), I/O 포트(280d)를 구비한 컴퓨터로서 구성되어 있다. RAM(280b), 기억 장치(280c), I/O 포트(280d)는, 내부 버스(280e)를 통해서, CPU(280a)와 처리 데이터나 연산 데이터 등의 데이터를 교환 가능하도록 구성되어 있다. 기판 처리 장치(100) 내의 데이터의 송수신은, CPU(280a)의 하나의 기능이기도 한 송수신 지시부(280f)의 지시에 의해 행하여진다.
컨트롤러(280)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(281)나, 외부 기억 장치(282)가 접속 가능하게 구성되어 있다. 또한, 상위 장치(270)에 네트워크를 통해서 접속되는 수신부(283)가 설치된다.
기억 장치(280c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(280c) 내에는, 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피, 테이블 등이 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(280)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, RAM(280b)은, CPU(280a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(280d)는, 게이트 밸브(1490), 승강부(218), 제1 임피던스 제어부(258), 제2 임피던스 제어부(257), 제3 임피던스 제어부(259) 등, 기판 처리 장치(100)의 각 구성에 접속되어 있다.
CPU(280a)는, 기억 장치(280c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(281)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(280c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, CPU(280a)는, 판독된 프로세스 레시피의 내용을 따르도록, 게이트 밸브(1490)의 개폐 동작, 승강부(218)의 승강 동작, 각 펌프의 온/오프 제어, MFC의 유량 조정 동작, 각 밸브의 개폐 동작 등을 제어 가능하게 구성되어 있다. 프로세스 레시피로서는, 각 기판에 대응한 레시피가 기록된다. 예를 들어, 기판(200) 상에 SiN막을 형성하는 제1 레시피가 기억되고, 기판(200) 상에 SiO막을 형성하는 제2 레시피가 기억된다. 이들 레시피는, 상위 장치 등으로부터 각각의 기판을 처리하는 지시를 수신하면, 판독하도록 구성된다.
또한, 컨트롤러(280)는, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, DVD 등의 광디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(282)를 사용해서 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태에 따른 컨트롤러(280)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 입력하기 위한 수단은, 외부 기억 장치(282)를 통해서 입력하는 경우에 한정되지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(282)를 통하지 않고 프로그램을 입력하도록 해도 된다. 또한, 기억 장치(280c)나 외부 기억 장치(282)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 또한, 본 명세서에서, 기록 매체라는 말을 사용한 경우에는, 기억 장치(280c) 단체만을 포함하는 경우, 외부 기억 장치(282) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다.
(2) 기판 처리 공정
이어서, 반도체 장치(반도체 디바이스)의 제조 공정의 일 공정으로서, 기판(웨이퍼(200)) 상에 형성된 절연막을 개질하는 플로우와 시퀀스 예에 대해서 설명한다. 또한, 여기에서 절연막으로서는, 예를 들어 실리콘 함유층이 형성되어 있다. 실리콘 함유층은, 예를 들어 실리콘과 질소, 불순물을 포함하는 층이다. 또한, 이 제조 공정의 일 공정은, 상술한 기판 처리 장치에서 행하여진다. 또한, 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
또한, 본 명세서에서 「기판」이라는 말을 사용한 경우도 「웨이퍼」라는 말을 사용한 경우와 마찬가지이며, 그 경우, 상기 설명에서, 「웨이퍼」를 「기판」으로 바꾸어서 생각하면 된다.
이하에, 기판 처리 공정에 대해서 설명한다.
(기판 반입 공정 S201)
성막 처리 시에는, 우선, 웨이퍼(200)를 처리 공간(201)에 반입시킨다. 구체적으로는, 기판 지지부(210)를 승강부(218)에 의해 하강시켜, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 또한, 처리 공간(201) 내나 이동 탑재실(203)을 소정의 압력으로 압력 조절한 후, 게이트 밸브(1490)를 개방하고, 게이트 밸브(1490)로부터 리프트 핀(207) 상에 웨이퍼(200)를 적재시킨다. 웨이퍼(200)를 리프트 핀(207) 상에 적재시킨 후, 게이트 밸브(1490)를 폐쇄하고, 승강부(218)에 의해 기판 지지부(210)를 소정의 위치까지 상승시킴으로써, 웨이퍼(200)가, 리프트 핀(207)으로부터 기판 지지부(210)에 적재되게 된다.
(감압·승온 공정 S202)
계속해서, 처리 공간(201) 내가 소정의 압력(진공도)으로 되도록, 배기관(224)을 통해서 처리 공간(201) 내를 배기한다. 이때, 압력 센서(도시하지 않음)가 계측한 압력값에 기초하여, 압력 조정기(227)의 밸브 개방도를 피드백 제어한다. 또한, 온도 센서(도시하지 않음)가 검출한 온도 값에 기초하여, 처리 공간(201) 내가 소정의 온도로 되도록 히터(213)에의 통전량을 피드백 제어한다. 구체적으로는, 기판 지지부(210)를 히터(213)에 의해 미리 가열해 두고, 웨이퍼(200) 또는 기판 지지부(210)의 온도 변화가 없어지고 나서 일정 시간 방치한다.
이때의 히터(213)의 온도는, 100 내지 600℃, 바람직하게는 100 내지 500℃, 보다 바람직하게는 250 내지 450℃의 범위 내의 일정한 온도가 되도록 설정한다.
(제1 처리 공정 S301)
계속해서, 제1 처리로서, 웨이퍼(200) 상에 형성된 실리콘 함유층을 트리트먼트 처리(개질 처리라고도 칭함)하는 예에 대해서 설명한다. 제1 처리 공정 S301의 상세에 대해서, 도 4, 도 5, 도 6, 도 7, 도 8을 사용해서 설명한다. 도 4는, 기판 처리 공정의 흐름도이다. 도 5, 도 6, 도 7은, 플라스마 생성예와, 각 임피던스 제어부의 제어 관계를 도시하는 도면이다. 도 8은, 플라스마의 설정에 대한 각 임피던스 제어부의 설정값을 나타내는 테이블 예이다.
웨이퍼(200)가 기판 지지부(210)에 적재되고, 처리 공간(201) 내의 분위기가 안정된 후, S203 내지 S207의 스텝이 행하여진다.
(제1 임피던스 조정 공정 S203)
우선, 웨이퍼(200) 또는 지지 전극(서셉터 전극이라고도 칭함)(256) 근방의 플라스마 상태를 조정하는 제1 임피던스 조정 공정 S203이 행하여진다. 구체적으로는, 도 8에 나타내는, 임피던스 설정 테이블의 제1 설정, 제2 설정, 제3 설정 중 어느 하나의 설정을 판독한다. 임피던스 설정 테이블은, 예를 들어 기억 장치(280c)에 기록되어 있다. 컨트롤러(280)는, 판독된 임피던스의 설정을 각 임피던스 제어부에 송신한다. 각 임피던스 제어부는, 이하와 같이 임피던스 조정을 행한다. 제1 임피던스 제어부(258)는, 상부 전극(231)과 제1 전위부(271)와의 사이의 임피던스를 조정한다. 제2 임피던스 제어부(257)는, 지지 전극(256)과 제2 전위부(272)와의 사이의 임피던스를 조정한다. 제3 임피던스 제어부(259)는, 전극(234)과 제3 전위부(273)와의 사이의 임피던스를 조정한다. 또한, 각 전극과 각 임피던스 제어부와의 사이에, 전환부(264, 265, 266)가 설치되어 있는 경우에는, 컨트롤러(280)는, 전환부(264, 265, 266)의 ON/OFF를 설정한다. 또한, 공정 S203은, S202 후에 행하는 예를 나타냈지만, 이에 한정하지 않고, S201의 공정 후부터 후술하는 제1 플라스마 생성 공정까지의 사이에 행하면 된다.
(제1 가스 공급 공정 S204)
제1 가스 공급 공정 S204에서는, 제1 가스 공급부로부터 처리 공간(201) 내에 제1 처리 가스로서 NH3 가스를 공급한다. 구체적으로는, 제1 가스 공급원(113)으로부터 공급된 NH3 가스를 MFC(115)로 유량 조정한 후, 기판 처리 장치(100)에 공급한다. 유량 조정된 NH3 가스는, 가스 도입구(241)로부터, 감압 상태의 처리 공간(201) 내에 공급된다. 또한, 배기계에 의한 처리 공간(201) 내의 배기를 계속해서 처리 공간(201) 내의 압력을 소정의 압력 범위(제1 압력)가 되도록 제어한다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급되게 된다. NH3 가스는, 소정의 유량(예를 들어 100 내지 20,000sccm), 또는 소정의 압력(예를 들어 10Pa 이상 1,000Pa 이하)으로 처리 공간(201) 내에 공급한다. 이와 같이 하여, 웨이퍼(200)에 NH3 가스를 공급한다.
(제1 플라스마 생성 공정 S205)
처리 공간(201) 또는 웨이퍼(200)에 NH3 가스가 공급된 상태에서, 전력 공급부(정합기(251), 저주파 전원부(252))로부터 전극(234)에 저주파 전력을 공급한다. 전극(234)에 저주파 전력이 공급됨으로써, 처리 공간(201) 내에, NH3 가스의 플라스마(260)가 생성된다. 전극(234)에는, 소정의 전력(예를 들어, 50W 이상 10,000W 이하)이 공급된다. 이와 같은 저주파 전력을 공급함으로써, 표피 효과가 옅어진다. 바꾸어 말하면, 플라스마 생성 용기(202c)의 벽측에의 플라스마의 집중을 억제할 수 있다. 그 결과, 처리 공간(201) 내에서, 웨이퍼(200)와 수평 방향의 플라스마 밀도를 균일화시킬 수 있다.
플라스마 중에는, NH3의 활성종이 존재한다. NH3의 활성종이 웨이퍼(200)에 공급됨으로써, 웨이퍼(200) 상에 형성되어 있는, 실리콘 함유층이 개질된다. 구체적으로는, 실리콘 함유층에 포함되는 염소(Cl)가 제거되고, 실리콘 함유층 중의 미 결합손(댕글링 본드)에 질소(N)가 공급되어, 질화 실리콘막의 질이 향상된다. 또한, 플라스마(260)의 상태는, 각 임피던스 제어부의 설정에 따라, 이하와 같이 변화한다. 본 개시의 처리에서는, 이하의 플라스마 상태 중 어느 하나, 또는 조합해서, 소정 시간 행한다.
<플라스마 상태와 임피던스 설정의 관계>
(제1 설정의 경우)
임피던스의 설정이, 제1 설정으로 설정되어 있는 경우, 플라스마는 도 5에 도시하는 바와 같이, 처리 공간(201)의 상부에 가까이 끌어당겨진 상태의 제1 플라스마(260a)가 생성된다. 이것은, 상부 전극(231)으로부터 제1 전위부(271)의 경로의 임피던스가 작아, 저주파 전원부(252)가 출력하는 저주파 전력이 전극(234)과 제1 플라스마(260a)를 통해서 상부 전극(231)측으로 흐르기 쉽게 되어 있음으로써 발생한다. 이 제1 플라스마(260a)의 상태에서 웨이퍼(200)를 처리함으로써, 웨이퍼(200)에 도달하는 이온량을 저감시킬 수 있어, 웨이퍼(200) 상에 형성된 디바이스(구조체, 요철 구조라고도 칭함)에 대하여, 비교적 등방성의 처리를 실시할 수 있다.
(제2 설정의 경우)
임피던스의 설정이, 제2 설정으로 설정되어 있는 경우, 플라스마는 도 6에 나타낸 바와 같이, 지지 전극(256)에 가까이 끌어당겨진 상태의 제2 플라스마(260b)가 생성된다. 이것은, 상부 전극(231)으로부터 제1 전위부(271)의 경로의 임피던스와 지지 전극(256)으로부터 제2 전위부(272)의 경로의 임피던스의 값이 근사하여, 저주파 전원부(252)가 출력하는 저주파 전력이, 전극(234)과 제2 플라스마(260b)를 통하여 상부 전극(231)과 지지 전극(256)의 양쪽에 흐름으로써 발생한다. 또한, 제2 설정에서는, 전자 모두가 지지 전극(256)에 유입되는 것이 아니라, 일부는, 상부 전극(231)에도 흐르고 있다. 이 제2 플라스마(260b)의 상태에서 웨이퍼(200)를 처리함으로써, 웨이퍼(200)에 형성된 막의 1층 정도를 균일하게 개질시키는 처리가 가능하게 된다.
(제3 설정의 경우)
임피던스의 설정이, 제3 설정으로 설정되어 있는 경우, 플라스마는 도 7에 나타낸 바와 같이, 지지 전극(256)에 가까이 끌어당겨져, 웨이퍼(200)에 접근한 상태의 제3 플라스마(260c)가 생성된다. 이것은, 지지 전극(256)으로부터 제2 전위부(272)의 경로의 임피던스가 작아, 저주파 전원부(252)가 출력하는 저주파 전력이 안테나(234)와 제3 플라스마(260c)를 통하여 지지 전극(256)측으로 흐르기 쉽게 되어 있음으로써 발생한다. 또한, 지지 전극(256) 근방의 플라스마 밀도는, 제2 설정보다도 높아진다. 이 제3 플라스마(260c)의 상태에서 웨이퍼(200)를 처리함으로써, 웨이퍼(200)에 형성된 막의 개질 레이트를 향상시킬 수 있다.
여기에서의 플라스마 생성은, 후술하는 제2 처리 공정 S401이나 제3 처리 공정 S501을 실행시키는 경우를 예로서 설명한다. 이 경우, 제1 플라스마(260a)가 생성된 상태에서의 처리는, 웨이퍼(200)의 표면 전체가 질소로 수 원자층 정도 덮이는 정도로 행하여진다.
(퍼지 공정 S206)
웨이퍼(200) 상의 실리콘 함유층이 개질된 후, 제1 가스 공급관(113a)의 가스 밸브(116)를 폐쇄하여, NH3 가스의 공급을 정지한다. 제1 가스의 공급을 정지함으로써, 처리 공간 201 중에 존재하는 제1 가스를 제1 배기부로부터 배기함으로써 퍼지 공정 S206이 행하여진다.
또한, 퍼지 공정 S206에서는, 간단히 가스를 배기(진공화)해서 가스를 배출하는 것 이외에, 불활성 가스 공급원(133)으로부터 불활성 가스를 공급하여, 잔류 가스를 밀어냄으로 인한 배출 처리를 행하도록 구성해도 된다. 이 경우, 밸브(136)를 열어, MFC(135)로 불활성 가스의 유량 조정을 행한다. 또한, 진공화와 불활성 가스의 공급을 조합해서 행해도 된다. 또한, 진공화와 불활성 가스의 공급을 교대로 행하도록 구성해도 된다.
소정의 시간 경과 후, 밸브(136)를 폐쇄하고, 불활성 가스의 공급을 정지한다. 또한, 밸브(136)를 개방한 상태에서 불활성 가스의 공급을 계속해도 된다. 또한, 불활성 가스 공급부로부터 공급하는 퍼지 가스로서의 N2 가스의 공급 유량은, 각각 예를 들어 100 내지 (20,000sccm의 범위 내의 유량으로 한다. 퍼지 가스로서는, N2 가스 외에, Ar, He, Ne, Xe 등의 희가스를 사용해도 된다.
(제1 판정 공정 S207)
퍼지 공정 S206의 종료 후, 컨트롤러(280)는, 상기 제1 처리 공정 S301(S203 내지 S206) 외에 다른 처리를 행할 필요가 있는지를 판정해도 된다. 즉, 웨이퍼(200) 상에 형성된 막이나 구조체의 개질이 종료되었는지 여부를 판정해도 된다.
제1 판정 공정 S207을 행하는 경우에는, 다음의 판정을 행한다. 제1 처리 공정 S301에 더하여 다른 처리를 행할 필요가 있는 경우("예" 판정일 때)는, 제2 처리 공정 S401을 실행시킨다. 다른 처리를 행하지 않는 경우("아니오" 판정일 때)는, 제1 처리 공정 S301을 종료하고, 반송 압력 조정 공정 S209와 기판 반출 공정 S210을 실행시킨다.
제1 판정 공정 S207을 행하지 않는 경우에는, 제1 처리 공정 S301 후에 반송 압력 조정 공정 S209와 기판 반출 공정 S210을 실행시킨다.
(제2 처리(트리트먼트) 공정 S401)
계속해서, 웨이퍼(200)에 제2 처리를 실시하는 예에 대해서 설명한다.
(제2 임피던스 조정 공정 S403)
제2 처리 시에는, 우선, 각 임피던스 제어부의 임피던스를 조정한다. S403에서는, 제1 임피던스 조정 공정 S203과는 상이한 임피던스 설정으로 조정된다. 구체적으로는, S203에서, 제1 설정으로 조정되어 있는 경우에는, S403에 있어서 임피던스 설정은 제2 설정 또는 제3 설정으로 조정된다. 여기에서는, 제1 처리 공정 S301에서 제1 설정으로 조정되고, 제2 처리 공정 S401에서 제2 설정으로 조정된 경우에 대해서 설명한다. 제2 임피던스로 조정된 후, 처리 가스 공급 공정 S404, 제2 플라스마 생성 공정 S405, 퍼지 공정 S406이 행하여진다. 여기에서 행하여지는 처리 가스 공급 공정 S404와 퍼지 공정 S406은, 상술한 처리 가스 공급 공정 S204와 퍼지 공정 S206과 마찬가지이기 때문에 설명을 생략한다.
(제2 플라스마 생성 공정 S405)
상술한 제1 플라스마 생성 공정 S205와 마찬가지로 전극(234)에 저주파 전력이 공급됨으로써, 처리 공간(201) 내에, NH3 가스의 플라스마가 생성된다. 이때, 플라스마는, 상술한 바와 같이 제2 플라스마(260b)가 생성된다.
플라스마가 생성되고, 소정 시간 경과한 후, 퍼지 공정 S406이 행하여지고 제2 처리 공정 S401이 종료된다.
이와 같은 처리는, 예를 들어 전극 구조나 금속 함유막이 노출된 웨이퍼(200)나, 금속 함유막이 비교적 표면에 가까운 장소에 존재하고 있는 웨이퍼(200)에 대한 처리에서 유효하다. 금속 함유막은, 플라스마(260)와의 접촉으로 차지 업되는 경우가 있다. 차지 업된 경우, 금속 함유막 주변에 형성된 절연막이 절연 파괴될 가능성이 있다. 이 절연 파괴는, 차지 업 대미지라고 불린다. 이에 의해, 반도체 디바이스 생산의 수율이 저하되는 과제가 있다. 그러나, 이와 같이, 제1 처리 공정 S301을 행함으로써, 전극 구조나 금속 함유막의 최표면을 절연화시킬 수 있다. 이에 의해, 차지 업이 억제된 상태에서, 이온 성분을 포함하는 제3 플라스마(260c)로의 처리를 행할 수 있어, 상술한 실리콘 함유막의 개질 레이트를 향상시킬 수 있다.
제2 처리 공정 S401 후에 제2 판정 공정 S407을 행하게 해도 된다.
(제2 판정 공정 S407)
제2 판정 공정 S407에서는, 제1 판정 공정 S207와 같이 다른 처리를 행할 필요가 있는지가 판정된다. 다른 처리를 행하는 경우("예" 판정일 때)는, 제3 처리 공정 S501을 실행시킨다. 다른 처리를 행하지 않는 경우("아니오" 판정일 때)는, 제2 처리 공정 S401을 종료하고, 반송 압력 조정 공정 S209와 기판 반출 공정 S210을 실행시킨다.
제2 판정 공정 S407을 행하지 않는 경우에는, 제2 처리 공정 S401 후에 반송 압력 조정 공정 S209와 기판 반출 공정 S210을 실행시킨다.
(제3 처리(트리트먼트) 공정 S501)
계속해서, 웨이퍼(200)에 제3 처리를 실시하는 예에 대해서 설명한다.
(제3 임피던스 조정 공정 S503)
제3 처리 시에는, 우선, 각 임피던스 제어부의 임피던스를 조정한다. S503에서는, 제1 임피던스 조정 공정 S203과 제2 임피던스 조정 공정 S403과는 상이한 임피던스 설정으로 조정된다. 구체적으로는, S203에서 제1 설정으로 조정되고, S403에서 제2 설정으로 조정되어 있는 경우에는, S503에 있어서 임피던스 설정은 제3 설정으로 조정된다. 여기에서는, S203에서 제1 설정으로 조정되고, S403에서 제2 설정으로 조정되고, S503에서 제3 설정으로 조정된 경우에 대해서 설명한다. 제3 임피던스로 조정된 후, 처리 가스 공급 공정 S504, 제3 플라스마 생성 공정 S505, 퍼지 공정 S506이 행하여진다. 여기에서 행하여지는 처리 가스 공급 공정 S504와 퍼지 공정 S506은, 상술한 처리 가스 공급 공정 S204와 퍼지 공정 S206과 마찬가지이기 때문에 설명을 생략한다.
(제3 플라스마 생성 공정 S505)
상술한 제1 플라스마 생성 공정 S205나, 제2 플라스마 생성 공정 S405와 마찬가지로 전극(234)에 저주파 전력이 공급됨으로써, 처리 공간(201) 내에, NH3 가스의 플라스마가 생성된다. 이때, 플라스마는, 상술한 바와 같이 제3 플라스마(260c)가 생성된다.
플라스마가 생성되고, 소정 시간 경과한 후, 퍼지 공정 S506이 행하여지고 제3 처리 공정 S501이 종료된다.
이와 같이, 개질 처리를 3단계로 나누어서 행함으로써, 차지 업을 억제하는 층의 형성 시간을 단축시키면서, 실리콘 함유층의 개질 레이트를 최대화시킬 수 있다. 웨이퍼(200)의 표면에 금속 함유막이 노출되어 있는 경우, 개질 레이트에 영향을 주는 웨이퍼(200)에 도달하는 이온 성분량과 차지 업량은 비례 관계에 있기 때문에, 금속 함유막의 표면을 절연화(부동태화), 또는, 표면에 절연막을 형성하지 않은 경우에는, 차지 업되어 버리는 것을 억제시킬 수 있다.
제3 처리 공정 S501 후, 반송 압력 조정 공정 S209와 기판 반출 공정 S210이 행하여진다.
(반송 압력 조정 공정 S209)
이어서, 반송 압력 조정 공정 S209에 대해서 설명한다. 반송 압력 조정 공정 S209에서는, 처리 공간(201) 내나 이동 탑재실(203) 안이 소정의 압력(진공도)으로 되도록, 제1 배기구(262)와 제2 배기구(1481) 중 어느 하나 또는 양쪽에서 배기한다.
(기판 반출 공정 S210)
반송 압력 조정 공정 S209에서 처리 공간(201)과 이동 탑재실(203) 내가 소정 압력으로 된 후, 기판 지지부(210)를 승강부(218)에 의해 하강시켜, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 즉, 웨이퍼(200)가 리프트 핀(207)에 지지된 상태로 한다. 그 후, 게이트 밸브(1490)를 개방하고, 이동 탑재실(203)로부터 반송 모듈(도시하지 않음)에 웨이퍼(200)를 반출한다.
이와 같이 하여, 본 개시의 기판 처리 공정이 행하여진다.
이상, 본 개시의 일 실시 형태를 구체적으로 설명했지만, 본 개시는 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
상술에서는, 1종의 가스를 공급해서 처리하는 방법에 대해서 기재했지만, 2종류 이상의 가스를 사용한 처리이어도 된다.
또한, 상술에서는, 개질 처리에 대해서 기재했지만, 다른 처리에도 적용 가능하다. 예를 들어, 플라스마를 사용한 확산 처리, 산화 처리, 질화 처리, 산질화 처리, 환원 처리, 산화 환원 처리, 에칭 처리, 가열 처리, 성막 처리 등이 있다. 이들 처리를 행한 후에, 상술한 제1 처리 내지 제3 처리를 행하게 해도 된다.
또한, 상술에서는, 웨이퍼(200) 상에 이미 실리콘 함유층이 형성된 상태에서 개질 처리하는 예를 기재했지만, 실리콘 함유층의 형성 중에 개질 처리를 행해도 된다. 구체적으로는, 제2 가스 공급부로부터의 실리콘 함유 가스의 공급과, 제1 가스 공급부로부터의 질소 함유 가스의 공급을 사이클릭하게 행하여, 실리콘 함유층을 형성하는 공정에서, 1 사이클이나 수 사이클마다 상술한 제1 처리를 행하도록 구성해도 된다. 또한, 이 실리콘 함유층을 형성하는 사이클 중에서, 제1 가스 공급부로부터의 질소 함유 가스의 공급 중에 저주파 전력을 공급하도록 구성해도 된다. 이와 같이 처리함으로써, 실리콘 질화막의 질을 향상시킬 수 있다. 이들 처리 시퀀스에 대해서 도 9에 기재한다. 또한, 상술한 기판 처리 공정 중, 제1 처리 공정 S301과 제2 처리 공정 S401과 제3 처리 공정 S501 각각을, 도 9에 기재한 제4 처리 공정 S601과 제5 처리 공정 S701로 바꾸어서 구성해도 된다. 구체적으로는, 제1 처리 공정 S301을 제5 처리 공정 S701로 바꾸고, 실리콘 함유층의 형성 공정 후에, 제2 처리 공정 S401을 행하도록 구성해도 된다. 이와 같은 성막과 개질 처리의 조합에 의하면, 고애스펙트 패턴을 갖는 기판에 대하여, 상술한 실시 형태보다도 더욱 균일한 성막과 개질을 실행시키는 것이 가능하게 된다.
또한, 상술에서는, 반도체 장치의 제조 공정에 대해서 기재했지만, 실시 형태에 따른 발명은, 반도체 장치의 제조 공정 이외에도 적용 가능하다. 예를 들어, 액정 디바이스의 제조 공정, 태양 전지의 제조 공정, 발광 디바이스의 제조 공정, 유리 기판의 처리 공정, 세라믹 기판의 처리 공정, 도전성 기판의 처리 공정 등의 기판 처리가 있다.
또한, 상술에서는, 처리 가스로서 질소 함유 가스를 사용하여, 실리콘 질화막을 형성하는 예를 나타냈지만, 다른 가스를 사용한 성막에도 적용 가능하다. 예를 들어, 산소 함유 가스, 탄소 함유 가스, 붕소 함유 가스, 금속 함유 가스와 이들의 원소가 복수 함유된 가스 등이 있다.
또한, 상술에서는, 실리콘 함유층을 처리하는 예를 나타냈지만, 다른 원소를 포함하는 층이어도 된다. 예를 들어, Al 함유층, Zr 함유층, Hf 함유층, HfAl 함유층, ZrAl 함유층, SiC 함유층, SiCN 함유층, SiBN 함유층, TiN 함유층, TiC 함유층, TiAlC 함유층 등이 있다.
또한, 상술에서는, 하나의 처리실에서 1매의 기판을 처리하는 장치 구성을 나타냈지만, 이에 한정되지 않고, 복수매의 기판을 수평 방향으로 배열한 장치이어도 된다.
100 : 처리 장치 200 : 웨이퍼(기판)
201 : 처리실 202 : 처리 용기
212 : 기판 적재대 213 : 히터
262 : 제1 배기구 234 : 전극
280 : 컨트롤러

Claims (17)

  1. 기판이 수용되는 처리 용기와,
    상기 처리 용기 내에서 상기 기판을 지지하고, 지지 전극을 포함하는 기판 지지부와,
    상기 기판 지지부와 대향하는 상부 전극과,
    상기 상부 전극에 일단이 접속된 제1 임피던스 제어부와,
    상기 지지 전극에 일단이 접속된 제2 임피던스 제어부와,
    상기 기판에 처리 가스를 공급하는 처리 가스 공급부와,
    상기 처리 용기의 외측에서, 절연부를 개재해서 전력 공급부에 접속되어, 상기 처리 가스를 활성화시키는 활성화부와,
    상기 절연부와 상기 활성화부와의 사이에 일단이 접속된 제3 임피던스 제어부,
    를 포함하는 기판 처리 장치.
  2. 제1항에 있어서,
    상기 제1 임피던스 제어부의 타단에 접속되고, 어스 전위와는 상이한 전위의 제1 전위부와,
    상기 제2 임피던스 제어부의 타단에 접속되고, 어스 전위와는 상이한 전위의 제2 전위부와,
    상기 제3 임피던스 제어부의 타단에 접속되고, 어스 전위와는 상이한 전위의 제3 전위부를 더 포함하는, 기판 처리 장치.
  3. 제2항에 있어서,
    상기 제1 전위부와 상기 제2 전위부와 상기 제3 전위부가 접속되는 공통 전위부를 더 포함하는, 기판 처리 장치.
  4. 제1항에 있어서,
    상기 제1 임피던스 제어부의 제1 임피던스와 상기 제2 임피던스 제어부의 제2 임피던스와 상기 제3 임피던스 제어부의 제3 임피던스와 상기 전력 공급부의 전력을 설정하는 제어부,
    를 더 포함하는, 기판 처리 장치.
  5. 제2항에 있어서,
    상기 제1 임피던스 제어부의 제1 임피던스와 상기 제2 임피던스 제어부의 제2 임피던스와 상기 제3 임피던스 제어부의 제3 임피던스와 상기 전력 공급부의 전력을 설정하는 제어부,
    를 더 포함하는, 기판 처리 장치.
  6. 제3항에 있어서,
    상기 제1 임피던스 제어부의 제1 임피던스와 상기 제2 임피던스 제어부의 제2 임피던스와 상기 제3 임피던스 제어부의 제3 임피던스와 상기 전력 공급부의 전력을 설정하는 제어부,
    를 더 포함하는, 기판 처리 장치.
  7. 제4항에 있어서,
    상기 제어부는, 상기 제2 임피던스를 상기 제1 임피던스와 상기 제3 임피던스보다도 크게 한 제1 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  8. 제5항에 있어서,
    상기 제어부는, 상기 제2 임피던스를 상기 제1 임피던스와 상기 제3 임피던스보다도 크게 한 제1 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  9. 제6항에 있어서,
    상기 제어부는, 상기 제2 임피던스를 상기 제1 임피던스와 상기 제3 임피던스보다도 크게 한 제1 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  10. 제4항에 있어서,
    상기 제어부는, 상기 제1 임피던스와 상기 제2 임피던스를 상기 제3 임피던스보다도 크게 한 제2 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  11. 제7항에 있어서,
    상기 제어부는, 상기 제1 임피던스와 상기 제2 임피던스를 상기 제3 임피던스보다도 크게 한 제2 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  12. 제4항에 있어서,
    상기 제어부는, 상기 제1 임피던스를 상기 제2 임피던스와 상기 제3 임피던스보다도 크게 한 제3 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  13. 제7항에 있어서,
    상기 제어부는, 상기 제1 임피던스를 상기 제2 임피던스와 상기 제3 임피던스보다도 크게 한 제3 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  14. 제10항에 있어서,
    상기 제어부는, 상기 제1 임피던스를 상기 제2 임피던스와 상기 제3 임피던스보다도 크게 한 제3 설정으로 설정한 후, 상기 활성화부에 전력을 공급하여, 상기 처리 가스를 활성화시키도록 상기 제1 임피던스 제어부, 상기 제2 임피던스 제어부, 상기 제3 임피던스 제어부, 상기 활성화부 및 상기 전력 공급부를 제어하는, 기판 처리 장치.
  15. 제14항에 있어서,
    상기 제어부는, 상기 제1 설정으로 상기 기판을 제1 처리한 후에, 상기 제2 설정에서의 제2 처리 또는 상기 제3 설정에서의 제3 처리를 실행시키는, 기판 처리 장치.
  16. 기판을 처리 용기에 수용하는 공정과,
    상기 기판과 대향하는 상부 전극의 제1 임피던스를 조정하는 공정과,
    상기 기판을 지지하는 기판 지지부에 설치된 지지 전극의 제2 임피던스를 조정하는 공정과,
    상기 처리 용기의 외측에 설치된 활성화부의 제3 임피던스를 조정하는 공정과,
    상기 기판에 처리 가스를 공급하는 공정과,
    상기 각 임피던스를 조정한 후에, 상기 활성화부에 전력을 공급해서 상기 처리 가스를 활성화시키는 공정,
    을 포함하는 반도체 장치의 제조 방법.
  17. 기판을 처리 용기에 수용시키는 단계와,
    상기 기판과 대향하는 상부 전극의 제1 임피던스를 조정시키는 단계와,
    상기 기판을 지지하는 기판 지지부에 설치된 지지 전극의 제2 임피던스를 조정시키는 단계와,
    상기 처리 용기의 외측에 설치된 활성화부의 제3 임피던스를 조정시키는 단계와,
    상기 기판에 처리 가스를 공급시키는 단계와,
    상기 각 임피던스를 조정한 후에, 상기 활성화부에 전력을 공급해서 상기 처리 가스를 활성화시키는 단계,
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 프로그램이 기록된 기록 매체.
KR1020170133312A 2017-02-06 2017-10-13 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 KR101996143B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-019514 2017-02-06
JP2017019514A JP6529996B2 (ja) 2017-02-06 2017-02-06 基板処理装置、半導体装置の製造方法およびプログラム

Publications (2)

Publication Number Publication Date
KR20180091686A true KR20180091686A (ko) 2018-08-16
KR101996143B1 KR101996143B1 (ko) 2019-07-03

Family

ID=63037328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170133312A KR101996143B1 (ko) 2017-02-06 2017-10-13 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체

Country Status (5)

Country Link
US (1) US10818476B2 (ko)
JP (1) JP6529996B2 (ko)
KR (1) KR101996143B1 (ko)
CN (1) CN108400092B (ko)
TW (1) TWI682425B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541137B2 (en) * 2018-06-01 2020-01-21 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for non line-of-sight doping
US20210375650A1 (en) * 2020-06-01 2021-12-02 Applied Materials, Inc. High temperature and vacuum isolation processing mini-environments

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043304A (ja) * 2000-07-18 2002-02-08 Applied Materials Inc プラズマ処理方法及び装置並びに成膜方法
KR20070097232A (ko) * 2006-03-29 2007-10-04 장근구 반도체 기판 공정 챔버에 사용되는 다중 플라즈마 발생소스
JP2012193457A (ja) 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
KR20130033971A (ko) * 2011-09-27 2013-04-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2015092533A (ja) 2013-09-30 2015-05-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016176129A (ja) * 2015-03-20 2016-10-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556501A (en) 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US6444137B1 (en) 1990-07-31 2002-09-03 Applied Materials, Inc. Method for processing substrates using gaseous silicon scavenger
JP2635267B2 (ja) * 1991-06-27 1997-07-30 アプライド マテリアルズ インコーポレイテッド Ｒｆプラズマ処理装置
US5683539A (en) * 1995-06-07 1997-11-04 Applied Materials, Inc. Inductively coupled RF plasma reactor with floating coil antenna for reduced capacitive coupling
JP2005167283A (ja) * 2000-08-25 2005-06-23 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP4255686B2 (ja) * 2001-11-27 2009-04-15 アルプス電気株式会社 プラズマ処理装置及びその駆動方法並びにプラズマ処理方法
TW200300649A (en) 2001-11-27 2003-06-01 Alps Electric Co Ltd Plasma processing apparatus, its driving method, matching circuit design system, and plasma processing method
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP5220062B2 (ja) 2009-06-10 2013-06-26 株式会社日立国際電気 半導体装置の製造装置及び半導体装置の製造方法
JP6109224B2 (ja) 2015-03-30 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6230573B2 (ja) * 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043304A (ja) * 2000-07-18 2002-02-08 Applied Materials Inc プラズマ処理方法及び装置並びに成膜方法
KR20070097232A (ko) * 2006-03-29 2007-10-04 장근구 반도체 기판 공정 챔버에 사용되는 다중 플라즈마 발생소스
JP2012193457A (ja) 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
KR20130033971A (ko) * 2011-09-27 2013-04-04 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2015092533A (ja) 2013-09-30 2015-05-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2016176129A (ja) * 2015-03-20 2016-10-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体

Also Published As

Publication number Publication date
TWI682425B (zh) 2020-01-11
US10818476B2 (en) 2020-10-27
JP2018129330A (ja) 2018-08-16
CN108400092B (zh) 2022-02-22
JP6529996B2 (ja) 2019-06-12
KR101996143B1 (ko) 2019-07-03
CN108400092A (zh) 2018-08-14
US20180226228A1 (en) 2018-08-09
TW201843693A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
KR101965145B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101612622B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US9171734B1 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR101939584B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US8925562B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101922588B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP6332746B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101996143B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10978310B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium capable of adjusting substrate temperature
CN107293477B (zh) 半导体器件的制造方法、衬底处理装置
JP2011071353A (ja) 半導体装置の製造方法
JP2007208169A (ja) 基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant