TW201843693A - 基板處理裝置、半導體裝置的製造方法及程式 - Google Patents

基板處理裝置、半導體裝置的製造方法及程式 Download PDF

Info

Publication number
TW201843693A
TW201843693A TW106139262A TW106139262A TW201843693A TW 201843693 A TW201843693 A TW 201843693A TW 106139262 A TW106139262 A TW 106139262A TW 106139262 A TW106139262 A TW 106139262A TW 201843693 A TW201843693 A TW 201843693A
Authority
TW
Taiwan
Prior art keywords
impedance
substrate
section
impedance control
control section
Prior art date
Application number
TW106139262A
Other languages
English (en)
Other versions
TWI682425B (zh
Inventor
豊田一行
史
Original Assignee
日商日立國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立國際電氣股份有限公司 filed Critical 日商日立國際電氣股份有限公司
Publication of TW201843693A publication Critical patent/TW201843693A/zh
Application granted granted Critical
Publication of TWI682425B publication Critical patent/TWI682425B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的課題是在於使膜的特性變化的處理後的基板的特性提升。 　　其解決手段係具有： 　　處理容器，其係收容有基板； 　　基板支撐部，其係於處理容器內支撐基板，具有支撐電極； 　　上部電極，其係與基板支撐部對向； 　　第1阻抗控制部，其係一端被連接至上部電極； 　　第2阻抗控制部，其係一端被連接至支撐電極； 　　處理氣體供給部，其係對基板供給處理氣體； 　　活化部，其係處理容器的外側，經由絕緣部來連接至電力供給部，使處理氣體活化；及 　　第3阻抗控制部，其係一端被連接至絕緣部與活化部之間。

Description

基板處理裝置、半導體裝置的製造方法及程式
[0001] 本案是有關基板處理裝置，半導體裝置的製造方法及程式。
[0002] 隨著以大規模積體電路(Large Scale Integrated Circuit：以下LSI)、DRAM(Dynamic Random Access Memory)、Flash Memory等為代表的半導體裝置的高集成化，電路圖案或在製造過程所被形成的構造物的微細化跟著進展。在半導體裝置的製造工程中，進行使用電漿的處理，作為實現微細化的處理。例如，有記載於專利文獻1的技術。 　　並且，在處理後進行使膜的特性變化的電漿處理。例如，有記載於專利文獻2的技術。 [先前技術文獻] [專利文獻] 　　[0003] 　　[專利文獻1] 日本特開2015-092533 　　[專利文獻2] 日本特開2012-193457
(發明所欲解決的課題) 　　[0004] 需要使膜的特性變化的處理後的基板的特性提升。 　　[0005] 於是，在本案中提供一種使膜的特性變化的處理後的基板的特性提升之技術。 (用以解決課題的手段) 　　[0006] 若根據一形態，則可提供一種具有下列各者的技術， 　　處理容器，其係收容有基板； 　　基板支撐部，其係於處理容器內支撐基板，具有支撐電極； 　　上部電極，其係與基板支撐部對向； 　　第1阻抗控制部，其係一端被連接至上部電極； 　　第2阻抗控制部，其係一端被連接至支撐電極； 　　處理氣體供給部，其係對基板供給處理氣體； 　　活化部，其係處理容器的外側，經由絕緣部來連接至電力供給部，使處理氣體活化；及 　　第3阻抗控制部，其係一端被連接至絕緣部與活化部之間。 [發明的效果] 　　[0007] 若根據本案的技術，則在使處理後的膜的特性變化的電漿處理中，可產生大量的活性種。
[0009] 以下說明有關本案的實施形態。 　　[0010] ＜一實施形態＞ 　　以下，按照圖面說明有關本案的一實施形態。 　　[0011] (1)基板處理裝置的構成 　　首先，說明有關本案的一實施形態的基板處理裝置。 　　[0012] 說明有關本實施形態的處理裝置100。基板處理裝置100是例如絕緣膜形成單元，如圖1所示般，構成為單片式基板處理裝置。 　　[0013] 如圖1所示般，基板處理裝置100是具備處理容器202。處理容器202是例如水平剖面為圓形，構成為扁平的密閉容器。又，處理容器202是例如藉由鋁(Al)或不鏽鋼(SUS)等的金屬材料或石英所構成。在處理容器202內是形成有處理作為基板的矽晶圓等的晶圓200之處理空間201、移載空間(移載室)203。處理容器202是以上部容器202a、下部容器202b、電漿產生容器202c所構成。電漿產生容器202c是被設在上部容器202a的上部。在上部容器202a與下部容器202b之間是設有間隔部204。將被上部容器202a及電漿產生容器202c所包圍的空間，即比間隔部204更上方的空間稱為處理空間201。並且，將比間隔部204更下方的空間，即被下部容器202b所包圍的空間稱為移載室203。 　　[0014] 在下部容器202b的側面是設有與閘閥1490鄰接的基板搬出入口1480，晶圓200是經由基板搬出入口1480來移動於搬送模組(未圖示)與移載室203之間。在下部容器202b的底部是設有複數根昇降銷207。而且，下部容器202b是被接地。 　　[0015] 在處理空間201內是設有支撐晶圓200的基板支撐部210。基板支撐部210是主要具有：在表面持有載置晶圓200的載置面211之基板載置台212、作為加熱部的加熱器213。在基板載置台212中，昇降銷207所貫通的貫通孔214會分別被設在與昇降銷207對應的位置。並且，在基板載置台212是設有支撐電極256。支撐電極256是被連接至第2阻抗控制部257。藉由調整第2阻抗控制部257的第2阻抗，可調整晶圓200或處理空間201的下方(晶圓200側)的電位。而且，第2阻抗控制部257的一端是被連接至任意的電位。例如，第2阻抗控制部257的一端是被連接至接地電位或與接地電位不同的電位的第2電位部272、共通電位部237的任一個。另外，亦可構成在支撐電極256與第2阻抗控制部257之間設置切換部264來使支撐電極256與第2阻抗控制部257電性切離。 　　[0016] 基板載置台212是藉由軸(shaft)217來支撐。軸217是貫通處理容器202的底部，更在處理容器202的外部被連接至昇降部218。藉由使昇降部218作動而令軸217及基板載置台212昇降，可使被載置於基板載置面211上的晶圓200昇降。另外，軸217下端部的周圍是藉由波紋管219來覆蓋，處理空間201內是被氣密地保持。 　　[0017] 基板載置台212是在晶圓200的搬送時，移動至以圖1的移載室203內的虛線所示的晶圓移載位置，在晶圓200的第1處理時是移動至以圖1的實線所示的第1處理位置(晶圓處理位置)。另外，晶圓移載位置是昇降銷207的上端從基板載置面211的上面突出的位置。 　　[0018] 具體而言，在使基板載置台212下降至晶圓移載位置時，昇降銷207的上端會從基板載置面211的上面突出，昇降銷207會由下方支撐晶圓200。並且，在使基板載置台212上昇至晶圓處理位置時，昇降銷207是從基板載置面211的上面埋沒，基板載置面211會由下方支撐晶圓200。另外，昇降銷207是與晶圓200直接觸，因此最好例如以高純度石英或高純度礬土等的材質所形成。 　　[0019] (排氣系) 　　在處理空間201(上部容器202a)是設有作為將處理空間201的氣氛排氣的第1排氣部之第1排氣口262。第1排氣口262是連接排氣管224，在排氣管224是依序串聯有將處理空間201內控制成預定的壓力之APC(Auto Pressure Controller)等的壓力調整器227及真空泵223。主要藉由第1排氣口262、排氣管224、壓力調整器227來構成第一排氣系(排氣管線)。另外，真空泵223也可作為第一排氣系的構成。並且，在移載室203的內壁側面是設有將移載室203的氣氛排氣的第2排氣口1481。而且，在第2排氣口1481設有排氣管1482。在排氣管1482是依序串聯有將移載室203內控制成預定的壓力之APC等的壓力調整器228及真空泵229。主要藉由第2排氣口1482、排氣管1482、壓力調整器228來構成第二排氣系(排氣管線)。另外，真空泵229也可作為第二排氣系的構成。另外，泵229是亦可構成與上述的真空泵223共通。 　　[0020] (氣體導入口) 　　在處理空間201的上部是設有用以對處理空間201內供給各種氣體的氣體導入口241。有關被連接至處理氣體供給部的一構成的氣體導入口241之各氣體供給單元的構成是在後面敘述。 　　[0021] (活化部(電漿產生部)) 　　在電漿產生容器202c的外側是設有作為活化部的電極234。電極234是構成可產生感應耦合型的電漿260。具體而言，為天線，以線圈所構成。另外，線圈長，較理想是以不成為(λ/4)×n(λ：被供給的低頻的波長，n：偶數)的長度所形成。此長度是在線圈及處理空間201的至少任一方不易產生駐在波的長度。較理想是比(λ/4)×n更短的長度。在如此地構成下，可使因電漿的局部性的集中而產生的電漿密度分佈的不均一性解除。電極234是經由輸送線235來連接絕緣部236。絕緣部236是用以和低頻電源部252的基準電位(接地)絕緣的構造物。絕緣部236是例如以絕緣變壓器所構成。在絕緣部236連接作為電力供給部的匹配器251及低頻電源部252。構成可經由低頻電源部252、匹配器251、絕緣部236來對電極234供給電磁波(低頻電力)。藉此，可使被供給至處理空間201內的氣體活化(電漿化)。活化部是至少以電極部234所構成。在此，所謂低頻電力是0.1MHz以上2MHz以下的頻率的電力。 　　[0022] 在電漿產生容器202c的上部是設有上部電極(亦稱為頂部電極、蓋部電極)231。上部電極231是被設在與晶圓200對向的位置，連接第1阻抗控制部258。藉由調整第1阻抗控制部258的第1阻抗，可調整上部電極231的附近的電漿狀態。另外，第1阻抗控制部258的一端是被連接至任意的電位。例如，第1阻抗控制部258的一端是被連接至接地電位或與接地電位不同的電位的第1電位部271、共通電位部237的任一方。另外，亦可構成在上部電極231與第1阻抗控制部258之間設置切換部265來使上部電極231與第1阻抗控制部258電性切離。 　　[0023] 並且，第3阻抗控制部259會被連接於電極234與絕緣部236之間。藉由調整第3阻抗控制部259的第3阻抗，可調整處理空間201內的電漿狀態。另外，第3阻抗控制部259的一端是被連接至任意的電位。例如，第3阻抗控制部259的一端是被連接至接地電位或與接地電位不同的電位的第3電位部273、共通電位部237的任一方。另外，亦可構成在電極234與絕緣部236之間設置切換部266來使與第3阻抗控制部259電性切離。另外，上述的第1電位部271、第2電位部272、第3電位部273是亦可分別構成相異的電位或構成相同的電位。 　　[0024] (氣體供給部) 　　在氣體導入口241是連接氣體供給管150。從氣體供給管150是供給後述的第1氣體、第2氣體、淨化氣體。另外，處理氣體供給部是以氣體導入口241及後述的第1氣體供給部，第2氣體供給部，惰性氣體供給部的至少任一個所構成。 　　[0025] 在圖2顯示第1氣體供給部、第2氣體供給部、惰性氣體供給部等的氣體供給部的概略構成圖。 　　[0026] 如圖2所示般，在氣體供給管150是連接有第1氣體(第1處理氣體)供給管113a、第2氣體(第2處理氣體)供給管123a、惰性氣體供給管133a。 　　[0027] (第1氣體供給部) 　　在第1氣體供給部是設有第1氣體供給管113a、質量流控制器(MFC)115、閥116。另外，亦可將被連接至第1氣體供給管113a的第1氣體供給源113含在第1氣體供給部中而構成。並且，當第1處理氣體的原料為液體或固體時，亦可設有氣化器180a。另外，第1處理氣體是可使用改質氣體(亦稱為處置(treatment)氣體)。改質氣體是例如包含氮(N)、氧(O)、氫(H)、碳(C)、硼(B)的至少任何一的氣體。具體而言，有氮(N2 )氣體、一氧化氮(NO)氣體、氨(NH3 )氣體等。在以下是記載使用NH3 氣體作為第1處理氣體的例子。 　　[0028] (第2氣體供給部) 　　在第2氣體供給部是設有第2氣體供給管123a、MFC125、閥126。另外，亦可將被連接至第2氣體供給管123a的第2氣體供給源123含在第2氣體供給部中而構成。並且，當處理氣體的原料為液體或固體時，亦可設有氣化器180b。另外，第2處理氣體是可使用成膜用的氣體。例如，包含矽(Si)、鋁(Al)、鋯(Zr)、鉿(Hf)、鈦(Ti)、鍺(Ge)的至少任一的氣體。例如，有氨基矽烷系的氣體。作為氨基矽烷系氣體，具體而言有以下。丁胺矽烷(BAS)氣體、雙特丁胺矽烷(BTBAS)氣體、二甲胺矽烷(DMAS)氣體、雙二甲胺矽烷(BDMAS)氣體、三二甲胺矽烷(3DMAS)氣體、二乙胺矽烷(DEAS)氣體、雙二乙胺矽烷(BDEAS)氣體、二丙胺矽烷(DPAS)氣體、二異丙胺矽烷(DIPAS)氣體。 　　[0029] (惰性氣體供給部) 　　在惰性氣體供給部是設有惰性氣體供給管133a、MFC135、閥136。另外，亦可將被連接至惰性氣體供給管133a的惰性氣體供給源133含在惰性氣體供給部中而構成。 　　[0030] (控制器) 　　其次，利用圖3來說明控制器280的詳細。基板處理裝置100是具有控制基板處理裝置100的各部的動作的控制器280。 　　[0031] 將控制器280的概略顯示於圖3。控制部(控制手段)的控制器280是構成為具備CPU(Central Processing Unit)280a、RAM(Random Access Memory)280b、作為記憶部的記憶裝置280c及I/O埠280d的電腦。RAM280b、記憶裝置280c、I/O埠280d是經由內部匯流排280e來構成可與CPU280a交換處理資料或運算資料等的資料。基板處理裝置100內的資料的送收訊是依據亦為CPU280a的一個機能的送收訊指示部280f的指示來進行。 　　[0032] 控制器280是構成可連接例如構成為觸控面板等的輸出入裝置281或外部記憶裝置282。更設有經由網路來連接至上位裝置270的收訊部283。 　　[0033] 記憶裝置280c是例如以快閃記憶體、HDD(Hard Disk Drive)等所構成。在記憶裝置280c內，控制基板處理裝置100的動作之控制程式、或記載有後述的基板處理的程序或條件等的製程處方、表等是可讀出地被儲存。另外，製程處方是使後述的基板處理工程的各程序實行於控制器280，組合成可取得預定的結果，作為程式機能。以下，亦將此程式處方或控制程式等總簡稱為程式。另外，在本說明書中稱為程式時，有只包含製程處方單體時，只包含控制程式單體時，或包含其雙方時。又，RAM280b是構成為暫時性地保持藉由CPU280a所讀出的程式或資料等的記憶領域(工作區域)。 　　[0034] I/O埠280d是被連接至閘閥1490、昇降部218、第1阻抗控制部258、第2阻抗控制部257、第3阻抗控制部259等、基板處理裝置100的各構成。 　　[0035] CPU280a是構成讀出來自記憶裝置280c的控制程式而實行，且按照來自輸出入裝置281的操作指令的輸入等，從記憶裝置280c讀出製程處方。而且，CPU280a是以能夠按照所被讀出的製程處方的內容之方式，構成可控制閘閥1490的開閉動作、昇降部218的昇降動作、各泵的ON/OFF控制、MFC的流量調整動作、各閥的開閉動作等。製程處方是記錄有對應於各基板的處方。例如，記憶有在基板200上形成SiN膜的第一處方，且記憶有在基板200上形成SiO膜的第二處方。該等的處方是構成一旦從上位裝置等接收處理各個基板的指示則讀出。 　　[0036] 另外，控制器280是亦可使用儲存上述程式的外部記憶裝置(例如硬碟等的磁碟、DVD等的光碟、MO等的光磁碟、USB記憶體的半導體記憶體)282，將程式安裝於電腦等，藉此可構成本實施形態的控制器280。另外，用以輸入程式至電腦的手段是不限於經由外部記憶裝置282來輸入的情況。例如，亦可利用網際網路或專線等的通訊手段，不經由外部記憶裝置282來輸入程式。另外，記憶裝置280c或外部記憶裝置282是構成為電腦可讀取的記錄媒體。以下，亦將該等總稱簡稱為記錄媒體。另外，在本說明書中稱記錄媒體時，有只包含記憶裝置280c單體的情況，只包含外部記憶裝置282單體時，或包含其雙方時。 　　[0037] (2)基板處理工程 　　其次，說明有關將被形成於基板(晶圓200)上的絕緣膜改質的流程及順序例，作為半導體裝置(半導體裝置)的製造工程的一工程。另外，在此是例如形成含矽層作為絕緣膜。含矽層是例如含矽及氮、雜質的層。並且，此製造工程的一工程是在上述的基板處理裝置進行。另外，在以下的說明中，構成基板處理裝置的各部的動作是藉由控制器280來控制。 　　[0038] 另外，在本說明書中，使用所謂「基板」的話語時也與使用所謂「晶圓」的話語時同樣，該情況，在上述說明中，只要將「晶圓」置換成「基板」來思考即可。 　　[0039] 以下，說明有關基板處理工程。 　　[0040] (基板搬入工程S201) 　　在成膜處理時，首先，使晶圓200搬入至處理空間201。具體而言，藉由昇降部218來使基板支撐部210下降，形成昇降銷207會從貫通孔214突出至基板支撐部210的上面側的狀態。並且，將處理空間201內或移載室203調壓成預定的壓力之後，開放閘閥1490，使晶圓200從閘閥1490載置於昇降銷207上。使晶圓200載置於昇降銷207上之後，關閉閘閥1490，藉由昇降部218來使基板支撐部210上昇至預定的位置，藉此晶圓200會從昇降銷207往基板支撐部210載置。 　　[0041] (減壓･昇溫工程S202) 　　接著，經由排氣管224來將處理空間201內排氣，而使處理空間201內能夠成為預定的壓力(真空度)。此時，根據壓力感測器(未圖示)所計測的壓力值，反餽控制壓力調整器227的閥開度。並且，根據溫度感測器(未圖示)所檢測出的溫度值，反餽控制往加熱器213的通電量，而使處理空間201內能夠成為預定的溫度。具體而言，藉由加熱器213來預先加熱基板支撐部210，晶圓200或基板支撐部210的溫度無變化之後放置一定時間。 　　[0042] 此時的加熱器213的溫度是100～600℃，較理想是100～500℃，更理想是設定成為250～450℃的範圍內的一定的溫度。 　　[0043] (第1處理工程S301) 　　接著，說明有關將形成於晶圓200上的含矽層予以處置(treatment)處理(亦稱為改質處理)的例子，作為第1處理。利用圖4、圖5、圖6、圖7、圖8來說明有關第1處理工程S301的詳細。圖4是基板處理工程的流程圖。圖5，圖6，圖7是表示電漿產生例及各阻抗控制部的控制關係的圖。圖8是表示各阻抗控制部對於電漿的設定之設定值的表例。 　　[0044] 晶圓200會被載置於基板支撐部210，處理空間201內的氣氛安定後，進行S203～S207的步驟。 　　[0045] (第1阻抗調整工程S203) 　　首先，進行調整晶圓200或支撐電極(亦稱為基座電極)256近旁的電漿狀態之第1阻抗調整工程S203。具體而言，讀出如圖8所示之阻抗設定表的第1設定、第2設定、第3設定的任一設定。阻抗設定表是例如被記錄於記憶裝置280c。控制器280是將被讀出的阻抗的設定發送至各阻抗控制部。各阻抗控制部是如以下般進行阻抗調整。第1阻抗控制部258是調整上部電極231與第1電位部271之間的阻抗。第2阻抗控制部257是調整支撐電極256與第2電位部272之間的阻抗。第3阻抗控制部259是調整電極234與第3電位部273之間的阻抗。另外，在各電極與各阻抗控制部之間設有切換部264，265，266時，控制器280是設定切換部264，265，266的ON/OFF。另外，工程S203是顯示在S202之後進行的例子，但並非限於此，只要在從S201的工程之後到後述的第1電漿產生工程之間進行即可。 　　[0046] (第1氣體供給工程S204) 　　在第1氣體供給工程S204中，從第1氣體供給部供給NH3 氣體作為第1處理氣體至處理空間201內。具體而言，以MFC115來調整從第1氣體供給源113供給的NH3 氣體的流量之後，供給至基板處理裝置100。被調整流量的NH3 氣體是從氣體導入口241供給至減壓狀態的處理空間201內。並且，繼續排氣系之處理空間201內的排氣，將處理空間201內的壓力控制成為預定的壓力範圍(第1壓力)。此時，對晶圓200供給NH3 氣體。NH3 氣體是以預定的流量(例如100～20000sccm)或預定的壓力(例如10Pa以上1000Pa以下)來供給至處理空間201內。如此對晶圓200供給NH3 氣體。 　　[0047] (第1電漿產生工程S205) 　　在NH3 氣體被供給至處理空間201或晶圓200的狀態下，從電力供給部(匹配器251、低頻電源部252)供給低頻電力至電極234。藉由對電極234供給低頻電力，在處理空間201內產生NH3 氣體的電漿260。在電極234是被供給預定的電力(例如50W以上10000W以下)。藉由供給如此的低頻電力，表皮效應減弱。換言之，可抑制電漿朝電漿產生容器202c的壁側集中。此結果，在處理空間201內，可使與晶圓200水平方向的電漿密度均一化。 　　[0048] 在電漿中是存在有NH3 的活性種。藉由NH3 的活性種被供給至晶圓200，形成於晶圓200上的含矽層會被改質。具體而言，在含矽層中所含的氯(Cl)會被除去，氮(N)會被供給至含矽層中的懸浮鍵(dangling bond)，氮化矽膜的質會被提升。並且，電漿260的狀態是依據各阻抗控制部的設定來變化成如以下般。本案的處理是藉由以下的電漿狀態的任一或組合來進行預定時間。 　　[0049] ＜電漿狀態與阻抗設定的關係＞ (第1設定的情況) 　　當阻抗的設定被設定成第1設定時，電漿是如圖5所示般，產生被吸引至處理空間201的上部的狀態的第1電漿260a。這是藉由從上部電極231到第1電位部271的路徑的阻抗小，低頻電源部252的輸出之低頻電力容易經由電極234及第1電漿260a來流至上部電極231而產生。藉由在此第1電漿260a的狀態下處理晶圓200，可使到達晶圓200的離子量減低，對被形成於晶圓200上的裝置(亦稱為構造體、凹凸構造)可實施比較各向同性的處理。 　　[0050] (第2設定的場合) 　　當阻抗的設定被設定成第2設定時，電漿是如圖6所示般，產生被吸引至支撐電極256的狀態的第2電漿260b。這是藉由從上部電極231到第1電位部271的路徑的阻抗及從支撐電極256到第2電位部272的路徑的阻抗的值接近，低頻電源部252的輸出之低頻電力經由電極234及第2電漿260b來流至上部電極231及支撐電極256的雙方而產生。另外，在第2設定，電子的全部不是流入至支撐電極256，一部分是也流至上部電極231。藉由在此第2電漿260b的狀態下處理晶圓200，可成為使被形成於晶圓200的膜的一層程度均一地改質的處理。 　　[0051] (第3設定的場合) 　　當阻抗的設定被設定成第3設定時，電漿是如圖7所示般，被吸引至支撐電極256，產生接近晶圓200的狀態的第3電漿260c。這是藉由從支撐電極256到第2電位部272的路徑的阻抗小，低頻電源部252的輸出之低頻電力容易經由天線234及第3電漿260c來流至支撐電極256而產生。另外，支撐電極256近旁的電漿密度是比第2設定更高。藉由在此第3電漿260c的狀態下處理晶圓200，可使被形成於晶圓200的膜的改質率提升。 　　[0052] 在此的電漿產生是以使後述的第2處理工程S401或第3處理工程S501進行的情況為例進行說明。此情況，產生第1電漿260a的狀態的處理是晶圓200的表面全體會以氮來覆蓋數原子層程度的程度進行。 　　[0053] (淨化工程S206) 　　晶圓200上的含矽層被改質後，關閉第1氣體供給管113a的氣體閥116，停止NH3 氣體的供給。在停止第1氣體的供給之下，從第1排氣部來將存在於處理空間201中的第1氣體予以排氣，藉此進行淨化工程S206。 　　[0054] 並且，在淨化工程S206中，除單純地將氣體排氣(抽真空)而排出氣體以外，亦可構成進行藉由惰性氣體供給源133來供給惰性氣體而擠出殘留氣體的排出處理。此情況，開啟閥136，以MFC135來進行惰性氣體的流量調整。又，亦可組合抽真空及惰性氣體的供給來進行。又，亦可構成交替地進行抽真空及惰性氣體的供給。 　　[0055] 預定的時間經過後，關閉閥136，停止惰性氣體的供給。另外，亦可維持開啟閥136繼續惰性氣體的供給。另外，從惰性氣體供給部供給之作為淨化氣體的N2 氣體的供給流量是分別例如設為100～20000sccm的範圍內的流量。淨化氣體是除N2 氣體以外，亦可使用Ar，He，Ne，Xe等的稀有氣體。 　　[0056] (第1判定工程S207) 　　淨化工程S206的終了後，控制器280亦可判定除上述的第1處理工程S301(S203～S206)之外是否需要進行其他的處理。亦即，亦可判定被形成於晶圓200上的膜或構造體的改質是否終了。 　　[0057] 進行第1判定工程S207時是進行其次的判定。除第1處理工程S301之外，需要進行其他的處理時(Yes判定時)是使進行第2處理工程S401。當不進行其他的處理時(No判定時)是終了第1處理工程S301，使搬送壓力調整工程S209及基板搬出工程S210實行。 　　[0058] 當不進行第1判定工程S207時是在第1處理工程S301之後使搬送壓力調整工程S209及基板搬出工程S210實行。 　　[0059] (第2處理(處置(treatment))工程S401) 　　接著，說明有關對晶圓200實施第2處理的例子。 　　[0060] (第2阻抗調整工程S403) 　　第2處理時，首先，調整各阻抗控制部的阻抗。 　　在S403中，被調整成與第1阻抗調整工程S203不同的阻抗設定。具體而言，在S203，被調整成第1設定時，S403的阻抗設定是被調整成第2設定或第3設定。在此是說明有關在第1處理工程S301被調整成第1設定，在第2處理工程S401被調整成第2設定的情況。調整成第2阻抗後，處理氣體供給工程S404、第2電漿產生工程S405、淨化工程S406會被進行。在此進行的處理氣體供給工程S404及淨化工程S406是與上述的處理氣體供給工程S204及淨化工程S206同樣，因此省略說明。 　　[0061] (第2電漿產生工程S405) 　　與上述的第1電漿產生工程S205同樣地對電極234供給低頻電力，藉此在處理空間201內產生NH3 氣體的電漿。此時，電漿是如上述般產生第2電漿260b。 　　[0062] 產生電漿，經過預定時間後，進行淨化工程S406，終了第2處理工程S401。 　　[0063] 如此的處理是在例如對於電極構造或含金屬膜露出的晶圓200或含金屬膜存在於比較接近表面的場所的晶圓200的處理有效。含金屬膜是有在與電漿260的接觸下充電(charge up)的情況。充電時，有可能形成於含金屬膜周邊的絕緣膜會被絕緣破壞。此絕緣破壞是被稱為充電損傷。因此，會有半導體裝置生產的良品率降低的課題。然而，藉由如此進行第1處理工程S301，可使電極構造或含金屬膜的最表面絕緣化。藉此，可在充電被抑制的狀態下進行含離子成分的第3電漿260c的處理，可使上述的含矽膜的改質率提升。 　　[0064] 亦可在第2處理工程S401之後使第2判定工程S407進行。 　　[0065] (第2判定工程S407) 　　在第2判定工程S407中，如第1判定工程S207般判定是否需要進行其他的處理。進行其他的處理時(Yes判定時)是使第3處理工程S501進行。不進行其他的處理時(No判定時)是終了第2處理工程S401，使搬送壓力調整工程S209及基板搬出工程S210實行。 　　[0066] 不進行第2判定工程S407時，在第2處理工程S401之後使搬送壓力調整工程S209及基板搬出工程S210實行。 　　[0067] (第3處理(處置)工程S501) 　　接著，說明有關對晶圓200實施第3處理的例子。 　　[0068] (第3阻抗調整工程S503) 　　第3處理時，首先，調整各阻抗控制部的阻抗。在S503中，被調整成與第1阻抗調整工程S203及第2阻抗調整工程S403不同的阻抗設定。具體而言，在S203被調整成第1設定，在S403被調整成第2設定時，S503的阻抗設定是被調整成第3設定。在此是說明有關在S203被調整成第1設定，在S403被調整第2設定，在S503被調整成第3設定的情況。調整成第3阻抗後，處理氣體供給工程S504、第3電漿產生工程S505、淨化工程S506會被進行。在此進行的處理氣體供給工程S504及淨化工程S506是與上述的處理氣體供給工程S204及淨化工程S206同樣，因此省略說明。 　　[0069] (第3電漿產生工程S505) 　　與上述的第1電漿產生工程S205或第2電漿產生工程S405同樣地對電極234供給低頻電力，藉此在處理空間201內產生NH3 氣體的電漿。此時，電漿是如上述般產生第3電漿260c。 　　[0070] 產生電漿，經過預定時間之後，進行淨化工程S506，終了第3處理工程S501。 　　[0071] 藉由如此將改質處理分成3階段進行，可一面縮短抑制充電的層的形成時間，一面使含矽層的改質率最大化。當含金屬膜露出於晶圓200的表面時，由於影響改質率之到達晶圓200的離子成分量與充電量成比例關係，因此將含金屬膜的表面絕緣化(鈍態化)或在表面未形成絕緣膜時，可使抑制充電。 　　[0072] 第3處理工程S501後，進行搬送壓力調整工程S209及基板搬出工程S210。 　　[0073] (搬送壓力調整工程S209) 　　其次，說明有關搬送壓力調整工程S209。在搬送壓力調整工程S209中，以第1排氣口262及第2排氣口1481的任一方或雙方來排氣，而使處理空間201內或移載室203內能夠成為預定的壓力(真空度)。 　　[0074] (基板搬出工程S210) 　　在搬送壓力調整工程S209，處理空間201及移載室203內形成預定壓力之後，藉由昇降部218來使基板支撐部210下降，形成昇降銷207從貫通孔214突出至基板支撐部210的上面側的狀態。亦即，設為晶圓200被昇降銷207支撐的狀態。然後，開啟閘閥1490，從移載室203搬出晶圓200至搬送模組(未圖示)。 　　[0075] 如此進行本案的基板處理工程。 　　[0076] 以上，具體說明本案的一實施形態，但本案並非限於上述的實施形態，亦可在不脫離其主旨的範圍實施各種變更。 　　[0077] 上述中記載有關供給1種類的氣體來處理的方法，但亦可為使用2種類以上的氣體的處理。 　　[0078] 又，上述中記載有關改質處理，但亦可適用於其他的處理。例如有使用電漿的擴散處理、氧化處理、氮化處理、氧氮化處理、還原處理、氧化還原處理、蝕刻處理、加熱處理、成膜處理等。亦可在進行該等的處理之後，使上述的第1處理～第3處理進行。 　　[0079] 又，上述中記載在晶圓200上已形成有含矽層的狀態下改質處理的例子，但亦可在含矽層的形成中進行改質處理。具體而言，亦可構成以循環供給來自第2氣體供給部的含矽氣體及來自第1氣體供給部的含氮氣體而形成含矽層的工程，按每1循環或數循環進行上述的第1處理。並且，在形成此含矽層的循環中，亦可構成在來自第1氣體供給部的含氮氣體的供給中供給低頻電力。藉由如此地處理，可使矽氮化膜的質提升。有關該等的處理順序記載於圖9。另外，亦可將上述的基板處理工程之中，第1處理工程S301，第2處理工程S401及第3處理工程S501分別置換成圖9所記載的第4處理工程S601及第5處理工程S701而構成。具體而言，亦可將第1處理工程S301置換成第5處理工程S701，含矽層的形成工程後，進行第2處理工程S401。若藉由如此的成膜及改質處理的組合，則可對於具有高縱橫比圖案的基板進行比上述的實施形態更均一的成膜及改質。 　　[0080] 又，上述中記載有關半導體裝置的製造工程，但實施形態的發明是亦可適用在半導體裝置的製造工程以外。例如有液晶裝置的製造工程、太陽電池的製造工程、發光裝置的製造工程、玻璃基板的處理工程、陶瓷基板的處理工程、導電性基板的處理工程等的基板處理。 　　[0081] 又，上述中顯示使用含氮氣體作為處理氣體來形成矽氮化膜的例子，但亦可適用在使用其他氣體的成膜。例如有含氧氣體、含碳氣體、含硼氣體、含金屬氣體及含有複數該等元素的氣體等。 　　[0082] 又，上述中顯示處理含矽層的例子，但亦可為含其他元素的層。例如有含Al層、含Zr層、含Hf層、含HfAl層、含ZrAl層、含SiC層、含SiCN層、含SiBN層、含TiN層、含TiC層、含TiAlC層等。 　　[0083] 又，上述中顯示在一個的處理室處理一片的基板的裝置構成，但並非限於此，亦可為將複數片的基板排列於水平方向的裝置。
[0084]
100‧‧‧處理裝置
200‧‧‧晶圓(基板)
201‧‧‧處理室
202‧‧‧處理容器
212‧‧‧基板載置台
213‧‧‧加熱器
262‧‧‧第1排氣口
234‧‧‧電極
280‧‧‧控制器
[0008] 　　圖1是一實施形態的基板處理裝置的概略構成圖。 　　圖2是一實施形態的氣體供給部的概略構成圖。 　　圖3是一實施形態的基板處理裝置的控制器的概略構成圖。 　　圖4是表示一實施形態的基板處理工程的流程圖。 　　圖5是表示一實施形態的電漿產生例的圖。 　　圖6是表示一實施形態的電漿產生例的圖。 　　圖7是表示一實施形態的電漿產生例的圖。 　　圖8是一實施形態的阻抗設定表例。 　　圖9是其他的實施形態的處理順序例。

Claims (17)

  1. 一種基板處理裝置，其特徵係具有： 　　處理容器，其係收容有基板； 　　基板支撐部，其係於前述處理容器內支撐前述基板，具有支撐電極； 　　上部電極，其係與前述基板支撐部對向； 　　第1阻抗控制部，其係一端被連接至前述上部電極； 　　第2阻抗控制部，其係一端被連接至前述支撐電極； 　　處理氣體供給部，其係對前述基板供給處理氣體； 　　活化部，其係前述處理容器的外側，經由絕緣部來連接至電力供給部，使前述處理氣體活化；及 　　第3阻抗控制部，其係一端被連接至前述絕緣部與前述活化部之間。
  2. 如申請專利範圍第1項之基板處理裝置，其中，更具有： 　　第1電位部，其係被連接至前述第1阻抗控制部的另一端，與接地電位不同的電位； 　　第2電位部，其係被連接至前述第2阻抗控制部的另一端，與接地電位不同的電位；及 　　第3電位部，其係被連接至前述第3阻抗控制部的另一端，與接地電位不同的電位。
  3. 如申請專利範圍第2項之基板處理裝置，其中，更具有共通電位部，其係連接前述第1電位部，前述第2電位部及前述第3電位部。
  4. 如申請專利範圍第1項之基板處理裝置，其中，更具有控制部，其係設定前述第1阻抗控制部的第1阻抗，前述第2阻抗控制部的第2阻抗，前述第3阻抗控制部的第3阻抗及前述電力供給部的電力。
  5. 如申請專利範圍第2項之基板處理裝置，其中，更具有控制部，其係設定前述第1阻抗控制部的第1阻抗，前述第2阻抗控制部的第2阻抗，前述第3阻抗控制部的第3阻抗及前述電力供給部的電力。
  6. 如申請專利範圍第3項之基板處理裝置，其中，更具有控制部，其係設定前述第1阻抗控制部的第1阻抗，前述第2阻抗控制部的第2阻抗，前述第3阻抗控制部的第3阻抗及前述電力供給部的電力。
  7. 如申請專利範圍第4項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第2阻抗設定成比前述第1阻抗及前述第3阻抗更大的第1設定後，對前述活化部供給電力，而使前述處理氣體活化。
  8. 如申請專利範圍第5項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第2阻抗設定成比前述第1阻抗及前述第3阻抗更大的第1設定後，對前述活化部供給電力，而使前述處理氣體活化。
  9. 如申請專利範圍第6項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第2阻抗設定成比前述第1阻抗及前述第3阻抗更大的第1設定後，對前述活化部供給電力，而使前述處理氣體活化。
  10. 如申請專利範圍第4項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第1阻抗及前述第2阻抗設定成比前述第3阻抗更大的第2設定後，對前述活化部供給電力，而使前述處理氣體活化。
  11. 如申請專利範圍第7項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第1阻抗及前述第2阻抗設定成比前述第3阻抗更大的第2設定後，對前述活化部供給電力，而使前述處理氣體活化。
  12. 如申請專利範圍第4項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第1阻抗設定成比前述第2阻抗及前述第3阻抗更大的第3設定後，對前述活化部供給電力，而使前述處理氣體活化。
  13. 如申請專利範圍第7項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第1阻抗設定成比前述第2阻抗及前述第3阻抗更大的第3設定後，對前述活化部供給電力，而使前述處理氣體活化。
  14. 如申請專利範圍第10項之基板處理裝置，其中，前述控制部係使控制前述第1阻抗控制部，前述第2阻抗控制部，前述第3阻抗控制部，前述活化部及前述電力供給部，將前述第1阻抗設定成比前述第2阻抗及前述第3阻抗更大的第3設定後，對前述活化部供給電力，而使前述處理氣體活化。
  15. 如申請專利範圍第14項之基板處理裝置，其中，前述控制部係以前述第1設定來對前述基板進行第1處理之後，使以前述第2設定的第2處理或以前述第3設定的第3處理進行。
  16. 一種半導體裝置的製造方法，其特徵係具有： 　　將基板收容於處理容器之工程； 　　調整與前述基板對向的上部電極的第1阻抗之工程； 　　調整被設在支撐前述基板的基板支撐部的支撐電極的第2阻抗之工程； 　　調整被設在前述處理容器的外側的活化部的第3阻抗之工程； 　　對前述基板供給處理氣體之工程；及 　　在調整前述各阻抗之後，對前述活化部供給電力而使前述處理氣體活化之工程。
  17. 一種記錄媒體，其特徵係記錄有藉由電腦來使下列程序實行於基板處理裝置的程式， 　　將基板收容於處理容器之程序； 　　調整與前述基板對向的上部電極的第1阻抗之程序； 　　調整被設在支撐前述基板的基板支撐部的支撐電極的第2阻抗之程序； 　　調整被設在前述處理容器的外側的活化部的第3阻抗之程序； 　　對前述基板供給處理氣體之程序；及 　　在調整前述各阻抗之後，對前述活化部供給電力而使前述處理氣體活化之程序。
TW106139262A 2017-02-06 2017-11-14 基板處理裝置、半導體裝置的製造方法及程式 TWI682425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-019514 2017-02-06
JP2017019514A JP6529996B2 (ja) 2017-02-06 2017-02-06 基板処理装置、半導体装置の製造方法およびプログラム

Publications (2)

Publication Number Publication Date
TW201843693A true TW201843693A (zh) 2018-12-16
TWI682425B TWI682425B (zh) 2020-01-11

Family

ID=63037328

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139262A TWI682425B (zh) 2017-02-06 2017-11-14 基板處理裝置、半導體裝置的製造方法及程式

Country Status (5)

Country Link
US (1) US10818476B2 (zh)
JP (1) JP6529996B2 (zh)
KR (1) KR101996143B1 (zh)
CN (1) CN108400092B (zh)
TW (1) TWI682425B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10541137B2 (en) * 2018-06-01 2020-01-21 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for non line-of-sight doping
CN110491759A (zh) * 2019-08-21 2019-11-22 江苏鲁汶仪器有限公司 一种等离子体刻蚀系统
US20210375650A1 (en) * 2020-06-01 2021-12-02 Applied Materials, Inc. High temperature and vacuum isolation processing mini-environments
US12080571B2 (en) 2020-07-08 2024-09-03 Applied Materials, Inc. Substrate processing module and method of moving a workpiece

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5556501A (en) 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
US6444137B1 (en) 1990-07-31 2002-09-03 Applied Materials, Inc. Method for processing substrates using gaseous silicon scavenger
JP2635267B2 (ja) * 1991-06-27 1997-07-30 アプライド マテリアルズ インコーポレイテッド Ｒｆプラズマ処理装置
US5683539A (en) * 1995-06-07 1997-11-04 Applied Materials, Inc. Inductively coupled RF plasma reactor with floating coil antenna for reduced capacitive coupling
JP2002043304A (ja) * 2000-07-18 2002-02-08 Applied Materials Inc プラズマ処理方法及び装置並びに成膜方法
JP2005167283A (ja) * 2000-08-25 2005-06-23 Hitachi Ltd プラズマ処理装置及びプラズマ処理方法
JP4255686B2 (ja) * 2001-11-27 2009-04-15 アルプス電気株式会社 プラズマ処理装置及びその駆動方法並びにプラズマ処理方法
TW200300649A (en) 2001-11-27 2003-06-01 Alps Electric Co Ltd Plasma processing apparatus, its driving method, matching circuit design system, and plasma processing method
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
KR100786537B1 (ko) 2006-03-29 2007-12-18 장근구 반도체 기판 공정 챔버에 사용되는 다중 플라즈마 발생소스
JP2012193457A (ja) 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
US8178445B2 (en) 2009-06-10 2012-05-15 Hitachi Kokusai Electric Inc. Substrate processing apparatus and manufacturing method of semiconductor device using plasma generation
JP2013084918A (ja) * 2011-09-27 2013-05-09 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法及びプログラム
JP5807084B2 (ja) 2013-09-30 2015-11-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5938491B1 (ja) * 2015-03-20 2016-06-22 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体
JP6109224B2 (ja) 2015-03-30 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
JP6230573B2 (ja) * 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Also Published As

Publication number Publication date
US20180226228A1 (en) 2018-08-09
US10818476B2 (en) 2020-10-27
KR101996143B1 (ko) 2019-07-03
TWI682425B (zh) 2020-01-11
JP2018129330A (ja) 2018-08-16
JP6529996B2 (ja) 2019-06-12
KR20180091686A (ko) 2018-08-16
CN108400092A (zh) 2018-08-14
CN108400092B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
TWI647745B (zh) 半導體裝置之製造方法、記錄媒體及基板處理裝置
TWI671818B (zh) 半導體裝置的製造方法、基板處理裝置及程式
KR101665373B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6333232B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
TWI682425B (zh) 基板處理裝置、半導體裝置的製造方法及程式
KR101939584B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP2017157705A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
US11747789B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
JP2019169663A (ja) 基板処理装置、半導体装置の製造方法および記録媒体
JP6332746B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR101922588B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2006278619A (ja) 半導体製造装置
CN107293477B (zh) 半导体器件的制造方法、衬底处理装置
JP2005045075A (ja) 基板処理方法