JPH06132521A - Mis型半導体装置の製造方法 - Google Patents

Mis型半導体装置の製造方法

Info

Publication number
JPH06132521A
JPH06132521A JP28202792A JP28202792A JPH06132521A JP H06132521 A JPH06132521 A JP H06132521A JP 28202792 A JP28202792 A JP 28202792A JP 28202792 A JP28202792 A JP 28202792A JP H06132521 A JPH06132521 A JP H06132521A
Authority
JP
Japan
Prior art keywords
insulating film
manufacturing
type semiconductor
semiconductor device
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28202792A
Other languages
English (en)
Other versions
JP3257077B2 (ja
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28202792A priority Critical patent/JP3257077B2/ja
Publication of JPH06132521A publication Critical patent/JPH06132521A/ja
Application granted granted Critical
Publication of JP3257077B2 publication Critical patent/JP3257077B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 化合物半導体基板上で良好な特性を示すMI
S型デバイスを構成する。 【構成】 絶縁膜形成前にGaAs基板をイオウ(S)
でパッシベーションすることにより界面準位密度が低減
できることが知られている。本発明では、有磁場マイク
ロ波プラズマ装置内でS2 2 ガスを用いたプラズマ処
理を行い、n+ 型GaAs層3およびn型GaAs層2
の表面にS(イオウ)原子を吸着させてパッシベーショ
ン層5を形成する。S2 2 は大量にF* を放出しない
ので、不要な下地エッチングが起こらない。このパッシ
ベーション前に、RFバイアス・パワーを若干印加して
GaAs表面の酸化膜等を除去すれば、界面準位密度を
一層低減させることができる。パッシベーションがドラ
イ・プロセス化されることにより、連続工程で絶縁膜が
成膜できるようになり、スループットが向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はMIS(金属/絶縁体/
半導体)型半導体装置の製造方法に関し、特に化合物半
導体基板の表面に絶縁膜を形成する際の界面準位密度を
低減させることを可能とする方法に関する。
【0002】
【従来の技術】MIS構造、すなわち、金属、絶縁体、
半導体が順次積層された構造は、FET(電界効果トラ
ンジスタ)を構成するために不可欠の構造要素である。
このMIS構造は、Si基板上に形成されるシリコン・
デバイスでは既に実証済みであり、特に絶縁体として酸
化シリコン(SiO2 )等の酸化物を用いる場合には、
MOS(金属/酸化物/半導体)構造と呼ばれる。
【0003】ところで、MIS型半導体装置において
は、半導体と絶縁膜との間の界面準位密度をいかに低減
させるかが特性を決定する重要な鍵となる。この観点に
立って近年のデバイスの高速化のニーズに応えるべく研
究が進められている化合物半導体デバイスをみると、M
IS構造を達成することは極めて困難である。たとえ
ば、GaAs系化合物半導体ではその表面を酸化して絶
縁膜を形成したとしても、界面のダングリング・ボンド
の再構成が難しいため、一般に1013/cm2 eVオー
ダーの界面準位密度が生ずる。この値は、SiとSiO
2 の間の界面準位密度に比べて3桁ほども高い。この結
果、バイアスを印加しても半導体表面のフェルミ準位が
ピン止めされて反転が起きなかったり、仮に反転しても
ドリフト現象のような不安定な特性が現れるという不都
合が生ずる。
【0004】化合物半導体基板上においてSiO2 やA
2 3 等の無機絶縁膜を用いる試みもなされている
が、やはり界面準位密度の低減には成功していない。
【0005】この界面準位密度を下げるための技術とし
て、GaAs基板の表面にS(イオウ)原子を吸着させ
る、イオウ・パッシベーションが知られている。たとえ
ば1989年電気情報通信学会技術研究報告(ED−8
9−65)、あるいはJapanese Journa
l of Applied Physics,28(1
2),L2255〜2257(1989)には、GaA
s基板を(NH4 2 x (硫化アンモニウム)溶液を
用いてウェット・エッチングすることにより、その表面
にイオウを吸着させる技術が報告されている。
【0006】また、特開平4−91435号公報には、
上述のような硫化アンモニウム溶液処理に先立ち、Ga
As基板の表面をリン酸溶液でウェットエッチングする
技術が開示されている。この技術によると、リン酸系エ
ッチャントでは順メサ(順テーパー)形状のエッチング
・パターンが得られるため、 III−V族化合物半導体と
絶縁膜との界面をダングリング・ボンドを減少させる方
向で再構成することができ、よって界面準位密度を低減
できるとされている。
【0007】また、上述のようなウェット・プロセスに
代わり、ドライ・プロセスによりイオウ・パッシベーシ
ョンを行う技術も知られている。たとえば、特開平3−
265135号公報には、集積回路形成前のGaAs基
板の表面をSF6 ガスを用いたプラズマに曝す処理を行
う技術が開示されている。これは、SF6 ガスが放電解
離条件下でプラズマ中に放出するS原子をGaAs基板
上に吸着させているわけである。
【0008】一方、上述のイオウ・パッシベーションと
は異なる発想の界面準位密度低減法として、絶縁膜を有
機化合物の薄膜で形成する技術が報告されている。これ
は、LB法(ラングミュア−ブロジェット法)による有
機薄膜形成技術の進歩に負うところが大きい。たとえ
ば、Solid State Electron De
vices,,p.169(1978)には、n型I
nP基板上にステアリン酸薄膜をLB法により形成し、
界面準位密度1011/cm2 eVを達成し、反転および
FET特性を確認したことが報告されている。
【0009】また、特開昭62−65471号公報に
は、GaAs基板上にLB法によりヒドラゾン化合物を
成膜する技術が開示されている。これは、非結合軌道を
有する有機分子を半導体表面のダングリング・ボンドに
結合させることにより、結合軌道のエネルギー準位を化
合物半導体の価電子帯よりも上に、また反結合軌道のエ
ネルギー準位を伝導帯よりも下に形成させ、これにより
禁制帯内のエネルギー準位密度を低減させることを意図
したものである。
【0010】
【発明が解決しようとする課題】しかしながら、これら
の従来の技術はそれぞれに問題点を残している。まず、
(NH4 2 x (硫化アンモニウム)溶液を用いたイ
オウ・パッシベーションでは、化合物半導体基板のエッ
チングも進行する。したがって、この基板の表面に予め
不純物が導入されている場合には、この不純物添加領域
が除去され、所望のMIS特性が得られない虞れがあ
る。この問題は、リン酸溶液を用いたウェットエッチン
グでは一層顕在化する。また、これらのウェット・プロ
セスでは、Sの堆積過程とエッチング過程とを独立に制
御することが不可能であるため、イオウ・パッシベーシ
ョンの再現性も十分に優れているとは言えない。
【0011】さらに別の問題として、絶縁膜の形成前に
かかる溶液処理を行うプロセスでは、製造装置の大規模
化が避けられない。MIS型半導体装置の絶縁膜は一般
にスパッタリングやCVD等のドライプロセスで行われ
るため、この絶縁膜の形成前にウェット・プロセスを行
おうとすると、当然ながら製造装置の台数やこれらによ
るクリーンルーム内の占有面積が増大するからである。
この結果、経済性やスループットが損なわれる虞れが大
きい。
【0012】上述の不純物添加領域が除去される問題
は、ウェット・プロセスのみならず、SF6 ガスを用い
たプラズマ処理においても同様に生ずる。かかるドライ
・プロセスでは、放電条件の制御により堆積過程とエッ
チング過程のバランスをとることは可能である。しか
し、SF6 は放電解離条件下でS原子を放出すると同時
に大量のF* (フッ素ラジカル)を生成するので、これ
が多くの化合物半導体に対してエッチャントとして作用
してしまう虞れが大きい。
【0013】一方、LB法による有機絶縁膜の形成にお
いては、界面準位密度がかなり低減されたものの、Si
/SiO2 の界面準位密度に比べればまだ高い。これ
は、LB法において本質的に避け難い問題である。すな
わち、LB法では表面に有機分子膜を展開させた水槽中
に化合物半導体基板を浸漬し、この分子膜を基板上に移
し取る方法で薄膜を形成するため、基板の表面酸化の虞
れが常に存在しているからである。
【0014】そこで本発明は、これらの問題をすべて解
決し、絶縁膜の形成と同様にドライ・プロセスによるイ
オウ・パッシベーションを、化合物半導体基板の不要な
エッチングを伴うことなく再現性良く行う方法を提供す
ることを目的とする。
【0015】
【課題を解決するための手段】本発明のMIS型半導体
装置の製造方法は、上述の目的を達成するために提案さ
れるものであり、絶縁膜を成膜する前の化合物半導体基
板に対してS2 2 ,SF2 ,SF4 ,S2 10,S3
Cl2 ,S2 Cl2 ,SCl2 ,S3 Br2 ,S2 Br
2 ,SBr2 から選ばれる少なくとも1種類のハロゲン
化イオウを含むガスを用いてプラズマ処理を行うもので
ある。
【0016】本発明はまた、前記プラズマ処理と前記絶
縁膜の成膜とを、前記化合物半導体基板を大気開放する
ことなく連続的に行うものである。
【0017】本発明はまた、前記プラズマ処理に用いら
れる前記ガスがH2 ,H2 S,シラン系化合物から選ば
れる少なくとも1種類のハロゲン・ラジカル消費性化合
物を含むものである。
【0018】本発明はまた、前記プラズマ処理に用いら
れる前記ガスが窒素系化合物を含むものである。
【0019】本発明はまた、前記プラズマ処理の前半で
は前記化合物半導体基板の表面を清浄化し、後半ではイ
オウ系堆積物によるパッシベーションを行うものであ
る。
【0020】本発明はまた、前記プラズマ処理を有磁場
マイクロ波プラズマ装置を用いて行うものである。
【0021】本発明はまた、前記絶縁膜をS2 2 ,S
2 ,SF4 ,S2 10,S3 Cl 2 ,S2 Cl2 ,S
Cl2 ,S3 Br2 ,S2 Br2 ,SBr2 から選ばれ
る少なくとも1種類のハロゲン化イオウを含むガスが放
電解離条件下でプラズマ中に生成するイオウ系生成物を
堆積させることにより成膜するものである。
【0022】本発明はまた、前記絶縁膜の成膜に用いら
れる前記ガスがH2 ,H2 S,シラン系化合物から選ば
れる少なくとも1種類のハロゲン・ラジカル消費性化合
物を含むものである。
【0023】本発明はまた、前記絶縁膜の成膜を有磁場
マイクロ波プラズマ装置を用いて行うものである。
【0024】本発明はさらに、前記絶縁膜の成膜後に、
前記化合物半導体基板に対して熱処理を行うものであ
る。
【0025】
【作用】本発明者はドライ・プロセスで行うことがで
き、かつ後工程の絶縁膜の成膜と連続的に行える方法と
して、プラズマ処理によるイオウ・パッシベーションに
着目した。ただし、本発明でプラズマ生成に用いるガス
は、従来のSF6 のように1分子から大量のF* を生成
するような化合物を含まず、代わりにS/X比〔分子内
のS原子数とX(ハロゲン)原子数の比〕が比較的大き
いハロゲン化イオウを含む。これらのハロゲン化イオウ
のうち、S2 2 ,SF2 ,SF4 ,S2 10の4種類
のフッ化イオウについては本願出願人が先に特開平4−
84427号公報にSiOx 系化合物層のエッチング・
ガスとして提案しており、他の塩化イオウおよび臭化イ
オウについては同じく本願出願人が先に特願平3−21
0516号明細書においてSi系材料層のエッチング・
ガスとして提案している。いずれも、放電解離条件下で
大過剰のハロゲン・ラジカルを生成しないため、下地の
化合物半導体基板に対してダメージを最小限に抑えなが
ら、イオウ・パッシベーションを行うことができる。
【0026】このイオウ・パッシベーションと絶縁膜の
成膜とは、ほぼ共通のプラズマ・プロセスにより実施可
能である。つまり、プラズマ処理と前記絶縁膜の成膜と
を、前記化合物半導体基板を大気開放することなく連続
的に行うことができる。具体的には、ゲート・バルブを
介して接続された複数のプラズマ・チャンバ間で被処理
基板を搬送しながら複数の工程を連続的に行うことがで
きる、いわゆるマルチ・チャンバ・システム(クラスタ
ー・ツールとも呼ばれる)と称される装置を用いること
により可能となる。この場合、パッシベーションから絶
縁膜の成膜までが一貫して高真空下で行われるため、ス
ループットの大幅な改善が可能であり、しかもウェット
・プロセスを含む場合に比べて装置全体の占有面積やラ
ンニング・コストも減少させることができる。
【0027】前記プラズマ処理に用いられるガスに
2 ,H2 S,シラン系化合物から選ばれる少なくとも
1種類のハロゲン・ラジカル消費性化合物を添加しても
良い。これは、上記ハロゲン・ラジカル消費性化合物か
ら解離生成するH* やSi* 等のラジカルにハロゲン・
ラジカルの一部を捕捉消費させるためである。これによ
り、ラジカルに起因するダメージが徹底的に抑制される
ことはもちろん、プラズマの見掛け上のS/X比が上昇
して相対的にSに富んだ状態となり、Sの堆積が促進さ
れる。
【0028】あるいは、前記プラズマ処理に用いられる
ガスに窒素系化合物を添加しても良い。これは、窒化イ
オウ系化合物の生成を意図したものである。窒化イオウ
系化合物としては、本願出願人が先に特願平3−301
281号明細書に提案したような種々の化合物が存在す
るが、本発明において特に重要な寄与をなすと考えられ
る化合物はポリマー状のポリチアジル(SN)x であ
る。
【0029】ところで、上述のプラズマ処理において
は、放電条件を制御すればハロゲン・ラジカルによるエ
ッチング過程とイオウ系生成物の堆積過程とのバランス
を適宜変更することができる。この特性を巧みに利用
し、前記プラズマ処理の前半では前記化合物半導体基板
の表面を清浄化し、後半ではイオウ系堆積物によるパッ
シベーションを行うことができる。ここで、上記の清浄
化とは、化合物半導体基板の表面に存在して界面準位密
度を増大させる原因となる酸化膜等をエッチングして除
去することである。なお、このエッチングはごく浅く行
われるべきであり、予め形成された不純物添加領域等を
決して浸食することがあってはならない。この点におい
て、本発明の清浄化は相対的にハロゲン・ラジカルの少
ない条件下でイオウ系生成物の堆積過程と競合しながら
進行するため、極めて有利である。
【0030】前記プラズマ処理および前記絶縁膜の成膜
は、有磁場マイクロ波プラズマ装置を用いて行うことが
特に有効である。有磁場マイクロ波プラズマ装置は、磁
界中における電子の円運動周波数に共鳴〔電子サイクロ
トロン(ECR)共鳴〕させてマイクロ波を導入するこ
とにより、低ガス圧下で高活性のプラズマを生成できる
装置である。ECRプラズマ中では多量に存在する電子
の円運動による磁気モーメントと磁界との相互作用によ
りイオンの輸送が起こり、適度なエネルギーのイオン衝
撃が得られる。このエネルギーは20〜30eV程度で
あり、基板にダメージをほとんど与えない。しかも、こ
のタイプの装置は基板バイアスを併用すれば、一般的な
平行平板型の装置等と異なりプラズマ密度とイオン・エ
ネルギーとを独立に制御できる。したがって、たとえば
プラズマ処理時にはある程度の大きさのイオン・エネル
ギーを与え、続く絶縁膜の成膜時にはイオン・エネルギ
ーをほとんど与えない、といった条件の切り替えが極め
て容易に行えるのである。
【0031】ところで、パッシベーションの目的のため
には、イオウが化合物半導体基板の上に数原子層の厚さ
に吸着されていれば十分である。しかし、イオウがある
程度の膜厚まで堆積すれば、これ自身が絶縁膜として機
能できるようになる。そこで、同様のハロゲン化イオウ
を用いてイオウ系生成物を堆積させることができる。こ
のプロセスはすなわち、プラズマCVDである。
【0032】そこで、この絶縁膜の成膜に用いるガスに
前述のハロゲン・ラジカル消費性化合物を添加し、イオ
ウ系生成物の堆積効率を高めることができる。さらに、
この絶縁膜の成膜に有磁場マイクロ波プラズマ装置を用
いることが有効である。これも、低ダメージ化を狙いと
したものである。
【0033】絶縁膜の成膜後には、化合物半導体基板に
対して熱処理を行う。これはプラズマ照射に起因して発
生したダメージを回復させるための操作である。上述の
有磁場マイクロ波プラズマ装置を用いた場合にはもとも
とダメージの発生は極めて少ないが、その上にさらにか
かる熱処理を行うことにより、より一層優れた界面特性
を有するMIS型半導体装置を得ることができる。
【0034】
【実施例】以下、本発明の具体的な実施例について説明
する。
【0035】ここで、具体的なプロセス例の説明に入る
前に、以下の各実施例で使用したプラズマ装置の構成に
ついて、図3を参照しながら概説する。この装置は、同
様の構成を有する2台の有磁場マイクロ波プラズマ装置
100,101がゲート・バルブ33を介して連結され
たものである。この装置において、マグネトロン20,
40から発生した周波数2.45GHzのマイクロ波
は、矩形導波管21,41および円筒形導波管22,4
2により石英製のベルジャー23,43へ導かれる。こ
のベルジャー23,43は、ウェハWの搬出入を行うた
めのチャンバ29,49に接続されており、その内部は
図示されない高真空排気系統により各々排気孔30,5
0を通じて矢印A方向に排気されている。また、上記ベ
ルジャー23,43内へは、ガス導入管25,45を通
じて矢印B方向からプラズマ処理もしくは絶縁膜の成膜
に必要なガスが導入される。上記円筒形導波管23,4
3は、ソレノイド・コイル24,44に周回されてい
る。このソレノイド・コイル24,44により形成され
る8.75×10-2T(875G)の磁場とマイクロ波
とが上記ガスに作用することにより、ベルジャー23,
43の内部でECR放電が起こり、ECRプラズマPが
生成される。
【0036】上記チャンバ29,49には、ECRプラ
ズマPに面してウェハWを保持するためのウェハ載置電
極26,46が配設されている。このウェハ載置電極2
6,46には、ブロッキング・コンデンサ31,51を
介してRF電源32,52が接続されており、必要に応
じてRFバイアス・パワーを印加するようになされてい
る。また、上記ウェハ載置電極26,46にはヒータ2
7,47と冷却配管28,48が埋設されており、必要
に応じてウェハWを加熱もしくは冷却するようになされ
ている。
【0037】なお、先の説明および図3では便宜上、ウ
ェハ載置電極26,46にヒータ27,47と冷却配管
28,48とが一緒に埋設されているような表現を用い
たが、このウェハ載置電極26,46上で後述のように
マイナス数十℃の中低温域からプラス数百℃の高温域に
わたる広い温度範囲で温度制御を行おうとすると、ウェ
ハ載置電極26,46自身の熱容量により昇降温速度が
制限され、スループットを大幅に損なう虞れが大きい。
【0038】そこで実際には、本願出願人が先に特願平
3−301279号明細書において提案したような、ウ
ェハ載置電極を2重構造とした有磁場マイクロ波プラズ
マ装置を用いることが特に推奨される。このウェハ載置
電極は、冷却配管を内蔵する外周側電極と、ヒータを内
蔵する内周側電極との組合せにより構成される。低温プ
ロセス時には、ヒータをOFFとした状態で両電極を接
合一体化させてウェハを冷却し、高温プロセス時にはヒ
ータをONとした状態で両電極を離間させ、内周側電極
上に載置されたウェハを加熱する。これにより、昇降温
速度を大幅に短縮することができる。
【0039】以下、上述の装置を用いた具体的なプロセ
ス例について説明する。
【0040】実施例1 本実施例は、本発明をGaAs基板を用いたMIS−F
ETの製造に適用し、SiN絶縁膜の形成前にGaAs
基板をS2 2 ガスを用いてパッシベーションした例で
ある。このプロセスを、図1を参照しながら説明する。
本実施例で処理サンプルとして用いたウェハを、図1
(a)に示す。このウェハは、p- 型GaAs基板1
(図中ではp- −GaAsと略記する。)上にたとえば
MOCVD法によりチャネル領域を構成するためのn型
GaAs層2(図中ではn−GaAsと略記する。)
と、ソース/ドレイン領域を形成するためのn + 型Ga
As層3(図中ではn+ −GaAsと略記する。)とを
順次積層し、図示されないレジスト・マスクを介して少
なくとも上記n+ 型GaAs層3をメサ・エッチングす
ることにより、ゲート・リセス4を形成したものであ
る。
【0041】次に、このウェハを、図3に示した装置の
有磁場マイクロ波プラズマ装置100のチャンバ29内
にセットし、一例として下記の条件でプラズマ処理を行
った。 S2 2 流量 5.0 SCCM ガス圧 1.3 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ温度 −10 ℃ ここで、ウェハの冷却は、冷却配管28にエタノール系
冷媒を循環させることにより行った。
【0042】このプラズマ処理の過程では、S2 2
ら解離生成するS原子が低温冷却されたウェハの表面に
堆積し、図1(b)に示されるように厚さ約10nmの
極めて薄いパッシベーション層5が形成された。S2
2 からはF* も生成するが、その絶対量は少なく、また
ウェハの低温冷却によりF* の反応性も低下している。
したがって、n+ 型GaAs層3およびn型GaAs層
2が何ら不必要にエッチングされることはなかった。
【0043】次に、上記ウェハを図示されない別の有磁
場マイクロ波プラズマ装置へ移送し、一例として下記の
条件でECR−CVDを行い、SiN絶縁膜を成膜し
た。 SiH4 流量 20 SCCM N2 O流量 40 SCCM ガス圧 1.3 Pa マイクロ波パワー 800 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ温度 350 ℃ このECR−CVDにより、ウェハの表面は図1(c)
に示されるように、厚さ約30nmのSiN絶縁膜6で
被覆された。このとき、ウェハはウェハ載置電極に埋設
されたヒータにより加熱されているため、上記パッシベ
ーション層5を構成するS原子は、下地表面のGa原子
やAs原子との直接的な相互作用により吸着されている
ものを除いて昇華除去された。
【0044】本実施例では、ウェハを一旦大気開放して
プラズマ装置間を搬送したが、パッシベーション層5が
再現性良く形成できるために、搬送中に表面酸化等が生
ずることはなかった。
【0045】この後、通常の方法にしたがって電極を形
成した。すなわち、図1(d)に示されるように、n+
−GaAs層3からなるソース/ドレイン領域上でSi
N絶縁膜6を選択的に除去し、この部分にAuGe合金
等のオーミック電極材料によりソース/ドレイン電極7
を形成し、またゲート・リセス内4のSiN絶縁膜6の
上にはAl等の電極材料によりゲート電極8を形成し
た。
【0046】このようにして製造されたMIS−FET
は、界面準位密度が低減されているため、少ない消費電
力にて高速動作を示した。また、製造歩留りも良好であ
った。
【0047】実施例2 本実施例は、プラズマ処理にS2 2 /H2 混合ガスを
用いた例である。まず、図1(a)に示したウェハを図
3の有磁場マイクロ波プラズマ装置100のチャンバ2
9にセットし、一例として下記の条件でプラズマ処理を
行った。 S2 2 流量 5.0 SCCM H2 流量 1.0 SCCM ガス圧 1.3 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ温度 −10 ℃ 本実施例では、H2 から解離生成するH* によりF*
一部が捕捉されるため、実施例1よりもさらに効率良く
S原子を堆積させ、パッシベーション層5を形成するこ
とができた。
【0048】次に、実施例1と同じ条件にてSiN絶縁
膜6を成膜した。ただし、本実施例におけるSiN絶縁
膜6の成膜は、上記チャンバ29にゲート・バルブ33
を介して隣接される隣の有磁場マイクロ波プラズマ装置
101のチャンバ49内で行った。このことにより、ス
ループットを大幅に改善することができた。後工程の各
電極の形成については、実施例1で上述したとおりであ
る。
【0049】実施例3 本実施例では、プラズマ処理にS2 2 /N2 混合ガス
を用い、窒化イオウ系化合物によるパッシベーションを
行った。まず、図1(a)に示したウェハを図3の有磁
場マイクロ波プラズマ装置100のチャンバ29にセッ
トし、一例として下記の条件でプラズマ処理を行った。
【0050】 S2 2 流量 5.0 SCCM N2 流量 1.5 SCCM ガス圧 1.3 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W ウェハ温度 −10 ℃ 本実施例では、N2 から解離生成するN原子とS2 2
から解離生成するS原子との反応によりポリチアジル
(SN)x を主体とする窒化イオウ系化合物が生成し、
これによりパッシベーション層5が形成された。上記条
件中、ウェハ温度を先の各実施例よりもやや高めてある
のは、窒化イオウ系化合物の蒸気圧が単体のSに比べて
高いからである。
【0051】本実施例によっても、良好なパッシベーシ
ョンを行うことができた。
【0052】実施例4 本実施例では、まずS2 2 ガスを用いてウェハ表面を
清浄化した後に、同じガスを用いてパッシベーションを
行った。まず、図1(a)に示したウェハを図3の有磁
場マイクロ波プラズマ装置100のチャンバ29にセッ
トし、一例として下記の条件でウェハ表面を清浄化し
た。
【0053】 S2 2 流量 5.0 SCCM ガス圧 1.3 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 5 W(2 MHz) ウェハ温度 −10 ℃ ここでは、若干のRFバイアス・パワーを印加すること
によりウェハ表面に弱いイオン衝撃を与えた。この結
果、n+ 型GaAs層3やn型GaAs層2の表面に存
在する酸化膜が除去された。
【0054】この後のパッシベーション層5の形成は、
上記のRFバイアス・パワーのみを0Wに変更した条
件、すなわち実施例1と同じ条件にて行った。
【0055】次に、上記のウェハをゲート・バルブ33
を介して隣のチャンバ49へ移送し、実施例1と同じ条
件でSiN絶縁膜6を成膜した。さらにSiN絶縁膜6
の成膜後、ヒータ47によりウェハを約500℃に加熱
し、この状態で30分間保持した。このアニールによ
り、先の清浄化の過程でウェハに生じた僅かなダメージ
が回復された。
【0056】本実施例では、予めウェハの表面を清浄化
し、しかも絶縁膜の成膜後にアニールを行うことによ
り、界面準位密度を一層効果的に低減し、優れたFET
特性を実現することができた。
【0057】なお、本実施例では清浄化およびパッシベ
ーションを共にS2 2 ガスを用いて行ったが、パッシ
ベーションの段階でS2 2 /H2 混合ガスを用いれば
より効率的なSの堆積が可能となり、またS2 2 /N
2 混合ガスを用いれば窒化イオウ系生成物によるパッシ
ベーションが可能となる。
【0058】実施例5 本実施例では、S2 2 ガスの放電解離により生成する
S原子の堆積層をそのまま絶縁膜として用い、別の構成
を有するMIS−FETを製造した。このプロセスを、
図2を参照しながら説明する。本実施例で処理サンプル
として用いたウェハを、図2(a)に示す。このウェハ
は、1×1011/cm3 のドース量でMgを含むp型G
aAs基板10(図中ではp−GaAsと略記する。)
の裏面側に通常の方法によりAuZn合金等からなるオ
ーミック電極層11が被着され、また表面側に予めn型
不純物を導入することによりソース/ドレイン領域12
が形成されてなるものである。ここで、上記ソース/ド
レイン領域12は、一例としてイオン加速エネルギー6
0keV,ドース量1012/cm3 にてSiをイオン注
入し、その後アニールを行うことにより形成されてい
る。
【0059】このウェハを図3の有磁場マイクロ波プラ
ズマ装置100にセットし、該ウェハの表面側に対して
一例として下記の条件でECR−CVDを行った。 S2 2 流量 5.0 SCCM ガス圧 1.3 Pa マイクロ波パワー 850 W(2.45 GH
z) RFバイアス・パワー 0 W(2 MHz) ウェハ温度 −10 ℃ このECR−CVDにより、図2(b)に示されるよう
に、p型GaAs基板10の表面側にS絶縁膜13が約
20nmの厚さに堆積された。
【0060】次に、図2(c)に示されるようにS絶縁
膜13を選択的に除去した。さらに、常法にしたがって
上記ソース/ドレイン領域12上にはAuGe合金等の
オーミック電極材料からなるソース/ドレイン電極1
4、上記S絶縁膜13上にはAl等からなるソース電極
15をそれぞれ形成し、図2(d)に示されるようなM
IS−FETを完成した。
【0061】なお、本実施例においてS絶縁膜13の成
膜時にH2 を流量1SCCMにて添加したところ、成膜
効率を高めることができた。また、S絶縁膜13の成膜
前に、RFバイアス・パワーを5W印加した他は前述と
同じ条件でp型GaAs基板10の清浄化を行ったとこ
ろ、界面準位密度の極めて低いMIS−FETを構成す
ることができた。
【0062】以上、本発明を5例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、上述の各実施例では化合物半
導体基板の材料がGaAsである場合について説明した
が、他の化合物半導体であっても良い。ただし、S原子
はGa原子に対する親和性が高いため、本発明はAlG
aAs,GaAsP,GaP等のようにGaを主成分と
する化合物半導体基板を用いる場合において特に効果が
大きい。
【0063】また、ハロゲン化イオウとしてはS2 2
のみを例示して説明したが、本発明で限定される他のハ
ロゲン化イオウを用いても、基本的には同様の結果が得
られる。他のハロゲン化イオウは、使用される化合物半
導体基板の構成元素の種類に応じて、これを不必要にエ
ッチングすることのないように選択すれば良い。この
他、プラズマ処理の条件、使用する装置の構成、ウェハ
の構成、S絶縁膜の成膜条件等が適宜変更可能であるこ
とは、言うまでもない。
【0064】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば、プラズマ処理によるイオウ・パッシベ
ーションを、化合物半導体基板に不要なダメージを与え
ることなく再現性良く行うことができる。また、このプ
ラズマ処理の放電条件のわずかな調整により、前処理と
して化合物半導体基板の表面清浄化も行うことができ
る。しかも、上記プラズマ処理後には、絶縁膜の成膜を
連続的に行うことができ、スループットや経済性が改善
される。かかる安定なパッシベーションは、化合物半導
体基板と絶縁膜との間の界面準位密度を著しく低減させ
る効果を有し、化合物半導体を用いたMIS型デバイス
の実用化に道を開くものである。
【図面の簡単な説明】
【図1】本発明をMIS−FETの製造に適用したプロ
セス例をその工程順にしたがって示す概略断面図であ
り、(a)はn+ 型GaAs層にゲート・リセスが形成
された状態、(b)はウェハの全面にパッシベーション
層が形成された状態、(c)はウェハの全面にSiN絶
縁膜が成膜された状態、(d)はSiN絶縁膜がパター
ニングされ、ソース/ドレイン電極とゲート電極とが形
成された状態をそれぞれ表す。
【図2】本発明を他の構造を有するMIS−FETの製
造に適用したプロセス例をその工程順にしたがって示す
概略断面図であり、(a)はp型GaAs基板の裏面側
にオーミック電極層、表面側にソース/ドレイン領域が
形成された状態、(b)はp型GaAs基板の表面側に
S絶縁膜が成膜された状態、(c)はS絶縁膜がパター
ニングされた状態、(d)はソース/ドレイン電極とゲ
ート電極とが形成された状態をそれぞれ表す。
【図3】本発明を実施するために使用されるマルチ・チ
ャンバ型の有磁場マイクロ波プラズマ装置の構成例を表
す模式的断面図である。
【符号の説明】
2 ・・・n型GaAs層 3 ・・・n+ 型GaAs層 4 ・・・ゲート・リセス 5 ・・・パッシベーション層 6 ・・・SiN絶縁膜 7,14・・・ソース/ドレイン電極 8,15・・・ゲート電極 10 ・・・p型GaAs基板 12 ・・・ソース/ドレイン領域 13 ・・・S絶縁膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体基板上に絶縁膜を成膜した
    後、該絶縁膜上に電極材料層を積層するMIS型半導体
    装置の製造方法において、 前記絶縁膜の成膜に先立ち前記化合物半導体基板に対し
    てS2 2 ,SF2 ,SF4 ,S2 10,S3 Cl2
    2 Cl2 ,SCl2 ,S3 Br2 ,S2 Br 2 ,SB
    2 から選ばれる少なくとも1種類のハロゲン化イオウ
    を含むガスを用いてプラズマ処理を行うことを特徴とす
    るMIS型半導体装置の製造方法。
  2. 【請求項2】 前記プラズマ処理と前記絶縁膜の成膜と
    を、前記化合物半導体基板を大気開放することなく連続
    的に行うことを特徴とする請求項1記載のMIS型半導
    体装置の製造方法。
  3. 【請求項3】 前記プラズマ処理に用いられる前記ガス
    がH2 ,H2 S,シラン系化合物から選ばれる少なくと
    も1種類のハロゲン・ラジカル消費性化合物を含むこと
    を特徴とする請求項1または請求項2に記載のMIS型
    半導体装置の製造方法。
  4. 【請求項4】 前記プラズマ処理に用いられる前記ガス
    が窒素系化合物を含むことを特徴とする請求項1ないし
    請求項3のいずれか1項に記載のMIS型半導体装置の
    製造方法。
  5. 【請求項5】 前記プラズマ処理の前半では前記化合物
    半導体基板の表面を清浄化し、後半ではイオウ系堆積物
    によるパッシベーションを行うことを特徴とする請求項
    1ないし請求項4のいずれか1項に記載のMIS型半導
    体装置の製造方法。
  6. 【請求項6】 前記プラズマ処理を有磁場マイクロ波プ
    ラズマ装置を用いて行うことを特徴とする請求項1ない
    し請求項5のいずれか1項に記載のMIS型半導体装置
    の製造方法。
  7. 【請求項7】 化合物半導体基板上に絶縁膜を成膜した
    後、該絶縁膜上に電極材料層を積層するMIS型半導体
    装置の製造方法において、 前記絶縁膜をS2 2 ,SF2 ,SF4 ,S2 10,S
    3 Cl2 ,S2 Cl2,SCl2 ,S3 Br2 ,S2
    2 ,SBr2 から選ばれる少なくとも1種類のハロゲ
    ン化イオウを含むガスが放電解離条件下でプラズマ中に
    生成するイオウ系生成物を堆積させることにより成膜す
    ることを特徴とするMIS型半導体装置の製造方法。
  8. 【請求項8】 前記絶縁膜の成膜に用いられる前記ガス
    がH2 ,H2 S,シラン系化合物から選ばれる少なくと
    も1種類のハロゲン・ラジカル消費性化合物を含むこと
    を特徴とする請求項7記載のMIS型半導体装置の製造
    方法。
  9. 【請求項9】 前記絶縁膜の成膜を有磁場マイクロ波プ
    ラズマ装置を用いて行うことを特徴とする請求項7また
    は請求項8に記載のMIS型半導体装置の製造方法。
  10. 【請求項10】 前記絶縁膜の成膜後に、前記化合物半
    導体基板に対して熱処理を行うことを特徴とする請求項
    1ないし請求項9記載のMIS型半導体装置の製造方
    法。
JP28202792A 1992-10-20 1992-10-20 Mis型半導体装置の製造方法 Expired - Fee Related JP3257077B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28202792A JP3257077B2 (ja) 1992-10-20 1992-10-20 Mis型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28202792A JP3257077B2 (ja) 1992-10-20 1992-10-20 Mis型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06132521A true JPH06132521A (ja) 1994-05-13
JP3257077B2 JP3257077B2 (ja) 2002-02-18

Family

ID=17647219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28202792A Expired - Fee Related JP3257077B2 (ja) 1992-10-20 1992-10-20 Mis型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3257077B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007064492A1 (en) * 2005-11-30 2007-06-07 Intel Corporation Dielectric interface for group iii-v semiconductor device
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10236356B2 (en) 2004-10-25 2019-03-19 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
US9741809B2 (en) 2004-10-25 2017-08-22 Intel Corporation Nonplanar device with thinned lower body portion and method of fabrication
WO2007064492A1 (en) * 2005-11-30 2007-06-07 Intel Corporation Dielectric interface for group iii-v semiconductor device
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US9691856B2 (en) 2005-12-15 2017-06-27 Intel Corporation Extreme high mobility CMOS logic
US8518768B2 (en) 2005-12-15 2013-08-27 Intel Corporation Extreme high mobility CMOS logic
US8802517B2 (en) 2005-12-15 2014-08-12 Intel Corporation Extreme high mobility CMOS logic
US9548363B2 (en) 2005-12-15 2017-01-17 Intel Corporation Extreme high mobility CMOS logic
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US10141437B2 (en) 2005-12-15 2018-11-27 Intel Corporation Extreme high mobility CMOS logic
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
JP2009260325A (ja) * 2008-03-26 2009-11-05 Univ Of Tokyo 半導体基板、半導体基板の製造方法および半導体装置
US9224754B2 (en) 2008-06-23 2015-12-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US9806193B2 (en) 2008-06-23 2017-10-31 Intel Corporation Stress in trigate devices using complimentary gate fill materials

Also Published As

Publication number Publication date
JP3257077B2 (ja) 2002-02-18

Similar Documents

Publication Publication Date Title
JP3737221B2 (ja) 薄膜作成方法及び薄膜作成装置
KR102234458B1 (ko) 저온 에천트 증착 및 플라즈마 사후-처리를 이용한 방향성 SiO₂에칭
US9177780B2 (en) Directional SiO2 etch using plasma pre-treatment and high-temperature etchant deposition
US6410454B1 (en) Method and apparatus for removing contaminants from the surface of a semiconductor wafer
JP2002516487A (ja) 半導体デバイスの製造方法
JPH04226025A (ja) シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
KR20150060920A (ko) 플라즈마 사전-처리 및 고온 에천트 증착을 이용한 방향성 SiO₂에칭
US20140011339A1 (en) Method for removing native oxide and residue from a germanium or iii-v group containing surface
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
US5336361A (en) Method of manufacturing an MIS-type semiconductor device
US9093264B2 (en) Methods and apparatus for forming silicon passivation layers on germanium or III-V semiconductor devices
JP3257077B2 (ja) Mis型半導体装置の製造方法
US9373516B2 (en) Method and apparatus for forming gate stack on Si, SiGe or Ge channels
US5399230A (en) Method and apparatus for etching compound semiconductor
TWI778048B (zh) 形成半導體結構的方法
TW202140834A (zh) 碳基膜的氣相沉積
JPH04177735A (ja) 絶縁ゲイト型半導体装置の作製方法
JPH06244409A (ja) 化合物半導体基板の前処理方法
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
JPH07193053A (ja) 超格子構造半導体のエッチング方法
JP3128995B2 (ja) 選択エピタキシャル成長マスクの形成方法
JP3241705B2 (ja) 薄膜トランジスタの作製方法
JP2005347527A (ja) Mis型化合物半導体装置の製造方法
JP2024500356A (ja) スーパーコンフォーマルな酸化ゲルマニウム膜
JPH02288333A (ja) 化合物半導体のパターン形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011106

LAPS Cancellation because of no payment of annual fees