JP2000208417A - 半導体薄膜処理方法及び絶縁膜形成方法 - Google Patents

半導体薄膜処理方法及び絶縁膜形成方法

Info

Publication number
JP2000208417A
JP2000208417A JP11011064A JP1106499A JP2000208417A JP 2000208417 A JP2000208417 A JP 2000208417A JP 11011064 A JP11011064 A JP 11011064A JP 1106499 A JP1106499 A JP 1106499A JP 2000208417 A JP2000208417 A JP 2000208417A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
substrate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11011064A
Other languages
English (en)
Inventor
Kikuo Kaise
喜久夫 貝瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11011064A priority Critical patent/JP2000208417A/ja
Publication of JP2000208417A publication Critical patent/JP2000208417A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】半導体薄膜の成膜プロセスで膜中に混入もしく
は残留した金属不純物を除去する。 【解決手段】多結晶シリコンを主体とし金属不純物が混
入している半導体薄膜5を基板0上に形成した後、ハロ
ゲン元素と酸素元素を含む反応気体中に基板0を暴露し
半導体薄膜5が溶融しない程度のレーザ光50を照射し
て加熱し半導体薄膜5の表面を酸化する照射工程とを行
ない、多結晶シリコンの酸化と同時に混入していた金属
不純物を揮発性のハロゲン化合物に転換して半導体薄膜
5の表面から除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多結晶シリコンから
なる半導体薄膜を活性層とする薄膜トランジスタ及びそ
の製造方法に関する。より詳しくは、半導体薄膜に混入
している金属不純物の処理方法及び半導体薄膜の表面に
絶縁膜を形成する方法に関する。
【0002】
【従来の技術】多結晶シリコンからなる半導体薄膜を絶
縁基板に成膜し、これを活性層として薄膜トランジスタ
を集積形成した薄膜半導体デバイスが盛んに開発されて
いる。多結晶シリコンからなる半導体薄膜の成膜には大
きく分けて3種類の方法が知られている。第一は固相成
長法(SPC法)であり、成膜段階で非晶質又は微結晶
のシリコンをファーネスで長時間加熱処理し多結晶に転
換する。この固相成長法は1000℃程度の加熱を要
し、所謂高温プロセスである。第二はレーザアニール法
(ELA)であり、非晶質シリコン又は微結晶シリコン
にエキシマレーザ光を照射して一旦溶融し冷却過程で結
晶化を図る。レーザアニール法は半導体薄膜のみを瞬間
的に加熱するだけであり、所謂低温プロセスと呼ばれて
いる。第三は、触媒金属添加法(CGS法)であり、非
晶質シリコン又は微結晶シリコンに触媒金属を添加した
後、SPC又はELAで結晶化を図る。金属触媒を用い
ることで、結晶化を効率的に行なえる。
【0003】
【発明が解決しようとする課題】上述した多結晶半導体
薄膜の形成方法では、常に半導体薄膜に金属などの不純
物が混入するという危険性が内在している。金属不純物
の混入を防止する為に種々の対策が施されている。例え
ば、第二のレーザアニール法では、大型のガラス板など
からなる絶縁基板の上にバッファ層としてプラズマCV
Dでシリコン窒化膜又はシリコン酸化膜を形成し、基板
からの金属汚染を防いでいる。しかし、基板からの汚染
は防げたとしても、成膜装置からの二次汚染などの危険
性は常に存在している。成膜装置は半導体薄膜や酸化膜
の形成に用いられる。又、第三のCGS法では、Ni,
Co,Ptなどの触媒元素が1×1018/cm3 以下程
度で半導体薄膜中に残留する。これらの金属汚染が薄膜
半導体デバイスにとって非常に有害であることは自明で
ある。
【0004】以上まとめると、第一のSPC法では、耐
熱性の石英などを絶縁基板に用いるが、この石英基板の
端面処理、半導体薄膜のドーピングを目的としたイオン
インプランテーション処理、あるいはCVD装置を用い
た酸化膜の成膜処理などで、常に金属汚染の危険性が存
在する。第二のELA法では、ガラス基板もしくは成膜
装置から混入する金属元素(Na,K,Fe,Ni,C
oなど)が存在する。第三のCGS法では、結晶化を効
率的に行なう為に添加した触媒金属自体が半導体薄膜中
に残留する。これらの金属を含んだ半導体薄膜やゲート
酸化膜は薄膜トランジスタのリーク電流の増大化や高温
動作時の不安定化をもたらす。
【0005】
【課題を解決する為の手段】上述した従来の技術の課題
に鑑み、本発明は半導体薄膜やゲート酸化膜の成膜プロ
セスで膜中に混入もしくは残留した金属不純物を除去す
ることを目的とする。係る目的を達成する為に以下の手
段を講じた。即ち、本発明に係る半導体薄膜処理方法
は、多結晶シリコンを主体とし金属不純物が混入してい
る半導体薄膜を基板上に形成する成膜工程と、ハロゲン
元素と酸素元素を含む反応気体中に基板を暴露し該半導
体薄膜が溶融しない程度の光エネルギーを照射して加熱
し該半導体薄膜の表面を酸化する照射工程とを行ない、
多結晶シリコンの酸化と同時に該混入していた金属不純
物を揮発性のハロゲン化合物に転換して該半導体薄膜の
表面から除去することを特徴とする。具体的には、前記
照射工程は、該光エネルギーとしてレーザ光源から発す
るレーザ光を該半導体薄膜に照射することを特徴とす
る。或いは、前記照射工程は、該光エネルギーとしてラ
ンプ光源から発する紫外線を該半導体薄膜に照射して急
速加熱することを特徴とする。実施形態では、前記成膜
工程は、非晶質シリコン又は微結晶シリコンを堆積した
後局部的に金属触媒を導入して種結晶を作り更に加熱処
理を施して平面方向に結晶成長を促して多結晶シリコン
に転換し、前記照射工程は、金属触媒から拡散した金属
不純物を除去することを特徴とする。本発明の発展形態
に係る絶縁膜形成方法は、多結晶シリコンを主体とし金
属不純物が混入している半導体薄膜を基板上に形成する
成膜工程と、ハロゲン元素と酸素元素を含む反応気体中
に基板を暴露し該半導体薄膜が溶融しない程度の光エネ
ルギーを照射して加熱し、該半導体薄膜の表面を酸化し
て該金属不純物を含んだ犠牲酸化膜を形成する照射工程
と、金属不純物を含んだまま該犠牲酸化膜を除去して清
浄な半導体薄膜の表面を露出させる除去工程と、該清浄
な半導体薄膜の表面に金属不純物を実質的に含まない絶
縁膜を堆積する堆積工程とからなる。
【0006】本発明によれば、酸素元素を主体としこれ
にハロゲン元素を添加した反応気体中に基板を曝露しレ
ーザ光を照射して半導体薄膜の表面を瞬時に酸化する。
これにより、半導体薄膜の表面にゲート酸化膜を形成で
きると同時に、半導体薄膜中に混入していた金属不純物
が揮発性のハロゲン化合物に転換され、少なくとも半導
体薄膜の表面から除去できる。場合によっては、レーザ
光の照射で形成した酸化膜を除去し、半導体薄膜の清浄
な表面を露出した後でその上に改めて金属不純物を実質
的に含まない絶縁膜を堆積し、これをゲート絶縁膜もし
くは層間絶縁膜に用いてもよい。
【0007】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明に係る半導体
薄膜処理方法の実施に用いるレーザ照射装置を示すブロ
ック図である。図示する様に、本レーザ照射装置は、エ
キシマレーザ光を発生するレーザ発振器51と、アッテ
ネータ(減衰器)52と、ホモジナイザを含む光学系5
3と、チャンバ54と、ステージ55とを備えている。
チャンバ54には反応気体を導入する為のボンベ56が
バルブを介して接続されている。又、真空ポンプ57が
バルブを介してチャンバ54に接続され、内部を真空排
気できる様にしている。レーザ発振器51はエキシマレ
ーザ光源を含んでおり、パルス幅が例えば100ns以
上のレーザ光50を間欠的に放射する。ホモジナイザ等
を含む光学系53はレーザ発振器51から放射されたレ
ーザ光をアッテネータ52を介して受け入れ、例えば矩
形断面となる様に整形して、半導体薄膜5に照射する。
半導体薄膜5が予め形成された絶縁基板0はチャンバ5
4内のステージ55に搭載されている。ステージ55は
XY方向に移動可能である。本例ではステージ55を駆
動することにより、矩形断面が部分的に重なる様にレー
ザ光50を半導体薄膜5に対して相対的にステップ移動
しながらその表面を逐次照射する。なお、アッテネータ
52はレーザ発振器51から放射したレーザ光のエネル
ギーを調整するために用いられる。光学系53はレーザ
光を矩形断面に整形するとともに、矩形断面内でエネル
ギーが均一に分布する様に調整する。
【0008】係る構成を有する照射装置を用いて本発明
に係る半導体処理方法を実施する。まず、予め、多結晶
シリコンを主体とし金属不純物が混入している半導体薄
膜5を基板0上に形成する。続いて、絶縁基板0をチャ
ンバ54に投入し、ボンベ56から供給されたハロゲン
元素と酸素元素を含む反応気体中に基板0を曝露し、半
導体薄膜5が溶融しない程度のレーザ光50を照射して
加熱し、半導体薄膜5の表面を酸化する。多結晶シリコ
ンの酸化と同時に混入していて金属不純物を揮発性のハ
ロゲン化合物に転換して、半導体薄膜5の表面から除去
する。
【0009】引き続き、本発明に係る半導体薄膜処理方
法を詳細に説明する。本実施形態では紫外領域のレーザ
光50を照射して、半導体薄膜5に吸収させ短時間でこ
れを昇温させる。しかし、この時前工程で一旦成長した
多結晶シリコンを再溶融させないことが肝心である。
又、この際、チャンバ54はターボ分子ポンプなどの真
空ポンプ57を用いて真空排気を繰り返し、残留ガスを
予め除くことが大切である。更に、チャンバ54の内壁
はベーキングなどによってアウトガス処理を十分に行な
っておくことが重要である。又、本実施形態ではハロゲ
ンガスとして例えば塩化水素を使用する為、チャンバ5
4は石英もしくはテフロンなどで内壁をコーティングす
る必要がある。実際のハロゲン酸化では、チャンバ54
の内部圧力を10-3Torr乃至1atm程度に保ち、
レーザ光50を照射して多結晶シリコンからなる半導体
薄膜5の表面を約1000℃以上で融点(1400℃)
以下に加熱し、金属不純物を揮発性の塩化物として除去
する。所謂塩酸酸化を行ない金属不純物を塩化物として
気化させる。尚、反応気体としては例えば窒素ガスと酸
素ガスと水蒸気と塩化水素の混合物を用い、塩化水素の
分量は数%乃至20%程度とする。
【0010】図1に示した実施形態では、光エネルギー
としてレーザ光源から発するレーザ光を半導体薄膜に照
射していた。場合によっては、光エネルギーとしてラン
プ光源から発する紫外線を半導体薄膜に照射して急速加
熱しても同様の効果が得られる。この急速加熱処理(R
TA)に用いる急速加熱装置の一例を図2に示す。環状
の石英板61の上にシリコン板62が搭載されている。
環状の石英板61の下方にはキセノンアークランプ60
が配列されている。シリコン板62の上には石英支持台
63を介して処理対象となる絶縁基板0が搭載されてい
る。尚、絶縁基板0の上には予め多結晶シリコンからな
る半導体薄膜5が形成されている。絶縁基板0の上方に
もキセノンアークランプ60が配列されている。上下の
キセノンアークランプ60を同時に点灯することで、絶
縁基板0に形成された半導体薄膜5は急速に加熱され
る。これにより、多結晶シリコンからなる半導体薄膜5
の酸化と同時に、混入していた金属不純物を揮発性のハ
ロゲン化合物に転換して、半導体薄膜5の表面から除去
する。
【0011】一般に、絶縁基板の上に多結晶シリコンか
らなる半導体薄膜を形成する為、固相成長法(SPC
法)、レーザアニール法(ELA)、触媒金属添加法が
用いられる。ここで、触媒金属添加法は、非晶質シリコ
ン又は微結晶シリコンを堆積した後局部的に金属触媒を
導入して種結晶を作り、更に加熱処理を施して平面方向
に結晶成長を促して多結晶シリコンに転換するものであ
る。この触媒金属添加法によって結晶成長した半導体薄
膜中にはNiなどの金属触媒元素が1×1018/cm3
以下程度の濃度で残留することが報告されている。半導
体薄膜中からNiなどの残留金属元素を除去する為、上
述した本発明に係る半導体薄膜処理方法は非常に有効で
ある。
【0012】ここで、参考の為、触媒金属添加法を説明
する。薄膜トランジスタを高性能化する為、通常活性層
(チャネル領域)として多結晶半導体薄膜を用いてい
る。この為、プロセス的には半導体薄膜の結晶化技術が
重要であり、特に製造コスト低減の為低温プロセスの結
晶化技術が盛んに開発されている。例えば特開平7−2
97125号公報には触媒元素を半導体薄膜に注入して
結晶化を促進する技術が開示されている。この方法で
は、結晶成長の核としてNi等の不純物元素を非晶質シ
リコン薄膜に導入することによって、結晶化初期の核生
成速度と、その後の核成長速度とが飛躍的に向上され、
従来考えられなかったような580℃以下の温度におい
て4時間程度の熱処理で、十分な特性を有する結晶性シ
リコン薄膜が得られる。この結晶化のメカニズムは、不
純物元素を核とした結晶核発生が加熱工程の早期に起こ
り、その後、その不純物元素が触媒となって結晶化を助
長し、結晶成長が急激に進行することによる。
【0013】この方法を利用して、基板の一部に選択的
に触媒元素を導入することによって、レーザー結晶化の
ように同一基板内に選択的に結晶性シリコン薄膜と非晶
質シリコン薄膜とを形成することが可能となる。さら
に、その後、熱処理を継続させると、選択的に触媒元素
が導入され、結晶化している部分から、その周辺部の非
晶質部分へと平面方向(基板面に平行な方向)に結晶成
長部分が延びる現象が起きる。この平面方向結晶成長領
域では、基板と平行に針状あるいは柱状の結晶が成長方
向に沿って延びており、その成長方向において結晶粒界
が存在しない。故に、この平面方向結晶成長領域を利用
して薄膜トランジスタ(TFT)のチャネル部を形成す
ることによって、高性能なTFTが実現可能となる。
【0014】例を挙げると、図3に示すような要領でT
FTチャネル部を形成する。図3は、平面方向結晶成長
領域を利用したTFTを基板上面から見た場合の平面図
である。すなわち、基板全面に形成された非晶質シリコ
ン薄膜上に二酸化シリコン薄膜などからなるマスク86
を堆積し、そのマスク86に触媒元素添加用の窓を触媒
元素添加領域80として開け、触媒元素を導入する。次
に約550℃の温度で4時間程度の熱処理を行うと、触
媒元素添加領域80内の非晶質シリコン薄膜が結晶化す
る。さらに8時間程度熱処理を継続すると、触媒元素添
加領域80を中心として矢印81のような成長方向で結
晶成長が進行し、平面方向結晶成長領域82が形成され
る。
【0015】その後、この平面方向結晶成長領域82を
利用して、TFTを作製する。その際、平面方向結晶成
長領域82に対しソース領域83、チャネル領域84、
ドレイン領域85を図3のように、矢印81に沿って隣
接した配置で設けることにより、キャリアが移動する方
向と結晶成長方向81とが同一方向となり、キャリアの
移動方向に結晶粒界が存在しない高移動度TFTが実現
できる。
【0016】図4は、本発明に係る絶縁膜形成方法を示
す工程図である。まず(a)に示す様に、多結晶シリコ
ンを主体とし金属不純物が混入している半導体薄膜5を
基板0上に形成する成膜工程を行なう。次に(b)に示
す様に、ハロゲン元素と酸素元素を含む反応気体中に基
板0を曝露し、半導体薄膜5が溶融しない程度の光エネ
ルギーを照射して加熱し、半導体薄膜5の表面を酸化し
て金属不純物を含んだ犠牲酸化膜3を形成する。続いて
(c)に示す様に、金属不純物を含んだまま犠牲酸化膜
3を除去して清浄な半導体薄膜5の表面を露出させる。
最後に(d)に示す様に、清浄な半導体薄膜5の表面に
金属不純物を実質的に含まない絶縁膜30を堆積する。
この絶縁膜30は例えば半導体薄膜5を活性層とする薄
膜トランジスタのゲート絶縁膜又は層間絶縁膜になる。
【0017】特に半導体薄膜5をCGS法で形成した場
合、(b)で示した工程で作られた酸化膜3中には残留
金属不純物が含まれている場合がある。又、酸化膜3と
半導体薄膜5の界面に偏析している場合もある。従っ
て、一旦レーザ光などを照射して塩酸酸化を行ない半導
体薄膜5の表面に犠牲酸化膜3を形成した後、これをフ
ッ酸系の溶液で除去する。更には、表面に露出した半導
体薄膜5を軽くエッチングオフしてもよい。この後、C
VDでゲート絶縁膜もしくは層間絶縁膜となる絶縁膜3
0を形成することができる。この場合、PECVD、E
CRCVDなどのプラズマを用いた絶縁膜形成を行なっ
てもよいが、プラズマ照射によるダメージを避ける為、
触媒CVD法の方が更に好ましい。
【0018】所謂触媒CVD法は、気密雰囲気下で加熱
した触媒体に原料気体を接触させて絶縁物を生成し、半
導体薄膜の表面に絶縁膜として堆積する方法である。例
えば、タングステンフィラメントからなる触媒体に原料
ガスを吹き付け、触媒体と原料ガスとの接触反応によ
り、原料ガスの一部もしくは全部を分解し、分解により
生じた堆積種を基板に堆積してSiO2 やSiNなどを
生成する。本実施形態では、犠牲酸化後の多結晶シリコ
ン表面に触媒CVDで絶縁物を堆積する。以下、図5を
参照して触媒CVD法に用いる装置を詳細に説明する。
図示の触媒CVD装置は反応室71を備えている。73
は触媒体であって、タングステンなどのワイヤである。
74は原料ガス供給管であって、原料ガスを供給するも
のである。75はヒータであって絶縁基板0を加熱する
ものである。76は電力供給源であって、触媒体73に
電力を供給するものである。係る構成において、絶縁基
板0はヒータ75により数百度の低温で加熱されてい
る。原料ガス供給管74から原料ガスを導入すると、ガ
スは1400℃ないし1800℃に通電加熱された金
属、例えばタングステン、バナジウムなどのワイヤ、あ
るいは白金のワイヤに接触分解して基板上に堆積する。
尚、酸化雰囲気(O2 など)の原料ガスを流す時は、タ
ングステンやバナジウムなどのワイヤ表面に白金などの
酸化防止膜をコートしておくことが重要である。SiO
2 膜(硅素酸化物)を堆積する場合はSiH 4 とO2
混合ガス又はSiH4 とN2 Oの混合ガスを流す。Si
x 膜(硅素窒化物)を堆積する場合はSiH4 +NH
3 の混合ガスを導入する。この様な方法を取ることによ
ってプラズマCVD法では得られない緻密な膜質の絶縁
膜を得ることができる。プラズマを使わない為プラズマ
ダメージもないことは大きな利点である。
【0019】図6を参照して、本発明に係る半導体薄膜
処理方法を利用した薄膜トランジスタの製造方法を詳細
に説明する。本実施形態ではトップゲート構造の薄膜ト
ランジスタを作成している。まず(a)に示す様に、絶
縁基板0の上にバッファ層となる二層の下地膜6a,6
b(下部絶縁層)を触媒CVD法により連続成膜する。
場合によってはプラズマCVD法を用いても良い。一層
目の下地膜6aはSiNx からなり、その膜厚は100
乃至200nmである。又、二層目の下地膜6bはSi
2 からなり、その膜厚は同じく100nm乃至200
nmである。このSiO2 からなる下地膜6bの上に非
晶質シリコンからなる半導体薄膜4を約30乃至80n
mの厚みでプラズマCVD法もしくはLPCVD法によ
り成膜する。非晶質シリコンからなる半導体薄膜4の成
膜にプラズマCVD法を用いた場合には、膜中の水素を
脱離させる為に、窒素雰囲気中で400℃乃至450℃
1時間程度のアニールを行なう。ここで非晶質半導体薄
膜4をエキシマレーザアニール(ELA)又は急速加熱
法(RTA)などで結晶化する。
【0020】続いて(b)に示す様に、得られた多結晶
半導体薄膜5をエッチングでアイランド状にパタニング
する。この上に本発明に従ってゲート酸化膜3を10な
いし400nmの厚みで成長させる。具体的には、ハロ
ゲン元素と酸素元素を含む反応気体中に基板0を曝露
し、半導体薄膜5が溶融しない程度の光エネルギーを照
射して加熱し半導体薄膜5の表面を酸化してゲート酸化
膜3を形成する。これにより、多結晶シリコンの酸化と
同時に混入していた金属不純物を揮発性のハロゲン化合
物に転換して半導体薄膜5の表面から除去している。こ
こで必要ならば、Vthイオンインプランテーションを
行ない、B+イオンを例えばドーズ量0.5×1012
至4×1012/cm2 程度で半導体薄膜5に注入する。
この場合の加速電圧は80KeV程度である。なお、こ
のVthイオンインプランテーションはゲート絶縁膜3
の成膜前に行なってもよい。Vthイオンインプランテ
ーションでは620mm幅に整形されたラインビームを
用いた。
【0021】次いでゲート絶縁膜3の上にAl,Ti,
Mo,W,Ta,ドープト多結晶シリコンなど、あるい
はこれらの合金を200乃至800nmの厚みで成膜
し、所定の形状にパタニングしてゲート電極1に加工す
る。次いでP+イオンを質量分離を用いたイオン注入法
で半導体薄膜5に注入し、LDD領域を設ける。このイ
オン注入はゲート電極1をマスクとして絶縁基板0の全
面に対して行なう。ドーズ量は6×1012乃至5×10
13/cm2 である。なお、ゲート電極1の直下に位置す
るチャネル領域Chは保護されており、Vthイオンイ
ンプランテーションで予め注入されたB+イオンがその
まま保持されている。LDD領域に対するイオン注入
後、ゲート電極1とその周囲を被覆する様にレジストパ
タンを形成し、P+イオンを質量非分離型のイオンシャ
ワードーピング法で高濃度に注入し、ソース領域S及び
ドレイン領域Dを形成する。この場合のドーズ量は例え
ば1×1015/cm2 程度である。ドーピングガスには
水素希釈の20%PH3 ガスを用いた。CMOS回路を
形成する場合には、pチャネル薄膜トランジスタ用のレ
ジストパタンを形成後、ドーピングガスを5%乃至20
%のB2 6 /H2 ガス系に切り換え、ドーズ量1×1
15乃至3×1015/cm2 程度でイオン注入すればよ
い。なお、ソース領域S及びドレイン領域Dの形成は質
量分離型のイオン注入装置を用いてもよい。この後、半
導体薄膜5に注入されたドーパントの活性化処理とな
る。
【0022】最後に(c)に示す様に、ゲート電極1を
被覆する様にPSGなどからなる層間絶縁膜7を成膜す
る。この層間絶縁膜7の成膜後、SiNx をプラズマC
VD法で約200乃至400nm堆積しパシベーション
膜(キャップ膜)8とする。この段階で窒素ガス中35
0℃の温度下1時間程度アニールし、層間絶縁膜7に含
有された水素を半導体薄膜5中に拡散させる。この後コ
ンタクトホールを開口する。更にパシベーション膜8の
上にAl−Siなどをスパッタリングで成膜した後所定
の形状にパタニングして配線電極9に加工する。更にア
クリル樹脂などからなる平坦化層10を約1μmの厚み
で塗工後、これにコンタクトホールを開口する。平坦化
層10の上にITOやIXOなどからなる透明導電膜を
スパッタリングし、所定の形状にパタニングして画素電
極11に加工する。
【0023】図7を参照して、本発明に係る絶縁膜形成
方法を利用した薄膜トランジスタの製造方法を詳細に説
明する。なお、本実施形態では便宜上nチャネル型の薄
膜トランジスタの製造方法を示すが、pチャネル型でも
不純物種(ドーパント種)を変えるだけで全く同様であ
る。ここでは、ボトムゲート構造の薄膜トランジスタの
製造方法を示す。まず(a)に示す様に、ガラスなどか
らなる絶縁基板0の上にAl,Ta,Mo,W,Cr,
Cu又はこれらの合金を100乃至200nmの厚みで
形成し、パタニングしてゲート電極1に加工する。
【0024】次いで(b)に示す様に、ゲート電極1の
上にゲート絶縁膜を形成する。本実施形態では、ゲート
絶縁膜はゲート窒化膜2(SiNx )/ゲート酸化膜3
(SiO2 )の二層構造を用いた。本実施形態では、触
媒CVD法を用いてゲート窒化膜2を50nmの厚みで
堆積した。ゲート窒化膜2の成膜に連続して、原料気体
を切り替えながら触媒CVD法を用いてゲート酸化膜3
を約100nmの厚みで成膜する。更にゲート酸化膜3
の上に連続的に触媒CVD法を用いて非晶質シリコンか
らなる半導体薄膜5を約30乃至80nmの厚みで成膜
した。二層構造のゲート絶縁膜と非晶質半導体薄膜5は
成膜チャンバの真空系を破らず触媒CVC法により連続
成膜できる。即ち、触媒化学気相成長法を用いるとき原
料気体を切り替えて下部絶縁層及び活性層を連続的に成
膜する。
【0025】ここで、薄膜トランジスタのVthを制御
する目的で、Vthイオンインプランテーションを必要
に応じて行なう。本例では、B+をドーズ量が1×10
12乃至6×1012/cm2 程度でイオン注入した。この
Vthイオンインプランテーションでは620nm幅に
整形されたイオンのラインビームを用いた。この段階で
非晶質半導体薄膜5の結晶化処理を行なう。結晶化はエ
キシマレーザアニール(ELA)又は急速加熱法(RT
A)で非晶質の半導体薄膜5を多結晶に転換する。ここ
で、ハロゲン元素と酸素元素を含む反応気体中に基板0
を曝露し半導体薄膜5が溶融しない程度の光エネルギー
を照射して加熱し、半導体薄膜5の表面を酸化して金属
不純物を含んだ犠牲酸化膜3を形成し、金属不純物を含
んだまま犠牲酸化膜3を除去して清浄な半導体薄膜5の
表面を露出する。
【0026】(c)に示す様に、清浄化された多結晶半
導体薄膜5の上にエッチングストッパー膜6となるシリ
コン酸化膜(SiO2 )を触媒CVD法で約100ない
し300nmの厚みに形成する。この成膜されたSiO
2 を所定の形状にパタニングしてエッチングストッパー
膜6に加工する。この場合、裏面露光技術を用いてゲー
ト電極1と整合する様にエッチングストッパー膜6をパ
タニングしている。エッチングストッパー膜6の直下に
位置する多結晶半導体薄膜5の部分はチャネル領域Ch
として保護される。前述した様に、チャネル領域Chに
は予めVthイオンインプランテーションによりB+イ
オンが比較的低ドーズ量で注入されている。このエッチ
ングストッパー膜6は触媒CVDで得られる様な緻密性
の高い膜で形成することが重要である。上部絶縁層であ
るエッチングストッパー膜6の膜質は本実施形態の様な
ボトムゲート構造の薄膜トランジスタのホットキャリア
耐圧に大きく影響を与えており、薄膜トランジスタの信
頼性を確保する上でエッチングストッパー膜6の緻密化
は重要である。
【0027】続いて、エッチングストッパー膜6をマス
クとしてイオンドーピングにより不純物(例えばP+イ
オン)を半導体薄膜5に注入し、LDD領域を形成す
る。この時のドーズ量は、例えば6×1012 乃至5×
1013/cm2 である。更にストッパー膜6及びその両
側のLDD領域を被覆する様にフォトレジストをパタニ
ング形成した後、これをマスクとして不純物(例えばP
+イオン)を高濃度で注入し、ソース領域S及びドレイ
ン領域Dを形成する。不純物注入には、例えばイオンド
ーピング(イオンシャワー)を用いることができる。こ
れは質量分離を掛けることなく電界加速で不純物を注入
するものであり、本実施例では1×1015/cm2 程度
のドーズ量で不純物を注入し、ソース領域S及びドレイ
ン領域Dを形成した。なお、図示しないが、pチャネル
の薄膜トランジスタを形成する場合には、nチャネル型
薄膜トランジスタの領域をフォトレジストで被覆した
後、不純物をP+イオンからB+イオンに切り換えドー
ズ量1×1015/cm2 程度でイオンドーピングすれば
よい。なお、ここでは質量分離型のイオンインプランテ
ーション装置を用いて不純物を注入してもよい。この後
RTA又はELAにより、多結晶半導体薄膜5に注入さ
れた不純物を活性化する。そして、エッチングストッパ
ー膜6と多結晶半導体薄膜5を同一パタンでエッチング
し、薄膜トランジスタの素子領域を形成する。
【0028】最後に(d)に示す様に、SiO2 を約2
00nmの厚みで成膜し、層間絶縁膜7とする。層間絶
縁膜7の形成後、SiNx をプラズマCVD法で約20
0乃至400nm成膜し、パシベーション膜(キャップ
膜)8とする。この段階で窒素ガス又はフォーミングガ
ス中又は真空中雰囲気下で350℃程度の加熱処理を1
時間行ない、層間絶縁膜7に含まれる水素原子を半導体
薄膜5中に拡散させる。この後、コンタクトホールを開
口し、Mo,Alなどを200乃至400nmの厚みで
スパッタした後、所定の形状にパタニングして配線電極
9に加工する。更に、アクリル樹脂などからなる平坦化
層10を1μm程度の厚みで塗布した後コンタクトホー
ルを開口する。平坦化層10の上にITOやIXOなど
からなる透明導電膜をスパッタした後、所定の形状にパ
タニングして画素電極11に加工する。
【0029】最後に図8を参照して、本発明に従って作
成された薄膜トランジスタを用いた表示装置の一例を説
明する。図示する様に、表示装置は一対の絶縁基板10
1及び透明基板102と両者の間に保持された電気光学
物質103とを備えたフラットパネル構造を有する。電
気光学物質103としては、例えば液晶材料を用いる。
下側の絶縁基板101には画素アレイ部104と駆動回
路部とが集積形成されている。駆動回路部は垂直駆動回
路105と水平駆動回路106とに分かれている。絶縁
基板101の周辺部上端には外部接続用の端子部107
が形成されている。端子部107は配線108を介して
垂直駆動回路105及び水平駆動回路106に接続して
いる。画素アレイ部104には行状のゲート配線109
と列状の信号配線110が形成されている。両配線の交
差部には画素電極111とこれを駆動する薄膜トランジ
スタ112が形成されている。薄膜トランジスタ112
のゲート電極は対応するゲート配線109に接続され、
ドレイン領域は対応する画素電極111に接続され、ソ
ース領域は対応する信号配線110に接続している。ゲ
ート配線109は垂直駆動回路105に接続する一方、
信号配線110は水平駆動回路106に接続している。
垂直駆動回路105と水平駆動回路106も薄膜トラン
ジスタで構成されている。この薄膜トランジスタは半導
体薄膜とその上にゲート絶縁膜を介して重ねられたゲー
ト電極とからなる積層構造を有する。多結晶シリコンを
主体とし金属不純物が混入している半導体薄膜を基板1
01に形成した後、ハロゲン元素と酸素元素を含む反応
気体中に基板101を曝露し、半導体薄膜が溶融しない
程度の光エネルギーを照射して加熱し半導体薄膜の表面
を酸化してゲート絶縁膜を形成し、多結晶シリコンの酸
化と同時に混入していた金属不純物を揮発性のハロゲン
化合物に転換して半導体薄膜の表面から除去している。
あるいは、ハロゲン元素と酸素元素を含む反応気体中に
基板101を曝露し半導体薄膜が溶融しない程度の光エ
ネルギーを照射して加熱し、半導体薄膜の表面を酸化し
て金属不純物を含んだ犠牲酸化膜を形成し、金属不純物
を含んだまま犠牲酸化膜を除去して清浄な半導体薄膜の
表面を露出し、清浄な半導体薄膜の表面に金属不純物を
実質的に含まないゲート絶縁膜を堆積してもよい。係る
薄膜トランジスタを集積形成した表示装置は、例えばプ
ロジェクタ、テレビジョン、携帯情報端末などの画面表
示に好適である。
【0030】
【発明の効果】以上説明した様に、本発明によれば、レ
ーザ光源から発するレーザ光又はランプ光源から発する
紫外線を半導体薄膜に照射して例えば塩酸酸化を行な
い、膜中に混入もしくは残留した金属不純物を効率的に
除去できる。これにより、薄膜トランジスタの高性能化
が達成できる。特に、CGS法の最大の欠点となってい
る金属触媒の残留による薄膜トランジスタの動作特性低
下を克服することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体薄膜処理方法に用いるレー
ザ照射装置を示すブロック図である。
【図2】本発明に係る半導体薄膜処理方法に用いる急速
加熱装置を示すブロック図である。
【図3】本発明に係る半導体薄膜処理方法及び絶縁膜形
成方法において行なわれる触媒金属を用いた結晶化処理
を模式的に表わした平面図である。
【図4】本発明に係る絶縁膜形成方法を示す工程図であ
る。
【図5】本発明に係る絶縁膜形成方法に用いる触媒CV
D装置を示すブロック図である。
【図6】本発明に係る薄膜トランジスタの製造方法を示
す工程図である。
【図7】本発明に係る薄膜トランジスタの製造方法の他
の例を示す工程図である。
【図8】本発明に係る表示装置を示す模式的な斜視図で
ある。
【符号の説明】
0・・・基板、3・・・酸化膜、5・・・半導体薄膜、
30・・・絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 618Z 627G Fターム(参考) 5F045 AA06 AA08 AB03 AB04 AB32 AB33 AC01 AC11 AC12 AC13 AF07 CA15 CB02 CB05 CB10 EK12 EK14 HA14 HA18 5F052 AA02 AA24 BB07 CA02 DA02 DB02 DB03 FA07 GB03 JA01 5F110 AA26 AA30 BB01 CC02 CC08 DD02 DD13 DD14 DD17 EE03 EE04 EE06 EE09 EE23 FF02 FF03 FF09 FF23 FF29 GG02 GG13 GG23 GG45 GG47 GG52 GG58 HJ13 HJ18 HL03 HL06 HL07 HL23 HM15 NN03 NN24 NN25 NN27 NN35 NN36 PP02 PP03 PP24 PP34 PP35 QQ09 QQ12 QQ28

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 多結晶シリコンを主体とし金属不純物が
    混入している半導体薄膜を基板上に形成する成膜工程
    と、 ハロゲン元素と酸素元素を含む反応気体中に基板を暴露
    し該半導体薄膜が溶融しない程度の光エネルギーを照射
    して加熱し該半導体薄膜の表面を酸化する照射工程とを
    行ない、 多結晶シリコンの酸化と同時に該混入していた金属不純
    物を揮発性のハロゲン化合物に転換して該半導体薄膜の
    表面から除去することを特徴とする半導体薄膜処理方
    法。
  2. 【請求項2】 前記照射工程は、該光エネルギーとして
    レーザ光源から発するレーザ光を該半導体薄膜に照射す
    ることを特徴とする請求項1記載の半導体薄膜処理方
    法。
  3. 【請求項3】 前記照射工程は、該光エネルギーとして
    ランプ光源から発する紫外線を該半導体薄膜に照射して
    急速加熱することを特徴とする請求項1記載の半導体薄
    膜処理方法。
  4. 【請求項4】 前記成膜工程は、非晶質シリコン又は微
    結晶シリコンを堆積した後局部的に金属触媒を導入して
    種結晶を作り更に加熱処理を施して平面方向に結晶成長
    を促して多結晶シリコンに転換し、前記照射工程は、金
    属触媒から拡散した金属不純物を除去することを特徴と
    する請求項1記載の半導体薄膜処理方法。
  5. 【請求項5】 多結晶シリコンを主体とし金属不純物が
    混入している半導体薄膜を基板上に形成する成膜工程
    と、 ハロゲン元素と酸素元素を含む反応気体中に基板を暴露
    し該半導体薄膜が溶融しない程度の光エネルギーを照射
    して加熱し、該半導体薄膜の表面を酸化して該金属不純
    物を含んだ犠牲酸化膜を形成する照射工程と、 金属不純物を含んだまま該犠牲酸化膜を除去して清浄な
    半導体薄膜の表面を露出させる除去工程と、 該清浄な半導体薄膜の表面に金属不純物を実質的に含ま
    ない絶縁膜を堆積する堆積工程とからなる絶縁膜形成方
    法。
  6. 【請求項6】 前記照射工程は、該光エネルギーとして
    レーザ光源から発するレーザ光を該半導体薄膜に照射す
    ることを特徴とする請求項5記載の絶縁膜形成方法。
  7. 【請求項7】 前記照射工程は、該光エネルギーとして
    ランプ光源から発する紫外線を該半導体薄膜に照射して
    急速加熱することを特徴とする請求項5記載の絶縁膜形
    成方法。
  8. 【請求項8】 前記成膜工程は、非晶質シリコン又は微
    結晶シリコンを堆積した後局部的に金属触媒を導入して
    種結晶を作り更に加熱処理を施して平面方向に結晶成長
    を促して多結晶シリコンに転換することを特徴とする請
    求項5記載の絶縁膜形成方法。
  9. 【請求項9】 前記堆積工程は、気密雰囲気下で加熱し
    た触媒体に原料気体を接触させて絶縁物を生成し、半導
    体薄膜の表面に該絶縁膜として堆積することを特徴とす
    るする請求項5記載の絶縁膜形成方法。
  10. 【請求項10】 半導体薄膜と、その上に重ねられたゲ
    ート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重ね
    られたゲート電極とを含む積層構成を有し絶縁基板上に
    形成された薄膜トランジスタであって、 多結晶シリコンを主体とし金属不純物が混入している半
    導体薄膜を絶縁基板上に形成した後、ハロゲン元素と酸
    素元素を含む反応気体中に絶縁基板を暴露し該半導体薄
    膜が溶融しない程度の光エネルギーを照射して加熱し該
    半導体薄膜の表面を酸化してゲート絶縁膜を形成し、多
    結晶シリコンの酸化と同時に該混入していた金属不純物
    を揮発性のハロゲン化合物に転換して該半導体薄膜の表
    面から除去したことを特徴とする薄膜トランジスタ。
  11. 【請求項11】 半導体薄膜と、その上に重ねられたゲ
    ート絶縁膜と、ゲート絶縁膜を介して半導体薄膜に重ね
    られたゲート電極とを含む積層構成を有し絶縁基板上に
    形成された薄膜トランジスタであって、 多結晶シリコンを主体とし金属不純物が混入している半
    導体薄膜を絶縁基板上に形成し、ハロゲン元素と酸素元
    素を含む反応気体中に絶縁基板を暴露し該半導体薄膜が
    溶融しない程度の光エネルギーを照射して加熱し、該半
    導体薄膜の表面を酸化して該金属不純物を含んだ犠牲酸
    化膜を形成し、金属不純物を含んだまま該犠牲酸化膜を
    除去して清浄な半導体薄膜の表面を露出し、該清浄な半
    導体薄膜の表面に金属不純物を実質的に含まないゲート
    絶縁膜を堆積することを特徴とする薄膜トランジスタ。
  12. 【請求項12】 所定の間隙を介して互いに接合した一
    対の基板と、該間隙に保持された電気光学物質とを有
    し、一方の基板には対向電極を形成し、他方の基板には
    画素電極及びこれを駆動する薄膜トランジスタを形成
    し、該薄膜トランジスタを、半導体薄膜とその上にゲー
    ト絶縁膜を介して重ねられたゲート電極とで形成した表
    示装置であって、 多結晶シリコンを主体とし金属不純物が混入している半
    導体薄膜を他方の基板上に形成した後、ハロゲン元素と
    酸素元素を含む反応気体中に該他方の基板を暴露し該半
    導体薄膜が溶融しない程度の光エネルギーを照射して加
    熱し該半導体薄膜の表面を酸化してゲート絶縁膜を形成
    し、多結晶シリコンの酸化と同時に該混入していた金属
    不純物を揮発性のハロゲン化合物に転換して該半導体薄
    膜の表面から除去したことを特徴とする表示装置。
  13. 【請求項13】 プロジェクタの画面表示に用いること
    を特徴とする請求項12記載の表示装置。
  14. 【請求項14】 テレビジョンの画面表示に用いること
    を特徴とする請求項12記載の表示装置。
  15. 【請求項15】 携帯情報端末の画面表示に用いること
    を特徴とする請求項12記載の表示装置。
  16. 【請求項16】 所定の間隙を介して互いに接合した一
    対の基板と、該間隙に保持された電気光学物質とを有
    し、一方の基板には対向電極を形成し、他方の基板には
    画素電極及びこれを駆動する薄膜トランジスタを形成
    し、該薄膜トランジスタを、半導体薄膜とその上にゲー
    ト絶縁膜を介して重ねられたゲート電極とで形成した表
    示装置であって、 多結晶シリコンを主体とし金属不純物が混入している半
    導体薄膜を他方の基板上に形成し、ハロゲン元素と酸素
    元素を含む反応気体中に該他方の基板を暴露し該半導体
    薄膜が溶融しない程度の光エネルギーを照射して加熱
    し、該半導体薄膜の表面を酸化して該金属不純物を含ん
    だ犠牲酸化膜を形成し、金属不純物を含んだまま該犠牲
    酸化膜を除去して清浄な半導体薄膜の表面を露出し、該
    清浄な半導体薄膜の表面に金属不純物を実質的に含まな
    いゲート絶縁膜を堆積することを特徴とする表示装置。
  17. 【請求項17】 プロジェクタの画面表示に用いること
    を特徴とする請求項16記載の表示装置。
  18. 【請求項18】 テレビジョンの画面表示に用いること
    を特徴とする請求項16記載の表示装置。
  19. 【請求項19】 携帯情報端末の画面表示に用いること
    を特徴とする請求項16記載の表示装置。
JP11011064A 1999-01-19 1999-01-19 半導体薄膜処理方法及び絶縁膜形成方法 Pending JP2000208417A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11011064A JP2000208417A (ja) 1999-01-19 1999-01-19 半導体薄膜処理方法及び絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11011064A JP2000208417A (ja) 1999-01-19 1999-01-19 半導体薄膜処理方法及び絶縁膜形成方法

Publications (1)

Publication Number Publication Date
JP2000208417A true JP2000208417A (ja) 2000-07-28

Family

ID=11767578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11011064A Pending JP2000208417A (ja) 1999-01-19 1999-01-19 半導体薄膜処理方法及び絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JP2000208417A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335828A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 表面安定化方法、及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335828A (ja) * 2003-05-09 2004-11-25 Mitsubishi Electric Corp 表面安定化方法、及び半導体装置の製造方法
JP4620333B2 (ja) * 2003-05-09 2011-01-26 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
US7485553B2 (en) Process for manufacturing a semiconductor device
KR100559060B1 (ko) 결정성반도체제작방법
JP4115990B2 (ja) 薄膜トランジスタ及びその製造方法
JP2002299348A (ja) ポリシリコン活性層を含む薄膜トランジスタ及び製造方法
JP2006054416A (ja) 薄膜トランジスタ及びその製造方法
JPH10229048A (ja) 半導体装置の作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP2000182956A (ja) 半導体薄膜の結晶化方法及びレーザ結晶化装置
JP2001093853A (ja) 半導体装置および半導体装置の製造方法
JP2000208417A (ja) 半導体薄膜処理方法及び絶縁膜形成方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
JPH08139335A (ja) 薄膜トランジスタの製造方法
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JP2000133811A (ja) 薄膜トランジスタの製造方法
JP4316132B2 (ja) 半導体装置の作製方法
JP2000036601A (ja) 薄膜トランジスタの製造方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
JP3032542B2 (ja) 薄膜トランジスタの製造方法
JP2002190606A (ja) トップゲート型薄膜トランジスタの製造方法
JP3618604B2 (ja) 半導体装置作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JP2002033483A (ja) 薄膜半導体装置の製造方法
JP2003234344A (ja) 半導体装置の製造方法