JP5739774B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5739774B2
JP5739774B2 JP2011199657A JP2011199657A JP5739774B2 JP 5739774 B2 JP5739774 B2 JP 5739774B2 JP 2011199657 A JP2011199657 A JP 2011199657A JP 2011199657 A JP2011199657 A JP 2011199657A JP 5739774 B2 JP5739774 B2 JP 5739774B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
region
semiconductor layer
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011199657A
Other languages
English (en)
Other versions
JP2013062365A (ja
Inventor
忠紘 今田
忠紘 今田
Original Assignee
トランスフォーム・ジャパン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トランスフォーム・ジャパン株式会社 filed Critical トランスフォーム・ジャパン株式会社
Priority to JP2011199657A priority Critical patent/JP5739774B2/ja
Priority to US13/557,322 priority patent/US20130062666A1/en
Priority to TW101128607A priority patent/TWI485849B/zh
Priority to KR20120092233A priority patent/KR101340126B1/ko
Priority to CN201210316979.4A priority patent/CN103000666B/zh
Publication of JP2013062365A publication Critical patent/JP2013062365A/ja
Application granted granted Critical
Publication of JP5739774B2 publication Critical patent/JP5739774B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Amplifiers (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高い破壊電界強度を有しており、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮを電子走行層、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。そして、この歪みにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴは、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイス等として期待されている。
しかしながら、Ｓｉをトランジスタ等の主材料とするＳｉ系半導体装置と比較すると、窒化物半導体等の化合物半導体を用いた化合物半導体装置で実現することができる構造は限られている。
特開２０１０−１５３４９３号公報 特開２００９−４９２８８号公報
本発明の目的は、多様な構造を実現することができる化合物半導体装置及びその製造方法を提供することにある。
化合物半導体装置の一態様には、基板と、前記基板の上方に形成された化合物半導体層と、が設けられている。前記化合物半導体層には、第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域と、前記第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、前記第１の領域よりも低濃度で含有する第２の領域と、が設けられている。
化合物半導体装置の製造方法の一態様では、基板の上方に不純物を含有する化合物半導体層を形成する。前記化合物半導体層の第１の領域にレーザ光を第１の照射密度で照射することにより、当該第１の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる。前記化合物半導体層の前記第１の領域とは異なる第２の領域にレーザ光を前記第１の照射密度とは異なる第２の照射密度で照射することにより、当該第２の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる。
上記の化合物半導体装置等によれば、一つの化合物半導体層にキャリア濃度が相違する第１の領域及び第２の領域を含ませることができるため、多様な構造を実現することが可能となる。
第１の実施形態に係る化合物半導体装置を示す断面図である。 第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置を示す断面図である。 第２の実施形態に係る化合物半導体装置の全体像を示す図である。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第３の実施形態に係る化合物半導体装置を示す断面図である。 第４の実施形態に係る化合物半導体装置を示す断面図である。 第４の実施形態に係る化合物半導体装置の全体像を示す図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図９Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図９Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第５の実施形態に係る化合物半導体装置を示す断面図である。 第５の実施形態に係る化合物半導体装置の全体像を示す図である。 第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図１２Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第６の実施形態に係るＰＦＣ回路を示す結線図である。 第７の実施形態に係る電源装置を示す結線図である。 第８の実施形態に係る高周波増幅器を示す結線図である。 第１の参考例に係る化合物半導体装置を示す断面図である。 第１の実験の結果を示す図である。 第２の参考例に係る化合物半導体装置を示す断面図である。 第２の実験の結果を示す図である。 第３の参考例に係る化合物半導体装置を示す断面図である。 第３の実験の結果を示す図である。
以下、実施形態について、添付の図面を参照して具体的に説明する。
（Ｓｉ系半導体装置と化合物半導体装置との比較）
Ｓｉ系半導体装置では、ｎ型の領域及びｐ型の領域の形成に際して不純物の活性化の制御が容易である。これは、Ｓｉ基板等に不純物をイオン注入し、アニールを行えば、容易に不純物を活性化させてキャリアを発生させることができるためである。そして、活性化の制御が容易であるため、Ｓｉ基板の表面に平行な方向（面内方向）に種々の不純物活性領域を設けることが可能である。
これに対し、化合物半導体装置では、化合物半導体層へのイオン注入等によってキャリアを発生させることが困難であり、通常、化合物半導体層をエピタキシャル成長させる際に不純物を含有させ、その後にアニールを行って不純物を活性化させている。ＧａＮ系半導体層を成長させる場合、例えば、ｎ型不純物としてはＳｉが用いられ、ｐ型不純物としてはＭｇ又はＣが用いられる。しかしながら、これら不純物、特にｐ型不純物はＳｉ系半導体装置で用いられる不純物と比較すると活性化しにくい。このため、キャリア濃度の制御が容易ではなく、Ｓｉ系半導体装置と比較すると、窒化物半導体等の化合物半導体を用いた化合物半導体装置で実現することができる構造が限られている。
例えば、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴでは、ノーマリーオフ動作の実現及び寄生容量の低減のために、それぞれに適したキャリア濃度のｐ型領域を面内方向に設けることが望まれる場合があるが、従来の技術では、このような構造の実現が困難である。また、理論上、キャリア濃度が相違するｐ型領域を面内方向で接触させることができれば、ショットキーダイオードを得ることができるが、従来の技術では、このような構造の実現も困難である。
そこで、以下に示す諸実施形態では、これらの構造の実現を可能にする。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置を示す断面図である。
第１の実施形態では、図１に示すように、基板１の上方に、化合物半導体層２が形成されている。化合物半導体層２には、不純物の活性化により発生したキャリアを含むキャリア高濃度領域２ａ、及び、キャリア高濃度領域２ａと同種の不純物の活性化により発生したキャリアを、キャリア高濃度領域２ａよりも低濃度で含有するキャリア低濃度領域２ｂが含まれている。更に、不純物の活性化が行われていない不活性化領域２ｃも含まれている。キャリア高濃度領域２ａは第１の領域の一例であり、キャリア低濃度領域２ｂは第２の領域の一例である。
このような構造の化合物半導体装置は、次のような方法で製造することができる。図２は、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図２（ａ）に示すように、基板１の上方に不純物を含む化合物半導体層２を形成する。化合物半導体層２は、例えばエピタキシャル成長により形成する。次いで、図２（ｂ）に示すように、キャリア高濃度領域２ａを形成する予定の領域を開口する開口部を備えたマスク１０１を化合物半導体層２上に形成する。そして、開口部を介して化合物半導体層２にレーザ光を照射する。この結果、化合物半導体層２のレーザ光が照射された部分の温度が上昇し、不純物が活性化してキャリアが発生する。この部分がキャリア高濃度領域２ａとなる。その後、図２（ｃ）に示すように、マスク１０１を除去し、キャリア低濃度領域２ｂを形成する予定の領域を開口する開口部を備えたマスク１０２を化合物半導体層２上に形成する。そして、開口部を介して化合物半導体層２にレーザ光を照射する。このとき、レーザ光の照射密度を、キャリア高濃度領域２ａの形成時の照射密度よりも低くする。この結果、化合物半導体層２のレーザ光が照射された部分の温度が上昇し、不純物がキャリア高濃度領域２ａの形成時よりも弱く活性化して低濃度でキャリアが発生する。この部分がキャリア低濃度領域２ｂとなる。そして、図２（ｄ）に示すように、マスク１０２を除去する。なお、化合物半導体層２のうち、レーザ光が照射されずにキャリアが発生しなかった部分が不活性化領域２ｃとなる。
このような方法によれば、所望の位置に所望のキャリア濃度の不純物活性領域を容易に形成することができる。従って、基板１の表面に平行な方向の異なる位置に形成されたキャリア高濃度領域２ａ及びキャリア低濃度領域２ｂをトランジスタ、ショットキーダイオード等の不純物活性領域として用いることが可能となり、化合物半導体装置の構造の自由度を高めることが可能となる。
本願発明者が、化合物半導体層２に含まれる不純物のドーピング量及びその活性化のためのレーザ光の照射密度と、発生したキャリアの密度及び活性化率との関係を調査した結果、表１に示す結果が得られた。ここでは、不純物としてＭｇを用い、レーザ光の光源としてＫｒＦレーザを用いた。不純物としてＭｇを用いたため、キャリアとしてホールが発生した。
Figure 0005739774
表１に示す結果（ホールの密度、活性化率）から、Ｍｇのドーピング量が一定であれば、レーザ光の照射密度を高くするほど、ホールの密度及び活性化率が高くなることがわかる。また、レーザ光の照射密度が一定であれば、Ｍｇのドーピング量を高くするほど、ホールの密度が高くなるが、Ｍｇのドーピング量を高くしても活性化率は一定であることがわかる。この結果から、不純物を含有する化合物半導体層の複数の領域に、照射密度を相違させてレーザ光を照射すれば、これら複数の領域のキャリア密度を相違させることができることが明らかである。
なお、レーザ光の光源としては、種々のものが利用できる。例えば、半導体レーザ、窒素レーザ、ＡｒＦレーザ、ＫｒＦレーザ、ルビーレーザ、ＹＡＧレーザ、Ｎｄ：ＹＡＧレーザ、チタンサファイアレーザ、色素レーザ、炭酸ガスレーザ、ヘリウムネオンレーザ、アルゴンイオンレーザ、エキシマレーザ等を用いることができる。また、化合物半導体層２に含まれる不純物の活性化の際に、レーザ光に代えて電子線又はイオンビームを照射して化合物半導体層２の一部分の温度を上昇させてもよい。以下の実施形態においても同様である。
（第２の実施形態）
次に、第２の実施形態について説明する。図３は、第２の実施形態に係る化合物半導体装置を示す断面図である。また、図４は、第２の実施形態に係る化合物半導体装置の全体像を示す図である。
第２の実施形態に係るＨＥＭＴチップ１０では、図３に示すように、基板１１上に、バッファ層１３、電子走行層１４、中間層１５、電子供給層１６及びＭｇドープ化合物半導体層１２が形成されている。基板１１としては、例えばＳｉ基板、サファイア基板、ＧａＡｓ基板、ＳｉＣ基板及びＧａＮ基板等が用いられる。基板１１は、絶縁性、半絶縁性及び導電性のいずれでもよい。バッファ層１３としては、例えばＡｌＮ層が形成されており、その厚さは、例えば０．１μｍ程度である。電子走行層１４としては、例えば意図的なドーピングを行っていないｉ−ＧａＮ層が形成されており、その厚さは、例えば３μｍ程度である。中間層１５としては、例えば意図的なドーピングを行っていないｉ−Ａｌ0.25Ｇａ0.75Ｎ層が形成されており、その厚さは、例えば５ｎｍ程度である。電子供給層１６としては、例えばｎ型のｎ−Ａｌ0.25Ｇａ0.75Ｎ層が形成されており、その厚さは、例えば３０ｎｍ程度である。ｎ型のｎ−Ａｌ0.25Ｇａ0.75Ｎ層には、例えばｎ型不純物としてＳｉが含有されている。Ｍｇドープ化合物半導体層１２としては、１×１０19／ｃｍ3程度のＭｇがドーピングされたＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ程度である。
Ｍｇドープ化合物半導体層１２には、開口部１７ｓ及び１７ｄが形成されており、開口部１７ｓ内にソース電極２０ｓが形成され、開口部１７ｄ内にドレイン電極２０ｄが形成されている。ソース電極２０ｓ及びドレイン電極２０ｄには、電子供給層１６と接するＴａ膜１８及びその上のＡｌ膜１９が含まれている。Ｍｇドープ化合物半導体層１２には、ソース電極２０ｓ及びドレイン電極２０ｄの間に位置するキャリア高濃度領域１２ａ及びキャリア低濃度領域１２ｂが含まれている。キャリア高濃度領域１２ａ及びキャリア低濃度領域１２ｂは、いずれもＭｇドープ化合物半導体層１２に含まれるｐ型不純物であるＭｇの活性化によって形成された領域であり、キャリア高濃度領域１２ａの方がキャリア低濃度領域１２ｂよりも強く活性化されている。従って、キャリア高濃度領域１２ａのキャリア濃度は、キャリア低濃度領域１２ｂのキャリア濃度よりも高い。また、キャリア高濃度領域１２ａはキャリア低濃度領域１２ｂよりもソース電極２０ｓ側に位置している。従って、キャリア低濃度領域１２ｂはキャリア高濃度領域１２ａとドレイン電極２０ｄとの間に位置している。また、Ｍｇドープ化合物半導体層１２の、ソース電極２０ｓとキャリア高濃度領域１２ａとの間の領域、キャリア高濃度領域１２ａとキャリア低濃度領域１２ｂとの間の領域、及びキャリア低濃度領域１２ｂとドレイン電極２０ｄとの間の領域は、Ｍｇの活性化が行われていない不活性化領域１２ｃとなっている。そして、キャリア高濃度領域１２ａ上にゲート電極２０ｇが形成され、キャリア低濃度領域１２ｂ上にフィールドプレート電極２０ｆが形成されている。ゲート電極２０ｇ及びフィールドプレート電極２０ｆには、キャリア高濃度領域１２ａ又はキャリア低濃度領域１２ｂと接するＮｉ膜及びその上のＡｕ膜が含まれている。
そして、Ｍｇドープ化合物半導体層１２、ソース電極２０ｓ、ドレイン電極２０ｄ、ゲート電極２０ｇ及びフィールドプレート電極２０ｆを覆う絶縁膜２１が形成されている。絶縁膜２１としては、例えばシリコン窒化膜が形成されている。絶縁膜２１には、ソース電極２０ｓの少なくとも一部を露出する開口部２２ｓ、ドレイン電極２０ｄの少なくとも一部を露出する開口部２２ｄ、及びフィールドプレート電極２０ｆの少なくとも一部を露出する開口部２２ｆが形成されている。そして、開口部２２ｓ及び２２ｆを介してソース電極２０ｓとフィールドプレート電極２０ｆとを互いに接続する配線２３が絶縁膜２１上に形成されている。また、ドレイン電極２０ｄに接続された配線２４も絶縁膜２１上に形成されている。更に、図３には図示していないが、絶縁膜２１には、ゲート電極２０ｇの少なくとも一部を露出する開口部も形成されており、ゲート電極２０ｇに接続された配線も絶縁膜２１上に形成されている。そして、配線２３及び２４等を覆うパッシベーション膜２５が絶縁膜２１上に形成されている。パッシベーション膜２５としては、例えばシリコン窒化膜が形成されている。
このように構成された化合物半導体装置はＨＥＭＴとして機能する。つまり、電子走行層１４の表層部に２ＤＥＧが発生し、ソース電極２０ｓとドレイン電極２０ｄとの間を、ゲート電極２０ｇに印加された電圧に応じて電流が流れる。また、キャリア高濃度領域１２ａには、キャリアであるホールが高濃度で含まれている。このため、キャリア高濃度領域１２ａの下方では、電子走行層１４の表層部に２ＤＥＧがほとんど存在しない。従って、このＨＥＭＴはノーマリーオフ動作が可能である。
また、平面視でゲート電極２０ｇとドレイン電極２０ｄとの間に存在する２ＤＥＧの濃度が全体にわたって高くなっている場合には、空乏層が伸び難く、十分な耐圧を確保することが困難である。これに対し、本実施形態では、ホールを低濃度で含むキャリア低濃度領域１２ｂが、平面視でゲート電極２０ｇとドレイン電極２０ｄとの間に位置しているため、キャリア低濃度領域１２ｂの下方では、その周囲と比較して２ＤＥＧの濃度が低い。従って、キャリア低濃度領域１２ｂの下方において空乏層が伸びやすく、電界集中を緩和して耐圧を向上することができる。なお、キャリア低濃度領域１２ｂのキャリア濃度がキャリア高濃度領域１２ａと同程度であると、２ＤＥＧが消失してしまって電流が流れなくなってしまう。
更に、本実施形態では、絶縁膜２１と２ＤＥＧとの間にＭｇドープ化合物半導体層１２が存在し、絶縁膜２１と化合物半導体層との界面が２ＤＥＧから比較的離れている。この点でも、電界集中に伴う耐圧の低下を抑制することができる。
更にまた、ソース電極２０ｓに接続されたフィールドプレート電極２０ｆにより、ゲート電極２０ｇとソース電極２０ｓとの間の寄生容量Ｃｇｓ、及びゲート電極２０ｇとドレイン電極２０ｄとの間の寄生容量Ｃｇｄを低減することができる。このため、高速動作が可能である。
なお、図４（ａ）に示すように、配線２３は、ＨＥＭＴチップ１０の外部端子であるソースパッド２６ｓに接続され、配線２４は、ＨＥＭＴチップ１０の外部端子であるドレインパッド２６ｄに接続される。また、ゲート電極２０ｇに接続された配線は、ＨＥＭＴチップ１０の外部端子であるゲートパッド２６ｇに接続される。概ね、平面視でソースパッド２６ｓとドレインパッド２６ｄとの間の領域が、２ＤＥＧが存在するトランジスタ領域２７となっている。
また、パッケージングに際しては、図４（ｂ）に示すように、ＨＥＭＴチップ１０の裏面がはんだ等のダイアタッチ剤３４を用いてランド（ダイパッド）３３に固定される。また、ドレインパッド２６ｄにＡｌワイヤ等のワイヤ３５ｄが接続され、ワイヤ３５ｄの他端が、ランド３３と一体化しているドレインリード３２ｄに接続される。ソースパッド２６ｓにＡｌワイヤ等のワイヤ３５ｓが接続され、ワイヤ３５ｓの他端がランド３３から独立したソースリード３２ｓに接続される。ゲートパッド２６ｇにＡｌワイヤ等のワイヤ３５ｇが接続され、ワイヤ３５ｇの他端がランド３３から独立したゲートリード３２ｇに接続される。そして、ゲートリード３２ｇの一部、ドレインリード３２ｄの一部及びソースリード３２ｓの一部が突出するようにして、ランド３３及びＨＥＭＴチップ１０等がモールド樹脂３１によりパッケージングされている。
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図５Ａ〜図５Ｃは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図５Ａ（ａ）に示すように、基板１１上に、例えば有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor deposition）法又は分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等の結晶成長法により、バッファ層１３、電子走行層１４、中間層１５、電子供給層１６及びＭｇドープ化合物半導体層１２を形成する。この結果、電子走行層１４の表層部に高濃度で２ＤＥＧが発生する。
これら化合物半導体層の形成に際して、例えば、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガス、及びＮ源であるアンモニアガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。また、ｎ型の化合物半導体層を成長させる際には、例えば、Ｓｉを含むＳｉＨ4ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
次いで、図５Ａ（ｂ）に示すように、キャリア高濃度領域１２ａを形成する予定の領域を開口する開口部を備えたメタルマスク等のマスク１０３をＭｇドープ化合物半導体層１２上に形成する。そして、図５Ａ（ｃ）に示すように、開口部を介してＭｇドープ化合物半導体層１２にレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、例えばレーザ光の照射密度は２５０ｍＪ／ｃｍ2程度とする。この結果、Ｍｇドープ化合物半導体層１２のレーザ光が照射された部分の温度が上昇し、Ｍｇが活性化してホールが発生する。この部分がキャリア高濃度領域１２ａとなる。また、キャリア高濃度領域１２ａの形成に伴って、キャリア高濃度領域１２ａの下方から２ＤＥＧが消失する。
その後、図５Ａ（ｄ）に示すように、マスク１０３を除去し、キャリア低濃度領域１２ｂを形成する予定の領域を開口する開口部を備えたメタルマスク等のマスク１０４をＭｇドープ化合物半導体層１２上に形成する。そして、図５Ｂ（ｅ）に示すように、開口部を介してＭｇドープ化合物半導体層１２にレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、レーザ光の照射密度はキャリア高濃度領域１２ａの形成時の照射密度よりも低く、例えば１００ｍＪ／ｃｍ2程度とする。この結果、Ｍｇドープ化合物半導体層１２のレーザ光が照射された部分の温度が上昇し、Ｍｇがキャリア高濃度領域１２ａの形成時よりも弱く活性化して低濃度でホールが発生する。この部分がキャリア低濃度領域１２ｂとなる。また、キャリア低濃度領域１２ｂの形成に伴って、キャリア低濃度領域１２ｂの下方において２ＤＥＧの濃度が低下する。
続いて、図５Ｂ（ｆ）に示すように、マスク１０４を除去する。Ｍｇドープ化合物半導体層１２のうち、レーザ光が照射されずにキャリアが発生しなかった部分が不活性化領域１２ｃとなる。次いで、図５Ｂ（ｇ）に示すように、ソース電極用の開口部１７ｓ及びドレイン電極用の開口部１７ｄをＭｇドープ化合物半導体層１２に形成する。その後、図５Ｂ（ｈ）に示すように、例えばリフトオフ法により、開口部１７ｓ内にソース電極２０ｓを形成し、開口部１７ｄ内にドレイン電極２０ｄを形成する。ソース電極２０ｓ及びドレイン電極２０ｄの形成に際しては、例えばＴａ膜１８及びＡｌ膜１９を蒸着法により形成する。続いて、図５Ｃ（ｉ）に示すように、例えばリフトオフ法により、キャリア高濃度領域１２ａ上にゲート電極２０ｇを形成し、キャリア低濃度領域１２ｂ上にフィールドプレート電極２０ｆを形成する。ゲート電極２０ｇ及びフィールドプレート電極２０ｆの形成に際しては、例えばＮｉ膜及びＡｕ膜を蒸着法により形成する。
次いで、図５Ｃ（ｊ）に示すように、Ｍｇドープ化合物半導体層１２、ソース電極２０ｓ、ドレイン電極２０ｄ、ゲート電極２０ｇ及びフィールドプレート電極２０ｆを覆う絶縁膜２１を形成する。その後、図５Ｃ（ｋ）に示すように、絶縁膜２１に、ソース電極２０ｓの少なくとも一部を露出する開口部２２ｓ、ドレイン電極２０ｄの少なくとも一部を露出する開口部２２ｄ、及びフィールドプレート電極２０ｆの少なくとも一部を露出する開口部２２ｆを形成する。続いて、図５Ｃ（ｌ）に示すように、開口部２２ｓ及び２２ｆを介してソース電極２０ｓとフィールドプレート電極２０ｆとを互いに接続する配線２３、及びドレイン電極２０ｄに接続される配線２４を絶縁膜２１上に形成する。なお、図５Ｃには図示していないが、ゲート電極２０ｇの少なくとも一部を露出する開口部も絶縁膜２１に形成し、ゲート電極２０ｇに接続される配線も絶縁膜２１上に形成する。そして、配線２３及び２４等を覆うパッシベーション膜２５を形成する。
このようにして、図３に示す構造の化合物半導体装置（ＨＥＭＴチップ１０）を製造することができる。
（第３の実施形態）
次に、第３の実施形態について説明する。図６は、第３の実施形態に係る化合物半導体装置を示す断面図である。
第３の実施形態では、キャリア低濃度領域１２ｂが、平面視でゲート電極２０ｇ側に位置する第１キャリア低濃度領域１２ｃとドレイン電極２０ｄ側に位置する第２キャリア低濃度領域１２ｄとに画定されている。第１キャリア低濃度領域１２ｃ及び第２キャリア低濃度領域１２ｄは、いずれもＭｇドープ化合物半導体層１２に含まれるｐ型不純物であるＭｇの活性化によって形成された領域であり、第１キャリア低濃度領域１２ｃの方が第２キャリア低濃度領域１２ｄよりも強く活性化されている。従って、第１キャリア低濃度領域１２ｃのキャリア濃度は、第２キャリア低濃度領域１２ｄのキャリア濃度よりも高い。他の構造は第２の実施形態と同様である。
このような第３の実施形態によれば、キャリア低濃度領域１２ｂのキャリア濃度がドレイン電極２０ｄに近づくほど段階的に低くなっているため、第２の実施形態と比較して、より電界集中を緩和することができる。従って、より一層耐圧を向上することができる。
第３の実施形態の構造を得るためには、キャリア低濃度領域１２ｂの形成の際に、例えば、２種類のマスクを用いて照射密度が相違する２回のレーザ光の照射を行えばよい。
なお、第３の実施形態では、キャリア低濃度領域１２ｂのキャリア濃度が２段階で変化しているが、３段階以上で変化していてもよい。
（第４の実施形態）
次に、第４の実施形態について説明する。図７は、第４の実施形態に係る化合物半導体装置を示す断面図である。また、図８は、第４の実施形態に係る化合物半導体装置の全体像を示す図である。
第４の実施形態に係るダイオードチップ４０では、図７に示すように、基板４１上に、バッファ層４３、電子走行層４４、中間層４５、電子供給層４６及びＭｇドープ化合物半導体層４２が形成されている。基板４１、バッファ層４３、電子走行層４４、中間層４５、電子供給層４６及びＭｇドープ化合物半導体層４２としては、第２の実施形態の基板１１、バッファ層１３、電子走行層１４、中間層１５、電子供給層１６及びＭｇドープ化合物半導体層１２と同様のものが用いられる。
Ｍｇドープ化合物半導体層４２には、開口部４７ａ及び４７ｃが形成されており、開口部４７ａ内にアノード電極５０ａが形成され、開口部４７ｃ内にカソード電極５０ｃが形成されている。アノード電極５０ａには、電子供給層４６と接するＮｉ膜４８ａ及びその上のＡｕ膜４９ａが含まれ、カソード電極５０ｃには、電子供給層４６と接するＴａ膜４８ｃ及びその上のＡｌ膜４９ｃが含まれている。Ｍｇドープ化合物半導体層４２には、アノード電極５０ａ及びカソード電極５０ｃの間に位置するキャリア高濃度領域４２ａ及びキャリア低濃度領域４２ｂが含まれている。キャリア高濃度領域４２ａ及びキャリア低濃度領域４２ｂは互いに接触している。キャリア高濃度領域４２ａ及びキャリア低濃度領域４２ｂは、いずれもＭｇドープ化合物半導体層４２に含まれるｐ型不純物であるＭｇの活性化によって形成された領域であり、キャリア高濃度領域４２ａの方がキャリア低濃度領域４２ｂよりも強く活性化されている。従って、キャリア高濃度領域４２ａのキャリア濃度は、キャリア低濃度領域４２ｂのキャリア濃度よりも高い。また、キャリア高濃度領域４２ａはキャリア低濃度領域４２ｂよりもアノード電極５０ａ側に位置している。従って、キャリア低濃度領域４２ｂはキャリア高濃度領域４２ａとカソード電極５０ｃとの間に位置している。また、Ｍｇドープ化合物半導体層４２の、アノード電極５０ａとキャリア高濃度領域４２ａとの間の領域、及びキャリア低濃度領域４２ｂとカソード電極５０ｃとの間の領域は、Ｍｇの活性化が行われていない不活性化領域４２ｃとなっている。
そして、Ｍｇドープ化合物半導体層４２、アノード電極５０ａ及びカソード電極５０ｃを覆う絶縁膜５１が形成されている。絶縁膜５１としては、例えばシリコン窒化膜が形成されている。絶縁膜５１には、アノード電極５０ａの少なくとも一部を露出する開口部５２ａ、及びカソード電極５０ｃの少なくとも一部を露出する開口部５２ｃが形成されている。そして、アノード電極５０ａに接続された配線５３、及びカソード電極５０ｃに接続された配線５４が絶縁膜５１上に形成されている。そして、配線５３及び５４を覆うパッシベーション膜５５が絶縁膜５１上に形成されている。パッシベーション膜５５としては、例えばシリコン窒化膜が形成されている。
このように構成された化合物半導体装置はショットキーダイオードとして機能する。つまり、アノード電極５０ａが電子走行層４４とショットキー接触しており、電子走行層４４の表層部に２ＤＥＧが発生し、アノード電極５０ａとカソード電極５０ｃとの間を、アノード電極５０ａ及びカソード電極５０ｃ間の電界の方向に応じて電流が流れる。
そして、キャリア高濃度領域４２ａ及びキャリア低濃度領域４２ｂの作用により、高い耐圧を確保することができる。
なお、図８（ａ）に示すように、配線５３は、ダイオードチップ４０の外部端子であるアノードパッド５６ａに接続され、配線５４は、ダイオードチップ４０の外部端子であるカソードパッド５６ｃに接続される。概ね、平面視でアノードパッド５６ａとカソードパッド５６ｃとの間の領域が、２ＤＥＧが存在するダイオード領域５７となっている。
また、パッケージングに際しては、図８（ｂ）に示すように、ダイオードチップ４０の裏面がはんだ等のダイアタッチ剤６４を用いてランド６３に固定される。また、アノードパッド５６ａにＡｌワイヤ等のワイヤ６５ａが接続され、ワイヤ６５ａの他端がランド６３から独立したアノードリード６２ａに接続される。カソードパッド５６ｃにＡｌワイヤ等のワイヤ６５ｃが接続され、ワイヤ６５ｃの他端がランド６３から独立したカソードリード６２ｃに接続される。そして、アノードリード６２ａの一部及びカソードリード６２ｃの一部が突出するようにして、ランド６３及びダイオードチップ４０等がモールド樹脂６１によりパッケージングされている。
第４の実施形態に係る化合物半導体装置の製造方法について説明する。図９Ａ〜図９Ｃは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図９Ａ（ａ）に示すように、基板４１上に、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により、バッファ層４３、電子走行層４４、中間層４５、電子供給層４６及びＭｇドープ化合物半導体層４２を形成する。この結果、電子走行層４４の表層部に高濃度で２ＤＥＧが発生する。バッファ層４３、電子走行層４４、中間層４５、電子供給層４６及びＭｇドープ化合物半導体層４２は、バッファ層１３、電子走行層１４、中間層１５、電子供給層１６及びＭｇドープ化合物半導体層１２と同様にして形成することができる。
次いで、図９Ａ（ｂ）に示すように、キャリア高濃度領域４２ａを形成する予定の領域を開口する開口部を備えたメタルマスク等のマスク１０５をＭｇドープ化合物半導体層４２上に形成する。そして、図９Ａ（ｃ）に示すように、開口部を介してＭｇドープ化合物半導体層４２にレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、例えばレーザ光の照射密度は１７５ｍＪ／ｃｍ2程度とする。この結果、Ｍｇドープ化合物半導体層４２のレーザ光が照射された部分の温度が上昇し、Ｍｇが活性化してホールが発生する。この部分がキャリア高濃度領域４２ａとなる。また、キャリア高濃度領域４２ａの形成に伴って、キャリア高濃度領域４２ａの下方において２ＤＥＧの濃度が低下する。
その後、図９Ａ（ｄ）に示すように、マスク１０５を除去し、キャリア低濃度領域４２ｂを形成する予定の領域を開口する開口部を備えたメタルマスク等のマスク１０６をＭｇドープ化合物半導体層４２上に形成する。そして、図９Ｂ（ｅ）に示すように、開口部を介してＭｇドープ化合物半導体層４２にレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、レーザ光の照射密度はキャリア高濃度領域４２ａの形成時の照射密度よりも低く、例えば１００ｍＪ／ｃｍ2程度とする。この結果、Ｍｇドープ化合物半導体層４２のレーザ光が照射された部分の温度が上昇し、Ｍｇがキャリア高濃度領域４２ａの形成時よりも弱く活性化して低濃度でホールが発生する。この部分がキャリア低濃度領域４２ｂとなる。また、キャリア低濃度領域４２ｂの形成に伴って、キャリア低濃度領域４２ｂの下方において２ＤＥＧの濃度が低下する。但し、２ＤＥＧの濃度の低下の程度は、キャリア高濃度領域４２ａの下方よりも低い。つまり、キャリア低濃度領域４２ｂの下方の２ＤＥＧの濃度は、キャリア高濃度領域４２ａの下方より高い。
続いて、図９Ｂ（ｆ）に示すように、マスク１０６を除去する。Ｍｇドープ化合物半導体層４２のうち、レーザ光が照射されずにキャリアが発生しなかった部分が不活性化領域４２ｃとなる。次いで、図９Ｂ（ｇ）に示すように、アノード電極用の開口部４７ａ及びカソード電極用の開口部４７ｃをＭｇドープ化合物半導体層４２に形成する。その後、図９Ｂ（ｈ）に示すように、例えばリフトオフ法により、開口部４７ａ内にアノード電極５０ａを形成し、開口部４７ｃ内にカソード電極５０ｃを形成する。アノード電極５０ａの形成に際しては、例えばＮｉ膜４８ａ及びＡｕ膜４９ａを蒸着法により形成する。カソード電極５０ｃの形成に際しては、例えばＴａ膜４８ｃ及びＡｌ膜４９ｃを蒸着法により形成する。
続いて、図９Ｃ（ｉ）に示すように、Ｍｇドープ化合物半導体層４２、アノード電極５０ａ及びカソード電極５０ｃを覆う絶縁膜５１を形成する。次いで、図９Ｃ（ｊ）に示すように、絶縁膜５１に、アノード電極５０ａの少なくとも一部を露出する開口部５２ａ、及びカソード電極５０ｃの少なくとも一部を露出する開口部５２ｃを形成する。その後、図９Ｃ（ｋ）に示すように、開口部５２ａを介してアノード電極５０ａに接続される配線５３、及び開口部５２ｃを介してカソード電極５０ｃに接続される配線５４を絶縁膜５１上に形成する。そして、図９Ｃ（ｌ）に示すように、配線５３及び５４を覆うパッシベーション膜５５を形成する。
このようにして、図７に示す構造の化合物半導体装置（ダイオードチップ４０）を製造することができる。
（第５の実施形態）
次に、第５の実施形態について説明する。図１０は、第５の実施形態に係る化合物半導体装置を示す断面図である。また、図１１は、第５の実施形態に係る化合物半導体装置の全体像を示す図である。
第５の実施形態に係るトランジスタチップ７０では、図１０に示すように、基板７１上に、バッファ層７３、ｎ型ＧａＮ層７４、ｎ型ＧａＮ層７４よりも低濃度でｎ型不純物を含有するｎ-ＧａＮ層７５、及びＭｇドープ化合物半導体層７２が形成されている。基板７１、バッファ層７３及びＭｇドープ化合物半導体層７２としては、第２の実施形態の基板１１、バッファ層１３及びＭｇドープ化合物半導体層１２と同様のものが用いられる。但し、基板７１としては低抵抗のものが用いられる。ｎ型ＧａＮ層７４の厚さは、例えば１００ｎｍ〜１００００ｎｍ程度であり、ｎ-ＧａＮ層７５の厚さは、例えば１０ｎｍ〜１００００ｎｍ程度である。
Ｍｇドープ化合物半導体層７２には、キャリア低濃度領域７２ｂ、及び平面視でキャリア低濃度領域７２ｂを取り囲むキャリア高濃度領域７２ａが含まれている。Ｍｇドープ化合物半導体層７２としては、１×１０19／ｃｍ3程度のＭｇがドーピングされたＧａＮ層が形成されており、その厚さは、例えば１０ｎｍ程度である。キャリア高濃度領域７２ａ及びキャリア低濃度領域７２ｂは、いずれもＭｇドープ化合物半導体層７２に含まれるｐ型不純物であるＭｇの活性化によって形成された領域であり、キャリア高濃度領域７２ａの方がキャリア低濃度領域７２ｂよりも強く活性化されている。従って、キャリア高濃度領域７２ａのキャリア濃度は、キャリア低濃度領域７２ｂのキャリア濃度よりも高い。
キャリア低濃度領域７２ｂ上にｎ型ＧａＮ層７６が形成され、ｎ型ＧａＮ層７６上にソース電極８０ｓが形成されている。ソース電極８０ｓには、ｎ型ＧａＮ層７６と接するＴａ膜７８ｓ及びその上のＡｌ膜７９ｓが含まれている。また、キャリア高濃度領域７２ａ上にゲート電極８０ｇが形成されている。ゲート電極８０ｇには、キャリア高濃度領域７２ａと接するＮｉ膜７８ｇ及びその上のＡｕ膜７９ｇが含まれている。更に、基板７１の裏面にドレイン電極８０ｄが形成されている。ドレイン電極８０ｄには、基板７１と接するＴａ膜及びその上のＡｌ膜が含まれている。
そして、Ｍｇドープ化合物半導体層７２、ソース電極８０ｓ及びゲート電極８０ｇを覆う絶縁膜８１が形成されている。絶縁膜８１としては、例えばシリコン窒化膜が形成されている。絶縁膜８１には、ソース電極８０ｓの少なくとも一部を露出する開口部８２ｓ、及びゲート電極８０ｇの少なくとも一部を露出する開口部８２ｇが形成されている。そして、ソース電極８０ｓに接続された配線８３、及びゲート電極８０ｇに接続された配線８４が絶縁膜８１上に形成されている。そして、配線８３及び８４を覆うパッシベーション膜８５が絶縁膜８１上に形成されている。パッシベーション膜８５としては、例えばシリコン窒化膜が形成されている。
このように構成された化合物半導体装置は縦型電界効果トランジスタとして機能する。そして、キャリア高濃度領域７２ａ及びキャリア低濃度領域７２ｂの作用により、高い耐圧を確保することができる。
なお、図１１（ａ）に示すように、配線８３は、トランジスタチップ７０の外部端子であるソースパッド８６ｓに接続され、配線８４は、トランジスタチップ７０の外部端子であるゲートパッド８６ｓに接続される。
また、パッケージングに際しては、図１１（ｂ）に示すように、トランジスタチップ７０の裏面がはんだ等の導電性のダイアタッチ剤９４を用いてランド９３に固定される。また、ソースパッド８６ｓにＡｌワイヤ等のワイヤ９５ｓが接続され、ワイヤ９５ｓの他端がランド９３から独立したソースリード９２ｓに接続される。ゲートパッド８６ｇにＡｌワイヤ等のワイヤ９５ｇが接続され、ワイヤ９５ｇの他端がランド９３から独立したゲートリード９２ｇに接続される。ドレイン電極８０ｄは導電性のダイアタッチ剤９４を介してランド９３に接続され、ランド９３と一体化しているドレインリード９２ｄに接続される。そして、ゲートリード９２ｇの一部、ドレインリード９２ｄの一部及びソースリード９２ｓの一部が突出するようにして、ランド９３及びトランジスタチップ７０等がモールド樹脂９１によりパッケージングされている。
次に、第５の実施形態に係る化合物半導体装置の製造方法について説明する。図１２Ａ〜図１２Ｂは、第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
先ず、図１２Ａ（ａ）に示すように、基板７１上に、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により、バッファ層７３、ｎ型ＧａＮ層７４、ｎ-ＧａＮ層７５及びＭｇドープ化合物半導体層７２を形成する。
次いで、図１２Ａ（ｂ）に示すように、Ｍｇドープ化合物半導体層７２の全面にレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、例えばレーザ光の照射密度は１００ｍＪ／ｃｍ2程度とする。この結果、Ｍｇドープ化合物半導体層７２の全体の温度が上昇し、Ｍｇが活性化してホールが発生する。Ｍｇドープ化合物半導体層７２の全体がキャリア低濃度領域７２ｂとなる。
その後、図１２Ａ（ｃ）に示すように、キャリア高濃度領域７２ａを形成する予定の領域を開口する開口部を備えたメタルマスク等のマスク１０７をキャリア低濃度領域７２ｂ上に形成する。そして、図１２Ａ（ｄ）に示すように、開口部を介してキャリア低濃度領域７２ｂにレーザ光を照射する。レーザ光の光源としては、例えばＫｒＦエキシマレーザを用いる。このとき、レーザ光の照射密度はキャリア低濃度領域７２ｂの形成時の照射密度よりも高く、例えば２５０ｍＪ／ｃｍ2程度とする。この結果、キャリア低濃度領域７２ｂのレーザ光が照射された部分の温度が上昇し、再度Ｍｇが活性化して更にホールが発生する。この部分がキャリア高濃度領域７２ａとなる。
続いて、図１２Ｂ（ｅ）に示すように、マスク１０７を除去し、キャリア高濃度領域７２ａ及びキャリア低濃度領域７２ｂ上にｎ型ＧａＮ層７６を、例えばＭＯＣＶＤ法又はＭＢＥ法等の結晶成長法により形成する。次いで、図１２Ｂ（ｆ）に示すように、ｎ型ＧａＮ層７６に、キャリア高濃度領域７２ａの少なくとも一部を露出する開口部７７を形成する。
その後、図１２Ｂ（ｇ）に示すように、例えばリフトオフ法により、開口部７７内にゲート電極８０ｇを形成し、ｎ型ＧａＮ層７６上にソース電極８０ｓを形成する。ゲート電極８０ｇの形成に際しては、例えばＮｉ膜７８ｇ及びＡｕ膜７９ｇを蒸着法により形成する。ソース電極８０ｓの形成に際しては、例えばＴａ膜７８ｓ及びＡｌ膜７９ｓを蒸着法により形成する。
続いて、図１２Ｂ（ｈ）に示すように、ソース電極８０ｓ及びゲート電極８０ｇ等を覆う絶縁膜８１を形成する。次いで、絶縁膜８１に、ソース電極８０ｓの少なくとも一部を露出する開口部８２ｓ、及びゲート電極８０ｇの少なくとも一部を露出する開口部８２ｇを形成する。その後、開口部８２ｓを介してソース電極８０ｓに接続される配線８３、及び開口部８２ｇを介してゲート電極８０ｇに接続される配線８４を絶縁膜８１上に形成する。そして、配線８３及び８４を覆うパッシベーション膜８５を形成する。
このようにして、図１０に示す構造の化合物半導体装置（トランジスタチップ７０）を製造することができる。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、第２又は第３の実施形態に係る化合物半導体装置を備えたＰＦＣ（Power Factor Correction）回路に関する。図１３は、第６の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路２５０には、スイッチ素子（トランジスタ）２５１、ダイオード２５２、チョークコイル２５３、コンデンサ２５４及び２５５、ダイオードブリッジ２５６、並びに交流電源（ＡＣ）２５７が設けられている。そして、スイッチ素子２５１のドレイン電極と、ダイオード２５２のアノード端子及びチョークコイル２５３の一端子とが接続される。スイッチ素子２５１のソース電極と、コンデンサ２５４の一端子及びコンデンサ２５５の一端子とが接続される。コンデンサ２５４の他端子とチョークコイル２５３の他端子とが接続される。コンデンサ２５５の他端子とダイオード２５２のカソード端子とが接続される。コンデンサ２５４の両端子間には、ダイオードブリッジ２５６を介してＡＣ２５７が接続される。コンデンサ２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子２５１に、第２又は第３の実施形態のＨＥＭＴが用いられている。
本実施形態では、耐圧の更なる向上を実現することに加え、デバイス動作速度をより向上させるＡｌＧａＮ／ＧａＮ−ＨＥＭＴをＰＦＣ回路２５０に適用することができる。従って、信頼性の高いＰＦＣ回路２５０が実現する。
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、第２又は第３の実施形態に係る化合物半導体装置を備えた電源装置に関する。図１４は、第７の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路２６１及び低圧の二次側回路２６２、並びに一次側回路２６１と二次側回路２６２との間に配設されるトランス２６３が設けられている。
一次側回路２６１には、第６の実施形態に係るＰＦＣ回路２５０、及びＰＦＣ回路２５０のコンデンサ２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路２６０が設けられている。フルブリッジインバータ回路２６０には、複数（ここでは４つ）のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄが設けられている。
二次側回路２６２には、複数（ここでは３つ）のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃが設けられている。
本実施形態では、一次側回路２６１を構成するＰＦＣ回路２５０のスイッチ素子２５１、並びにフルブリッジインバータ回路２６０のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄに、第２又は第３の実施形態のＨＥＭＴが用いられている。一方、二次側回路２６２のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
本実施形態では、耐圧の更なる向上を実現することに加え、デバイス動作速度をより向上させる信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを高圧回路である一次側回路２６１に適用することができる。従って、信頼性の高い大電力の電源装置が実現する。
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、第２又は第３の実施形態に係る化合物半導体装置を備えた高周波増幅器に関する。図１５は、第８の実施形態に係る高周波増幅器を示す結線図である。
高周波増幅器には、ディジタル・プレディストーション回路２７１、ミキサー２７２ａ及び２７２ｂ、並びにパワーアンプ２７３が設けられている。
ディジタル・プレディストーション回路２７１は、入力信号の非線形歪みを補償する。ミキサー２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ２７３は、第２又は第３の実施形態のＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２７１に送出できる。
本実施形態では、耐圧の更なる向上を実現することに加え、デバイス動作速度をより向上させるＡｌＧａＮ／ＧａＮ−ＨＥＭＴを高周波増幅器に適用することができる。従って、信頼性の高い高耐圧の高周波増幅器が実現する。
次に、本願発明者が上記の実施形態の効果の確認のために行った実験について説明する。
（第１の実験）
第１の実験では、第２の実施形態及び図１６に示す第１の参考例について、ドレイン−ソース間の電圧Ｖｄｓとドレイン電流Ｉｄとの関係、及びドレイン−ソース間に電圧を印加し続けた場合に破壊が起こるまでの時間ｔについて調べた。これらの結果を図１７に示す。第１の参考例のキャリア高濃度領域１１２ａ及びキャリア低濃度領域１１２ｂの形成に当たっては、キャリア高濃度領域１１２ａ用のＭｇドープＧａＮ層の形成、エッチング及び活性化アニールを行った後に、キャリア低濃度領域１１２ｂ用のＭｇドープＧａＮ層の形成、エッチング及び活性化アニールを行った。従って、不活性化領域は存在しない。また、絶縁膜２１に代えて電子供給層と接するように絶縁膜１２１を形成した。
図１７（ａ）に示すように、第２の実施形態では、動作時であっても非動作時と同等のドレイン電流Ｉｄが得られたのに対し、第１の参考例では、動作時のドレイン電流Ｉｄが非動作時のものに比べて大きく減少した。これは、２回のＭｇドープＧａＮ層のエッチングの際に電子供給層にダメージが生じて大量のトラップが発生したためである。つまり、第２の実施形態によれば、電流コラプスによる電流量の低下を抑制することができるといえる。
また、図１７（ｂ）に示すように、第２の実施形態では、第１の参考例と比較して破壊に至るまでの時間が長くなった。これは、第２の実施形態における絶縁膜２１と化合物半導体層との界面が、第１の参考例における絶縁膜１２１と化合物半導体層との界面よりも２ＤＥＧから離間しているため、耐圧が向上したためである。つまり、第２の実施形態によれば、信頼性を向上することができるといえる。
従って、第２の実施形態によれば、動作時のオン抵抗の増加現象を抑え、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ−ＨＥＭＴが実現する。第３の実施形態も同様である。
（第２の実験）
第２の実験では、第４の実施形態及び図１８に示す第２の参考例について、アノード−カソード間の順電圧Ｖａｃとアノード電流Ｉａとの関係、及びアノード−カソード間に逆電圧を印加し続けた場合に破壊が起こるまでの時間ｔについて調べた。これらの結果を図１９に示す。第２の参考例のキャリア高濃度領域１４２ａ及びキャリア低濃度領域１４２ｂの形成に当たっては、キャリア高濃度領域１４２ａ用のＭｇドープＧａＮ層の形成、エッチング及び活性化アニールを行った後に、キャリア低濃度領域１４２ｂ用のＭｇドープＧａＮ層の形成、エッチング及び活性化アニールを行った。従って、不活性化領域は存在しない。また、絶縁膜５１に代えて電子供給層と接するように絶縁膜１５１を形成した。
図１９（ａ）に示すように、第４の実施形態では、動作時であっても非動作時と同等のアノード電流Ｉａが得られたのに対し、第２の参考例では、動作時のアノード電流Ｉａが非動作時のものに比べて大きく減少した。これは、２回のＭｇドープＧａＮ層のエッチングの際に電子供給層にダメージが生じて大量のトラップが発生したためである。つまり、第４の実施形態によれば、電流コラプスによる電流量の低下を抑制することができるといえる。
また、図１９（ｂ）に示すように、第４の実施形態では、第２の参考例と比較して破壊に至るまでの時間が長くなった。これは、第４の実施形態における絶縁膜５１と化合物半導体層との界面が、第２の参考例における絶縁膜１５１と化合物半導体層との界面よりも２ＤＥＧから離間しているため、耐圧が向上したためである。つまり、第４の実施形態によれば、信頼性を向上することができるといえる。
従って、第４の実施形態によれば、動作時のオン抵抗の増加現象を抑え、信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ−高電子移動度ダイオードが実現する。
（第３の実験）
第３の実験では、第５の実施形態及び図２０に示す第３の参考例について、オフ時のドレイン−ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの関係について調べた。この結果を図２１に示す。第３の参考例のキャリア高濃度領域１７２ａ及びチャネル領域の形成に当たっては、キャリア高濃度領域１７２ａ用のＭｇドープＧａＮ層の形成、エッチング及び活性化アニールを行った後に、意図的なドーピングを行っていないｉ−ＧａＮ層１７２ｂをキャリア低濃度領域７２ｂに代えて形成した。
図２１に示すように、第５の実施形態では、オフ時にほとんどドレイン電流Ｉｄが流れなかったのに対し、第３の参考例では、オフ時にもドレイン電流Ｉｄが流れた。つまり、第５の実施形態ではノーマリーオフ動作が実現されたのに対し、第３の参考例では、ノーマリーオフ動作が実現されなかった。
従って、第５の実施形態によれば、ノーマリーオフ動作のトランジスタが実現する。
なお、レーザ光等の照射によってキャリアを発生させる化合物半導体層に含まれる不純物（第１の不純物、第２の不純物）はＭｇに限定されず、例えば、ホールを発生させる場合にはＣ等を用いてもよく、電子を発生させる場合にはＳｉ等を用いることができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板の上方に形成された化合物半導体層と、
を有し、
前記化合物半導体層は、
第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域と、
前記第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、前記第１の領域よりも低濃度で含有する第２の領域と、
を有することを特徴とする化合物半導体装置。
（付記２）
前記第１導電型のキャリアがホールであることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第１の不純物及び前記第２の不純物がＭｇ又はＣであることを特徴とする付記２に記載の化合物半導体装置。
（付記４）
前記基板と前記化合物半導体層との間に位置する電子走行層と、
前記電子走行層と前記化合物半導体層との間に位置する電子供給層と、
前記電子走行層の上方に位置するソース電極及びドレイン電極と、
前記第１の領域の上方に位置するゲート電極と、
を有し、
前記第２の領域は、平面視で前記ゲート電極と前記ドレイン電極との間に位置することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記第２の領域の上方に位置するフィールドプレート電極を有することを特徴とする付記４に記載の化合物半導体装置。
（付記６）
前記基板と前記化合物半導体層との間に位置する電子走行層と、
前記電子走行層と前記化合物半導体層との間に位置する電子供給層と、
前記電子走行層の上方に位置するアノード電極及びカソード電極と、
を有し、
前記第１の領域及び前記第２の領域は、平面視で、前記第１の領域が前記アノード電極側、前記第２の領域が前記カソード電極側になるようにして前記アノード電極及び前記カソード電極の間に位置することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記７）
前記基板と前記化合物半導体層との間に位置し、第２導電型のキャリアを含む下部化合物半導体層と、
前記第１の領域の上方に位置するゲート電極と、
前記第２の領域の上方に位置するソース電極と、
前記第２の領域と前記ソース電極との間に位置し、第２導電型のキャリアを含む上部化合物半導体層と、
前記基板の下方に位置するドレイン電極と、
を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記８）
付記１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
（付記９）
付記１乃至７のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
（付記１０）
基板の上方に不純物を含有する化合物半導体層を形成する工程と、
前記化合物半導体層の第１の領域にレーザ光を第１の照射密度で照射することにより、当該第１の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる工程と、
前記化合物半導体層の前記第１の領域とは異なる第２の領域にレーザ光を前記第１の照射密度とは異なる第２の照射密度で照射することにより、当該第２の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記１１）
前記第１導電型のキャリアがホールであることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
（付記１２）
前記不純物がＭｇ又はＣであることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
（付記１３）
前記化合物半導体層を形成する工程の前に、
前記基板の上方に電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と、
を有し、
更に、
前記電子走行層の上方にソース電極及びドレイン電極を形成する工程と、
前記第１の領域の上方にゲート電極を形成する工程と、
を有し、
前記第２の領域を、平面視で前記ゲート電極と前記ドレイン電極との間に位置させることを特徴とする付記１０乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１４）
前記第２の領域の上方にフィールドプレート電極を形成する工程を有することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記化合物半導体層を形成する工程の前に、
前記基板の上方に電子走行層を形成する工程と、
前記電子走行層の上方に電子供給層を形成する工程と、
を有し、
更に、前記電子走行層の上方にアノード電極及びカソード電極を形成する工程を有し、
前記第１の領域及び前記第２の領域を、平面視で、前記第１の領域が前記アノード電極側、前記第２の領域が前記カソード電極側になるようにして前記アノード電極及び前記カソード電極の間に位置させることを特徴とする付記１０乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）
前記化合物半導体層を形成する工程の前に、
前記基板の上方に第２導電型のキャリアを含む下部化合物半導体層を形成する工程を有し、
更に、
前記第１の領域の上方にゲート電極を形成する工程と、
前記第２の領域の上方に第２導電型のキャリアを含む上部化合物半導体層を形成する工程と、
前記上部化合物半導体層の上方にソース電極を形成する工程と、
前記基板の下方にドレイン電極を形成する工程と、
を有することを特徴とする付記１０乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
１、１１、４１、７１：基板
２：化合物半導体層
２ａ、１２ａ、４２ａ、７２ａ：キャリア高濃度領域
２ｂ、１２ｂ、４２ｂ、７２ｂ：キャリア低濃度領域
１２、４２、７２：Ｍｇドープ化合物半導体層
１４、４４：電子走行層
１５、４５：中間層
１６、４６：電子供給層
２０ｇ、８０ｇ：ゲート電極
２０ｓ、８０ｓ：ソース電極
２０ｄ、８０ｄ：ドレイン電極
４０ａ：アノード電極
４０ｃ：カソード電極
７４、７６：ｎ型ＧａＮ層
７５：ｎ-ＧａＮ層

Claims (9)

  1. 基板と、
    前記基板の上方に形成された化合物半導体層と、
    を有し、
    前記化合物半導体層は、
    第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域と、
    前記第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、前記第１の領域よりも低濃度で含有する第２の領域と、
    を有し、さらに、
    前記基板と前記化合物半導体層との間に位置する電子走行層と、
    前記電子走行層と前記化合物半導体層との間に位置する電子供給層と、
    前記電子走行層の上方に位置するソース電極及びドレイン電極と、
    前記第１の領域の上方に位置するゲート電極と、
    を有し、
    前記第２の領域は、平面視で前記ゲート電極と前記ドレイン電極との間に位置することを特徴とする化合物半導体装置。
  2. 前記第１導電型のキャリアがホールであることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１の不純物及び前記第２の不純物がＭｇ又はＣであることを特徴とする請求項２に記載の化合物半導体装置。
  4. 前記第２の領域の上方に位置するフィールドプレート電極を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
  5. 基板と、
    前記基板の上方に形成された化合物半導体層と、
    を有し、
    前記化合物半導体層は、
    第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域と、
    前記第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、前記第１の領域よりも低濃度で含有する第２の領域と、
    を有し、さらに、
    前記基板と前記化合物半導体層との間に位置する電子走行層と、
    前記電子走行層と前記化合物半導体層との間に位置する電子供給層と、
    前記電子走行層の上方に位置するアノード電極及びカソード電極と、
    を有し、
    前記第１の領域及び前記第２の領域は、平面視で、前記第１の領域が前記アノード電極側、前記第２の領域が前記カソード電極側になるようにして前記アノード電極及び前記カソード電極の間に位置し、
    前記アノード電極が前記電子走行層とショットキー接触することを特徴とする化合物半導体装置。
  6. 基板と、
    前記基板の上方に形成された化合物半導体層と、
    を有し、
    前記化合物半導体層は、
    第１の不純物の活性化により発生した第１導電型のキャリアを含む第１の領域と、
    前記第１の不純物と同一種類の第２の不純物の活性化により発生したキャリアを、前記第１の領域よりも低濃度で含有する第２の領域と、
    を有し、さらに、
    前記基板と前記化合物半導体層との間に位置し、第２導電型のキャリアを含む下部化合物半導体層と、
    前記第１の領域の上方に位置するゲート電極と、
    前記第２の領域の上方に位置するソース電極と、
    前記第２の領域と前記ソース電極との間に位置し、第２導電型のキャリアを含む上部化合物半導体層と、
    前記基板の下方に位置するドレイン電極と、
    を有し、
    前記ゲート電極、前記ソース電極及び前記ドレイン電極が電界効果トランジスタとして機能することを特徴とする化合物半導体装置。
  7. 請求項１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
  8. 請求項１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
  9. 基板の上方に不純物を含有する化合物半導体層を形成する工程と、
    前記化合物半導体層の第１の領域にレーザ光を第１の照射密度で照射することにより、当該第１の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる工程と、
    前記化合物半導体層の前記第１の領域とは異なる第２の領域にレーザ光を前記第１の照射密度とは異なる第２の照射密度で照射することにより、当該第２の領域内で前記不純物を活性化させて第１導電型のキャリアを発生させる工程と、
    を有することを特徴とする化合物半導体装置の製造方法。
JP2011199657A 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法 Expired - Fee Related JP5739774B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011199657A JP5739774B2 (ja) 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法
US13/557,322 US20130062666A1 (en) 2011-09-13 2012-07-25 Compound semiconductor device and method for manufacturing the same
TW101128607A TWI485849B (zh) 2011-09-13 2012-08-08 化合物半導體裝置及其製造方法
KR20120092233A KR101340126B1 (ko) 2011-09-13 2012-08-23 화합물 반도체 장치 및 그 제조 방법
CN201210316979.4A CN103000666B (zh) 2011-09-13 2012-08-30 化合物半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011199657A JP5739774B2 (ja) 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013062365A JP2013062365A (ja) 2013-04-04
JP5739774B2 true JP5739774B2 (ja) 2015-06-24

Family

ID=47829057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011199657A Expired - Fee Related JP5739774B2 (ja) 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20130062666A1 (ja)
JP (1) JP5739774B2 (ja)
KR (1) KR101340126B1 (ja)
CN (1) CN103000666B (ja)
TW (1) TWI485849B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6482180B2 (ja) 2014-03-25 2019-03-13 住友重機械工業株式会社 半導体装置の製造方法
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP7216387B2 (ja) * 2018-01-09 2023-02-01 学校法人立命館 電流狭窄型高出力縦型ヘテロ接合ｆｅｔを製造する方法および装置
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
CN110456248B (zh) * 2019-07-29 2021-09-17 中国电子科技集团公司第五十五研究所 一种基于矢网测试的氮化镓器件载流子浓度分布分析方法
JP7438918B2 (ja) 2020-11-12 2024-02-27 株式会社東芝 半導体装置
KR20220153962A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
TWI275220B (en) 2001-11-05 2007-03-01 Nichia Corp Nitride semiconductor device
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
JP4955292B2 (ja) * 2006-03-31 2012-06-20 株式会社豊田中央研究所 半導体装置
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2010073857A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置の製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
CN101820020B (zh) * 2009-12-15 2011-12-28 江苏华创光电科技有限公司 一种制备晶体硅太阳能电池选择性发射极的方法
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices

Also Published As

Publication number Publication date
JP2013062365A (ja) 2013-04-04
TWI485849B (zh) 2015-05-21
US20130062666A1 (en) 2013-03-14
CN103000666A (zh) 2013-03-27
TW201314897A (zh) 2013-04-01
KR20130029007A (ko) 2013-03-21
CN103000666B (zh) 2015-09-16
KR101340126B1 (ko) 2013-12-10

Similar Documents

Publication Publication Date Title
JP5739774B2 (ja) 化合物半導体装置及びその製造方法
KR101560443B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101304746B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
JP5949527B2 (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
KR101458292B1 (ko) 화합물 반도체 장치 및 그의 제조 방법
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
KR101458316B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP5640325B2 (ja) 化合物半導体装置
JP6311480B2 (ja) 化合物半導体装置及びその製造方法
JP2017085003A (ja) 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6769322B2 (ja) 半導体装置、電源装置及び増幅器
JP2020072218A (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP7484785B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2022152049A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
KR20200045140A (ko) 질화 갈륨 반도체 공정의 마그네슘 농도 제어 방법
JP2018093243A (ja) 化合物半導体装置及びその製造方法
JP2017022214A (ja) 化合物半導体装置及びその製造方法
JP2015228458A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140508

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150424

R150 Certificate of patent or registration of utility model

Ref document number: 5739774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees