TWI485849B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI485849B
TWI485849B TW101128607A TW101128607A TWI485849B TW I485849 B TWI485849 B TW I485849B TW 101128607 A TW101128607 A TW 101128607A TW 101128607 A TW101128607 A TW 101128607A TW I485849 B TWI485849 B TW I485849B
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
region
semiconductor layer
impurity
layer
Prior art date
Application number
TW101128607A
Other languages
English (en)
Other versions
TW201314897A (zh
Inventor
Tadahiro Imada
Original Assignee
Transphorm Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transphorm Japan Inc filed Critical Transphorm Japan Inc
Publication of TW201314897A publication Critical patent/TW201314897A/zh
Application granted granted Critical
Publication of TWI485849B publication Critical patent/TWI485849B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Amplifiers (AREA)

Description

化合物半導體裝置及其製造方法 領域
此處探討之實施例係有關於一種化合物半導體裝置，及其製造方法。
 背景
氮化物半導體具有諸如高飽和電子漂移速率及寬能帶間隙之性質。因此，氮化物半導體係正嚐試藉由移用此等性質用於高電壓、高功率之半導體裝置。例如，GaN(其係氮化物半導體)具有3.4 eV之能帶間隙，此係大於Si之能帶間隙(1.1 eV)及GaAs之能帶間隙(1.4 eV)。因此，GaN具有高的崩潰電場強度，且係用以獲得高電壓操作及高功率之電源供應器之半導體裝置之一高度有前途之材料。
已有大量之有關於半導體裝置之報導，諸如，含有氮化物半導體之場效電晶體，且特別是有關於高電子遷移率電晶體(HEMT)。於以GaN為主之HEMT中，例如，含有由GaN製成之一電子行進層及由AlGaN製成之一電子供應層的一AlGaN/GaN-HEMT係引起注意。於AlGaN/GaN-HEMT，由於GaN與AlGaN間之晶格常數差異而造成之應變於AlGaN中造成。高濃度二維電子氣體(2DEG)係由於藉由此應變而誘發之壓電極化及AlGaN之自發性極化而獲得。因此，AlGaN/GaN-HEMT係有前途作為高效率 切換元件、電動車之高電壓電力裝置等等。
但是，與諸如由Si製成之電晶體之Si半導體裝置相比，由諸如氮化物半導體之化合物半導體製成之化合物半導體裝置於可用結構係受限制。
日本早期公開專利公告第2010-153493及2009-49288號案係相關技藝之例子。
 概要
實施例之一目的係提供一種能達成各種結構之化合物半導體裝置，及其製造方法。
依據實施例之一方面，一裝置係包含一基材，及一化合物半導體層，其係置於此基材上，其中，化合物半導體層包括一第一區域，其具有藉由活化一第一雜質產生之第一導電型載體；且亦包括一第二區域，其具有與第一區域相比係較低濃度之載體，載體係藉由活化與第一雜質相同型式之一第二雜質產生。
圖式簡單說明
圖1係依據第一實施例之一化合物半導體裝置之截面圖；圖2A至2D係例示製造依據第一實施例之化合物半導體裝置之方法的操作之截面圖；圖3係依據第二實施例之一化合物半導體裝置之截面圖；圖4A及4B係依據第二實施例之化合物半導體裝 置之全視圖；圖5A至5L係例示製造依據第二實施例之化合物半導體裝置之方法的操作之截面圖；圖6係依據第三實施例之一化合物半導體裝置之截面圖；圖7係依據第四實施例之一化合物半導體裝置之截面圖；圖8A及8B係依據第四實施例之化合物半導體裝置之全視圖；圖9A至9L係例示製造依據第四實施例之化合物半導體裝置之方法的操作之截面圖； [0017]圖10係依據第五實施例之一化合物半導體裝置之截面圖；圖11A及11B係依據第五實施例之化合物半導體裝置之全視圖；圖12A至12H係例示製造依據第五實施例之化合物半導體裝置之方法的操作之截面圖；圖13係依據第六實施例之一PFC電路之佈線圖；圖14係依據第七實施例之一電力供應系統之佈線圖；圖15係依據第八實施例之一高頻放大器之佈線圖；圖16係依據第一參考例之一半導體裝置之截面圖； 圖17A及17B係例示第一實驗的結果之圖；圖18係依據第二參考例之一半導體裝置之截面圖；圖19A及19B係例示第二實驗的結果之圖；圖20係依據第三參考例之一半導體裝置之截面圖；圖21係例示第三實驗的結果之圖；及圖22係描述雷射光束之照射強度、產生載體之密度，及活化率間之關係的例示。
 實施例說明
其後，實施例係參考附圖作詳細說明。
(Si半導體裝置與化合物半導體裝置間之比較)
對於Si半導體裝置，用以形成n-或p-型區域之雜質的活化可被輕易控制。此係因為載體可以使雜質以離子式植入一Si基材等內且藉由退火活化之方式輕易產生。因為雜質之活化可被輕易控制，各種經活化之雜質區域可於與Si基材之一表面平行的方向(平面方向)提供。
另一方面，對於化合物半導體裝置，難以藉由將離子植入一化合物半導體層內產生載體。因此，一般，化合物半導體層係於化合物半導體層磊晶生長期間以雜質摻雜，然後，雜質藉由退火而活化。於生長GaN半導體層之情況，例如，Si係作為n-型雜質，且Mg或C係作為p-型雜質。但是，與用於Si半導體裝置之雜質相比，此等雜質，特別 是p-型雜質，係不可能被活化。因此，不易控制載體之濃度；因此，與Si半導體裝置相比，由諸如氮化物半導體之化合物半導體製成之化合物半導體裝置於可用結構係受限制。
例如，於AlGaN/GaN-HEMT，具有每一者係適於達成常關型操作或降低的寄生電容之不同載體濃度之p-型區域於某些情況需以平面方面配置。但是，傳統技術係難以達成此一結構。若於載體濃度係彼此不同之p-型區域於平面方向可彼此接觸，肖特基(Schottky)二極體理論上可被獲得。但是，傳統技術係難以達成此一結構。於下之實施例，此等結構可被達成。
(第一實施例)
第一實施例係於下說明。圖1係依據第一實施例之一化合物半導體裝置之截面圖。
如圖1所例示，於第一實施例，一化合物半導體層2係置於一基材1上。化合物半導體層2包含一高載體濃度區域2a，其含有藉由活化一雜質而產生之載體；一低載體濃度區域2b，其含有藉由活化如用於高載體濃度區域2a者相同之雜質而產生之載體，且其具有比高載體濃度區域2a者更低之載體濃度；及一非活性區域2c，其中係無雜質被活化。高載體濃度區域2a係第一區域之例子。低載體濃度區域2b係第二區域之例子。
具有此一結構之化合物半導體裝置可以如下之方法製造。圖2A至2D係例示製造依據第一實施例之化合物 半導體裝置之方法的操作之截面圖。
首先，如圖2A所例示，化合物半導體層2係於基材1上形成，以便含有雜質。化合物半導體層2係藉由，例如，磊晶生長形成。其次，如圖2B所例示，一遮罩101係於化合物半導體層2上形成，以具有一開口，其係對著欲被形成高載體濃度區域2a之一區域開著。化合物半導體層2係以經此開口之一雷射光束照射。因此，化合物半導體層2之以此雷射光束照射之一部份增加溫度，雜質被活化，因此，產生載體。此部份被轉化成高載體濃度區域2a。其後，如圖2C所例示，遮罩101被移除，然後，一遮罩102係於化合物半導體層2上形成，以具有一開口，其係對著欲被形成低載體濃度區域2b之一區域開著。化合物半導體層2係以經此開口之雷射光束照射。於此操作，雷射光束之照射強度係調整成低於用以形成高載體濃度區域2a之雷射光束的照射強度。因此，化合物半導體層2之以此雷射光束照射之一部份增加溫度，於此部份之雜質係以比用以形成高載體濃度區域2a之部份的雜質更少地被活化，因此，載體以低濃度產生。此部份被轉化成低載體濃度區域2b。如圖2D所例示，遮罩102被移除。化合物半導體層2之未以雷射光束照射且不含載體之一部份係相對應於非活性區域2c。
依據此方法，具有所欲載體濃度之一經活化之雜質區域可於所欲位置輕易形成。因此，於與基材1之表面平行的方向於不同位置配製之高載體濃度區域2a及低載體濃度區域2b可作為電晶體、肖特基二極體等之經活化的雜質 區域。此能使化合物半導體裝置具有增加之結構自由度。
發明人已研究化合物半導體層2之雜質濃度、雷射光束之照射強度、產生載體之密度，活化率間之關係。結果係綜述於圖22所例示之表中。使用之雜質係Mg，且使用之雷射光束來源係KrF雷射。因為Mg作為雜質，產生之載體係電洞。
於表中綜述之結果(電洞密度及活化率)指示當Mg之濃度固定時，雷射光束之照射強度增加使電洞密度及活化率增加。當雷射光束之照射強度固定，Mg濃度增加使電洞密度增加；但是，無論Mg濃度增加，活化率維持固定。由此等結果，明確地若含有雜質之一化合物半導體層之多數個區域以不同照射強度之雷射光束照射，則此等區域能具有不同載體密度。
各種雷射可作為雷射光束。此等雷射光束來源之例子包括半導體雷射、氮雷射、ArF雷射、KrF雷射、紅寶石雷射、YAG雷射、Nd：YAG雷射、鈦藍寶石雷射、染料雷射、二氧化碳雷射、氦-氖雷射、氬離子雷射，及激元雷射。為活化化合物半導體層2內之雜質，化合物半導體層2之一部份的溫度可以使此部份以電子束或離子束替代雷射光束而照射之方式增加。此係應用於下面實施例。
(第二實施例)
第二實施例係描述於下。圖3係依據第二實施例之一化合物半導體裝置之截面圖。圖4A及4B係依據第二實施例之化合物半導體裝置之全視圖。
於依據第二實施例之化合物半導體裝置10，如圖3所例示，一緩衝層13、一電子行進層14、一中間層15、一電子供應層16，及一以Mg摻雜之化合物半導體層12係連續地配置於一基材11上。基材11之例子包括Si基材、藍寶石基材、GaAs基材、SiC基材，及GaN基材。基材11可為絕緣、半絕緣，或導電性。緩衝層13係，例如，一AlN層，且具有，例如，約0.1 μm之厚度。電子行進層14係，例如，一有意未經摻雜之i-GaN層，且具有，例如，約3 μm之厚度。中間層15係，例如，一有意未經摻雜之i-Al0.25 Ga0.75 N層，且具有，例如，約5 nm之厚度。電子供應層16係，例如，一n-型n-Al0.25 Ga0.75 N層，且具有，例如，約30 nm之厚度。電子供應層16含有，例如，n-型雜質之Si。以Mg摻雜之化合物半導體層12係，例如，以約1×1019 cm-3 濃度之Mg摻雜之一GaN層，且具有，例如，約10 nm之厚度。
以Mg摻雜之化合物半導體層12具有開口17s及17d。開口17s具有一源極20s，且開口17d含有一汲極20d。源極20s及汲極20d每一者包含與電子供應層16接觸之一Ta膜18，及置於Ta膜18上之一Al膜19。以Mg摻雜之化合物半導體層12包含一高載體濃度區域12a及低載體濃度區域12b，其等係位於源極20s與汲極20d之間。高載體濃度區域12a及低載體濃度區域12b係藉由活化包含於以Mg摻雜之化合物半導體層12內之為p-型雜質之Mg而形成者。高載體濃度區域12a係比低載體濃度區域12b更強烈地被活化。因此，高載體濃度區域12a具有比低載體濃度區域12b之載體 濃度更高之載體濃。高載體濃度區域12a係位於比低載體濃度區域12b更接近源極20s。因此，低載體濃度區域12b係位於高載體濃度區域12a與汲極20d之間。以Mg摻雜之化合物半導體層12進一步包含非活性區域12c，Mg於其間係未被活化。非活性區域12c每一者係位於源極20s與高載體濃度區域12a之間，於高載體濃度區域12a與低載體濃度區域12b之間，或於低載體濃度區域12b與汲極20d之間。高載體濃度區域12a係與一閘極20g重疊。低載體濃度區域12b係與一場板電極(field plate electrode)20f重疊。閘極20g與場板電極20f每一者含有與高載體濃度區域12a或低載體濃度區域12b接觸之一Ni膜，及置於Ni膜上之一Au膜。
以Mg摻雜之化合物半導體層12、源極20s、汲極20d、閘極20g，及場板電極20f係以一絕緣層21覆蓋。絕緣層21係，例如，一氮化矽膜。絕緣層21具有使源極20s之至少一部份經此露出之一開口22s，使汲極20d之至少一部份經此露出之一開口22d，及使場板電極20f之至少一部份經此露出之一開口22f。一線路23係經開口22s及22f延伸使源極20s與場板電極20f彼此連接，且於絕緣層21上延伸。與汲極20d連接之一線路24亦於絕緣層21上延伸。絕緣層21進一步具有使閘極20g之至少一部份經此露出之一開口。與閘極20g連接之一線路亦於絕緣層21上延伸。一鈍化層25係置於絕緣層21上，且覆蓋線路23及24。鈍化層25係，例如，一氮化矽膜。
如上述般建構之化合物半導體裝置10係作為 HEMT。即，2DEG係於電子行進層14之一表面部產生，且電流係於源極20s與汲極20d間流動，其係依施加至閘極20g之電壓而定。高載體濃度區域12a含有高濃度之電洞，其係載體。因此，極少量之2DEG存在於電子行進層14之表面部之一部份，此部份係位於高載體濃度區域12a下。因此，化合物半導體裝置10可以常關模式操作。
若於平面圖存在於閘極20g與汲極20d間之2DEG的濃度整體上係高時，則一耗盡層不會擴大，且難以確保足夠介電強度。但是，於此實施例，低載體濃度區域12b含有低濃度之電洞，且於平面圖係位於閘極20g與汲極20d之間；因此，於低載體濃度區域12b下之一區域具有比周圍區域者更低之2DEG濃度。因此，一耗盡層會於低載體濃度區域12b下擴大，電場濃度可被抑制，且可達成增加之介電強度。當低載體濃度區域12b之載體濃度係實質上等於高載體濃度區域12a者，2DEG消失，因此無電流流動。
於此實施例，以Mg摻雜之化合物半導體層12係存在於絕緣層21與2DEG之間，且於絕緣層21與以Mg摻雜之化合物半導體層12間之界面係相對較遠離2DEG。此由於電場濃度被抑制能降低介電強度。
場板電極20f係與源極20s連接，因此，能降低閘極20g與源極20s間之寄生電容Cgs及閘極20g與汲極20d間之寄生電容Cgd。能此高速操作。
如圖4A所例示，線路23係與一源極墊片26s連接，其係化合物半導體裝置10之一外端子，且線路24係與 一汲極墊片26d連接，其係化合物半導體裝置10之一外端子。與閘極20g連接之一線路係與一閘極墊片26g連接，其係化合物半導體裝置10之一外端子。於平面圖位於源極墊片26s與汲極墊片26d間之一區域係實質上相對應於其間存在2DEG之一電晶體區域27。
為了封裝，如圖4B所例示，化合物半導體裝置10之後表面係以諸如焊料之晶粒附接劑34固定於一端子區域(land)(晶粒墊片)33。諸如Al線之線35d的一端係與汲極墊片26d連接，且線35d之另一端係與和端子區域33呈一體之一汲極引線32d連接。諸如Al線之線35s之一端係與源極墊片26s連接，且線35s之另一端係與和端子區域33獨立開之一源極引線32s連接。諸如Al線之線35g的一端係與閘極墊片26g連接，且線35g之另一端係與和端子區域33獨立開之閘極引線32g連接。端子區域33、化合物半導體裝置10等係以模製樹脂31封裝，使得閘極引線32g之一部份、汲極引線32d之部份，及源極引線32s之一部份凸出。
製造依據第二實施例之化合物半導體裝置10之方法係於下說明。圖5A至5L係例示製造依據第二實施例之化合物半導體裝置10之方法的操作之截面圖。
首先，如圖5A所例示，緩衝層13、電子行進層14、中間層15、電子供應層16，及以Mg摻雜之化合物半導體層12係藉由，例如，諸如金屬-有機化學蒸氣沉積(MOCVD)或分子束磊晶(MBE)之結晶生長方法連續地於基材11上形成。因此，2DEG係於電子行走層14之表面部以 高濃度產生。
下列混合物係用於形成此等層：含有，例如，三甲基鋁氣體(其係Al來源)、三甲基鎵氣體(其係Ga來源)，及氨氣(其係N來源)之氣體混合物。三甲基鋁氣體及三甲基鎵氣體之每一者的供應及流速係依此等層之相對應者的組成適當控制。此等層共同之氨氣的流速係約100 ccm至10 LM。生長壓力係，例如，50托耳(Torr)至300托耳。生長溫度係，例如，約1,000℃至1,200℃。於生長n-型化合物半導體層之情況，例如，含有Si之SiH4 氣體係以特定流速添加至氣體混合物，且一化合物半導體層係以Si摻雜。化合物半導體層內之si濃度較佳係約1×1018 cm-3 至1×1020 cm-3 ，且更佳係約5×1018 cm-3 。
其次，如圖5B所例示，諸如金屬遮罩之一遮罩103係於以Mg摻雜之化合物半導體層12上形成，以便具有一開口，其係對著欲形成高載體濃度區域12a之一區域開著。如圖5C所例示，以Mg摻雜之化合物半導體層12係以經由此開口之雷射光束照射。使用之雷射光束的來源係，例如，KrF激元雷射。雷射光束之照射強度係，例如，約250 mJ/cm2 。因此，以雷射光束照射之以Mg摻雜之化合物半導體層12之一部份於溫度增加，Mg被活化，因此，產生電洞。此部份被轉化成高載體濃度區域12a。因為形成高載體濃度區域12a，2DEG自高載體濃度區域12a下消失。
其後，如圖5D所例示，遮罩103被移除，然後，諸如金屬罩之一遮罩104於以Mg摻雜之化合物半導體層12 上形成以具有一開口，其係對著欲形成低載體濃度區域12b之一區域開著。如圖5E所例示，以Mg摻雜之化合物半導體層12以經此開口之雷射光束照射。使用之雷射光束來源係，例如，KrF激元雷射。於此操作，雷射光束之照射強度係低於用以形成高載體濃度區域12a之雷射光束之照射強度，且係，例如，約100 mJ/cm2 。因此，以雷射光束照射之以Mg摻雜之化合物半導體層12之一部份於溫度增加，於此部份之Mg係比用以形成高載體濃度區域12a之部份內之Mg更少被活化，因此，電洞以低濃度產生。此部份被轉化成低載體濃度區域12b。因為形成低載體濃度區域12b，於低載體濃度區域12b下之2DEG的濃度被降低。
其次，如圖5F所例示，遮罩104被移除。以Mg摻雜之化合物半導體層12之以雷射光束照射且不含有載體之部份係相對應於非活性區域12c。如圖5G所例示，用於源極20s之開口17s及用於汲極20d之開口17d係於以Mg摻雜之化合物半導體層12形成。其後，如圖5H所例示，源極20s及汲極20d係藉由，例如，剝離方法個別於開口17s及開口17d形成。源極20s及汲極20d係以使Ta膜18及Al膜19係藉由，例如，蒸氣沉積方法形成之方式形成。如圖5I所例示，閘極20g及場板電極20f係藉由，例如，剝離方法個別於高載體濃度區域12a及低載體濃度區域12b上形成。閘極20g及場板電極20f係以使Ni膜及Au膜係藉由，例如，蒸氣沉積方法形成的方式形成。
其次，如圖5J所例示，絕緣層21係於以Mg摻雜 之化合物半導體層12、源極20s、汲極20d、閘極20g，及場板電極20f上形成。其後，如圖5K所例示，開口22s、開口22d，及開口22f係於絕緣層21形成，使得源極20s之至少一部份係經開口22s露出，汲極20d之至少一部份係經開口22d露出，且場板電極20f之至少一部份係經開口22f露出。如圖5L所例示，線路23及線路24係於絕緣層21上形成，使得線路23係經開口22s及22f延伸，使源極20s及場板電極20f彼此連接，且線路24與汲極20d連接。閘極20g之至少一部份經其露出之一開口係於絕緣層21形成，且與閘極20g連接之一線路係於絕緣層21上形成。然後，鈍化層25於線路23及24上形成。
如上所述，化合物半導體裝置(HEMT)10可被製造以具有如圖3所例示之結構。
(第三實施例)
第三實施例係於下說明。圖6係依據第三實施例之一化合物半導體裝置之截面圖。
於第三實施例，一低載體濃度區域12b係被定義成第一低載體濃度次區域12b1及第二低載體濃度次區域12b2。第一低載體濃度次區域12b1係位於一閘極20g之側上。第二低載體濃度次區域12b2係位於一汲極20d之側上。第一低載體濃度次區域12b1及第二低載體濃度次區域12b2係藉由活化包含於以Mg摻雜之化合物半導體層12內之為p-型雜質的Mg而形成者。第一低載體濃度次區域12b1係比第二低載體濃度次區域12b2更強烈地被活化。因此，第一低 載體濃度次區域12b1之載體濃度係高於第二低載體濃度次區域12b2之載體濃度。其它元件係實質上與第二實施例中描述者相同。
依據第三實施例，低載體濃度區域12b愈接近汲極20d，低載體濃度區域12b之載體濃度愈逐步地減少；因此，與第二實施例相比，第三實施例可更輕易地抑制電場濃度。因此，可達到更增加之介電強度。
為獲得依據第三實施例之結構，於形成低載體濃度區域12b期間，雷射光束之照射可使用，例如，二種遮罩於不同照射強度實施兩次。
於第三實施例，低載體濃度區域12b之載體濃度係以二階段改變，且可以三或更多階段改變。
(第四實施例)
第四實施例係說明如下。圖7係依據第四實施例之一化合物半導體裝置之截面圖。圖8A及8B係依據第四實施例之化合物半導體裝置之全視圖。
於依據第四實施例之化合物半導體裝置40，如圖7所例示，一緩衝層43、一電子行進層44、一中間層45、一電子供應層46，及一以Mg摻雜之化合物半導體層42係連續地配置於一基材41上。基材41、緩衝層43、電子行進層44、中間層45、電子供應層46，及以Mg摻雜之化合物半導體層42係個別地於第二實施例所述之基材11、緩衝層13、電子行進層14、中間層15、電子供應層16，及以Mg摻雜之化合物半導體層12實質上相同。
以Mg摻雜之化合物半導體層42具有開口47a及47c。開口47a含有一陽極50a，且開口47c含有一陰極50c。陽極50a含有與電子供應層46接觸之一Ni膜48a，及置於Ni膜48a上之一Au膜49a。陰極50c含有與電子供應層46接觸之一Ta膜48c，及置於Ta膜48c上之一Al膜49c。以Mg摻雜之化合物半導體層42包含一高載體濃度區域42a及低載體濃度區域42b，其等係位於陽極50a與陰極50c之間。高載體濃度區域12a及低載體濃度區域12b係彼此接觸。高載體濃度區域42a及低載體濃度區域42b係藉由活化包含於以Mg摻雜之化合物半導體層42內之為p-型雜質的Mg而形成者。高載體濃度區域42a係比低載體濃度區域412b更強烈地被活化。因此，高載體濃度區域42a具有比低載體濃度區域42b之載體濃度更高之載體濃度。高載體濃度區域42a係位於比低載體濃度區域42b更接近陽極50a。因此，低載體濃度區域42b係位於高載體濃度區域42a與陰極50c之間。以Mg摻雜之化合物半導體層42進一步包含非活性區域42c，於其中之Mg係未被活化。非活性區域42c可位於陽極50a與高載體濃度區域42a之間或於低載體濃度區域42b與陰極50c之間。
以Mg摻雜之化合物半導體層42、陽極50a，及陰極50c係以一絕緣層51覆蓋。絕緣層51係，例如，一氮化矽膜。絕緣層51具有使陽極50a之至少一部份經此露出之一開口52a，且亦具有使陰極50c之至少一部份係經此露出之一開口52c。與陽極50a連接之一線路53及與陰極50c連接之一線路54係於絕緣層51上延伸。一鈍化層55係置於絕緣層51 上，且覆蓋線路53及24。鈍化層55係，例如，一氮化矽膜。
如上所述般建構之化合物半導體裝置40係作為一肖特基二極體。即，陽極50a係與電子行進層44呈肖特基接觸，2DEG係於電子行進層44之一表面部產生，且電流係於陽極50a與陰極50c間流動，其係依於陽極50a與陰極50c間形成之電場的方向而定。
高介電強度可藉由高載體濃度區域42a及低載體濃度區域42b之作用而達成。
如圖8A所例示，線路53係與一陽極墊片56a連接，其係化合物半導體裝置40之一外部端子，且線路54係與一陰極墊片56c連接，其係化合物半導體裝置40之一外部端子。於平面圖位於陽極墊片56a與陰極墊片56c間之一區域係實質上相對應於其中存在2DEG之一個二極體區域57。
為了封裝，如圖8B所例示，化合物半導體裝置40之後表面係以諸如焊料之一晶粒附接劑64固定於一端子區域63。諸如Al線之一線65a的一端係與陽極墊片56a連接，且線65a之另一端係與和端子區域63呈獨立之一陽極引線62a連接。諸如Al線之一線65c之一端係與陰極墊片56c連接，且線65c之另一端係與和端子區域63呈獨立之一陰極引線62c連接。端子區域63、化合物半導體裝置40等係以一模製樹脂61封裝，使得陽極引線62a之一部份及陰極引線62c之一部份凸出。
製造依據第四實施例之化合物半導體裝置40之方法係說明於下。圖9A至9L係例示製造依據第四實施例之 化合物半導體裝置40之方法的操作之截面圖。
首先，如圖9A所例示，緩衝層43、電子行進層44、中間層45、電子供應層46，及以Mg摻雜之化合物半導體層42係藉由例如，諸如MOCVD或MBE之結晶生長方法於基材41上連續地形成。因此，2DEG係於電子行進層44之一表面部以高濃度產生。緩衝層43、電子行進層44、中間層45、電子供應層46，及以Mg摻雜之化合物半導體層42可以用以形成如第二實施例所述之緩衝層13、電子行進層14、中間層15、電子供應層16，及以Mg摻雜之化合物半導體層12之相同方式形成。
其次，如圖9B所例示，諸如金屬遮罩之一遮罩105係於以Mg摻雜之化合物半導體層42上形成以具有一開口，其係對著欲被形成高載體濃度區域42a之一區域開著。如圖9C所例示，以Mg摻雜之化合物半導體層42係以經由遮罩105之開口的雷射光束照射。使用之雷射光束的來源係，例如，KrF激元雷射。雷射光束之照射強度係，例如，約175 mJ/cm2 。因此，以Mg摻雜之化合物半導體層42之以此雷射光束照射之一部份於溫度增加，Mg被活化，因此，產生電洞。此部份被轉化成高載體濃度區域42a。因為形成高載體濃度區域42a，於高載體濃度區域42a下之2DEG的濃度被降低。
其後，如圖9D所例示，遮罩105被移除，然後，諸如金屬遮罩之一遮罩106係於以Mg摻雜之化合物半導體層42上形成，以具有一開口，其係對著欲形成低載體濃度 區域42b之一區域開著。如圖9E所例示，以Mg摻雜之化合物半導體層42係以經由遮罩106之此開口的雷射光束照射。使用之雷射光束的來源係，例如，KrF激元雷射。於此操作，雷射光束之照射強度係低於用以形成高載體濃度區域42之雷射光束的照射強度，且係，例如，約100 mJ/cm2 。因此，以Mg摻雜之化合物半導體層42之以此雷射光束照射之一部份於溫度增加，此部份內之Mg係比用以形成高載體濃度區域42a之部份內的Mg更少地被活化，因此，電洞係以低濃度產生。此部份被轉化成低載體濃度區域42b。因為形成低載體濃度區域42b，於低載體濃度區域42b下之2DEG的濃度被降低。但是，於低載體濃度區域42b下之2DEG濃度之降低係低於在高載體濃度區域42a下之2DEG濃度降低。因此，於低載體濃度區域42b下之2DEG的濃度係高於在高載體濃度區域42a下之2DEG濃度。
其次，如圖9F所例示，遮罩106被移除。Mg摻雜之化合物半導體層42之未以雷射光束照射且不含有載體之部份係相對應於非活性區域42c。如圖9G所例示，用於陽極50a之開口47及用於陰極50c之開口47c係於以Mg摻雜之化合物半導體層42形成。其後，如圖9H所例示，陽極50a及陰極50c係藉由，例如，剝離方法個別於開口47a及開口47c形成。陽極50a係以使Ni膜48a及Au膜49a係藉由，例如，蒸氣沉積方法形成之方式形成。陰極50c係以使Ta膜48c及Al膜49c係藉由，例如，蒸氣沉積方法形成之方式形成。
其次，如圖9I所例示，絕緣層51係於以Mg摻雜 之化合物半導體層42、陽極50a，及陰極50c上形成。其後，如圖9J所例示，開口52a及開口52c係於絕緣層51形成，使得陽極50a之至少一部份係經開口52a露出，且陰極50c之至少一部份係經開口52c露出。如圖9K所例示，線路53及54係於絕緣層21上形成，使得線路53係經開口52a延伸而與陽極50a連接，且線路54係經開口52c延伸而與陰極50c連接。如圖9L所例示，然後，鈍化層55於線路53及54上形成。
如上所述，化合物半導體裝置(二極體晶片)40可被製造以具有圖7所例示之結構。
(第五實施例)
第五實施例係描述如下。圖10係依據第五實施例之一化合物半導體裝置之截面圖。圖11A及11B係依據第五實施例之化合物半導體裝置之全視圖。
於依據第五實施例之化合物半導體裝置70，如圖10所例示，一緩衝層73、一n-型GaN層74、一含有與n-型GaN層74相比係較低濃度之n-型雜質的n- GaN層75，及一以Mg摻雜之化合物半導體層72係連續地配置於一基材71上。基材71、緩衝層73，及以Mg摻雜之化合物半導體層72係個別與第二實施例所述之基材11、緩衝層13，及以Mg摻雜之化合物半導體層12實質上相同。基材71具有低電阻。n-型GaN層74具有約100 nm至10,000 nm之厚度。n- GaN層75具有約10 nm至10,000 nm之厚度。
以Mg摻雜之化合物半導體層72於平面圖上含有一低載體濃度區域72b，及圍繞此低載體濃度區域72b之一 高載體濃度區域72a。以Mg摻雜之化合物半導體層72係由以約1×1019 cm-3 濃度之Mg摻雜的GaN製成，且具有，例如，約10 nm之厚度。高載體濃度區域72a及低載體濃度區域72b係藉由將包含於以Mg摻雜之化合物半導體層72內之為p-型雜質的Mg活化而形成。高載體濃度區域72a係比低載體濃度區域72b更強烈地被活化。因此，高載體濃度區域72a具有比低載體濃度區域72b之載體濃度更高之載體濃度。
低載體濃度區域72b係與一n-型GaN層76重疊。n-型GaN層76係與一源極80s重疊。源極80s包括與n-型GaN層76接觸之一Ta膜78s，及置於Ta膜78s上之一Al膜79s。高載體濃度區域72a係與一閘極80g重疊。閘極80g包括與高載體濃度區域72a接觸之一Ni膜78g，及置於Ni膜78g上之一Au膜79g。一汲極80d係置於基材71之後表面上。汲極80d包括與基材71接觸之一Ta膜，及置於Ta膜上之一Al膜。
以Mg摻雜之化合物半導體層72、源極80s，及閘極20g係以一絕緣層81覆蓋。絕緣層81係，例如，一氮化矽膜。絕緣層81具有使源極80s之至少一部份經此露出之一開口82s，及使閘極80g之至少一部份經此露出之一開口82g。與源極80s連接之一線路83及與閘極80g連接之一線路84係於絕緣層81上延伸。一鈍化層85係置於絕緣層81上，且覆蓋線路83及84。鈍化層85係，例如，一氮化矽膜。
如上所述般建構之化合物半導體裝置70係作為一垂直場效電晶體。高介電強度可藉由高載體濃度區域72a及低載體濃度區域72b作用而達成。
如圖11A所例示。線路83係與一源極墊片86s連接，其係化合物半導體裝置70之一外部端子，且線路84係與一閘極墊片86g連接，其係化合物半導體裝置70之一外部端子。
為了封裝，如圖11B所例示，化合物半導體裝置70之後表面係以諸如焊料之導電性晶粒附接劑固定於一端子區域93。諸如Al線之一線95s之一端係與源極墊片86s連接，且線95s之另一端係與和端子區域93獨立之一源極引線92s連接。諸如Al線之一線95g之一端係與閘極墊片86g連接，且線95g之另一端係與和端子區域93獨立之一閘極引線92g連接。汲極80d係以導電性晶粒附接劑94固定於端子區域93，且係與和端子區域93呈一體之一汲極引線92d連接。端子區域93、化合物半導體裝置70等係以一模製樹脂91封裝，使得閘極引線92g之一部份、汲極引線92d之一部份，及源極引線92s之一部份凸出。
製造依據第五實施例之化合物半導體裝置70之方法係說明如下。圖12A至12H係例示製造依據第五實施例之化合物半導體裝置70之方法的操作之截面圖。
首先，如圖12A所例示，緩衝層73、n-型GaN層74、n- GaN層75，及以Mg摻雜之化合物半導體層72係藉由，例如，諸如MOCVD或MBE之結晶生長方法於基材71上連續地形成。
其次，如圖12B所例示，全部之以Mg摻雜之化合物半導體層72係以雷射光束照射。使用之雷射光束的來源 係，例如，KrF激元雷射。雷射光束之照射強度係，例如，約100 mJ/cm2 。因此，整個以Mg摻雜之化合物半導體層42於溫度增加，Mg被活化，因此，產生電洞。整個以Mg摻雜之化合物半導體層72被轉化成低載體濃度區域72b。
其後，如圖12C所例示，諸如金屬遮罩之一遮罩107係於低載體濃度區域72b上形成，以具有一開口，其係對著欲被形成高載體濃度區域72a之一區域開著。如圖12D所例示，低載體濃度區域72b係以經遮罩107之開口的雷射光束照射。使用之雷射光束的來源係，例如，KrF激元雷射。雷射光束之照射強度係高於用以形成低載體濃度區域72b之雷射光束的照射強度，且係，例如，約250 mJ/cm2 。因此，低載體濃度區域72b之以此雷射光束照射之一部份於溫度增加，Mg被再次活化，因此，進一步形成電洞。此部份被轉化成高載體濃度區域72a。
其次，如圖12E所例示，遮罩107被移除，然後，n-型GaN層76係藉由，例如，諸如MOCVD或MBE之結晶生長方法於高載體濃度區域72a及低載體濃度區域72b上形成。如圖12F所例示，一開口77係於n-型GaN層76形成，使得高載體濃度區域72a之至少一部份係經開口77露出。
其後，如圖12G所例示，藉由，例如，剝離方法，閘極80g係於開口77形成，且源極80s係於n-型GaN層76上形成。閘極80g係以使Ni膜78g及Au膜79g係藉由，例如，蒸氣沉積方法形成之方式形成。源極80s係以使Ta膜78s及Al膜79s係藉由，例如，蒸氣沉積方法形成之方式形成。
其次，如圖12H所例示，絕緣層81係於源極80s、閘極80g等之上形成。開口82s及開口82g係於絕緣層81形成，使得源極80s之至少一部份係經開口82s露出，且閘極80g之至少一部份係經開口82g露出。線路83及線路84係於絕緣層81上形成，使得線路83係經開口82s與源極80s連接，且線路84係經開口82g與閘極80g連接。然後，鈍化層85係於線路83及84上形成。
如上所述，化合物半導體裝置(電晶體晶片)70可被製造以具有圖10例示之結構。
(第六實施例)
第六實施例係說明如下。第六實施例係有關於一功率因素校正(PFC)電路，其含有依據第二或第三實施例之化合物半導體裝置。圖13係依據第六實施例之PFC電路之佈線圖。
PFC電路250包含一切換元件(電晶體)251、一二極體252、一抗流線圈253、電容器254及255、一二極體橋256，及一交流電(AC)電源供應器257。切換元件251之一汲極係與二極體252之一陽極端子及抗流線圈253之一端子連接。切換元件251之一源極與電容器254之一端子及電容器255之一端子連接。電容器255之另一端子係與二極體252之一陰極端子連接。AC電源供應器257係與電容器254之二端子連接，且二極體橋256係置於其間。電容器255之此二端子係與直流電(DC)電源供應器連接。於此實施例，切換元件251包括依據第二或第三實施例之化合物半導體裝置。
於此實施例，進一步增加之介電強度可被活化，且能增加裝置之操作速度之AlGaN/GaN-HEMT可應用於PFC電路250。因此，PFC電路250具有高可靠度。
(第七實施例)
第七實施例係說明如下。第七實施例係有關於一電源供應系統，其包含依據第二或第三實施例之化合物半導體裝置。圖14係依據第七實施例之電源供應系統之佈線圖。
電源供應系統包括一高電壓主要電路261、一低電壓次要電路262，及置於主要電路261與次要電路262間之一變壓器263。
主要電路261包含依據第六實施例之PFC電路250及，例如，一全橋式轉換器電路260，其係與PFC電路250之電容器255之二端子連接。全橋式轉換器電路260包含複數個切換元件264a，264b，264c，及264d(此處，其數量係四)。
次要電路262包含複數個切換元件265a，265b，及265c(此處，其數量係三)。
於此實施例，相對應於依據第二或第三實施例之化合物半導體裝置的HEMT被用於包含於主要電路261之PFC電路250之切換元件251，及全橋式轉換器電路260之切換元件264a，264b，264c，及264d。由矽製成之一般的金屬-絕緣體-半導體場效電晶體(MISFET)被用於次要電路262之切換元件265a，265b，及265c。
於此實施例，進一步增加之介電強度可被達成，且能增加裝置之操作速度且具有高可靠度及高介電強度之AlGaN/GaN-HEMT可被應用於主要電路261，其係一高電壓電路。因此，電源供應系統具有高可靠度及高功率。
(第八實施例)
第八實施例係說明如下。第八實施例係有關於一種高頻放大器，其包含依據第二或第三實施例之化合物半導體裝置。圖15係依據第八實施例之高頻放大器之佈線圖。
高頻放大器包含一數位預失真電路271、混合器272a及272b，及一功率放大器273。
數位預失真電路271補償輸入信號之非線失真。混合器272a將交流電信號與非線性失真被補償之輸入信號混合。功率放大器273包含依據第二或第三實施例之化合物半導體裝置，且將與交流電信號混合之輸入信號放大。於此實施例，例如，輸出信號可藉由將切換器273c打開而輸入至混合器272b，輸出信號可藉由混合器272b與交流電信號混合，且可藉由切換傳輸至數位預失真電路271。
於此實施例，進一步增加之介電強度可被達成，且能增加裝置之操作速度的AlGaN/GaN-HEMT可應用於高頻放大器。因此，高頻放大器具有高可靠度。
發明人為了確認上述實施例的優點而實施之實驗係說明於下。
(第一實驗)
於第一實驗，第二實施例及於圖16例示之第一參 考例被研究汲極-源極電壓Vds及汲極電流Id及於一汲極與一源極間施加一電壓之情況造成崩潰所花費時間之間的關係。獲得之結果係例示於圖17A及17B。第一參考例之高載體濃度區域112a及低載體濃度區域112b係以於用於形成高載體濃度區域112a之以Mg摻雜之GaN層被形成，蝕刻，及退火後，用於形成低載體濃度區域112b之以Mg摻雜之GaN層被形成，蝕刻，然後退火之方式形成。因此，無非活性區域存在。替代絕緣層21，一絕緣層121被形成以與一電子供應層接觸。
如圖17A所例示，於第二實施例，操作期間之汲極電流Id係實質上等於非操作期間者。但是，於第一參考例，操作期間之汲極電流Id係顯著地少於非操作期間者。此係因為電子供應層於二以Mg摻雜之GaN層蝕刻期間受損，因此，形成大量之陷阱。即，依據第二實施例，由於電流崩潰之電流降低可被抑制。
如圖17B所例示，於第二實施例造成崩潰所花時間係比第一參考例者更長。此係因為與第一參考例之絕緣層121與化合物半導體層間之界面相比，第二實施例之絕緣層21與以Mg摻雜之化合物半導體層12間之界面係更遠離2DEG，因此，介電強度增加。即，依據第二實施例，可達成增加之可靠度。
因此，依據第二實施例，於操作期間之導通電阻增加被抑制，且達成具有高可靠度及高介電強度之AlGaN/GaN-HEMT。此應用於第三實施例。
(第二實驗)
於第二實驗，第四實施例及圖18例示之第二參考例被研究陽極-陰極順向電壓Vac及陽極電流Ia及於一陽極與一陰極間施加一反向電壓之情況造成崩潰所花時間之間的關係。獲得之結果係例示於圖19A及19B。第二參考例之一高載體濃度區域142a及低載體濃度區域142b係以於用以形成高載體濃度區域142a之以Mg摻雜之GaN層被形成，蝕刻，及退火後，用於形成低載體濃度區域142b之以Mg摻雜之GaN層被形成，蝕刻，然後退火之方法形成。因此，無非活性區域存在。替代絕緣層51，一絕緣層151被形成以與一電子供應層接觸。
如圖19A所例示，於第四實施例，操作期間之陽極電流Ia係實實上等於非操作期間者。但是，於第二參考例，操作期間之陽極電流Ia係明顯少於非操作期間者。此係因為電子供應層於此二以Mg摻雜之GaN層蝕刻期間受損，因此，形成大量之陷阱。即，依據第二實施例，由於電流崩潰之電流降低可被抑制。
如圖19B所例示，於第四實施例造成崩潰所花時間係比第二參考例更長。此係因為與第二參考例之絕緣層151與化合物半導體層間之界面相比，第四實施例之絕緣層51與以Mg摻雜之化合物半導體層42間之界面係更遠離2DEG，因此，介電強度增加。即，依據第四實施例，可達成增加之可靠度。
因此，依據第四實施例，操作期間之導通電阻增 加被抑制，且達成具有高可靠度及高介電強度之一AlGaN/GaN高電子遷移率二極體。
(第三實驗)
於第三實驗，第五實施例及圖20例示之第三參考例被研究於關閉狀態期間汲極-源極電壓Vds及汲極電流Id間之關係。獲得之結果係例示於圖21。第三參考例之一高載體濃度區域172a係以於用以形成高載體濃度區域172a之以Mg摻雜之GaN層被形成，蝕刻，及退火後，一有意未經摻雜之GaN層172b被形成以替代低載體濃度區域72b之方式形成。
如圖21所例示，於第五實施例，實質上無汲極電流Id於關閉狀態期間流動；但是，於第三參考例，一汲極電流Id於關閉狀態期間流動。即，於第五實施例，常關型操作被達成；但是，於第三參考例，常關型操作係無法達成。
因此，依據第五實施例，以常關模式操作之一電晶體被達成。
其中載體係藉由照射雷射光束等而產生之一化合物半導體層內所含之雜質(第一或第二雜質)不限於Mg，且於產生，例如，電洞之情況可為C，或於產生，例如，電子之情況可為Si。
聲明
1.一種化合物半導體裝置，包含：一基材；及 一化合物半導體層，其係置於此基材上，其中，此化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比第一區域更低濃度之載體，此等載體係藉由活化與第一雜質相同型式之一第二雜質而產生。
2.如聲明1之化合物半導體裝置，其中，第一導電型載體係電洞。
3.如聲明2之化合物半導體裝置，其中，第一雜質及第二雜質係Mg或C或Mg+C。
4.如聲明1至3中任一者之化合物半導體裝置，進一步包含：一電子行進層，其係位於基材與化合物半導體層之間；一電子供應層，其係位於電子行進層與化合物半導體層之間；一源極，其係位於電子行進層上；一汲極，其係位於電子行進層上；及一閘極，其係位於第一區域上，其中，於平面圖，第二區域係位於閘極與汲極之間。
5.如聲明4之化合物半導體裝置，進一步包含一場板電極，其係位於第二區域上。
6.如聲明1至3中任一者之化合物半導體裝置，進一步包含：一電子行進層，其係位於基材與化合物半導體層之間；一電子供應層，其係位於電子行進層與化合物半導體 層之間；一陽極，其係位於電子行進層上；及一陰極，其係位於電子行進層上，其中，於平面圖，第一區域及第二區域係位於陽極與陰極之間，使得第一區域係位於陽極側上，且第二區域係位於陰極側上。
7.如聲明1至3中任一者之化合物半導體裝置，進一步包含：一下化合物半導體層，其係位於基材與化合物半導體層之間，且其具有第二導電型載體；一閘極，其係位於第一區域上；一源極，其係位於第二區域上；一上化合物半導體層，其係位於第二區域與源極之間，且其具有第二導電型載體；及一汲極，其係位於基材下。
8.一種電源供應系統，包含一化合物半導體裝置，此化合物半導體裝置包含：一基材；及一化合物半導體層，其係置於基材上，其中，化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比第一區域更低濃度之載體，此等載體係藉由活化與第一雜質相同型式之一第二雜質而產生。
9.一種高頻放大器，包含一化合物半導體裝置， 此化合物半導體裝置包含：一基材；及一化合物半導體層，其係置於基材上，其中，化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比第一區域更低濃度之載體，此等載體係藉由活化與第一雜質相同型式之一第二雜質而產生。
10.一種製造化合物半導體裝置之方法，包含：於一基材上形成一化合物半導體層，其具有一雜質；以使化合物半導體層之一第一區域以第一照射強度之雷射光束照射，且藉此使第一區域之雜質被活化之方式產生第一導電型載體；及以使化合物半導體層之與第一區域不同之一第二區域以不同於第一照射強度之第二照射強度之雷射光束照射，且藉此使第二區域之雜質被活化的方式產生第一導電型載體。
11.如聲明10之方法，其中，第一導電型載體係電洞。
12.如聲明11之方法，其中，雜質係Mg或C。
13.如聲明10至12中任一者之方法，進一步包含：於形成化合物半導體層前，於基材上形成一電子行進層；於電子行進層上形成一電子供應層；於電子行進層上形成一源極及一汲極；及 於形成化合物半導體層後，於第一區域上形成一閘極，其中，於平面圖，第二區域係位於閘極與汲極之間。
14.如聲明13之方法，進一步包含於第二區域上形成一場板電極。
15.如聲明10至12中任一者之方法，進一步包含：於形成化合物半導體層前，於基材上形成一電子行進層；於電子行進層上形成一電子供應層；及於電子行進層上形成一陽極及一陰極；其中，於平面圖，第一區域及第二區域係位於陽極與陰極之間，使得第一區域係位於陽極側上，且第二區域係位於陰極側上。
16.如聲明10至12中任一者之方法，進一步包含：於形成化合物半導體層前，於基材上形成一下化合物半導體層，其具有第二導電型載體；形成一閘極，其係位於第一區域上；於第二區域上形成一上化合物半導體層，其具有第二導電型載體；於上化合物半導體層上形成一源極；及於基材下形成一汲極。
1‧‧‧基材
2‧‧‧化合物半導體層
2a‧‧‧高載體濃度區域
2b‧‧‧低載體濃度區域
2c‧‧‧非活性區域
101‧‧‧遮罩
102‧‧‧遮罩
10‧‧‧化合物半導體裝置
11‧‧‧基材
12‧‧‧以Mg摻雜之化合物半導體層
12a‧‧‧高載體濃度區域
12b‧‧‧低載體濃度區域
12b1‧‧‧第一低載體濃度次區域
12b2‧‧‧第二低載體濃度次區域
12c‧‧‧非活性區域
13‧‧‧緩衝層
14‧‧‧電子行進層
15‧‧‧中間層
16‧‧‧電子供應層
17s,17d‧‧‧開口
18‧‧‧Ta膜
19‧‧‧Al膜
20s‧‧‧源極
20d‧‧‧汲極
20g‧‧‧閘極
20f‧‧‧場板電極
21‧‧‧絕緣層
22s‧‧‧開口
22d‧‧‧開口
22f‧‧‧開口
23‧‧‧線路
24‧‧‧線路
25‧‧‧鈍化層
26s‧‧‧源極墊片
26d‧‧‧汲極墊片
26g‧‧‧閘極墊片
31‧‧‧模製樹脂
32d‧‧‧汲極引線
32s‧‧‧源極引線
32g‧‧‧閘極引線
33‧‧‧端子區域
34‧‧‧晶粒附接劑
35d‧‧‧線
35s‧‧‧線
35g‧‧‧線
103‧‧‧遮罩
104‧‧‧遮罩
40‧‧‧化合物半導體裝置
41‧‧‧基材
42‧‧‧以Mg摻雜之化合物半導體層
42a‧‧‧高載體濃度區域
42b‧‧‧低載體濃度區域
42c‧‧‧非活性區域
43‧‧‧緩衝層
44‧‧‧電子行進層
45‧‧‧中間層
46‧‧‧電子供應層
47a,47c‧‧‧開口
48a‧‧‧Ni膜
48c‧‧‧Ta膜
49a‧‧‧Au膜
49c‧‧‧Al膜
50a‧‧‧陽極
50c‧‧‧陰極
51‧‧‧絕緣層
52a‧‧‧開口
52c‧‧‧開口
53‧‧‧線路
54‧‧‧線路
55‧‧‧鈍化層
56a‧‧‧陽極墊片
56c‧‧‧陰極墊片
57‧‧‧二極體區域
61‧‧‧模製樹脂
62a‧‧‧陽極引線
62c‧‧‧陰極引線
63‧‧‧端子區域
64‧‧‧晶粒附接劑
65a‧‧‧線
65c‧‧‧線
105‧‧‧遮罩
106‧‧‧遮罩
70‧‧‧化合物半導體裝置
71‧‧‧基材
72‧‧‧以Mg摻雜之化合物半導體層
72a‧‧‧高載體濃度區域
72b‧‧‧低載體濃度區域
73‧‧‧緩衝層
74‧‧‧n-型GaN層
75‧‧‧n-型雜質的n- GaN層
76‧‧‧n-型GaN層
77‧‧‧開口
78s‧‧‧Ta膜
78g‧‧‧Ni膜
79s‧‧‧Al膜
79g‧‧‧Au膜
80s‧‧‧源極
80g‧‧‧閘極
80d‧‧‧汲極
81‧‧‧絕緣層
82s‧‧‧開口
82g‧‧‧開口
83‧‧‧線路
84‧‧‧線路
85‧‧‧鈍化層
86s‧‧‧源極墊片
86g‧‧‧閘極墊片
91‧‧‧模製樹脂
92s‧‧‧源極引線
92g‧‧‧閘極引線
92d‧‧‧汲極引線
93‧‧‧端子區域
94‧‧‧導電性晶粒附接劑
95s‧‧‧線
95g‧‧‧線
107‧‧‧遮罩
250‧‧‧PFC電路
251‧‧‧切換元件(電晶體)
252‧‧‧二極體
253‧‧‧抗流線圈
254,255‧‧‧電容器
256‧‧‧二極體橋
257‧‧‧交流電(AC)電源供應器
261‧‧‧高電壓主要電路
262‧‧‧低電壓次要電路
263‧‧‧變壓器
260‧‧‧全橋式轉換器電路
264a，264b，264c，264d‧‧‧切換元件
265a，265b，265c‧‧‧切換元件
271‧‧‧數位預失真電路
272a,272b‧‧‧混合器
273‧‧‧功率放大器
273c‧‧‧切換器
112a‧‧‧高載體濃度區域
112b‧‧‧低載體濃度區域
121‧‧‧絕緣層
142a‧‧‧高載體濃度區域
142b‧‧‧低載體濃度區域
151‧‧‧絕緣層
172a‧‧‧高載體濃度區域
172b‧‧‧有意未經摻雜之GaN層
圖1係依據第一實施例之一化合物半導體裝置之截面圖；圖2A至2D係例示製造依據第一實施例之化合物半導 體裝置之方法的操作之截面圖；圖3係依據第二實施例之一化合物半導體裝置之截面圖；圖4A及4B係依據第二實施例之化合物半導體裝置之全視圖；圖5A至5L係例示製造依據第二實施例之化合物半導體裝置之方法的操作之截面圖；圖6係依據第三實施例之一化合物半導體裝置之截面圖；圖7係依據第四實施例之一化合物半導體裝置之截面圖；圖8A及8B係依據第四實施例之化合物半導體裝置之全視圖；圖9A至9L係例示製造依據第四實施例之化合物半導體裝置之方法的操作之截面圖；圖10係依據第五實施例之一化合物半導體裝置之截面圖；圖11A及11B係依據第五實施例之化合物半導體裝置之全視圖；圖12A至12H係例示製造依據第五實施例之化合物半導體裝置之方法的操作之截面圖；圖13係依據第六實施例之一PFC電路之佈線圖；圖14係依據第七實施例之一電力供應系統之佈線圖；圖15係依據第八實施例之一高頻放大器之佈線圖； 圖16係依據第一參考例之一半導體裝置之截面圖；圖17A及17B係例示第一實驗的結果之圖；圖18係依據第二參考例之一半導體裝置之截面圖；圖19A及19B係例示第二實驗的結果之圖；圖20係依據第三參考例之一半導體裝置之截面圖；圖21係例示第三實驗的結果之圖；及圖22係描述雷射光束之照射強度、產生載體之密度，及活化率間之關係的例示。
1‧‧‧基材
2‧‧‧化合物半導體層
2a‧‧‧高載體濃度區域
2b‧‧‧低載體濃度區域
2c‧‧‧非活性區域

Claims (14)

  1. 一種化合物半導體裝置，包含：一基材；及一化合物半導體層，其係置於該基材上，其中，該化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比該第一區域更低濃度之載體，而該等載體係藉由活化與該第一雜質相同型式之一第二雜質而產生；且進一步包含：一電子行進層，其係位於該基材與該化合物半導體層之間；一電子供應層，其係位於該電子行進層與該化合物半導體層之間；一源極，其係位於該電子行進層上；一汲極，其係位於該電子行進層上；及一閘極，其係位於該第一區域上，其中，於平面圖中，該第二區域係位於該閘極與該汲極之間。
  2. 如申請專利範圍第1項之化合物半導體裝置，進一步包含一場板電極，其係位於該第二區域上。
  3. 一種化合物半導體裝置，包含：一基材；及一化合物半導體層，其係置於該基材上，其中，該化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比該第一區域更低濃度之載體，而該等載體係藉由活化與該第一雜質相同型式之一第二雜質而產生；且進一步包含： 一電子行進層，其係位於該基材與該化合物半導體層之間；一電子供應層，其係位於該電子行進層與該化合物半導體層之間；一陽極，其係位於該電子行進層上；及一陰極，其係位於該電子行進層上，其中，於平面圖中，該第一區域及該第二區域係位於該陽極與該陰極之間，使得該第一區域係位於該陽極側上，且該第二區域係位於該陰極側上。
  4. 一種化合物半導體裝置，包含：一基材；及一化合物半導體層，其係置於該基材上，其中，該化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比該第一區域更低濃度之載體，而該等載體係藉由活化與該第一雜質相同型式之一第二雜質而產生；且進一步包含：一下化合物半導體層，其係位於該基材與該化合物半導體層之間，且其具有第二導電型載體；一閘極，其係位於該第一區域上；一源極，其係位於該第二區域上；一上化合物半導體層，其係位於該第二區域與該源極之間，且其具有該第二導電型載體；及一汲極，其係位於該基材下。
  5. 如申請專利範圍第1、3、4項中任一項之化合物半導體裝置，其中，該第一導電型載體係電洞。
  6. 如申請專利範圍第5項之化合物半導體裝置，其中，該第一雜質及該第二雜質係Mg或C或Mg+C。
  7. 一種電源供應系統，包含一化合物半導體裝置，該化合物半導體裝置包含：一基材；及一化合物半導體層，其係置於該基材上，其中，該化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比該第一區域更低濃度之載體，而該等載體係藉由活化與該第一雜質相同型式之一第二雜質而產生。
  8. 一種高頻放大器，包含一化合物半導體裝置，該化合物半導體裝置包含：一基材；及一化合物半導體層，其係置於該基材上，其中，該化合物半導體層包含一第一區域，其具有藉由活化一第一雜質而產生之第一導電型載體；且亦包含一第二區域，其具有比該第一區域更低濃度之載體，而該等載體係藉由活化與該第一雜質相同型式之一第二雜質而產生。
  9. 一種製造化合物半導體裝置之方法，包含：於一基材上形成一具有雜質之化合物半導體層；以使該化合物半導體層之一第一區域藉由第一照射強度之雷射光束照射，且藉此使該第一區域之該雜質被活化之方式產生第一導 電型載體；及以使該化合物半導體層之與該第一區域不同之一第二區域藉由不同於該第一照射強度之第二照射強度之雷射光束照射，且藉此使該第二區域之該雜質被活化的方式產生該第一導電型載體；且進一步包含：於形成該化合物半導體層前，於該基材上形成一電子行進層；於該電子行進層上形成一電子供應層；於該電子行進層上形成一源極及一汲極；及於形成該化合物半導體層後，於該第一區域上形成一閘極，其中，於平面圖中，該第二區域係位於該閘極與該汲極之間。
  10. 如申請專利範圍第9項之方法，進一步包含於該第二區域上形成一場板電極。
  11. 一種製造化合物半導體裝置之方法，包含：於一基材上形成一具有雜質之化合物半導體層；以使該化合物半導體層之一第一區域藉由第一照射強度之雷射光束照射，且藉此使該第一區域之該雜質被活化之方式產生第一導電型載體；及以使該化合物半導體層之與該第一區域不同之一第二區域藉由不同於該第一照射強度之第二照射強度之雷射光束照射，且藉此使該第二區域之該雜質被活化的方式產生該第一導電型載體；且進一步包含：於形成該化合物半導體層前，於該基材上形成一電子行進層； 於該電子行進層上形成一電子供應層；及於該電子行進層上形成一陽極及一陰極；其中，於平面圖中，該第一區域及該第二區域係位於該陽極與該陰極之間，使得該第一區域係位於該陽極側上，且該第二區域係位於該陰極側上。
  12. 一種製造化合物半導體裝置之方法，包含：於一基材上形成一具有雜質之化合物半導體層；以使該化合物半導體層之一第一區域藉由第一照射強度之雷射光束照射，且藉此使該第一區域之該雜質被活化之方式產生第一導電型載體；及以使該化合物半導體層之與該第一區域不同之一第二區域藉由不同於該第一照射強度之第二照射強度之雷射光束照射，且藉此使該第二區域之該雜質被活化的方式產生該第一導電型載體；且進一步包含：於形成該化合物半導體層前，於該基材上形成一具有第二導電型載體之下化合物半導體層；形成一閘極，其係位於該第一區域上；於該第二區域上形成一具有第二導電型載體之上化合物半導體層其；於該上化合物半導體層上形成一源極；及於該基材下形成一汲極。
  13. 如申請專利範圍第9、11、12項中任一項之方法，其中，該第一導電型載體係電洞。
  14. 如申請專利範圍第13項之方法，其中，該雜質係Mg或C。
TW101128607A 2011-09-13 2012-08-08 化合物半導體裝置及其製造方法 TWI485849B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011199657A JP5739774B2 (ja) 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201314897A TW201314897A (zh) 2013-04-01
TWI485849B true TWI485849B (zh) 2015-05-21

Family

ID=47829057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128607A TWI485849B (zh) 2011-09-13 2012-08-08 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20130062666A1 (zh)
JP (1) JP5739774B2 (zh)
KR (1) KR101340126B1 (zh)
CN (1) CN103000666B (zh)
TW (1) TWI485849B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6482180B2 (ja) 2014-03-25 2019-03-13 住友重機械工業株式会社 半導体装置の製造方法
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP7216387B2 (ja) * 2018-01-09 2023-02-01 学校法人立命館 電流狭窄型高出力縦型ヘテロ接合ｆｅｔを製造する方法および装置
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
CN110456248B (zh) * 2019-07-29 2021-09-17 中国电子科技集团公司第五十五研究所 一种基于矢网测试的氮化镓器件载流子浓度分布分析方法
JP7438918B2 (ja) 2020-11-12 2024-02-27 株式会社東芝 半導体装置
KR20220153962A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620666A (en) * 2004-11-23 2006-06-16 Cree Inc Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2003273473A (ja) 2001-11-05 2003-09-26 Nichia Chem Ind Ltd 半導体素子
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
JP2010073857A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置の製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
CN101820020B (zh) * 2009-12-15 2011-12-28 江苏华创光电科技有限公司 一种制备晶体硅太阳能电池选择性发射极的方法
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200620666A (en) * 2004-11-23 2006-06-16 Cree Inc Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
CN103000666A (zh) 2013-03-27
KR101340126B1 (ko) 2013-12-10
TW201314897A (zh) 2013-04-01
KR20130029007A (ko) 2013-03-21
JP5739774B2 (ja) 2015-06-24
JP2013062365A (ja) 2013-04-04
US20130062666A1 (en) 2013-03-14
CN103000666B (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI485849B (zh) 化合物半導體裝置及其製造方法
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
KR101560443B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US8569797B2 (en) Field effect transistor and method of manufacturing the same
KR101304746B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP5895666B2 (ja) 化合物半導体装置及びその製造方法
TWI491043B (zh) 化合物半導體裝置及其製造方法
KR101456774B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
TW201314906A (zh) 化合物半導體裝置及其製造方法
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TW201413961A (zh) 化合物半導體裝置及其製造方法
US9461135B2 (en) Nitride semiconductor device with multi-layer structure electrode having different work functions
JP5640325B2 (ja) 化合物半導体装置
US9929262B2 (en) 3-5 device with doped regions and method of fabricating
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2022152049A (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2015090927A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees