CN103000666B - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103000666B
CN103000666B CN201210316979.4A CN201210316979A CN103000666B CN 103000666 B CN103000666 B CN 103000666B CN 201210316979 A CN201210316979 A CN 201210316979A CN 103000666 B CN103000666 B CN 103000666B
Authority
CN
China
Prior art keywords
compound semiconductor
area
semiconductor layer
semiconductor device
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210316979.4A
Other languages
English (en)
Other versions
CN103000666A (zh
Inventor
今田忠纮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Chuangshifang Electronic Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chuangshifang Electronic Japan Co Ltd filed Critical Chuangshifang Electronic Japan Co Ltd
Publication of CN103000666A publication Critical patent/CN103000666A/zh
Application granted granted Critical
Publication of CN103000666B publication Critical patent/CN103000666B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供化合物半导体器件及其制造方法。所述化合物半导体器件包括衬底和设置在衬底之上的化合物半导体层，其中所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且化合物半导体层还包括第二区域，所述第二区域具有与第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与第一杂质为相同类型的第二杂质产生的。

Description

化合物半导体器件及其制造方法
技术领域
本文中讨论的实施方案涉及化合物半导体器件及其制造方法。
背景技术
氮化物半导体具有例如高饱和电子漂移速度和宽带隙的性质。因此，正尝试通过利用这样的性质将氮化物半导体用于高压、高功率的半导体器件。例如，作为氮化物半导体的GaN具有3.4eV的带隙，该带隙大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)。因此，GaN具有高的击穿场强，并且是非常有前景的用作用于获得高压操作和高功率的电源用半导体器件的材料。
已经有关于包含氮化物半导体的半导体器件(例如场效应晶体管)、特别是高电子迁移率晶体管(HEMT)的大量报告。在GaN基HEMT中，例如，包括由GaN制成的电子传输层和由AlGaN制成的电子供给层的AlGaN/GaN-HEMT正引起注意。在AlGaN/GaN-HEMT中，由于GaN和AlGaN之间的晶格常数差异，所以在AlGaN中产生应力。由于AlGaN的自发极化和由这样的应力引发的压电极化，所以获得了高浓度的二维电子气(2DEG)。因此，AlGaN/GaN-HEMT有望作为高效率开关元件、用于电动车辆的高压功率器件或类似物。
然而，与Si半导体器件(例如由Si制成的晶体管)相比，由化合物半导体(例如氮化物半导体)制成的化合物半导体器件受限于可用的结构。
日本公开特许公报号2010-153493和2009-49288是相关技术的示例。
发明内容
本实施方案的一个目的在于提供能够实现多种结构的化合物半导体器件以及用于制造该化合物半导体器件的方法。
根据实施方案的一个方面，一种器件包括：衬底；和设置在衬底之上的化合物半导体层，其中该化合物半导体层包括第一区域，该第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且该化合物半导体层还包括第二区域，该第二区域具有与第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与第一杂质为相同类型的第二杂质产生的。
附图说明
图1为根据第一实施方案的化合物半导体器件的截面图；
图2A至图2D为示出用于制造根据第一实施方案的化合物半导体器件的方法的操作的截面图；
图3为根据第二实施方案的化合物半导体器件的截面图；
图4A和图4B为根据第二实施方案的化合物半导体器件的全视图；
图5A至图5L为示出用于制造根据第二实施方案的化合物半导体器件的方法的操作的截面图；
图6为根据第三实施方案的化合物半导体器件的截面图；
图7为根据第四实施方案的化合物半导体器件的截面图；
图8A和图8B为根据第四实施方案的化合物半导体器件的全视图；
图9A至图9L为示出用于制造根据第四实施方案的化合物半导体器件的方法的操作的截面图；
图10为根据第五实施方案的化合物半导体器件的截面图；
图11A和图11B为根据第五实施方案的化合物半导体器件的全视图；
图12A至图12H为示出用于制造根据第五实施方案的化合物半导体器件的方法的操作的截面图；
图13为根据第六实施方案的功率因子校正(PFC)电路的布线图；
图14为根据第七实施方案的电源系统的布线图；
图15为根据第八实施方案的高频放大器的布线图；
图16为根据第一参考例的半导体器件的截面图；
图17A和图17B为示出第一实验的结果的图；
图18为根据第二参考例的半导体器件的截面图；
图19A和图19B为示出第二实验的结果的图；
图20为根据第三参考例的半导体器件的截面图；
图21为示出第三实验的结果的图；以及
图22为描绘激光束的辐照强度、所产生的载流子的密度以及活化率之间的关系的图表。
具体实施方式
在下文中，参照附图详细地描述实施方案。
(Si半导体器件与化合物半导体器件之间的比较)
对于Si半导体器件，可以容易地控制用于形成n型或p型区域的杂质的活化。这是因为可以容易地以如下方式产生载流子：将杂质离子注入到Si衬底或类似结构中并通过退火来活化杂质。由于可以容易地控制杂质的活化，所以可以沿与Si衬底的表面平行的方向(面内方向)设置多个活化杂质区域。
另一方面，对于化合物半导体器件，难以通过将离子注入到化合物半导体层中来产生载流子。因此，通常在化合物半导体层的外延生长期间以杂质掺杂化合物半导体层，并且随后通过退火来活化杂质。在生长GaN半导体层的情况下，例如使用Si作为n型杂质并且使用Mg或C作为p型杂质。然而，与在Si半导体器件中所使用的杂质相比，这些杂质、尤其是p型杂质不太可能被活化。因此，不容易控制载流子的浓度；因此，与Si半导体器件相比，由化合物半导体(例如氮化物半导体)制成的化合物半导体器件受限于可用的结构。
在例如AlGaN/GaN-HEMT中，在一些情况下必须沿着面内方向来布置具有不同的载流子浓度的p型区域，其中每个p型区域各自适于实现常断操作或减小寄生电容。然而，常规技术难以实现这样的结构。如果彼此具有不同载流子浓度的p型区域可以在面内方向彼此接触，则理论上可以获得肖特基二极管。然而，常规技术难以实现这样的结构。在下面的实施方案中可以实现这些结构。
(第一实施方案)
下面描述第一实施方案。图1为根据第一实施方案的化合物半导体器件的截面图。
在第一实施方案中，在衬底1之上设置化合物半导体层2，如图1所示。该化合物半导体层2包括：高载流子浓度区域2a，所述高载流子浓度区域2a包含通过活化杂质产生的载流子；低载流子浓度区域2b，所述低载流子浓度区域2b包含通过活化与高载流子浓度区域2a中所使用的杂质相同的杂质所产生的载流子，并且低载流子浓度区域2b所具有的载流子浓度低于高载流子浓度区域2a的载流子浓度；以及非活化区域2c，在所述非活化区域2c中没有杂质被活化。高载流子浓度区域2a为第一区域的一个实例，低载流子浓度区域2b为第二区域的一个实例。
具有这样的构造的化合物半导体器件可以通过下面的方法来制造。图2A至图2D为示出用于制造根据第一实施方案的化合物半导体器件的方法的操作的截面图。
首先，如图2A所示，在衬底1之上形成化合物半导体层2，使得化合物半导体层2包含杂质。通过例如外延生长来形成化合物半导体层2。接着，如图2B所示，在化合物半导体层2上形成掩模101，使得该掩模101具有朝向待形成高载流子浓度区域2a的区域的开口。使用激光束通过该开口对化合物半导体层2进行辐照。结果，使用激光束进行辐照的化合物半导体层2的部分的温度升高，杂质被活化，由此产生载流子。该部分转变成高载流子浓度区域2a。其后，如图2C所示，移除掩模101，并且随后在化合物半导体层2上形成掩模102，使得该掩模102具有朝向待形成低载流子浓度区域2b的区域的开口。使用激光束通过该开口对化合物半导体层2进行辐照。在该操作中，激光束的辐照强度被调节成低于形成高载流子浓度区域2a所使用的激光束的辐照强度。结果，使用激光束进行辐照的化合物半导体层2的部分的温度升高，与用于形成高载流子浓度区域2a的部分中的杂质相比，在该部分中的杂质被活化较少，因此产生低浓度的载流子。该部分转变成低载流子浓度区域2b。如图2D所示，移除掩模102。化合物半导体层2中的未使用激光束进行辐照且不包含载流子的部分对应于非活化区域2c。
根据该方法，可以容易地在期望的位置处形成具有期望的载流子浓度的活化杂质区域。因此，沿着平行于衬底1的表面的方向在不同位置处布置的高载流子浓度区域2a和低载流子浓度区域2b可以用作晶体管、肖特基二极管或类似结构的活化杂质区域。这使该化合物半导体器件能够具有增加的结构自由度。
发明人已研究了化合物半导体层2中杂质的浓度、激光束的辐照强度、所产生的载流子的密度以及活化率之间的关系。结果汇总在图22示出的表中。所使用的杂质为Mg，所使用的激光束的源为KrF激光器。由于使用Mg作为杂质，所以所产生的载流子为空穴。
表中汇总的结果(空穴密度与活化率)表明：当Mg的浓度固定时，增加激光束的辐照强度会使空穴密度和活化率增加；当激光束的辐照强度固定时，增加Mg的浓度会使空穴密度增加；然而，活化率保持固定，其与M的浓度的增加无关。由这些结果，清楚的是：如果使用激光束以不同的辐照强度来辐照包含杂质的化合物半导体层的多个区域，则能够使这些区域具有不同的载流子密度。
可以使用多种激光器来作为激光束源。这样的激光束源的实例包括半导体激光器、氮激光器、ArF激光器、KrF激光器、红宝石激光器、钇铝石榴石(YAG)激光器、钕:钇铝石榴石(Nd:YAG)激光器、钛蓝宝石激光器、染料激光器、二氧化碳激光器、氦氖激光器、氩离子激光器以及准分子激光器。为了活化化合物半导体层2中的杂质，可以以如下方式来增加化合物半导体层2的一部分的温度：使用电子束或离子束代替激光束对该部分进行辐照。这适用于下面的实施方案。
(第二实施方案)
下面描述第二实施方案。图3为根据第二实施方案的化合物半导体器件的截面图。图4A和图4B为根据第二实施方案的化合物半导体器件的全视图。
在根据第二实施方案的化合物半导体器件10中，在衬底11上依次设置缓冲层13、电子传输层14、中间层15、电子供给层16以及掺杂Mg的化合物半导体层12，如图3所示。衬底11的实例包括Si衬底、蓝宝石衬底、GaAs衬底、SiC衬底以及GaN衬底。衬底11可以为绝缘的、半绝缘的或导电的。缓冲层13为例如AlN层并且具有例如约0.1μm的厚度。电子传输层14为例如有意不掺杂的i-GaN层并且具有例如约3μm的厚度。中间层15为例如有意不掺杂的i-Al0.25Ga0.75N层并且具有例如约5nm的厚度。电子供给层16为例如n型n-Al0.25Ga0.75N层并且具有例如约30nm的厚度。电子供给层16包含例如作为n型杂质的Si。掺杂Mg的化合物半导体层12为例如掺杂有浓度为约1×1019cm-3的Mg的GaN层，并具有例如约10nm的厚度。
掺杂Mg的化合物半导体层12具有开口17s和17d。开口17s容纳源电极20s，而开口17d容纳漏电极20d。源电极20s和漏电极20d各自包括与电子供给层16接触的Ta膜18和设置在Ta膜18上的Al膜19。掺杂Mg的化合物半导体层12包括位于源电极20s与漏电极20d之间的高载流子浓度区域12a和低载流子浓度区域12b。高载流子浓度区域12a和低载流子浓度区域12b是通过活化包含在掺杂Mg的化合物半导体层12中的作为p型杂质的Mg所形成的那些。与低载流子浓度区域12b相比，高载流子浓度区域12a被更强烈地活化。因此，高载流子浓度区域12a具有的载流子浓度高于低载流子浓度区域12b的载流子浓度。与低载流子浓度区域12b相比，高载流子浓度区域12a位于更接近源电极20s的位置。因此，低载流子浓度区域12b位于高载流子浓度区域12a和漏电极20d之间。掺杂Mg的化合物半导体层12还包括在其中Mg没有被活化的非活化区域12c。非活化区域12c各自位于源电极20s和高载流子浓度区域12a之间、高载流子浓度区域12a和低载流子浓度区域12b之间或低载流子浓度区域12b和漏电极20d之间。高载流子浓度区域12a被栅电极20g覆盖。低载流子浓度区域12b被场板电极20f覆盖。栅电极20g和场板电极20f各自包括Ni膜和设置在Ni膜上的Au膜，其中Ni膜与高载流子浓度区域12a或低载流子浓度区域12b接触。
掺杂Mg的化合物半导体层12、源电极20s、漏电极20d、栅电极20g以及场板电极20f被绝缘层21覆盖。绝缘层21为例如氮化硅膜。绝缘层21具有：开口22s，通过该开口22s露出源电极20s的至少一部分；开口22d，通过开口22d露出漏电极20d的至少一部分；以及开口22f，通过开口22f露出场板电极20f的至少一部分。连接线23延伸通过开口22s和开口22f以使源电极20s和场板电极20f彼此连接，并且连接线23在绝缘层21上延伸。连接至漏电极20d的连接线24也在绝缘层21上延伸。绝缘层21还具有通过其露出栅电极20g的至少一部分的开口。连接至栅电极20g的连接线也在绝缘层21上延伸。在绝缘层21上设置有钝化层25，并且钝化层25覆盖连接线23和24。钝化层25为例如氮化硅膜。
如上述进行构造的化合物半导体器件10起HEMT的作用。也就是说，取决于施加至栅电极20g的电压，在电子传输层14的表面部分中产生2DEG并且电流在源电极20s和漏电极20d之间流动。高载流子浓度区域12a包含高浓度的作为载流子的空穴。因此，在电子传输层14的表面部分的一部分中存在极少量的2DEG，该部分位于高载流子浓度区域12a下方。因此，化合物半导体器件10可以以常断模式进行操作。
如果在俯视图中存在于栅电极20g与漏电极20d之间的2DEG的浓度整体较高，则耗尽层不太可能扩展并且难以确保足够的介电强度。然而，在本实施方案中，低载流子浓度区域12b包含低浓度的空穴并且在俯视图中位于栅电极20g和漏电极20d之间；因此，在低载流子浓度区域12b下方的区域具有比周围区域低的2DEG浓度。因此，耗尽层可以在低载流子浓度区域12b下方扩展，可以抑制电场的集中，并且可以实现增加的介电强度。当低载流子浓度区域12b的载流子浓度基本上等于高载流子浓度区域12a的载流子浓度时，2DEG消失并因此没有电流流动。
在本实施方案中，掺杂Mg的化合物半导体层12存在于绝缘层21和2DEG之间，并且绝缘层21与掺杂Mg的化合物半导体层12之间的界面相对地远离2DEG。由于抑制了电场的集中，所以这使得介电强度降低。
场板电极20f连接至源电极20s，因此可以降低栅电极20g与源电极20s之间的寄生电容Cgs以及栅电极20g与漏电极20d之间的寄生电容Cgd。这使得能够进行高速操作。
如图4A所示，连接线23连接至作为化合物半导体器件10的外部端子的源极焊垫26s，连接线24连接至作为化合物半导体器件10的外部端子的漏极焊垫26d。连接至栅电极20g的连接线连接至作为化合物半导体器件10的外部端子的栅极焊垫26g。在俯视图中位于源极焊垫26s和漏极焊垫26d之间的区域基本上对应于在其中存在2DEG的晶体管区域27。
为了封装，如图4B所示，使用管芯粘合剂34(例如钎料)将化合物半导体器件10的背面固定至焊盘(管芯焊垫)33。导线35d(例如Al导线)的一端连接至漏极焊垫26d，导线35d的另一端连接至与焊盘33为一体的漏极引线32d；导线35s(例如Al导线)的一端连接至源极焊垫26s，导线35s的另一端连接至独立于焊盘33的源极引线32s；导线35g(例如Al导线)的一端连接至栅极焊垫26g，导线35g的另一端连接至独立于焊盘33的栅极引线32g。使用模制树脂31将焊盘33和化合物半导体器件10或类似结构进行封装，使得栅极引线32g的一部分、漏极引线32d的一部分以及源极引线32s的一部分突出。
下面描述用于制造根据第二实施方案的化合物半导体器件10的方法。图5A至图5L为示出用于制造根据第二实施方案的化合物半导体器件10的方法的操作的截面图。
首先，如图5A所示，通过例如晶体生长工艺(例如金属有机化学气相沉积(MOCVD)或分子束外延(MBE))在衬底11上依次形成缓冲层13、电子传输层14、中间层15、电子供给层16以及掺杂Mg的化合物半导体层12。结果，在电子传输层14的表面部分中产生高浓度的2DEG。
使用如下混合物来形成这些层：包含例如作为Al源的三甲基铝气体、作为Ga源的三甲基镓气体以及作为N源的氨气的混合气体。取决于这些层中的相应层的组成，适当地控制三甲基铝气体和三甲基镓气体的各自的供给和流量。这些层共用的氨气的流量为约100ccm至10LM。生长压力为例如约50托至300托。生长温度为例如约1000℃至1200℃。在生长n型化合物半导体层的情况下，例如，以给定的流量将包含Si的SiH4气体添加至该混合气体中，从而使化合物半导体层掺杂有Si。在化合物半导体层中的Si的浓度优选地为约1×1018cm-3至1×1020cm-3，更优选地为约5×1018cm-3。
接着，如图5B所示，在掺杂Mg的化合物半导体层12上形成掩模103(例如金属掩模)，使得该掩模103具有朝向待形成高载流子浓度区域12a的区域的开口。如图5C所示，通过该开口使用激光束辐照掺杂Mg的化合物半导体层12。所使用的激光束的源为例如KrF准分子激光器。激光束的辐照强度为例如约250mJ/cm2。结果，使用激光束进行辐照的掺杂Mg的化合物半导体层12的部分的温度升高，Mg被活化，并且因此产生空穴。该部分转变成高载流子浓度区域12a。由于形成了高载流子浓度区域12a，所以2DEG从高载流子浓度区域12a下方消失。
其后，如图5D所示，移除掩模103，并且随后在掺杂Mg的化合物半导体层12上形成掩模104(例如金属掩模)，使得该掩模104具有朝向待形成低载流子浓度区域12b的区域的开口。如图5E所示，使用激光束通过该开口来对掺杂Mg的化合物半导体层12进行辐照。所使用的激光束的源为例如KrF准分子激光器。在该操作中，与用于形成高载流子浓度区域12a的激光束的辐照强度相比，该激光束的辐照强度更低并且为例如约100mJ/cm2。结果，使用激光束进行辐照的掺杂Mg的化合物半导体层12的部分的温度升高，在该部分中的Mg与用于形成高载流子浓度区域12a的部分中的Mg相比被更少地活化，因此产生低浓度的空穴。该部分转变成低载流子浓度区域12b。由于形成了低载流子浓度区域12b，所以在低载流子浓度区域12b下方的2DEG的浓度降低。
接着，如图5F所示，移除掩模104。掺杂Mg的化合物半导体层12的未使用激光束进行辐照且不包含载流子的部分对应于非活化区域12c。
如图5G所示，在掺杂Mg的化合物半导体层12中形成用于源电极20s的开口17s和用于漏电极20d的开口17d。其后，如图5H所示，通过例如剥离工艺分别在开口17s和开口17d中形成源电极20s和漏电极20d。通过以例如气相沉积工艺形成Ta膜18和Al膜19的方式来形成源电极20s和漏电极20d。如图5I所示，通过例如剥离工艺分别在高载流子浓度区域12a和低载流子浓度区域12b上形成栅电极20g和场板电极20f。通过以例如气相沉积工艺形成Ni膜和Au膜的方式来形成栅电极20g和场板电极20f。
接着，如图5J所示，在掺杂Mg的化合物半导体层12、源电极20s、漏电极20d、栅电极20g以及场板电极20f之上形成绝缘层21。其后，如图5K所示，在绝缘层21中形成开口22s、开口22d以及开口22f，使得通过开口22s露出源电极20s的至少一部分，通过开口22d露出漏电极20d的至少一部分，以及通过开口22f露出场板电极20f的至少一部分。如图5L所示，在绝缘层21上形成连接线23和连接线24，使得连接线23延伸通过开口22s和开口22f以使源电极20s和场板电极20f彼此连接，并且连接线24连接至漏电极20d。在绝缘层21上形成通过其露出栅电极20g的至少一部分的开口，并且在绝缘层21上形成连接至栅电极20g的连接线。随后在连接线23和24之上形成钝化层25。
如上所述，可以制造出具有图3中示出的结构的化合物半导体器件(HEMT)10。
(第三实施方案)
下面描述第三实施方案。图6为根据第三实施方案的化合物半导体器件的截面图。
在第三实施方案中，将低载流子浓度区域12b限定成第一低载流子浓度子区域12b1和第二低载流子浓度子区域12b2。第一低载流子浓度子区域12b1位于栅电极20g的一侧上，第二低载流子浓度子区域12b2位于漏电极20d的一侧上。第一低载流子浓度子区域12b1和第二低载流子浓度子区域12b2为通过活化包含在掺杂Mg的化合物半导体层12中的作为p型杂质的Mg所形成的那些。与第二低载流子浓度子区域12b2相比，第一低载流子浓度子区域12b1被更强烈地活化。因此，第一低载流子浓度子区域12b1的载流子浓度高于第二低载流子浓度子区域12b2的载流子。其它构件与在第二实施方案中所描述的那些基本上相同。
根据第三实施方案，低载流子浓度区域12b越接近漏电极20d，则低载流子浓度区域12b的载流子浓度就进一步逐渐降低；因此，与第二实施方案相比，第三实施方案能够更容易地抑制电场的集中。因此，可以实现更为增加的介电强度。
为了获得根据第三实施方案的结构，可以在形成低载流子浓度区域12b期间使用例如两种类型的掩模以不同的辐照强度来执行激光束的辐照两次。
在第三实施方案中，分两个步骤来改变低载流子浓度区域12b的载流子浓度，并且还可以分三个或更多个步骤来改变载流子浓度。
(第四实施方案)
下面描述第四实施方案。图7为根据第四实施方案的化合物半导体器件的截面图。图8A和图8B为根据第四实施方案的化合物半导体器件的全视图。
在根据第四实施方案的化合物半导体器件40中，在衬底41上依次设置缓冲层43、电子传输层44、中间层45、电子供给层46以及掺杂Mg的化合物半导体层42，如图7所示。衬底41、缓冲层43、电子传输层44、中间层45、电子供给层46以及掺杂Mg的化合物半导体层42分别与在第二实施方案中所描述的衬底11、缓冲层13、电子传输层14、中间层15、电子供给层16以及掺杂Mg的化合物半导体层12基本上相同。
掺杂Mg的化合物半导体层42具有开口47a和开口47c。开口47a容纳阳极电极50a，开口47c容纳阴极电极50c。阳极电极50a包括与电子供给层46接触的Ni膜48a和设置在Ni膜48a上的Au膜49a。阴极电极50c包括与电子供给层46接触的Ta膜48c和设置在Ta膜48c上的Al膜49c。掺杂Mg的化合物半导体层42包括位于阳极电极50a和阴极电极50c之间的高载流子浓度区域42a和低载流子浓度区域42b。高载流子浓度区域42a和低载流子浓度区域42b彼此接触。高载流子浓度区域42a和低载流子浓度区域42b为通过活化包含在掺杂Mg的化合物半导体层42中的作为p型杂质的Mg所形成的那些。与低载流子浓度区域42b相比，高载流子浓度区域42a被更强烈地活化。因此，高载流子浓度区域42a具有比低载流子浓度区域42b高的载流子浓度。与低载流子浓度区域42b相比，高载流子浓度区域42a被定位成更接近阳极电极50a。因此，低载流子浓度区域42b位于高载流子浓度区域42a和阴极电极50c之间。掺杂Mg的化合物半导体层42还包括在其中Mg没有被活化的非活化区域42c。非活化区域42c分别位于阳极电极50a和高载流子浓度区域42a之间或低载流子浓度区域42b和阴极电极50c之间。
掺杂Mg的化合物半导体层42、阳极电极50a以及阴极电极50c被绝缘层51覆盖。绝缘层51为例如氮化硅膜。绝缘层51具有开口52a，通过该开口52a露出阳极电极50a的至少一部分，并且绝缘层51还具有开口52c，通过该开口52c露出阴极电极50c的至少一部分。连接至阳极电极50a的连接线53以及连接至阴极电极50c的连接线54在绝缘层51上延伸。在绝缘层51上设置有钝化层55，并且钝化层55覆盖连接线53和54。钝化层55为例如氮化硅膜。
如上述进行构造的化合物半导体器件40可以起肖特基二极管的作用。也就是说，阳极电极50a与电子传输层44处于肖特基接触，取决于在阳极电极50a和阴极电极50c之间形成的电场的方向，在电子传输层44的表面部分中产生2DEG并且电流在阳极电极50a和阴极电极50c之间流动。
通过高载流子浓度区域42a和低载流子浓度区域42b的作用可以实现高介电强度。
如图8A所示，连接线53连接至作为化合物半导体器件40的外部端子的阳极焊垫56a，连接线54连接至作为化合物半导体器件40的外部端子的阴极焊垫56c。在俯视图中位于阳极焊垫56a和阴极焊垫56c之间的区域基本上对应于在其中存在2DEG的二极管区域57。
为了封装，如图8B所示，使用管芯粘合剂64(例如钎料)将化合物半导体器件40的背面固定至焊盘63。导线65a(例如Al导线)的一端连接至阳极焊垫56a，导线65a的另一端连接至独立于焊盘63的阳极引线62a。导线65c(例如Al导线)的一端连接至阴极焊垫56c，导线65c的另一端连接至独立于焊盘63的阴极引线62c。使用模制树脂61将焊盘63和化合物半导体器件40和类似结构进行封装，使得阳极引线62a的一部分以及阴极引线62c的一部分突出。
下面描述用于制造根据第四实施方案的化合物半导体器件的方法。图9A至图9L为示出用于制造根据第四实施方案的化合物半导体器件的方法的操作的截面图。
首先，如图9A所示，通过例如晶体生长工艺(例如MOCVD或MBE)在衬底41上依次形成缓冲层43、电子传输层44、中间层45、电子供给层46以及掺杂Mg的化合物半导体层42。结果，在电子传输层44的表面部分中产生高浓度的2DEG。可以以与在第二实施方案中所描述的用于形成缓冲层13、电子传输层14、中间层15、电子供给层16以及掺杂Mg的化合物半导体层12的方式相同的方式来形成缓冲层43、电子传输层44、中间层45、电子供给层46以及掺杂Mg的化合物半导体层42。
接着，如图9B所示，在掺杂Mg的化合物半导体层42上形成掩模105(例如金属掩模)，使得掩模105具有朝向待形成高载流子浓度区域42a的区域的开口。如图9C所示，通过掩模105的开口使用激光束辐照掺杂Mg的化合物半导体层42。所使用的激光束的源为例如KrF准分子激光器。激光束的辐照强度为例如约175mJ/cm2。结果，使用激光束进行辐照的掺杂Mg的化合物半导体层42部分的温度升高，Mg被活化，并且因此产生空穴。该部分转变成高载流子浓度区域42a。由于形成了高载流子浓度区域42a，所以在高载流子浓度区域42a下方的2DEG的浓度降低。
其后，如图9D所示，移除掩模105，并且随后在掺杂Mg的化合物半导体层42上形成掩模106(例如金属掩模)，使得该掩模106具有朝向待形成低载流子浓度区域42b的区域的开口。如图9E所示，通过掩模106的该开口使用激光束辐照掺杂Mg的化合物半导体层42。所使用的激光束的源为例如KrF准分子激光器。在该操作中，与用于形成高载流子浓度区域42a的激光束的辐照强度相比，该激光束的辐照强度更低并且为例如约100mJ/cm2。结果，使用激光束进行辐照的掺杂Mg的化合物半导体层42部分的温度升高，与形成高载流子浓度区域42a的部分中的Mg相比，在该部分中的Mg被较少地活化，因此产生低浓度的空穴。该部分转变成低载流子浓度区域42b。由于形成了低载流子浓度区域42b，所以在低载流子浓度区域42b下方的2DEG的浓度降低。然而，与在高载流子浓度区域42a下方的2DEG的浓度降低相比，在低载流子浓度区域42b下方的2DEG的浓度降低较少。因此，在低载流子浓度区域42b下方的2DEG的浓度高于在高载流子浓度区域42a下方的2DEG的浓度。
接着，如图9F所示，移除掩模106。掺杂Mg的化合物半导体层42的未使用激光束进行辐照且不包含载流子的部分对应于非活化区域42c。
如图9G所示，在掺杂Mg的化合物半导体层42中形成用于阳极电极50a的开口47a和用于阴极电极50c的开口47c。其后，如图9H所示，通过例如剥离工艺分别在开口47a和开口47c中形成阳极电极50a和阴极电极50c。通过以例如气相沉积工艺形成Ni膜48a和Au膜49a的方式来形成阳极电极50a。通过以例如气相沉积工艺形成Ta膜48c和Al膜49c的方式来形成阴极电极50c。
接着，如图9I所示，在掺杂Mg的化合物半导体层42、阳极电极50a以及阴极电极50c之上形成绝缘层51。其后，如图9J所示，在绝缘层51中形成开口52a和开口52c，使得通过开口52a露出阳极电极50a的至少一部分，以及通过开口52c露出阴极电极50c的至少一部分。如图9K所示，在绝缘层51上形成连接线53和54，使得连接线53延伸通过开口52a以连接至阳极电极50a，并且连接线54延伸通过开口52c以连接至阴极电极50c。如图9L所示，在连接线53和54之上形成钝化层55。
如上所述，可以制造出具有图7中示出的结构的化合物半导体器件(二极管芯片)40。
(第五实施方案)
下面描述第五实施方案。图10为根据第五实施方案的化合物半导体器件的截面图。图11A和图11B为根据第五实施方案的化合物半导体器件的全视图。
在根据第五实施方案的化合物半导体器件70中，在衬底71上依次设置缓冲层73、n型GaN层74、包含与n型GaN层74相比更低浓度的n型杂质的n型GaN层75以及掺杂Mg的化合物半导体层72，如图10所示。衬底71、缓冲层73以及掺杂Mg的化合物半导体层72分别与在第二实施方案中所描述的衬底11、缓冲层13以及掺杂Mg的化合物半导体层12基本上相同。衬底71具有低电阻。n型GaN层74具有约100nm至10000nm的厚度。N型GaN层75具有约10nm至10000nm的厚度。
掺杂Mg的化合物半导体层72包括低载流子浓度区域72b以及在俯视图中围绕低载流子浓度区域72b的高载流子浓度区域72a。掺杂Mg的化合物半导体层72由掺杂有浓度为约1×1019cm-3的Mg的GaN制成，并且具有例如约10nm的厚度。高载流子浓度区域72a和低载流子浓度区域72b为通过活化包含在掺杂Mg的化合物半导体层72中的作为p型杂质的Mg所形成的那些。与低载流子浓度区域72b相比，高载流子浓度区域72a被更强烈地活化。因此，高载流子浓度区域72a具有比载流子浓度区域72b高的载流子浓度。
低载流子浓度区域72b被n型GaN层76覆盖。n型GaN层76被源电极80s覆盖。源电极80s包括Ta膜78s和设置在Ta膜78s上的Al膜79s，其中Ta膜78s与n型GaN层76接触。高载流子浓度区域72a被栅极80g覆盖。栅极80g包括与高载流子浓度区域72a接触的Ni膜78g和设置在Ni膜78g上的Au膜79g。在衬底71的背面上设置有漏电极80d。漏电极80d包括与衬底71接触的Ta膜和设置在Ta膜上的Al膜。
掺杂Mg的化合物半导体层72、源电极80s和栅电极80g被绝缘层81覆盖。绝缘层81为例如氮化硅膜。绝缘层81具有开口82s和开口82g，其中，通过开口82s露出源电极80s的至少一部分，通过开口82g露出栅电极80g的至少一部分。连接至源电极80s的连接线83以及连接至栅电极80g的连接线84在绝缘层81上延伸。在绝缘层81上设置有钝化层85，并且钝化层85覆盖连接线83和84。钝化层85为例如氮化硅膜。
如上述进行构造的化合物半导体器件70起垂直场效应晶体管的作用。通过高载流子浓度区域72a和低载流子浓度区域72b的作用可以实现高介电强度。
如图11A所示，连接线83连接至作为化合物半导体器件70的外部端子的源极焊垫86s，并且连接线84连接至作为化合物半导体器件70的外部端子的栅极焊垫86g。
为了封装，如图11B所示，使用导电的管芯粘合剂94(例如钎料)将化合物半导体器件70的背面固定至焊盘93。导线95s(例如Al导线)的一端连接至源极焊垫86s，导线95s的另一端连接至独立于焊盘93的源极引线92s；导线95g(例如Al导线)的一端连接至栅极焊垫86g，导线95g的另一端连接至独立于焊盘93的栅极引线92g。使用导电的管芯粘合剂94将漏电极80d固定至焊盘93，并且漏电极80d连接至与焊盘93为一体的漏极引线92d。使用模制树脂91将焊盘93和化合物半导体器件70等进行封装，使得栅极引线92g的一部分、漏极引线92d的一部分以及源极引线92s的一部分突出。
下面描述用于制造根据第五实施方案的化合物半导体器件的方法。图12A至图12H为示出用于制造根据第五实施方案的化合物半导体器件的方法的操作的截面图。
首先，如图12A所示，通过例如晶体生长工艺(例如MOCVD或MBE)在衬底71上依次形成缓冲层73、n型GaN层74、n型GaN层75以及掺杂Mg的化合物半导体层72。
接着，如图12B所示，使用激光束辐照整个掺杂Mg的化合物半导体层72。所使用的激光束的源为例如KrF准分子激光器。激光束的辐照强度为例如约100mJ/cm2。结果，整个掺杂Mg的化合物半导体层72的温度升高，Mg被活化，并且因此产生空穴。整个掺杂Mg的化合物半导体层72转变成低载流子浓度区域72b。
其后，如图12C所示，在低载流子浓度区域72b上形成掩模107(例如金属掩模)，使得掩模107具有朝向待形成高载流子浓度区域72a的区域的开口。如图12D所示，通过掩模107的开口使用激光束辐照低载流子浓度区域72b。所使用的激光束的源为例如KrF准分子激光器。与用于形成低载流子浓度区域72b的激光束的辐照强度相比，该激光束的辐照强度更高并且为例如约250mJ/cm2。结果，使用激光束辐照的低载流子浓度区域72b部分的温度升高，Mg再次被活化，因此进一步产生空穴。该部分转变成高载流子浓度区域72a。
接着，如图12E所示，移除掩模107，随后通过例如晶体生长工艺(例如MOCVD或MBE)在高载流子浓度区域72a和低载流子浓度区域72b之上形成n型GaN层76。如图12F所示，在n型GaN层76中形成开口77，使得通过开口77露出高载流子浓度区域72a的至少一部分。
其后，如图12G所示，通过例如剥离工艺在开口77中形成栅电极80g并在n型GaN层76上形成源电极80s。通过以例如气相沉积工艺形成Ni膜78g和Au膜79g的方式来形成栅电极80g。通过以例如气相沉积工艺形成Ta膜78s和Al膜79s的方式来形成源电极80s。
接着，如图12H所示，在源电极80s以及栅电极80g等之上形成绝缘层81。在绝缘层81中形成开口82s和开口82g，使得通过开口82s露出源电极80s的至少一部分，以及通过开口82g露出栅电极80g的至少一部分。在绝缘层81上形成连接线83和84，使得连接线83通过开口82s连接至源电极80s，并且连接线84通过开口82g连接至栅电极80g。在连接线83和84之上形成钝化层85。
如上所述，可以制造出具有图10中所示的结构的化合物半导体器件(晶体管芯片)70。
(第六实施方案)
下面描述第六实施方案。第六实施方案涉及包括根据第二实施方案或第三实施方案的化合物半导体器件的功率因子校正电路(PFC)。图13为根据第六实施方案的PFC电路的布线图。
PFC电路250包括开关元件(晶体管)251、二极管252、扼流圈253、电容器254和255、二极管电桥256以及交流(AC)电源257。开关元件251的漏电极与二极管252的阳极端子以及扼流圈253的一个端子相连；开关元件251的源电极与电容器254的一个端子以及电容器255的一个端子相连；电容器255的另一端子连接至二极管252的阴极端子；AC电源257连接至电容器254的两个端子，在它们之间置有二极管电桥256。电容器255的两个端子连接至直流(DC)电源。在本实施方案中，开关元件251包括根据第二实施方案或第三实施方案的化合物半导体器件。
在本实施方案中，可以实现进一步增加的介电强度并且可以将使得能够增加器件的操作速度的AlGaN/GaN-HEMT应用于PFC电路250。因此，PFC电路250具有高可靠性。
(第七实施方案)
下面描述第七实施方案。第七实施方案涉及包括根据第二实施方案或第三实施方案的化合物半导体器件的电源系统。图14为根据第七实施方案的电源系统的布线图。
电源系统包括高压一次侧电路261、低压二次侧电路262以及置于一次侧电路261和二次侧电路262之间的变压器263。
一次侧电路261包括根据第六实施方案的PFC电路250和例如与PFC电路250的电容器255的两个端子相连的全桥逆变电路260。全桥逆变电路260包括多个开关元件264a、264b、264c以及264d(此处其数目为4个)。
二次侧电路262包括多个开关元件265a、265b以及265c(此处其数目为3个)。
在本实施方案中，对应于根据第二实施方案或第三实施方案的化合物半导体器件的HEMT用于包含在一次侧电路261中的PFC电路250的开关元件251中，以及用于全桥逆变电路260的开关元件264a、264b、264c以及264d中。由Si制成的普通金属绝缘半导体场效应晶体管(MISFET)用于二次侧电路262的开关元件265a、265b以及265c中。
在本实施方案中，可以实现进一步增加的介电强度，并且可以将使得能够增加器件的操作速度并具有高可靠性和高介电强度的AlGaN/GaN-HEMT应用于作为高压电路的一次侧电路261中。从而，电源系统具有高可靠性和高功率。
(第八实施方案)
下面描述第八实施方案。第八实施方案涉及包括根据第二实施方案或第三实施方案的化合物半导体器件的高频放大器。图15为根据第八实施方案的高频放大器的布线图。
高频放大器包括数字预失真电路271、混频器272a和272b以及功率放大器273。
数字预失真电路271补偿输入信号的非线性失真。混频器272a将交流信号与非线性失真已被补偿的输入信号混合。功率放大器273包括根据第二实施方案或第三实施方案的化合物半导体器件并且将与交流信号混合后的输入信号放大。在本实施方案中，可以例如通过接通开关273c来将输出信号输入至混频器272b，可以通过混频器272b将输出信号与交流信号混合，并且可以通过切换将与交流信号混合后的输出信号传送至数字预失真电路271。
在本实施方案中，可以实现进一步增加的介电强度，并且可以将使得能够增加器件的操作速度的AlGaN/GaN-HEMT应用于高频放大器中。从而，该高频放大器具有高可靠性。
下面描述出于证实上述实施方案的优点的目的而由本发明人进行的实验。
(第一实验)
在第一实验中，对第二实施方案和图16中示出的第一参考例进行研究，以研究在漏极和源极之间施加电压的情况下，漏极-源极电压Vds、漏极电流Id以及引起击穿所用的时间t之间的关系。在图17A和图17B中示出所获得的结果。以如下方式来形成第一参考例的高载流子浓度区域112a和低载流子浓度区域112b：在形成用于形成高载流子浓度区域112a的掺杂Mg的GaN层并经过对其进行蚀刻和退火之后，形成用于形成低载流子浓度区域112b的掺杂Mg的GaN层，并对其进行蚀刻，然后对其进行退火。因此，不存在非活化区域。代替绝缘层21，形成绝缘层121以使其与电子供给层接触。
如图17A所示，在第二实施方案中，在动作期间的漏极电流Id基本上等于在无动作期间的漏极电流Id。然而，在第一参考例中，在动作期间的漏极电流Id明显地小于在无动作期间的漏极电流Id。这是因为在蚀刻这两种掺杂Mg的GaN层期间电子供给层受损并因此形成大量的陷阱(trap)。也就是说，根据第二实施方案，可以抑制由于电流崩塌所引起的电流减少。
如图17B所示，与第一参考例相比，在第二实施方案中引起击穿所用的时间更长。这是因为与第一参考例中的绝缘层121和化合物半导体层之间的界面相比，在第二实施方案中绝缘层21与掺杂Mg的化合物半导体层12之间的界面更远离2DEG，因此增加了介电强度。也就是说，根据第二实施方案，可以实现增加的可靠性。
因此，根据第二实施方案，抑制了在动作期间导通电阻的增加并且实现了具有高可靠性和高介电强度的AlGaN/GaN-HEMT。这适用于第三实施方案。
(第二实验)
在第二实验中，对第四实施方案和在图18中示出的第二参考例进行研究，以研究在阳极和阴极之间施加反向电压的情况下，阳极-阴极正向电压Vac、阳极电流Ia以及引起击穿所用的时间t之间的关系。图19A和图19B中示出所获得的结果。以如下方式来形成第二参考例的高载流子浓度区域142a和低载流子浓度区域142b：在形成用于形成高载流子浓度区域142a的掺杂Mg的GaN层并对其进行蚀刻和退火之后，形成用于形成低载流子浓度区域142b的掺杂Mg的GaN层，并对其进行蚀刻，然后进行退火。因此，不存在非活化区域。代替绝缘层51，形成绝缘层151使其与电子供给层接触。
如图19A所示，在第四实施方案中，在动作期间的阳极电流Ia基本上等于无动作期间的阳极电流Ia。然而，在第二参考例中，在动作期间的阳极电流Ia明显地小于在无动作期间的阳极电流Ia。这是因为在蚀刻这两种掺杂Mg的GaN层期间电子供给层受损并且因此形成大量的陷阱。也就是说，根据第四实施方案，可以抑制由于电流崩塌所引起的电流减少。
如图19B所示，与第二参考例相比，在第四实施方案中引起击穿所用的时间更长。这是因为与第二参考例中的绝缘层151与化合物半导体层之间的界面相比，在第四实施方案中绝缘层51与掺杂Mg的化合物半导体层42之间的界面更远离2DEG，因此增加了介电强度。也就是说，根据第四实施方案，可以实现增加的可靠性。
因此，根据第四实施方案，抑制了动作期间导通电阻的增加并且实现了具有高可靠性和高介电强度的AlGaN/GaN高电子迁移率二极管。
(第三实验)
在第三实验中，对第五实施方案和在图20中示出的第三参考例进行研究，以研究在断开状态期间漏极-源极电压Vds与漏极电流Id之间的关系。在图21中示出所获得的结果。以如下方式来形成第三参考例的高载流子浓度区域172a：在形成用于形成高载流子浓度区域172a的掺杂Mg的GaN层并对其进行蚀刻和退火之后，形成有意不掺杂的GaN层172b来代替低载流子浓度区域72b。
如图21所示，在第五实施方案中，在断开状态期间基本上没有漏极电流Id流动。然而，在第三参考例中，在断开状态期间漏极电流Id流动。也就是说，在第五实施方案中，可以实现常断操作；然而，在第三参考例中，不能够实现常断操作。
因此，根据第五实施方案，实现了晶体管的常断模式操作。
在其中通过激光束或类似物的辐照来产生载流子的化合物半导体层所包含的杂质(第一或第二杂质)不限于Mg，并且在产生例如空穴的情况下可以为C，或者在产生例如电子的情况下可以为Si。
说明
1.一种化合物半导体器件，包括：
衬底；以及
设置在所述衬底之上的化合物半导体层，
其中，所述化合物半导体层包括具有第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与所述第一杂质同类型的第二杂质产生的。
2.根据说明1所述的化合物半导体器件，其中所述第一导电型载流子为空穴。
3.根据说明2所述的化合物半导体器件，其中所述第一杂质和所述第二杂质为Mg或C或Mg+C。
4.根据说明1至3中任一项所述的化合物半导体器件，还包括：
位于所述衬底和所述化合物半导体层之间的电子传输层；
位于所述电子传输层和所述化合物半导体层之间的电子供给层；
位于所述电子传输层之上的源极；
位于所述电子传输层之上的漏极；以及
位于所述第一区域之上的栅极，
其中在俯视图中所述第二区域位于所述栅极和所述漏极之间。
5.根据说明4所述的化合物半导体器件，还包括位于所述第二区域之上的场板电极。
6.根据说明1至3中任一项所述的化合物半导体器件，还包括：
位于所述衬底和所述化合物半导体层之间的电子传输层；
位于所述电子传输层和所述化合物半导体层之间的电子供给层；
位于所述电子传输层之上的阳极电极；以及
位于所述电子传输层之上的阴极电极，
其中在俯视图中所述第一区域和所述第二区域位于所述阳极电极和所述阴极电极之间，使得所述第一区域位于所述阳极电极侧上并且所述第二区域位于所述阴极电极侧上。
7.根据说明1至3中任一项所述的化合物半导体器件，还包括：
位于所述衬底和所述化合物半导体层之间的下部化合物半导体层，并且所述下部化合物半导体层具有第二导电型载流子；
位于所述第一区域之上的栅电极；
位于所述第二区域之上的源电极；
位于所述第二区域和所述源电极之间的上部化合物半导体层，并且所述上部化合物半导体层具有所述第二导电型载流子；以及
位于所述衬底之下的漏电极。
8.一种包括化合物半导体器件的电源系统，所述化合物半导体器件包括：
衬底；以及
设置在所述衬底之上的化合物半导体层，
其中，所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与所述第一杂质为相同类型的第二杂质产生的。
9.一种包括化合物半导体器件的高频放大器，所述化合物半导体器件包括：
衬底；以及
设置在所述衬底之上的化合物半导体层，
其中，所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域的载流子是通过活化与所述第一杂质为相同类型的第二杂质产生的。
10.一种用于制造化合物半导体器件的方法，包括：
在衬底之上形成具有杂质的化合物半导体层；
通过使用激光束以第一辐照强度来辐照所述化合物半导体层的第一区域并由此活化在所述第一区域中的杂质的方式来产生第一导电型载流子；以及
通过使用激光束以与所述第一辐照强度不同的第二辐照强度来辐照所述化合物半导体层的与所述第一区域不同的第二区域并由此活化在所述第二区域中的杂质的方式来产生第一导电型载流子。
11.根据说明10所述的方法，其中所述第一导电型载流子为空穴。
12.根据说明11所述的方法，其中所述杂质为Mg或C。
13.根据说明10至12中任一项所述的方法，还包括：在形成所述化合物半导体层之前，
在衬底之上形成电子传输层；
在所述电子传输层之上形成电子供给层；
在所述电子传输层之上形成源电极和漏电极；以及
在形成所述化合物半导体层之后，在所述第一区域之上形成栅电极，
其中在俯视图中所述第二区域位于所述栅电极和所述漏电极之间。
14.根据说明13所述的方法，还包括在所述第二区域之上形成场板电极。
15.根据说明10至12中任一项所述的方法，还包括：在形成所述化合物半导体层之前，
在所述衬底之上形成电子传输层；
在所述电子传输层之上形成电子供给层；以及
在所述电子渡跃层之上形成阳极电极和阴极电极，
其中在俯视图中所述第一区域和所述第二区域位于所述阳极电极和所述阴极电极之间，使得所述第一区域位于所述阳极电极侧上并且所述第二区域位于所述阴极电极侧上。
16.根据说明10至12中任一项所述的方法，还包括：
在形成所述化合物半导体层之前，在所述衬底之上形成具有所述第二导电型载流子的下部化合物半导体层；
形成位于所述第一区域之上的栅电极；
在所述第二区域之上形成具有所述第二导电型载流子的上部化合物半导体层；
在所述上部化合物半导体层之上形成源电极；以及
在所述衬底之下形成漏电极。

Claims (14)

1.一种化合物半导体器件，包括：
衬底；和
设置在所述衬底之上的化合物半导体层，
其中所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与所述第一杂质为相同类型的第二杂质产生的；
所述化合物半导体器件还包括：
位于所述衬底和所述化合物半导体层之间的电子传输层；
位于所述电子传输层和所述化合物半导体层之间的电子供给层；
位于所述电子传输层之上的源电极；
位于所述电子传输层之上的漏电极；和
位于所述第一区域之上的栅电极，
其中所述第二区域位于所述栅电极和所述漏电极之间。
2.根据权利要求1所述的化合物半导体器件，还包括位于所述第二区域之上的场板电极。
3.一种化合物半导体器件，包括：
衬底；和
设置在所述衬底之上的化合物半导体层，
其中所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与所述第一杂质为相同类型的第二杂质产生的；
所述化合物半导体器件还包括：
位于所述衬底和所述化合物半导体层之间的电子传输层；
位于所述电子传输层和所述化合物半导体层之间的电子供给层；
位于所述电子传输层之上的阳极电极；和
位于所述电子传输层之上的阴极电极，
其中在俯视图中所述第一区域和所述第二区域位于所述阳极电极和所述阴极电极之间，使得所述第一区域位于所述阳极电极侧上并且所述第二区域位于所述阴极电极侧上。
4.一种化合物半导体器件，包括：
衬底；和
设置在所述衬底之上的化合物半导体层，
其中所述化合物半导体层包括第一区域，所述第一区域具有通过活化第一杂质所产生的第一导电型载流子，并且所述化合物半导体层还包括第二区域，所述第二区域具有与所述第一区域相比更低浓度的载流子，所述第二区域所具有的所述载流子是通过活化与所述第一杂质为相同类型的第二杂质产生的；
所述化合物半导体器件还包括：
位于所述衬底和所述化合物半导体层之间的下部化合物半导体层，并且所述下部化合物半导体层具有第二导电型载流子；
位于所述第一区域之上的栅电极；
位于所述第二区域之上的源电极；
位于所述第二区域和所述源电极之间的上部化合物半导体层，并且所述上部化合物半导体层具有所述第二导电型载流子；和
位于所述衬底之下的漏电极。
5.如权利要求1、3、4任意一项所述的化合物半导体器件，其中所述第一导电型载流子为空穴。
6.如权利要求5所述的化合物半导体器件，其中所述第一杂质和所述第二杂质为Mg或C或Mg+C。
7.一种包括权利要求1、3、4中任意一项所述的化合物半导体器件的电源系统。
8.一种包括权利要求1、3、4中任意一项所述的化合物半导体器件的高频放大器。
9.一种用于制造化合物半导体器件的方法，包括：
在衬底之上形成具有杂质的化合物半导体层；
通过使用激光束以第一辐照强度来辐照所述化合物半导体层的第一区域并由此活化在所述第一区域中的所述杂质的方式来产生第一导电型载流子；以及
通过使用激光束以与所述第一辐照强度不同的第二辐照强度来辐照所述化合物半导体层的与所述第一区域不同的第二区域并由此活化在所述第二区域中的所述杂质的方式来产生所述第一导电型载流子；
所述用于制造化合物半导体器件的方法还包括：
在形成所述化合物半导体层之前，在所述衬底之上形成电子传输层；
在所述电子传输层之上形成电子供给层；
在所述电子传输层之上形成源电极和漏电极；以及
在形成所述化合物半导体层之后，在所述第一区域之上形成栅电极，
其中在俯视图中所述第二区域位于所述栅电极和所述漏电极之间。
10.根据权利要求9所述的用于制造化合物半导体器件的方法，还包括在所述第二区域之上形成场板电极。
11.一种用于制造化合物半导体器件的方法，包括：
在衬底之上形成具有杂质的化合物半导体层；
通过使用激光束以第一辐照强度来辐照所述化合物半导体层的第一区域并由此活化在所述第一区域中的所述杂质的方式来产生第一导电型载流子；以及
通过使用激光束以与所述第一辐照强度不同的第二辐照强度来辐照所述化合物半导体层的与所述第一区域不同的第二区域并由此活化在所述第二区域中的所述杂质的方式来产生所述第一导电型载流子；
所述用于制造化合物半导体器件的方法还包括：
在形成所述化合物半导体层之前，在所述衬底之上形成电子传输层；
在所述电子传输层之上形成电子供给层；以及
在所述电子传输层之上形成阳极电极和阴极电极，
其中，在俯视图中所述第一区域和所述第二区域位于所述阳极电极和所述阴极电极之间，使得所述第一区域位于所述阳极电极侧上并且所述第二区域位于所述阴极电极侧上。
12.一种用于制造化合物半导体器件的方法，包括：
在衬底之上形成具有杂质的化合物半导体层；
通过使用激光束以第一辐照强度来辐照所述化合物半导体层的第一区域并由此活化在所述第一区域中的所述杂质的方式来产生第一导电型载流子；以及
通过使用激光束以与所述第一辐照强度不同的第二辐照强度来辐照所述化合物半导体层的与所述第一区域不同的第二区域并由此活化在所述第二区域中的所述杂质的方式来产生所述第一导电型载流子；
所述用于制造化合物半导体器件的方法还包括：
在形成所述化合物半导体层之前，在所述衬底之上形成具有第二导电型载流子的下部化合物半导体层；
形成位于所述第一区域之上的栅电极；
在所述第二区域之上形成具有所述第二导电型载流子的上部化合物半导体层；
在所述上部化合物半导体层之上形成源电极；以及
在所述衬底之下形成漏电极。
13.如权利要求9、11、12中任意一项所述的用于制造化合物半导体器件的方法，其中所述第一导电型载流子为空穴。
14.如权利要求13所述的用于制造化合物半导体器件的方法，其中所述杂质为Mg或C。
CN201210316979.4A 2011-09-13 2012-08-30 化合物半导体器件及其制造方法 Expired - Fee Related CN103000666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011199657A JP5739774B2 (ja) 2011-09-13 2011-09-13 化合物半導体装置及びその製造方法
JP2011-199657 2011-09-13

Publications (2)

Publication Number Publication Date
CN103000666A CN103000666A (zh) 2013-03-27
CN103000666B true CN103000666B (zh) 2015-09-16

Family

ID=47829057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210316979.4A Expired - Fee Related CN103000666B (zh) 2011-09-13 2012-08-30 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20130062666A1 (zh)
JP (1) JP5739774B2 (zh)
KR (1) KR101340126B1 (zh)
CN (1) CN103000666B (zh)
TW (1) TWI485849B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
KR20150019723A (ko) * 2013-08-14 2015-02-25 삼성전자주식회사 고전자이동도 트랜지스터와 그 제조방법 및 고전자이동도 트랜지스터를 포함하는 전자소자
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
JP6482180B2 (ja) 2014-03-25 2019-03-13 住友重機械工業株式会社 半導体装置の製造方法
FR3030114B1 (fr) * 2014-12-15 2018-01-26 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP7216387B2 (ja) * 2018-01-09 2023-02-01 学校法人立命館 電流狭窄型高出力縦型ヘテロ接合ｆｅｔを製造する方法および装置
JP7316757B2 (ja) * 2018-02-23 2023-07-28 ローム株式会社 半導体装置
CN110456248B (zh) * 2019-07-29 2021-09-17 中国电子科技集团公司第五十五研究所 一种基于矢网测试的氮化镓器件载流子浓度分布分析方法
JP7438918B2 (ja) 2020-11-12 2024-02-27 株式会社東芝 半導体装置
KR20220153962A (ko) * 2021-05-12 2022-11-21 삼성전자주식회사 반도체 집적 회로 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838432A (zh) * 2005-03-25 2006-09-27 冲电气工业株式会社 半导体装置形成用晶片及其制造方法、以及场效应晶体管
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
CN101820020A (zh) * 2009-12-15 2010-09-01 江苏华创光电科技有限公司 一种制备晶体硅太阳能电池选择性发射极的方法
CN102034860A (zh) * 2009-09-24 2011-04-27 丰田合成株式会社 Iii族氮化物半导体器件及其制造方法以及功率转换器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP2003273473A (ja) 2001-11-05 2003-09-26 Nichia Chem Ind Ltd 半導体素子
JP3705431B2 (ja) * 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US7368793B2 (en) * 2004-03-22 2008-05-06 Matsushita Electric Industrial Co., Ltd. HEMT transistor semiconductor device
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US8039301B2 (en) * 2007-12-07 2011-10-18 The United States Of America As Represented By The Secretary Of The Navy Gate after diamond transistor
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2010073857A (ja) * 2008-09-18 2010-04-02 Toshiba Corp 半導体装置の製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1838432A (zh) * 2005-03-25 2006-09-27 冲电气工业株式会社 半导体装置形成用晶片及其制造方法、以及场效应晶体管
JP2007273856A (ja) * 2006-03-31 2007-10-18 Toyota Central Res & Dev Lab Inc 半導体装置
CN102034860A (zh) * 2009-09-24 2011-04-27 丰田合成株式会社 Iii族氮化物半导体器件及其制造方法以及功率转换器
CN101820020A (zh) * 2009-12-15 2010-09-01 江苏华创光电科技有限公司 一种制备晶体硅太阳能电池选择性发射极的方法

Also Published As

Publication number Publication date
CN103000666A (zh) 2013-03-27
TWI485849B (zh) 2015-05-21
KR101340126B1 (ko) 2013-12-10
TW201314897A (zh) 2013-04-01
KR20130029007A (ko) 2013-03-21
JP5739774B2 (ja) 2015-06-24
JP2013062365A (ja) 2013-04-04
US20130062666A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN103000666B (zh) 化合物半导体器件及其制造方法
US9224848B2 (en) Compound semiconductor device and manufacturing method of the same
US9231075B2 (en) Semiconductor device including gate electrode provided over active region in p-type nitride semiconductor layer and method of manufacturing the same, and power supply apparatus
CN103022121B (zh) 半导体器件及其制造方法
KR101514140B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI543366B (zh) 化合物半導體裝置及其製造方法
US20130082336A1 (en) Semiconductor device and method for fabricating the same
KR101465889B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101456774B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9966445B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN104465743A (zh) 半导体器件及其制造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
JP5640325B2 (ja) 化合物半導体装置
US9929262B2 (en) 3-5 device with doped regions and method of fabricating
JP6311480B2 (ja) 化合物半導体装置及びその製造方法
WO2023100575A1 (ja) 窒化物半導体装置およびその製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
KR20200045140A (ko) 질화 갈륨 반도체 공정의 마그네슘 농도 제어 방법
JP6187167B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140730

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

Termination date: 20160830

CF01 Termination of patent right due to non-payment of annual fee