JP2015228458A - 化合物半導体装置及びその製造方法 - Google Patents

Abstract

【課題】安定した特性を得ることができる化合物半導体装置及びその製造方法等を提供する。【解決手段】ガリウムを含む化合物半導体の化合物半導体層１０８の表面１２０にｐ型領域１０６を形成し、ｐ型領域１０６から離間した部分１０９を備えたリセス１０７を表面１２０にドライエッチングにより形成する。表面１２０に洗浄液１２２を接触させ、表面１２０における化合物半導体のバンドギャップ以上のエネルギを有する光１２３をｐ型領域１０６に照射し、リセス１０７内の部分を含む電極１１１を形成する。【選択図】図１

Description

本発明は、化合物半導体装置及びその製造方法等に関する。

窒化物半導体を用いた半導体デバイスとして、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系ＨＥＭＴでは、ＧａＮをチャネル層、ＡｌＧａＮをキャリア供給層として用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ等の化合物半導体装置では、Ｇａを含む化合物半導体の化合物半導体層にリセスが形成されることがある。例えば、ＨＥＭＴでは、Ｇａを含む化合物半導体キャップ層にソース電極及びドレイン電極用のリセスが形成することがある。このようなリセスを形成することにより、良好なオーミック特性を得ることが可能となる。Ｇａを含む化合物半導体キャップ層にゲート電極用のリセスが形成することもある。このようなリセスを形成することにより、ゲート電極とチャネルとの距離を小さくして短チャネル効果を抑制することが可能となる。

しかしながら、ＧａＮ系化合物半導体及びＧａＡｓ系化合物半導体等のＧａを含む化合物半導体の化合物半導体層にリセスを形成してそこに電極を形成すると、予期できない特性の変動が生じることがある。

特開２００４−６８７３号公報 特開２０００−３１１０４号公報

本発明の目的は、安定した特性を得ることができる化合物半導体装置及びその製造方法等を提供することにある。

化合物半導体装置の製造方法の一態様では、ガリウムを含む化合物半導体の化合物半導体層の表面にｐ型領域を形成し、前記ｐ型領域から離間した部分を備えたリセスを前記表面にドライエッチングにより形成する。前記表面に洗浄液を接触させ、前記表面における前記化合物半導体のバンドギャップ以上のエネルギを有する光を前記ｐ型領域に照射し、前記リセス内の部分を含む電極を形成する。

化合物半導体装置の一態様には、表面にリセスが形成され、ガリウムを含む化合物半導体の化合物半導体層と、前記化合物半導体層の表面に形成されたｐ型領域と、前記リセス内の部分を含む電極と、が含まれている。前記リセスは前記ｐ型領域から離間した部分を備えている。

上記の化合物半導体装置等によれば、洗浄液中に金属不純物イオンが含まれていたとしても、金属不純物イオンはｐ型領域に付着するため、特性の変動を抑制することができる。

第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 第１の実施形態の作用を示すバンド図である。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 図３Ｂに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。 図４Ａに引き続き、化合物半導体装置の製造方法を工程順に示す平面図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。 図５Ａに引き続き、化合物半導体装置の製造方法を工程順に示す断面図である。 第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。 第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。 第６の実施形態に係る化合物半導体装置の製造方法を示す平面図である。 第３の実施形態の変形例及び第４の実施形態の変形例を示す断面図である。 第７の実施形態に係るディスクリートパッケージを示す図である。 第８の実施形態に係るＰＦＣ回路を示す結線図である。 第９の実施形態に係る電源装置を示す結線図である。 第１０の実施形態に係る増幅器を示す結線図である。

本願発明者は、従来の化合物半導体装置においてリセスを形成した場合にリーク電流が流れやすい原因について検討を行った。この結果、リセスの形成後に行う洗浄に用いられる洗浄液中に金属不純物イオンが不可避的に存在し、この金属不純物イオンがリセスが形成された表面に付着することがあることが判明した。

従来、リセスの形成では、塩素系ガスを用いたドライエッチングを行い、このドライエッチング後には、酸化物等のエッチング副生成物及びレジスト残渣を除去するために洗浄を行う。この洗浄では、洗浄液として、例えば、有機物の除去のために硫酸及び過酸化水素水を含む混合液を用い、酸化物の除去のためにフッ酸系溶液又は塩酸系溶液等を用いる。しかし、これら洗浄液中には不可避的に金属不純物イオンが存在し、金属不純物イオンは正に帯電している。また、化合物半導体層のドライエッチングを行うと、不純物の混入や原子組成比の変動等が生じることがあり、これらの影響でドライエッチングを受けた部分が負に帯電することがある。そして、負に帯電した部分、すなわちリセスの内面に洗浄液が接触すると、洗浄液中の正に帯電した金属不純物イオンがリセスの内面に付着する。金属不純物イオンが付着したままソース電極及びドレイン電極等のオーミック電極を形成すると、コンタクト抵抗が高くなってしまう。金属不純物イオンが付着したままゲート電極等のショットキー電極を形成すると、ショットキーバリア高さの低下に伴ってリーク電流が増大する。

本願発明者は、上記の新たな知見に基づき、特性の変動を抑制すべく更に鋭意検討を行った。この結果、金属不純物イオンを引き寄せるｐ型領域を意図的に設けておくことにより、洗浄液中の金属不純物イオンをｐ型領域に付着させ、素子の特性の変動を引き起こすような金属不純物イオンの付着を抑制することができることが見出された。

以下、実施形態について添付の図面を参照しながら具体的に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。図２は、第１の実施形態の作用を示すバンド図である。

第１の実施形態では、図１（ａ）に示すように、ガリウム（Ｇａ）を含む化合物半導体の化合物半導体層１０８の表面１１０にｐ型領域１０６を形成する。図１（ｂ）に示すように、ｐ型領域１０６から離間した部分１０９を備えたリセス１０７を表面１１０にドライエッチングにより形成する。図１（ｃ）に示すように、表面１１０に洗浄液１２２を接触させ、表面１１０における化合物半導体層１０８の化合物半導体のバンドギャップ以上のエネルギを有する光１２３をｐ型領域１０６に照射する。図１（ｄ）に示すように、リセス１０７内の部分を含む電極１１１を形成する。

洗浄液１２２が接触した状態でｐ型領域１０６に光１２３を照射すると、図２に示すように、ｐ型領域１０６内に電子−正孔対が生成する。また、ｐ型領域１０６では洗浄液１２２との間の固液界面１２４で伝導帯が下方に曲がる。従って、光１２３の照射によって生成した電子は固液界面１２４近傍に蓄積され、ｐ型領域１０６の表面は負に強く帯電する。ドライエッチングの影響でリセス１０７の内面が負に帯電することもあるが、その程度はｐ型領域１０６の表面での帯電の程度よりも弱い。このため、洗浄液１２２中の金属不純物イオン１２５は、リセス１０７の内面よりもｐ型領域１０６に引き寄せられる。そして、ｐ型領域１０６の表面において電子を介した還元反応が生じ、ｐ型領域１０６の表面に金属が析出する。従って、リセス１０７の内面への金属不純物イオンの付着が抑制され、この付着に伴う特性の変動が抑制される。

（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴの製造方法の一例である。図３Ａ乃至図３Ｃは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。図４Ａ乃至図４Ｂは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。図３Ａ乃至図３Ｃは、図４Ａ乃至図４Ｂ中のＩ−Ｉ線に沿った断面を示している。

第２の実施形態では、先ず、図３Ａ（ａ）に示すように、基板２０１上に化合物半導体層２０８を形成する。化合物半導体層２０８の形成では、バッファ層２０２、チャネル層２０３、キャリア供給層２０４及びキャップ層２０５を形成する。基板２０１は、例えばＳｉＣ基板、Ｓｉ基板、ＧａＮ基板又はサファイア基板等である。バッファ層２０２は、例えばＡｌＮ層及び／又はＡｌＧａＮ層である。チャネル層２０３は、例えば厚さが３μｍ程度の、不純物の意図的なドーピングが行われていないｉ−ＧａＮ層である。キャリア供給層２０４は、例えば厚さが３０ｎｍ程度のｎ型のｎ−ＡｌＧａＮ層である。キャリア供給層２０４には、ｎ型の不純物として、例えばＳｉが５×１０¹⁸ｃｍ^-3程度の濃度でドーピングされている。キャップ層２０５は、例えば厚さが１０ｎｍ程度のｎ型のｎ−ＧａＮ層であり、化合物半導体層の一例である。キャップ層２０５には、ｎ型の不純物として、例えばＳｉが５×１０¹⁸ｃｍ^-3程度の濃度でドーピングされている。

バッファ層２０２、チャネル層２０３、キャリア供給層２０４及びキャップ層２０５は、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法又は分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法等の結晶成長法により形成することができる。原料ガスとしては、例えばＡｌ源であるトリメチルアルミニウム（ＴＭＡ）ガス、Ｇａ源であるトリメチルガリウム（ＴＭＧ）ガス、及びＮ源であるアンモニア（ＮＨ₃）ガスの混合ガスを用いる。このとき、成長させる化合物半導体層の組成に応じて、トリメチルアルミニウムガス及びトリメチルガリウムガスの供給の有無及び流量を適宜設定する。各化合物半導体層に共通の原料であるアンモニアガスの流量は、例えば１００ｓｃｃｍ〜１００００ｓｃｃｍ程度とする。また、例えば、成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、成長温度は１０００℃〜１２００℃程度とする。ｎ型の化合物半導体層（例えばキャリア供給層２０４及びキャップ層２０５）を成長させる際には、例えば、Ｓｉを含むシラン（ＳｉＨ₄）ガスを所定の流量で混合ガスに添加し、化合物半導体層にＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０¹⁸ｃｍ^-3程度〜１×１０²⁰ｃｍ^-3程度、例えば５×１０¹⁸ｃｍ^-3程度とする。

次いで、図４Ａ（ａ）に示すように、化合物半導体層２０８に素子領域を画定する素子分離領域２１０を形成する。素子分離領域２１０の形成では、例えば、素子分離領域２１０を形成する予定の領域を露出するフォトレジストのパターンをキャップ層２０５上に形成し、このパターンをマスクとしてアルゴン（Ａｒ）のイオン注入を行う。このパターンをエッチングマスクとして塩素系ガスを用いたドライエッチングを行ってもよい。

その後、図３Ａ（ｂ）及び図４Ａ（ｂ）に示すように、素子領域内において、化合物半導体層２０８の表面２２０にｐ型領域２０６を形成する。ｐ型領域２０６は、例えば電流経路から外れた位置に形成する。つまり、ＧａＮ系ＨＥＭＴでは、ゲート電極を挟んで対をなすソース電極及びドレイン電極間を電流が流れるため、ここから外れた位置にｐ型領域２０６を形成する。例えば、後述のように、平面形状が櫛歯状のソース電極及びドレイン電極を形成し、２本ずつ交互にソース電極の歯及びドレイン電極の歯を配置することとし、隣り合う２本のソース電極の歯の間及び隣り合う２本のドレイン電極の歯の間に位置するようにｐ型領域２０６を形成する。ｐ型領域２０６の深さは特に限定されない。例えば、図３Ａ（ｂ）に示すように、ｐ型領域２０６がチャネル層２０３まで達してもよく、ｐ型領域２０６がキャップ層２０５内のみに形成されてもよい。ｐ型領域２０６の形成では、例えば、マグネシウム（Ｍｇ）又はベリリウム（Ｂｅ）のイオン注入を行い、例えば、Ｎ₂雰囲気中で４００℃〜１０００℃程度の熱処理によって不純物を活性化させる。

続いて、図３Ａ（ｃ）及び図４Ａ（ｃ）に示すように、表面２２０にソース電極用のリセス２０７ｓ及びドレイン電極用のリセス２０７ｄを形成する。リセス２０７ｓ及びリセス２０７ｄは、例えば、チャネル層２０３とキャリア供給層２０４との界面と平行な方向、つまり電荷の移動方向において、ｐ型領域２０６から離間するように形成する。リセス２０７ｓ及びリセス２０７ｄの形成では、例えば、レジストパターンをマスクとして用い、Ｃｌ₂ガス等の塩素系ガスを用いたドライエッチングを行う。リセス２０７ｓ及びリセス２０７ｄの深さに関し、キャップ層２０５の一部を残してもよく、また、キャリア供給層２０４の一部を除去してもよい。つまり、リセス２０７ｓ及びリセス２０７ｄの深さがキャップ層２０５の厚さと異なっていてもよい。

次いで、図３Ｂ（ｄ）に示すように、表面２２０に洗浄液２２２を接触させ、表面２２０における化合物半導体のバンドギャップ以上のエネルギを有する紫外光２２３をｐ型領域２０６に照射する。キャップ層２０５にＧａＮが用いられている場合には、例えば３６５ｎｍ以下の波長を含む紫外光２２３を照射する。また、表面２２０への洗浄液２２２の接触では、例えば、洗浄槽２２１内に洗浄液２２２を溜めておき、洗浄液２２２中に化合物半導体層２０８等を浸漬する。洗浄液２２２としては、例えば硫酸及び過酸化水素の混合液、フッ酸、バッファードフッ酸若しくは塩酸又はこれらの任意の組み合わせを用いることができる。表面２２０に洗浄液２２２を接触させることにより、リセス２０７ｓ及びリセス２０７ｄの形成時に生じた酸化物等のエッチング副生成物（反応生成物）及びレジスト残渣（有機残渣）が除去される。

その後、図３Ｂ（ｅ）及び図４Ｂ（ｄ）に示すように、リセス２０７ｓ内の部分を含むソース電極２１１ｓ及びリセス２０７ｄ内の部分を含むドレイン電極２１１ｄを形成する。例えば、図４Ｂ（ｄ）に示すように、ソース電極２１１ｓ及びドレイン電極２１１ｄの平面形状は櫛歯状とし、２本ずつ交互にソース電極２１１ｓの歯及びドレイン電極２１１ｄの歯を配置する。また、隣り合う２本のソース電極２１１ｓの歯の間及び隣り合う２本のドレイン電極２１１ｄの歯の間にｐ型領域２０６を位置させる。ソース電極２１１ｓ及びドレイン電極２１１ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極２１１ｓを形成する予定の領域及びドレイン電極２１１ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが２０ｎｍ程度のＴｉ膜を形成し、その上に厚さが２００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ₂の雰囲気中にて４００℃〜１０００℃（例えば５５０℃）で熱処理（例えば急速加熱処理（ＲＴＡ：rapid thermal annealing））を行い、オーミック接触を得る。

続いて、図３Ｂ（ｆ）に示すように、ソース電極２１１ｓ、ドレイン電極２１１ｄ、ｐ型領域２０６及び化合物半導体層２０８を覆うパッシベーション膜２１２を形成する。パッシベーション膜２１２としては、例えば厚さが２００ｎｍ程度のシリコン窒化膜を化学気相成長（ＣＶＤ：chemical vapor deposition）により形成する。

次いで、図３Ｃ（ｇ）に示すように、パッシベーション膜２１２にゲート電極用の開口部２１３を形成する。開口部２１３は、平面視で、ｐ型領域２０６を挟まないソース電極２１１ｓの一部及びドレイン電極２１１ｄの一部の間に形成する。開口部２１３は、例えば、フッ素系ガスを用いたドライエッチング、又はバッファードフッ酸等を用いたウエットエッチング等により形成することができる。

その後、図３Ｃ（ｈ）及び図４Ｂ（ｅ）に示すように、開口部２１３内の部分を含むゲート電極２１１ｇを形成する。ゲート電極２１１ｇは、例えばリフトオフ法により形成することができる。すなわち、ゲート電極２１１ｇを形成する予定の領域を露出するフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが３０ｎｍ程度のＮｉ膜を形成し、その上に厚さが４００ｎｍ程度のＡｕ膜を形成する。なお、図４Ｂ（ｅ）では、パッシベーション膜２１２を省略してある。

そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。

第２の実施形態によれば、洗浄液２２２が接触した状態でｐ型領域２０６に紫外光２２３が照射されるため、ｐ型領域２０６の洗浄液２２２との界面近傍に電子が蓄積され、ｐ型領域２０６の表面が負に強く帯電する。ドライエッチングの影響でリセス２０７ｓ及びリセス２０７ｄの内面が負に帯電することもあるが、その程度はｐ型領域２０６の表面での帯電の程度よりも弱い。このため、洗浄液２２２中の金属不純物イオンは、リセス２０７ｓ及びリセス２０７ｄの内面よりもｐ型領域２０６に引き寄せられる。そして、ｐ型領域２０６の表面において電子を介した還元反応が生じ、ｐ型領域２０６の表面に金属が析出する。従って、リセス２０７ｓ及びリセス２０７ｄの内面への金属不純物イオンの付着が抑制され、この付着に伴う特性の変動が抑制される。特に金属不純物イオンの付着に伴うコンタクト抵抗の増加が抑制される。また、ｐ型領域２０６は、平面視で、ゲート電極２１１ｇを挟んで隣り合うソース電極２１１ｓの歯とドレイン電極２１１ｄの歯との間にはないため、ｐ型領域２０６に金属不純物イオンが引き寄せられても、そのことは実質的に特性に影響しない。

（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＧａＮ系ＨＥＭＴの製造方法の一例である。図５Ａ乃至図５Ｂは、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。図６は、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。図５Ａ乃至図５Ｂは、図６中のＩ−Ｉ線に沿った断面を示している。

第３の実施形態では、先ず、第２の実施形態と同様にして、ｐ型領域２０６の形成までの処理を行う（図３Ａ（ｂ）及び図４Ａ（ｂ））。次いで、図５Ａ（ａ）及び図６（ａ）に示すように、表面２２０にソース電極用のリセス２０７ｓ、ドレイン電極用のリセス２０７ｄ及びゲート電極用のリセス３０７ｇを形成する。リセス２０７ｓ、リセス２０７ｄ及びリセス３０７ｇは、例えば、チャネル層２０３とキャリア供給層２０４との界面と平行な方向、つまり電荷の移動方向において、ｐ型領域２０６から離間するように形成する。リセス２０７ｓ及び２０７ｄは、第２の実施形態と同様にして形成することができる。リセス３０７ｇの形成では、例えば、レジストパターンをマスクとして用い、Ｃｌ₂ガス等の塩素系ガスを用いたドライエッチングを行う。リセス３０７ｇは、例えば、キャップ層２０５を貫通し、キャリア供給層２０４の内部まで達し、リセス３０７ｇの下方にキャリア供給層２０４の一部が残存するように形成する。リセス３０７ｇの深さは特に限定されず、製造しようとする化合物半導体装置に求められる閾値電圧及び高周波特性等に応じて決定することができる。リセス２０７ｓ及び２０７ｄの形成、リセス３０７ｇの形成は、どちらを先に行ってもよい。リセス３０７ｇは、チャネル層２０３とキャリア供給層２０４との界面と平行な方向でｐ型領域２０６を挟まないリセス２０７ｓ及びリセス２０７ｄの間に位置するように形成する。

その後、図５Ａ（ｂ）に示すように、表面２２０に洗浄液２２２を接触させ、表面２２０における化合物半導体のバンドギャップ以上のエネルギを有する紫外光２２３をｐ型領域２０６に照射する。キャップ層２０５にＧａＮが用いられている場合には、例えば３６５ｎｍ以下の波長を含む紫外光２２３を照射する。また、表面２２０への洗浄液２２２の接触は、第２の実施形態と同様にして行うことができる。表面２２０に洗浄液２２２を接触させることにより、リセス２０７ｓ及びリセス２０７ｄの形成時及びリセス３０７ｇの形成時に生じた酸化物等のエッチング副生成物（反応生成物）及びレジスト残渣（有機残渣）が除去される。

続いて、図５Ａ（ｃ）及び図６（ｂ）に示すように、第２の実施形態と同様にしてソース電極２１１ｓ及びドレイン電極２１１ｄを形成する。次いで、図５Ｂ（ｄ）に示すように、第２の実施形態と同様にしてパッシベーション膜２１２を形成する。パッシベーション膜２１２はリセス３０７ｇ内にも形成される。

その後、図５Ｂ（ｅ）に示すように、パッシベーション膜２１２にゲート電極用の開口部３１３を、例えば、平面視でリセス３０７ｇと重なるように形成する。開口部３１３は、例えば、フッ素系ガスを用いたドライエッチング、又はバッファードフッ酸等を用いたウエットエッチング等により形成することができる。

その後、図５Ｂ（ｆ）及び図６（ｂ）に示すように、開口部３１３内の部分を含むゲート電極２１１ｇを形成する。ゲート電極２１１ｇは、第２の実施形態と同様にして形成することができる。なお、図６（ｂ）では、パッシベーション膜２１２を省略してある。

そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。

第３の実施形態によれば、第２の実施形態と同様の効果が得られる。第３の実施形態では、リセス３０７ｇの内面への金属不純物イオンの付着も抑制されるため、ゲートリセス構造を採用した場合のリーク電流の増加が抑制されるという効果も得られる。

（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態はＧａＮ系ＨＥＭＴの製造方法の一例である。図７Ａ乃至図７Ｂは、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。図８は、第４の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。図７Ａ乃至図７Ｂは、図８中のＩ−Ｉ線に沿った断面を示している。

第４の実施形態では、先ず、第２の実施形態と同様にして、ｐ型領域２０６の形成までの処理を行う（図３Ａ（ｂ）及び図４Ａ（ｂ））。例えば、後述のように、平面形状が櫛歯状のソース電極及びドレイン電極を形成し、１本ずつ交互にソース電極の歯及びドレイン電極の歯を配置することとし、ソース電極の歯の輪郭の内側及びドレイン電極の歯の輪郭の内側に位置するようにｐ型領域２０６を形成する。次いで、図７Ａ（ａ）及び図８（ａ）に示すように、表面２２０にソース電極用のリセス４０７ｓ及びドレイン電極用のリセス４０７ｄを形成する。リセス４０７ｓ及びリセス４０７ｄは、例えば、チャネル層２０３とキャリア供給層２０４との界面と平行な方向、つまり電荷の移動方向において、リセス４０７ｓがｐ型領域２０６から離間した部分４０９ｓを備え、リセス４０７ｄがｐ型領域２０６から離間した部分４０９ｄを備えるように形成する。また、リセス４０７ｓ及びリセス４０７ｄは、平面視でｐ型領域２０６を内包するように形成する。リセス４０７ｓ及びリセス４０７ｄの形成では、例えば、レジストパターンをマスクとして用い、Ｃｌ₂ガス等の塩素系ガスを用いたドライエッチングを行う。リセス４０７ｓ及びリセス４０７ｄの深さに関し、キャップ層２０５の一部を残してもよく、また、キャリア供給層２０４の一部を除去してもよい。つまり、リセス４０７ｓ及びリセス４０７ｄの深さがキャップ層２０５の厚さと異なっていてもよい。

その後、図７Ａ（ｂ）に示すように、表面２２０に洗浄液２２２を接触させ、表面２２０における化合物半導体のバンドギャップ以上のエネルギを有する紫外光２２３をｐ型領域２０６に照射する。ＧａＮのバンドギャップが３．４ｅＶであるため、キャップ層２０５にＧａＮが用いられている場合には、例えば３６５ｎｍ以下の波長を含む紫外光２２３を照射する。また、表面２２０への洗浄液２２２の接触は、第２の実施形態と同様にして行うことができる。表面２２０に洗浄液２２２を接触させることにより、リセス４０７ｓ及びリセス４０７ｄの形成時に生じた酸化物等のエッチング副生成物（反応生成物）及びレジスト残渣（有機残渣）が除去される。

その後、図７Ａ（ｃ）及び図８（ｂ）に示すように、リセス４０７ｓ内の部分を含むソース電極４１１ｓ及びリセス４０７ｄ内の部分を含むドレイン電極４１１ｄを形成する。例えば、図８（ｂ）に示すように、ソース電極４１１ｓ及びドレイン電極４１１ｄの平面形状は櫛歯状とし、１本ずつ交互にソース電極４１１ｓの歯及びドレイン電極４１１ｄの歯を配置する。また、ソース電極４１１ｓの歯の輪郭の内側及びドレイン電極４１１ｄの歯の輪郭の内側にｐ型領域２０６を位置させる。ソース電極４１１ｓ及びドレイン電極４１１ｄは、例えばリフトオフ法により形成することができる。すなわち、ソース電極４１１ｓを形成する予定の領域及びドレイン電極４１１ｄを形成する予定の領域を露出し、他の領域を覆うフォトレジストのパターンを形成し、このパターンを成長マスクとして蒸着法により金属膜を形成し、このパターンをその上の金属膜と共に除去する。金属膜の形成では、例えば、厚さが２０ｎｍ程度のＴｉ膜を形成し、その上に厚さが２００ｎｍ程度のＡｌ膜を形成する。次いで、例えば、Ｎ₂の雰囲気中にて４００℃〜１０００℃（例えば５５０℃）で熱処理（例えばＲＴＡ）を行い、オーミック接触を得る。

続いて、図７Ｂ（ｄ）に示すように、第２の実施形態と同様にしてパッシベーション膜２１２を形成する。次いで、図７Ｂ（ｅ）に示すように、第２の実施形態と同様にして開口部２１３を形成する。続いて、図７Ｂ（ｆ）及び図８（ｂ）に示すように、第２の実施形態と同様にしてゲート電極２１１ｇを形成する。なお、図８（ｂ）では、パッシベーション膜２１２を省略してある。

第４の実施形態では、洗浄液２２２を用いた洗浄の際に、洗浄液２２２中の金属不純物イオンは、ｐ型領域２０６の表面に引き寄せられ、リセス４０７ｓ及びリセス４０７ｄの内面でもｐ型領域２０６の表面以外の部分にはほとんど付着しない。また、電流はソース電極４１１ｓ及びドレイン電極４１１ｄを流れる際に、詳細にはソース電極４１１ｓのゲート電極２１１ｇ側の端部近傍及びドレイン電極４１１ｄのゲート電極２１１ｇ側の端部近傍を流れる。従って、第４の実施形態では、ソース電極４１１ｓの直下及びドレイン電極４１１ｄの直下にｐ型領域２０６があるが、電流はソース電極４１１ｓ及びドレイン電極４１１ｄのｐ型領域２０６直上の部分を流れない。このため、ｐ型領域２０６の表面に金属不純物イオンが引き寄せられても、そのことは実質的に特性に影響しない。従って、第２の実施形態と同様の効果が得られる。更に、第２の実施形態ほどの微細なパターンは必要とされないため、より製造しやすいという効果も得られる。

チャネル層２０３とキャリア供給層２０４との界面と平行な方向において、ソース電極４１１ｓの下のｐ型領域２０６は、当該ソース電極４１１ｓのゲート電極２１１ｇ側の縁から１μｍ以上離間していることが好ましい。同様に、チャネル層２０３とキャリア供給層２０４との界面と平行な方向において、ドレイン電極４１１ｄの下のｐ型領域２０６は、当該ドレイン電極４１１ｄのゲート電極２１１ｇ側の縁から１μｍ以上離間していることが好ましい。ｐ型領域２０６の表面に付着した金属不純物イオンの影響をより確実に回避するためである。

（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態はＧａＮ系ＨＥＭＴの製造方法の一例である。図９は、第５の実施形態に係る化合物半導体装置の製造方法を工程順に示す平面図である。

第５の実施形態では、先ず、第２の実施形態と同様にして、素子分離領域２１０の形成までの処理を行う（図４Ａ（ａ））。次いで、図９（ａ）に示すように、素子分離領域２１０の表面にｐ型領域５０６を形成する。その後、図９（ｂ）に示すように、第２の実施形態と同様にして、表面２２０にソース電極用のリセス２０７ｓ及びドレイン電極用のリセス２０７ｄを形成する。続いて、図９（ｃ）に示すように、第２の実施形態と同様にして、洗浄液を用いた洗浄（図３Ｂ（ｄ））以降の処理を行う。なお、図９（ｃ）では、パッシベーション膜２１２を省略してある。

そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。

第５の実施形態では、洗浄液を用いた洗浄の際に、洗浄液中の金属不純物イオンは、リセス２０７ｓ及びリセス２０７ｄの内面よりもｐ型領域５０６に引き寄せられる。そして、ｐ型領域５０６が素子分離領域２１０に形成されているため、ｐ型領域５０６の表面に付着した金属不純物イオンによる影響がより一層抑制される。

第５の実施形態において、第２の実施形態と同様にｐ型領域２０６をも形成してもよい。

（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態はＧａＮ系ＨＥＭＴの製造方法の一例である。図１０は、第６の実施形態に係る化合物半導体装置の製造方法を示す平面図である。

第６の実施形態では、基板に複数のチップ領域６３１を設け、チップ領域６３１の間のダイシング領域６３２にｐ型領域６０６を形成する。ｐ型領域６０６は、ｐ型領域２０６又はｐ型領域５０６に代えて形成する。他の構成は、第２、第３、第４又は第５の実施形態と同様である。従って、洗浄液を用いた洗浄の際に、洗浄液中の金属不純物イオンは、ｐ型領域６０６に引き寄せられる。基板からチップ領域６３１を切り出す際にダイシング領域６３２は消滅するため、切り出し後の化合物半導体装置には、ｐ型領域６０６が存在しない。従って、ｐ型領域６０６の表面に付着した金属不純物イオンによる影響がより一層抑制される。

図１１（ａ）に示すように、第３の実施形態において、ゲート電極用のリセス３０７ｇ内にパッシベーション膜２１２を残してＭＩＳ（metal-insulator-semiconductor）構造としてもよい。パッシベーション膜２１２に代えてアルミニウム酸化膜等の他の絶縁膜をリセス３０７ｇ内に形成してもよい。

図１１（ｂ）に示すように、第４の実施形態において、第３の実施形態のようにゲートリセス構造を採用してもよい。この場合、図１１（ｃ）に示すように、ゲート電極用のリセス３０７ｇ内にパッシベーション膜２１２を残してＭＩＳ構造としてもよい。パッシベーション膜２１２に代えてアルミニウム酸化膜等の他の絶縁膜をリセス３０７ｇ内に形成してもよい。同様に、第５の実施形態においても、ゲートリセス構造を採用してもよく、ＭＩＳ構造としてもよい。

なお、Ｇａを含む化合物半導体として、上述のようなＧａ及びＮを含む化合物半導体だけでなくＧａ及びＡｓを含む化合物半導体を用いてもよい。つまり、ＧａＮ系化合物半導体及びＧａＡｓ系化合物半導体を用いることができる。また、化合物半導体装置として、ＨＥＭＴだけでなく半導体レーザ等を構成してもよい。

（第７の実施形態）
第７の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図１２は、第７の実施形態に係るディスクリートパッケージを示す図である。

第５の実施形態では、図１２に示すように、第２〜第６の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極２１１ｄ又は４１１ｄに接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極２１１ｓ又は４１１ｓに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極２１１ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。

このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。

（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１３は、第８の実施形態に係るＰＦＣ回路を示す結線図である。

ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第２〜第６の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。

ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。

（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１４は、第９の実施形態に係る電源装置を示す結線図である。

電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。

一次側回路１２６１には、第８の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。

二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。

本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第２〜第６の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。

（第１０の実施形態）
次に、第１０の実施形態について説明する。第１０の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図１５は、第１０の実施形態に係る増幅器を示す結線図である。

増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。

ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第２〜第６の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
ガリウムを含む化合物半導体の化合物半導体層の表面にｐ型領域を形成する工程と、
前記ｐ型領域から離間した部分を備えたリセスを前記表面にドライエッチングにより形成する工程と、
前記表面に洗浄液を接触させ、前記表面における前記化合物半導体のバンドギャップ以上のエネルギを有する光を前記ｐ型領域に照射する工程と、
前記リセス内の部分を含む電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。

（付記２）
前記化合物半導体は窒素を含むことを特徴とする付記１に記載の化合物半導体装置の製造方法。

（付記３）
前記化合物半導体層はチャネル層及びキャリア供給層を有し、
前記電極を形成する工程は、前記化合物半導体層の上方にソース電極、ゲート電極及びドレイン電極を形成する工程を有し、
平面視で、
前記ゲート電極を前記ソース電極と前記ドレイン電極との間に位置させ、
前記ソース電極又は前記ドレイン電極を前記ゲート電極と前記ｐ型領域との間に位置させることを特徴とする付記１又は２に記載の化合物半導体装置の製造方法。

（付記４）
前記化合物半導体層はチャネル層及びキャリア供給層を有し、
前記電極を形成する工程は、前記化合物半導体層の上方にソース電極、ゲート電極及びドレイン電極を形成する工程を有し、
平面視で、
前記ゲート電極を前記ソース電極と前記ドレイン電極との間に位置し、
前記ｐ型領域を前記ソース電極又は前記ドレイン電極に内包させることを特徴とする付記１又は２に記載の化合物半導体装置の製造方法。

（付記５）
前記ｐ型領域の少なくとも一部を素子分離領域に形成することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。

（付記６）
前記洗浄液は、硫酸、過酸化水素、フッ酸、バッファードフッ酸若しくは塩酸又はこれらの組み合わせを含むことを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置の製造方法。

（付記７）
表面にリセスが形成され、ガリウムを含む化合物半導体の化合物半導体層と、
前記化合物半導体層の表面に形成されたｐ型領域と、
前記リセス内の部分を含む電極と、
を有し、
前記リセスは前記ｐ型領域から離間した部分を備えていることを特徴とする化合物半導体装置。

（付記８）
前記化合物半導体は窒素を含むことを特徴とする付記７に記載の化合物半導体装置。

（付記９）
前記化合物半導体層はチャネル層及びキャリア供給層を有し、
前記電極は前記化合物半導体層の上方のソース電極、ゲート電極及びドレイン電極を有し、
平面視で、
前記ゲート電極は前記ソース電極と前記ドレイン電極との間に位置し、
前記ソース電極又は前記ドレイン電極は前記ゲート電極と前記ｐ型領域との間に位置することを特徴とする付記７又は８に記載の化合物半導体装置。

（付記１０）
前記化合物半導体層はチャネル層及びキャリア供給層を有し、
前記電極は前記化合物半導体層の上方のソース電極、ゲート電極及びドレイン電極を有し、
平面視で、
前記ゲート電極は前記ソース電極と前記ドレイン電極との間に位置し、
前記ｐ型領域は前記ソース電極又は前記ドレイン電極に内包されていることを特徴とする付記７又は８に記載の化合物半導体装置。

（付記１１）
前記ｐ型領域の少なくとも一部は素子分離領域に形成されていることを特徴とする付記７乃至１０のいずれか１項に記載の化合物半導体装置。

（付記１２）
付記７乃至１１のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。

（付記１３）
付記７乃至１１のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。

１０６、２０６、５０６、６０６：ｐ型領域
１０７、２０７ｓ、２０７ｄ、３０７ｇ、４０７ｓ、４０７ｄ：リセス
１０８、２０８：化合物半導体層
１１１：電極
１２２、２２２：洗浄液
１２３：光
２１１ｓ、４１１ｓ：ソース電極
２１１ｄ、４１１ｄ：ドレイン電極
２１１ｇ：ゲート電極
２２３：紫外光

Claims (12)

1. ガリウムを含む化合物半導体の化合物半導体層の表面にｐ型領域を形成する工程と、
   前記ｐ型領域から離間した部分を備えたリセスを前記表面にドライエッチングにより形成する工程と、
   前記表面に洗浄液を接触させ、前記表面における前記化合物半導体のバンドギャップ以上のエネルギを有する光を前記ｐ型領域に照射する工程と、
   前記リセス内の部分を含む電極を形成する工程と、
   を有することを特徴とする化合物半導体装置の製造方法。
2. 前記化合物半導体は窒素を含むことを特徴とする請求項１に記載の化合物半導体装置の製造方法。
3. 前記化合物半導体層はチャネル層及びキャリア供給層を有し、
   前記電極を形成する工程は、前記化合物半導体層の上方にソース電極、ゲート電極及びドレイン電極を形成する工程を有し、
   平面視で、
   前記ゲート電極を前記ソース電極と前記ドレイン電極との間に位置させ、
   前記ソース電極又は前記ドレイン電極を前記ゲート電極と前記ｐ型領域との間に位置させることを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
4. 前記化合物半導体層はチャネル層及びキャリア供給層を有し、
   前記電極を形成する工程は、前記化合物半導体層の上方にソース電極、ゲート電極及びドレイン電極を形成する工程を有し、
   平面視で、
   前記ゲート電極を前記ソース電極と前記ドレイン電極との間に位置し、
   前記ｐ型領域を前記ソース電極又は前記ドレイン電極に内包させることを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
5. 前記ｐ型領域の少なくとも一部を素子分離領域に形成することを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。
6. 表面にリセスが形成され、ガリウムを含む化合物半導体の化合物半導体層と、
   前記化合物半導体層の表面に形成されたｐ型領域と、
   前記リセス内の部分を含む電極と、
   を有し、
   前記リセスは前記ｐ型領域から離間した部分を備えていることを特徴とする化合物半導体装置。
7. 前記化合物半導体は窒素を含むことを特徴とする請求項６に記載の化合物半導体装置。
8. 前記化合物半導体層はチャネル層及びキャリア供給層を有し、
   前記電極は前記化合物半導体層の上方のソース電極、ゲート電極及びドレイン電極を有し、
   平面視で、
   前記ゲート電極は前記ソース電極と前記ドレイン電極との間に位置し、
   前記ソース電極又は前記ドレイン電極は前記ゲート電極と前記ｐ型領域との間に位置することを特徴とする請求項６又は７に記載の化合物半導体装置。
9. 前記化合物半導体層はチャネル層及びキャリア供給層を有し、
   前記電極は前記化合物半導体層の上方のソース電極、ゲート電極及びドレイン電極を有し、
   平面視で、
   前記ゲート電極は前記ソース電極と前記ドレイン電極との間に位置し、
   前記ｐ型領域は前記ソース電極又は前記ドレイン電極に内包されていることを特徴とする請求項６又は７に記載の化合物半導体装置。
10. 前記ｐ型領域の少なくとも一部は素子分離領域に形成されていることを特徴とする請求項６乃至９のいずれか１項に記載の化合物半導体装置。
11. 請求項６乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
12. 請求項６乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。

Images