JP6221345B2 - 化合物半導体装置及びその製造方法 - Google Patents

Description

本発明は、化合物半導体装置及びその製造方法に関する。

ＧａＮ系の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）等の化合物半導体装置の構造の一つに、ゲート電極と化合物半導体層とがショットキー接続した構造がある。また、ゲート電極と化合物半導体層とがショットキー接続した構造において、化合物半導体層とゲート電極との間に介在するシリコン窒化膜のゲートリセスをテーパ形状とした構造がある。この構造によれば、耐圧の向上、出力の向上、効率の向上、歩留まりの向上等が期待される。

しかしながら、ゲートリセスをテーパ形状とした化合物半導体装置では、リーク電流が増加してしまう。

特開平５−２９９３９２号公報 特開２００８−１６６４６９号公報 特開２００９−４５０４号公報 特開２００６−３３９３７０号公報

本発明の目的は、リーク電流の増加を抑制することができる化合物半導体装置及びその製造方法を提供することにある。

化合物半導体装置の一態様には、基板と、前記基板上方に形成され、表面にＧａＮ表面層を含む化合物半導体積層構造と、前記ＧａＮ表面層下方の表面に形成されたソース電極及びドレイン電極と、シリコン及び窒素を含有し、前記ＧａＮ表面層を覆い、前記ソース電極と前記ドレイン電極との間に開口部が形成された絶縁膜と、前記開口部を介して前記ＧａＮ表面層に接するゲート電極と、が設けられている。前記開口部は、前記化合物半導体積層構造から離間するほど広がっている。前記絶縁膜は、第１の窒素濃度の第１領域と、前記絶縁膜の前記開口部の側面から所定の距離内の領域において前記第１の窒素濃度よりも高い第２の窒素濃度の第２領域とを有し、前記ソース電極または前記ドレイン電極に近い前記ゲート電極の端部が前記第１領域に接している。

化合物半導体装置の製造方法の一態様では、基板上方に、表面にＧａＮ表面層を含む化合物半導体積層構造を形成し、前記ＧａＮ表面層下方の表面にソース電極及びドレイン電極を形成し、シリコン及び窒素を含有し、前記ＧａＮ表面層を覆う絶縁膜を形成する。前記絶縁膜の前記ソース電極と前記ドレイン電極との間に、前記化合物半導体積層構造から離間するほど広がる開口部を形成し、前記開口部の側面に、アンモニアガスから発生させたプラズマを照射して、前記絶縁膜に、第１の窒素濃度の第１領域と、前記絶縁膜の前記開口部の側面から所定の距離内の領域において前記第１の窒素濃度よりも高い第２の窒素濃度の第２領域とを形成し、前記開口部を介して前記ＧａＮ表面層に接するゲート電極を、前記ソース電極または前記ドレイン電極に近い前記ゲート電極の端部が前記第１領域に接するように形成する。前記開口部を形成する際に、酸素ガスを含むエッチングガスを用いたドライエッチングを行う。

上記の化合物半導体装置等によれば、化合物半導体積層構造から離間するほど広がる開口部が絶縁膜に形成されても、リーク電流を抑制することができる。

第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 第１の実施形態に係る化合物半導体装置のレイアウトを示す図である。 第１の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。 図２Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 図２Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 第１の実施形態の変形例を示す断面図である。 動作電流（ドレイン電流Ｉｄ）及びリーク電流（ゲート電流Ｉｇ）を示すグラフである。 第２の実施形態に係るディスクリートパッケージを示す図である。 第３の実施形態に係るＰＦＣ回路を示す結線図である。 第４の実施形態に係る電源装置を示す結線図である。 第５の実施形態に係る増幅器を示す結線図である。

本願発明者らは、ゲートリセスをテーパ形状とした従来の化合物半導体装置においてリーク電流が増加する原因について検討を行った。この結果、テーパ形状のゲートリセスを形成するためのドライエッチングのエッチングガスに含有されている酸素ガスがリーク電流の増加の一因となっていることが判明した。即ち、シリコン窒化膜を構成する窒素が酸素により置換され、Ｓｉ−Ｎ結合の一部が解かれる。そして、窒素原子から分離したシリコン原子がリークパスの一助となり、シリコン原子から分離した窒素原子がダングリングボンドを有することになって空乏層が十分に延伸しにくくなるのである。このようにしてリーク電流が増加してしまう。リーク電流が増加すると、効率が低下したり、信頼性が低下したりする。本願発明者らは、これらの知見に基づいて、シリコン窒化膜のゲートリセス形成時に酸素ガスの影響を受けた部分に窒素を供給して、ゲートリセスの側面から所定の距離内の領域を、シリコンに対して窒素を過剰する領域とすることに想到した。

以下、実施形態について添付の図面を参照しながら具体的に説明する。

（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａは、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。

第１の実施形態では、図１Ａに示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが形成されている。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが窒化物の化合物半導体積層構造１２に含まれる。バッファ層１２ａ及び電子走行層１２ｂは、例えば意図的な不純物のドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）であり、これらの総厚は３μｍ程度である。バッファ層１２ａは、基板１１の表面に存在する格子欠陥の電子走行層１２ｂへの伝播を防止している。電子供給層１２ｃは、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）であり、その厚さは１０ｎｍ程度である。表面層１２ｄは、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）であり、その厚さは１０ｎｍ以下である。電子走行層１２ｂの電子供給層１２ｃとの近傍に２次元電子ガス（２ＤＥＧ）が存在する。

また、活性領域を画定する素子分離領域１８がバッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄの周囲に形成されている。表面層１２ｄには、電子供給層１２ｃを露出するリセス３１ｓ及び３１ｄが形成されており、リセス３１ｓにソース電極１４ｓが形成され、リセス３１ｄにドレイン電極１４ｄが形成されている。更に、表面層１２ｄ、ソース電極１４ｓ及びドレイン電極１４ｄを覆う絶縁膜１５が形成されている。絶縁膜１５としては、例えばシリコン窒化膜が用いられ、その厚さは、例えば４０ｎｍ程度である。絶縁膜１５には、ソース電極１４ｓ及びドレイン電極１４ｄの間において、開口部１６（ゲートリセス）が形成されている。そして、開口部１６を介して表面層１２ｄと接するゲート電極１３が絶縁膜１５上に形成されている。ゲート電極１３は化合物半導体積層構造１２とショットキー接合している。また、ゲート電極１３を覆う絶縁膜１９が絶縁膜１５上に形成されている。

開口部１６は、化合物半導体積層構造１２から離間するほど広がっている。つまり、開口部１６の形状は順テーパ状であり、開口部１６の側面は傾斜している。また、絶縁膜１５の開口部１６の側面から所定の距離内の領域は、シリコンに対して窒素を過剰に含有する過剰窒素領域１７となっている。つまり、絶縁膜１５の開口部１６の側面から所定の距離内の領域では、シリコンに対して窒素が過剰に含有されている。過剰窒素領域１７の組成は、例えば、Ｓｉ₃Ｎ_x（ｘ＞４）で表される。過剰窒素領域１７は、開口部１６の形成の際に酸素ガスの影響を受けた部分に設けられており、上記の所定の距離は、絶縁膜１５の組成及び開口部１６を形成する際のエッチング条件等に基づいて設定される。更に、表面層１２ｄのゲート電極１３と接する部分、つまり、開口部１６から露出する部分に窒化領域２０が存在する。ここで、「開口部１６の側面から所定の距離」とは、開口部１６の側面に直交する方向における当該側面からの距離を意味する。

このように構成されたＧａＮ系ＨＥＭＴでは、開口部１６の形成の際に酸素ガスの影響を受けた部分に、シリコンに対して窒素を過剰に含有する過剰窒素領域１７が設けられているため、リーク電流を抑制することができる。つまり、開口部１６の形成の際に絶縁膜１５中のＳｉ−Ｎ結合の一部が解かれたとしても、この結合が回復しているため、リークパスが低減され、空乏層が十分に延伸しやすくなっている。従って、リーク電流が抑制される。

図１Ａはディスクリートの形態を示しているが、マルチフィンガーゲート構造が採用されている場合、基板１１の表面側から見たレイアウトは、例えば図１Ｂのようになる。つまり、ゲート電極１３、ソース電極１４ｓ及びドレイン電極１４ｄの平面形状が櫛歯状となっており、ソース電極１４ｓ及びドレイン電極１４ｄが交互に配置されている。そして、複数のゲート電極１３が互いに共通接続され、複数のソース電極１４ｓが互いに共通接続され、複数のドレイン電極１４ｄが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。

次に、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図２Ａ乃至図２Ｃは、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。

先ず、図２Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄをエピタキシャル成長させる。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。

次いで、図２Ａ（ｂ）に示すように、化合物半導体積層構造１２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域１８を化合物半導体積層構造１２及び基板１１の表層部に形成する。

その後、図２Ａ（ｃ）に示すように、ソース電極を形成する予定の領域、及びドレイン電極を形成する予定の領域に開口部２１ａを有するレジストパターン２１を化合物半導体積層構造１２上に形成する。

続いて、図２Ａ（ｄ）に示すように、レジストパターン２１をマスクとして用い、不活性ガス及びＣｌ₂ガス等の塩素系ガスを用いたドライエッチングを表面層１２ｄに対して行うことにより、表面層１２ｄにリセス３１ｓ及び３１ｄを形成する。なお、リセス３１ｓ及び３１ｄの深さに関し、表面層１２ｄの一部を残してもよく、また、電子供給層１２ｃの一部を除去してもよい。つまり、リセス３１ｓ及び３１ｄの深さは表面層１２ｄの厚さと一致している必要はない。

次いで、図２Ａ（ｅ）に示すように、リセス３１ｓ内にソース電極１４ｓを形成し、リセス３１ｄ内にドレイン電極１４ｄを形成する。ソース電極１４ｓ及びドレイン電極１４ｄの形成に当たっては、例えば、先ず、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｌ層の厚さは２００ｎｍ程度とする。そして、リセス３１ｓ及び３１ｄの形成に用いたレジストパターン２１を、その上のＴｉ層及びＡｌ層と共に除去する。つまり、ソース電極１４ｓ及びドレイン電極１４ｄの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、５５０℃程度での熱処理を行うことにより、ソース電極１４ｓ及びドレイン電極１４ｄと化合物半導体積層構造１２の表面（電子供給層１２ｃの表面）との間をオーミックコンタクトさせる。なお、リフトオフに用いるレジストパターンをリセス３１ｓ及び３１ｄの形成に用いたレジストパターン２１とは異ならせてもよい。例えば、庇構造レジストを用いてもよい。

続いて、図２Ｂ（ｆ）に示すように、表面層１２ｄ、ソース電極１４ｓ、ドレイン電極１４ｄ及び素子分離領域１８を覆う絶縁膜１５を形成する。絶縁膜１５としては、例えばプラズマＣＶＤ法により、Ｓｉ₃Ｎ₄膜を形成する。

その後、図２Ｂ（ｇ）に示すように、ゲート電極用の開口部（ゲートリセス）を形成する予定の領域に開口部２２ａを有するレジストパターン２２を絶縁膜１５上に形成する。レジストパターン２２の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２２ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。

続いて、図２Ｂ（ｈ）に示すように、レジストパターン２２をマスクとしたドライエッチングを行うことにより、絶縁膜１５に開口部１６を形成する。このドライエッチングでは、例えばＳＦ₆ガス、ＣＦ₄、ＮＦ₃の１種、２種又は３種と酸素ガスとの混合ガスをエッチングガスとして用いる。酸素ガスを含む混合ガスを用いることにより、順テーパ状の開口部１６を形成することができる。開口部１６の形成の際に、絶縁膜１５の開口部１６の側面近傍の領域が酸素ガスの影響を受ける。例えば、絶縁膜１５を構成する窒素が酸素により置換され、Ｓｉ−Ｎ結合の一部が解かれる。そして、窒素原子から分離したシリコン原子がリークパスの一助となり、シリコン原子から分離した窒素原子がダングリングボンドを有することになって空乏層が十分に延伸しにくくなる。

次いで、レジストパターン２２をマスクとして、ＮＨ₃ガス（アンモニアガス）から発生させたプラズマの照射を行い、熱処理を行うことにより、図２Ｃ（ｉ）に示すように、絶縁膜１５の開口部１６の形成の際に酸素ガスの影響を受けた領域に過剰窒素領域１７を形成する。このようなプラズマの照射が行われると、開口部１６の形成の際に絶縁膜１５中に入り込んだ酸素原子が窒素原子によって再置換される。この結果、Ｓｉ−Ｎ結合が回復する。また、開口部１６の形成の際に絶縁膜１５中に入り込んだ酸素原子が水素原子と結合して外方拡散する。つまり、絶縁膜１５から酸素原子が排出される。これらの作用により、開口部１６の形成の際に低下した絶縁膜１５の特性が回復する。また、表面層１２ｄの表面が、開口部１６の形成の際に酸素ガスの影響を受けていても、ここにも窒素が供給されて窒化領域２０が形成されるため、酸素ガスの影響を抑制することができる。例えば、Ｇａ−Ｎ結合の一部が解かれていても、Ｇａ−Ｎ結合が回復する。

その後、図２Ｃ（ｊ）に示すように、開口部１６を介して表面層１２ｄと接するゲート電極１３を絶縁膜１５上に形成する。ゲート電極１３は、例えば、庇構造の２層レジスト等の多層レジストを用いたリフトオフ法により形成することができる。ゲート電極１３用の成膜では、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。

その後、図２Ｃ（ｋ）に示すように、絶縁膜１５上にゲート電極１３を覆う絶縁膜１９を形成する。絶縁膜１９としては、例えばプラズマＣＶＤ法により、シリコン窒化膜を形成する。

そして、必要に応じて保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。

このような方法で製造されたＧａＮ系ＨＥＭＴでは、開口部１６の形成の際に絶縁膜１５のＳｉ−Ｎ結合の一部が解かれていても、プラズマの照射に伴ってＳｉ−Ｎ結合が回復する。また、開口部１６の形成の際に酸素が絶縁膜１５中に入り込んでいたとしても、酸素が除去される。従って、リーク電流の発生を抑制することができる。また、表面層１２ｄのＧａ−Ｎ結合の一部が解かれていても、プラズマの照射に伴ってＧａ−Ｎ結合が回復する。従って、Ｇａ−Ｎ結合の分解に伴う特性の変化を抑制することもできる。

なお、プラズマの照射を、レジストパターン２２の除去後に行ってもよい。この場合、例えば、図３に示すように、絶縁膜１５の全面にわたって過剰窒素領域１７が形成される。

プラズマの発生に用いるガスはＮＨ₃ガスに限定されず、Ｎ₂ガス等の窒素原子を含有するガスを用いることができる。但し、絶縁膜１５中の酸素を除去するという観点からは、ＮＨ₃ガスを用いることが好ましい。Ｈ₂Ｏに変化させて酸素を除去しやすいからである。プラズマ源としてＮ₂ガス及びＨ₂ガスの混合ガスを用いてもよい。

絶縁膜１５としてＳｉＯＮ膜を形成してもよい。この場合、過剰窒素領域１７の組成は、Ｓｉ_y1Ｏ_y2Ｎ_y3（ｙ３＞ｙ１、かつｙ３＞ｙ２）とすることが好ましい。

図４は、過剰窒素領域１７の有無と動作電流（ドレイン電流Ｉｄ）との関係、及び過剰窒素領域１７の有無とリーク電流（ゲート電流Ｉｇ）との関係を示すグラフである。図４に示すように、過剰窒素領域１７が設けられている場合の動作電流Ｉｄ₂及び過剰窒素領域１７が設けられていない場合の動作電流Ｉｄ₁は、−１Ｖ以上のゲート電圧Ｖｇｓ下で同等である。一方、過剰窒素領域１７が設けられている場合のリーク電流Ｉｇ₂は過剰窒素領域１７が設けられていない場合のリーク電流Ｉｇ₁よりも１桁程度小さい。このことから、リーク電流が抑制される効果が確認できる。

なお、上記の所定の距離は、例えば絶縁膜１５の組成及び開口部１６を形成する際のエッチング条件等に基づいて設定されるが、開口部１６の外側で絶縁膜１５の厚さが一定となっている部分の厚さをｔとしたとき、ｔ／３以上であることが好ましい。これは、距離がｔ／３未満であると、開口部１６の形成の際に受けた酸素ガスの影響を十分に排除しきれないことがあるからである。また、上記の所定の距離は、ｔ／２以下であることが好ましい。これは、距離がｔ／２超であると、過剰窒素領域１７が広く、十分な耐圧を確保しにくくなるからである。

（第２の実施形態）
第２の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図５は、第２の実施形態に係るディスクリートパッケージを示す図である。

第２の実施形態では、図５に示すように、第１の実施形態のＧａＮ系ＨＥＭＴのＨＥＭＴチップ２１０の裏面がはんだ等のダイアタッチ剤２３４を用いてランド（ダイパッド）２３３に固定されている。また、ドレイン電極１４ｄが接続されたドレインパッド２２６ｄに、Ａｌワイヤ等のワイヤ２３５ｄが接続され、ワイヤ２３５ｄの他端が、ランド２３３と一体化しているドレインリード２３２ｄに接続されている。ソース電極１４ｓに接続されたソースパッド２２６ｓにＡｌワイヤ等のワイヤ２３５ｓが接続され、ワイヤ２３５ｓの他端がランド２３３から独立したソースリード２３２ｓに接続されている。ゲート電極１３に接続されたゲートパッド２２６ｇにＡｌワイヤ等のワイヤ２３５ｇが接続され、ワイヤ２３５ｇの他端がランド２３３から独立したゲートリード２３２ｇに接続されている。そして、ゲートリード２３２ｇの一部、ドレインリード２３２ｄの一部及びソースリード２３２ｓの一部が突出するようにして、ランド２３３及びＨＥＭＴチップ２１０等がモールド樹脂２３１によりパッケージングされている。

このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ２１０をはんだ等のダイアタッチ剤２３４を用いてリードフレームのランド２３３に固定する。次いで、ワイヤ２３５ｇ、２３５ｄ及び２３５ｓを用いたボンディングにより、ゲートパッド２２６ｇをリードフレームのゲートリード２３２ｇに接続し、ドレインパッド２２６ｄをリードフレームのドレインリード２３２ｄに接続し、ソースパッド２２６ｓをリードフレームのソースリード２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂２３１を用いた封止を行う。続いて、リードフレームを切り離す。

（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図６は、第３の実施形態に係るＰＦＣ回路を示す結線図である。

ＰＦＣ回路２５０には、スイッチ素子（トランジスタ）２５１、ダイオード２５２、チョークコイル２５３、コンデンサ２５４及び２５５、ダイオードブリッジ２５６、並びに交流電源（ＡＣ）２５７が設けられている。そして、スイッチ素子２５１のドレイン電極と、ダイオード２５２のアノード端子及びチョークコイル２５３の一端子とが接続されている。スイッチ素子２５１のソース電極と、コンデンサ２５４の一端子及びコンデンサ２５５の一端子とが接続されている。コンデンサ２５４の他端子とチョークコイル２５３の他端子とが接続されている。コンデンサ２５５の他端子とダイオード２５２のカソード端子とが接続されている。また、スイッチ素子２５１のゲート電極にはゲートドライバが接続されている。コンデンサ２５４の両端子間には、ダイオードブリッジ２５６を介してＡＣ２５７が接続される。コンデンサ２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子２５１に、第１の実施形態のＧａＮ系ＨＥＭＴが用いられている。

ＰＦＣ回路２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子２５１をダイオード２５２及びチョークコイル２５３等に接続する。

（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図７は、第４の実施形態に係る電源装置を示す結線図である。

電源装置には、高圧の一次側回路２６１及び低圧の二次側回路２６２、並びに一次側回路２６１と二次側回路２６２との間に配設されるトランス２６３が設けられている。

一次側回路２６１には、第３の実施形態に係るＰＦＣ回路２５０、及びＰＦＣ回路２５０のコンデンサ２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路２６０が設けられている。フルブリッジインバータ回路２６０には、複数（ここでは４つ）のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄが設けられている。

二次側回路２６２には、複数（ここでは３つ）のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃが設けられている。

本実施形態では、一次側回路２６１を構成するＰＦＣ回路２５０のスイッチ素子２５１、並びにフルブリッジインバータ回路２６０のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄに、第１の実施形態のＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路２６２のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。

（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図８は、第５の実施形態に係る増幅器を示す結線図である。

増幅器には、ディジタル・プレディストーション回路２７１、ミキサー２７２ａ及び２７２ｂ、並びにパワーアンプ２７３が設けられている。

ディジタル・プレディストーション回路２７１は、入力信号の非線形歪みを補償する。ミキサー２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ２７３は、第１の実施形態のＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。

なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物を用いることができる。また、これらの混晶を用いることもできる。

また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。

基板として、ＳｉＣ基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。

以下、本発明の諸態様を付記としてまとめて記載する。

（付記１）
基板と、
前記基板上方に形成された化合物半導体積層構造と、
前記化合物半導体積層構造上方に形成されたソース電極及びドレイン電極と、
シリコン及び窒素を含有し、前記化合物半導体積層構造を覆い、前記ソース電極と前記ドレイン電極との間に開口部が形成された絶縁膜と、
前記開口部を介して前記化合物半導体積層構造に接するゲート電極と、
を有し、
前記開口部は、前記化合物半導体積層構造から離間するほど広がっており、
前記絶縁膜の前記開口部の側面から所定の距離内の領域において、シリコンに対して窒素が過剰に含有されていることを特徴とする化合物半導体装置。

（付記２）
前記領域の組成は、Ｓｉ₃Ｎ_x（ｘ＞４）で表されることを特徴とする付記１に記載の化合物半導体装置。

（付記３）
前記領域の組成は、Ｓｉ_y1Ｏ_y2Ｎ_y3（ｙ３＞ｙ１、かつｙ３＞ｙ２）で表されることを特徴とする付記１に記載の化合物半導体装置。

（付記４）
前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／３以上であることを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。

（付記５）
前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／２以下であることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。

（付記６）
前記絶縁膜のうちで前記領域以外の部分の組成は、実質的にＳｉ₃Ｎ₄又はＳｉＯＮで表されることを特徴とする付記１乃至５のいずれか１項に記載の化合物半導体装置。

（付記７）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。

（付記８）
付記１乃至６のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。

（付記９）
基板上方に化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造上方にソース電極及びドレイン電極を形成する工程と、
シリコン及び窒素を含有し、前記化合物半導体積層構造を覆う絶縁膜を形成する工程と、
前記絶縁膜の前記ソース電極と前記ドレイン電極との間に、前記化合物半導体積層構造から離間するほど広がる開口部を形成する工程と、
前記開口部の側面に、窒素を含むガスから発生させたプラズマを照射する工程と、
前記開口部を介して前記化合物半導体積層構造に接するゲート電極を形成する工程と、
を有し、
前記開口部を形成する工程は、酸素ガスを含むエッチングガスを用いたドライエッチングを行う工程を有することを特徴とする化合物半導体装置の製造方法。

（付記１０）
前記窒素を含むガスは、アンモニアガスであることを特徴とする付記９に記載の化合物半導体装置の製造方法。

（付記１１）
前記プラズマを照射することにより、前記絶縁膜の前記開口部の側面から所定の距離内の領域において、シリコンに対して窒素が過剰になることを特徴とする付記９又は１０に記載の化合物半導体装置の製造方法。

（付記１２）
前記領域の組成は、Ｓｉ₃Ｎ_x（ｘ＞４）で表されることを特徴とする付記１１に記載の化合物半導体装置の製造方法。

（付記１３）
前記領域の組成は、Ｓｉ_y1Ｏ_y2Ｎ_y3（ｙ３＞ｙ１、かつｙ３＞ｙ２）で表されることを特徴とする付記１１に記載の化合物半導体装置の製造方法。

（付記１４）
前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／３以上であることを特徴とする付記１１乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１５）
前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／２以下であることを特徴とする付記１１乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。

（付記１６）
前記絶縁膜のうちで前記領域以外の部分の組成は、実質的にＳｉ₃Ｎ₄又はＳｉＯＮで表されることを特徴とする付記１１乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。

１１：基板
１２：化合物半導体積層構造
１３：ゲート電極
１４ｓ：ソース電極
１４ｄ：ドレイン電極
１５：絶縁膜
１６：開口部
１７：過剰窒素領域
１８：窒化領域

Claims (8)

1. 基板と、
   前記基板上方に形成され、表面にＧａＮ表面層を含む化合物半導体積層構造と、
   前記ＧａＮ表面層下方の表面に形成されたソース電極及びドレイン電極と、
   シリコン及び窒素を含有し、前記ＧａＮ表面層を覆い、前記ソース電極と前記ドレイン電極との間に開口部が形成された絶縁膜と、
   前記開口部を介して前記ＧａＮ表面層に接するゲート電極と、
   を有し、
   前記開口部は、前記化合物半導体積層構造から離間するほど広がっており、
   前記絶縁膜は、第１の窒素濃度の第１領域と、前記絶縁膜の前記開口部の側面から所定の距離内の領域において前記第１の窒素濃度よりも高い第２の窒素濃度の第２領域とを有し、前記ソース電極または前記ドレイン電極に近い前記ゲート電極の端部が前記第１領域に接していることを特徴とする化合物半導体装置。
2. 前記第２領域の組成は、Ｓｉ₃Ｎ_x（ｘ＞４）で表されることを特徴とする請求項１に記載の化合物半導体装置。
3. 前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／３以上であることを特徴とする請求項１又は２に記載の化合物半導体装置。
4. 前記絶縁膜のうちで、前記開口部の外側で厚さが一定となっている部分の厚さをｔとしたとき、前記所定の距離はｔ／２以下であることを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
5. 請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
6. 請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
7. 基板上方に、表面にＧａＮ表面層を含む化合物半導体積層構造を形成する工程と、
   前記ＧａＮ表面層下方の表面にソース電極及びドレイン電極を形成する工程と、
   シリコン及び窒素を含有し、前記ＧａＮ表面層を覆う絶縁膜を形成する工程と、
   前記絶縁膜の前記ソース電極と前記ドレイン電極との間に、前記化合物半導体積層構造から離間するほど広がる開口部を形成する工程と、
   前記開口部の側面に、アンモニアガスから発生させたプラズマを照射して、前記絶縁膜に、第１の窒素濃度の第１領域と、前記絶縁膜の前記開口部の側面から所定の距離内の領域において前記第１の窒素濃度よりも高い第２の窒素濃度の第２領域とを形成する工程と、
   前記開口部を介して前記ＧａＮ表面層に接するゲート電極を、前記ソース電極または前記ドレイン電極に近い前記ゲート電極の端部が前記第１領域に接するように形成する工程と、
   を有し、
   前記開口部を形成する工程は、酸素ガスを含むエッチングガスを用いたドライエッチングを行う工程を有することを特徴とする化合物半導体装置の製造方法。
8. 前記第２領域の組成は、Ｓｉ₃Ｎ_x（ｘ＞４）で表されることを特徴とする請求項７に記載の化合物半導体装置の製造方法。

Images