JP2017022214A - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2017022214A JP2017022214A JP2015137277A JP2015137277A JP2017022214A JP 2017022214 A JP2017022214 A JP 2017022214A JP 2015137277 A JP2015137277 A JP 2015137277A JP 2015137277 A JP2015137277 A JP 2015137277A JP 2017022214 A JP2017022214 A JP 2017022214A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- layer
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
先ず、第1の実施形態について説明する。第1の実施形態はHEMTを備えた化合物半導体装置の一例に関する。図1は、第1の実施形態に係る化合物半導体装置の構造を示す断面図である。
次に、第2の実施形態について説明する。第2の実施形態はGaN系HEMTを備えた化合物半導体装置の一例である。図2は、第2の実施形態に係る化合物半導体装置の構造を示す断面図である。
次に、第3の実施形態について説明する。第3の実施形態はGaN系HEMTを備えた化合物半導体装置の一例である。図7は、第3の実施形態に係る化合物半導体装置の構造を示す断面図である。
次に、第4の実施形態について説明する。第4の実施形態は、HEMTのディスクリートパッケージに関する。図9は、第4の実施形態に係るディスクリートパッケージを示す図である。
次に、第5の実施形態について説明する。第5の実施形態は、HEMTを備えたPFC(Power Factor Correction)回路に関する。図10は、第5の実施形態に係るPFC回路を示す結線図である。
次に、第6の実施形態について説明する。第6の実施形態は、HEMTを備えた電源装置に関する。図11は、第6の実施形態に係る電源装置を示す結線図である。
次に、第7の実施形態について説明する。第7の実施形態は、HEMTを備えた増幅器に関する。図12は、第7の実施形態に係る増幅器を示す結線図である。
キャリア走行層と、
前記キャリア走行層上方に形成されたキャリア供給層を含む第1の化合物半導体層と、
前記第1の化合物半導体層上に形成され、前記第1の化合物半導体層と直接接触する一対のオーミック電極と、
前記一対のオーミック電極の間で前記第1の化合物半導体層上方に形成されたゲート電極と、
前記一対のオーミック電極の少なくとも一方の一部と前記第1の化合物半導体層との間に形成されたn型AlxGa1-xN(0≦x<1)の第2の化合物半導体層と、
を有し、
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に第1のコンタクト抵抗で直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に前記第1のコンタクト抵抗よりも低い第2のコンタクト抵抗で直接接触することを特徴とする化合物半導体装置。
前記第2の化合物半導体層は、前記第1の化合物半導体層に形成されたリセス内に形成されていることを特徴とする付記1に記載の化合物半導体装置。
前記第2の化合物半導体層は前記第1の化合物半導体層よりも高い濃度で不純物を含むことを特徴とする付記1又は2に記載の化合物半導体装置。
前記不純物がSi又はGeであることを特徴とする付記3に記載の化合物半導体装置。
前記一対のオーミック電極の両方が、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に直接接触することを特徴とする付記1乃至4のいずれか1項に記載の化合物半導体装置。
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記キャリア供給層に直接接触することを特徴とする付記1乃至5のいずれか1項に記載の化合物半導体装置。
付記1乃至6のいずれか1項に記載の化合物半導体装置を有することを特徴とする電源装置。
付記1乃至6のいずれか1項に記載の化合物半導体装置を有することを特徴とする増幅器。
キャリア走行層上方にキャリア供給層を含む第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上に、前記第1の化合物半導体層と直接接触する一対のオーミック電極を形成する工程と、
前記一対のオーミック電極の間で前記第1の化合物半導体層上方にゲート電極を形成する工程と、
前記一対のオーミック電極の少なくとも一方の一部と前記第1の化合物半導体層との間にn型AlxGa1-xN(0≦x<1)の第2の化合物半導体層を形成する工程と、
を有し、
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に第1のコンタクト抵抗で直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に前記第1のコンタクト抵抗よりも低い第2のコンタクト抵抗で直接接触することを特徴とする化合物半導体装置の製造方法。
前記第2の化合物半導体層を形成する工程は、
前記第1の化合物半導体層にリセスを形成する工程と、
前記リセス内に前記第2の化合物半導体層を再成長させる工程と、
を有することを特徴とする付記9に記載の化合物半導体装置の製造方法。
前記第2の化合物半導体層は前記第1の化合物半導体層よりも高い濃度で不純物を含むことを特徴とする付記9又は10に記載の化合物半導体装置の製造方法。
前記不純物がSi又はGeであることを特徴とする付記11に記載の化合物半導体装置の製造方法。
前記一対のオーミック電極の両方が、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に直接接触することを特徴とする付記9乃至12のいずれか1項に記載の化合物半導体装置の製造方法。
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記キャリア供給層に直接接触することを特徴とする付記9乃至13のいずれか1項に記載の化合物半導体装置の製造方法。
101、201:キャリア走行層
102、103、203、204:化合物半導体層
105:オーミック電極
107、207:ゲート電極
202:キャリア供給層
205:ソース電極
206:ドレイン電極
Claims (10)
- キャリア走行層と、
前記キャリア走行層上方に形成されたキャリア供給層を含む第1の化合物半導体層と、
前記第1の化合物半導体層上に形成され、前記第1の化合物半導体層と直接接触する一対のオーミック電極と、
前記一対のオーミック電極の間で前記第1の化合物半導体層上方に形成されたゲート電極と、
前記一対のオーミック電極の少なくとも一方の一部と前記第1の化合物半導体層との間に形成されたn型のAlxGa1-xN(0≦x<1)の第2の化合物半導体層と、
を有し、
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に第1のコンタクト抵抗で直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に前記第1のコンタクト抵抗よりも低い第2のコンタクト抵抗で直接接触することを特徴とする化合物半導体装置。 - 前記第2の化合物半導体層は、前記第1の化合物半導体層に形成されたリセス内に形成されていることを特徴とする請求項1に記載の化合物半導体装置。
- 前記第2の化合物半導体層は前記第1の化合物半導体層よりも高い濃度で不純物を含むことを特徴とする請求項1又は2に記載の化合物半導体装置。
- 前記一対のオーミック電極の両方が、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に直接接触することを特徴とする請求項1乃至3のいずれか1項に記載の化合物半導体装置。
- 前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記キャリア供給層に直接接触することを特徴とする請求項1乃至4のいずれか1項に記載の化合物半導体装置。
- キャリア走行層上方にキャリア供給層を含む第1の化合物半導体層を形成する工程と、
前記第1の化合物半導体層上に、前記第1の化合物半導体層と直接接触する一対のオーミック電極を形成する工程と、
前記一対のオーミック電極の間で前記第1の化合物半導体層上方にゲート電極を形成する工程と、
前記一対のオーミック電極の少なくとも一方の一部と前記第1の化合物半導体層との間にn型のAlxGa1-xN(0≦x<1)の第2の化合物半導体層を形成する工程と、
を有し、
前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に第1のコンタクト抵抗で直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に前記第1のコンタクト抵抗よりも低い第2のコンタクト抵抗で直接接触することを特徴とする化合物半導体装置の製造方法。 - 前記第2の化合物半導体層を形成する工程は、
前記第1の化合物半導体層にリセスを形成する工程と、
前記リセス内に前記第2の化合物半導体層を再成長させる工程と、
を有することを特徴とする請求項6に記載の化合物半導体装置の製造方法。 - 前記第2の化合物半導体層は前記第1の化合物半導体層よりも高い濃度で不純物を含むことを特徴とする請求項6又は7に記載の化合物半導体装置の製造方法。
- 前記一対のオーミック電極の両方が、前記ゲート電極側の端部の下面で前記第1の化合物半導体層に直接接触し、前記ゲート電極側の端部から離間した部分の下面で前記第2の化合物半導体層に直接接触することを特徴とする請求項6乃至8のいずれか1項に記載の化合物半導体装置の製造方法。
- 前記一対のオーミック電極のうちで前記第1の化合物半導体層との間に前記第2の化合物半導体層が形成されているものは、前記ゲート電極側の端部の下面で前記キャリア供給層に直接接触することを特徴とする請求項6乃至9のいずれか1項に記載の化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015137277A JP6631057B2 (ja) | 2015-07-08 | 2015-07-08 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015137277A JP6631057B2 (ja) | 2015-07-08 | 2015-07-08 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017022214A true JP2017022214A (ja) | 2017-01-26 |
JP6631057B2 JP6631057B2 (ja) | 2020-01-15 |
Family
ID=57888324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015137277A Active JP6631057B2 (ja) | 2015-07-08 | 2015-07-08 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6631057B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152353A (ja) * | 2007-12-20 | 2009-07-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
WO2010074275A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 |
-
2015
- 2015-07-08 JP JP2015137277A patent/JP6631057B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152353A (ja) * | 2007-12-20 | 2009-07-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
WO2010074275A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6631057B2 (ja) | 2020-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5949527B2 (ja) | 半導体装置及びその製造方法、電源装置、高周波増幅器 | |
TWI543366B (zh) | 化合物半導體裝置及其製造方法 | |
KR101458292B1 (ko) | 화합물 반도체 장치 및 그의 제조 방법 | |
JP5895666B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5896667B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9653569B1 (en) | Compound semiconductor device and manufacturing method thereof | |
JP2013074179A (ja) | 化合物半導体装置及びその製造方法 | |
JP2013207102A (ja) | 化合物半導体装置及びその製造方法 | |
JP2013197315A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6703269B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP2018085414A (ja) | 化合物半導体装置 | |
JP2019165172A (ja) | 半導体装置及びその製造方法 | |
US9997612B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP6649586B2 (ja) | 化合物半導体装置及びその製造方法 | |
US9954091B2 (en) | Compound semiconductor device and method of manufacturing the same | |
JP2014197644A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014207379A (ja) | 化合物半導体装置及びその製造方法 | |
JP6183145B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2020072218A (ja) | 化合物半導体装置、高周波増幅器及び電源装置 | |
JP6631057B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP7371384B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6187167B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6566069B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6940762B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6631057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |