JP2020057784A - Ｉｉｉ族窒化物半導体発光素子およびその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP2020057784A
JP2020057784A JP2019174556A JP2019174556A JP2020057784A JP 2020057784 A JP2020057784 A JP 2020057784A JP 2019174556 A JP2019174556 A JP 2019174556A JP 2019174556 A JP2019174556 A JP 2019174556A JP 2020057784 A JP2020057784 A JP 2020057784A
Authority
JP
Japan
Prior art keywords
layer
type
thickness
light emitting
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019174556A
Other languages
English (en)
Other versions
JP6654731B1 (ja
Inventor
康弘 渡邉
Yasuhiro Watanabe
康弘 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=69624588&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2020057784(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to PCT/JP2019/037707 priority Critical patent/WO2020067215A1/ja
Priority to US17/280,419 priority patent/US11804567B2/en
Application granted granted Critical
Publication of JP6654731B1 publication Critical patent/JP6654731B1/ja
Publication of JP2020057784A publication Critical patent/JP2020057784A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】発光出力の経時変化の抑制ができ、かつ、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子およびその製造方法を提供する。【解決手段】本発明のIII族窒化物半導体発光素子１００は、発光波長が２００ｎｍ〜３５０ｎｍであり、ｎ型層３０と、発光層４０と、電子ブロック層６０と、ｐ型コンタクト層７０とをこの順に備え、電子ブロック層６０がコドープ領域層６０ｃを有しており、ｐ型コンタクト層６０はｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）であり、ｐ型コンタクト層６０の厚さが３００ｎｍ以上である。【選択図】図１

Description

本発明は、III族窒化物半導体発光素子およびその製造方法に関し、特に、信頼性及び発光出力に共に優れたIII族窒化物半導体発光素子およびその製造方法に関する。
従来、Ａｌ、Ｇａ、Ｉｎ等のIII族元素とＮとの化合物からなるIII族窒化物半導体は、青色光から深紫外光の発光素子の材料として用いられている。中でも、高Ａｌ組成のＡｌＧａＮからなるIII族窒化物半導体は、発光波長２００〜３５０ｎｍの深紫外光発光素子（ＤＵＶ−ＬＥＤ）に用いられている。
一般に、III族窒化物半導体を用いた深紫外光発光素子の発光効率は極めて低く、高出力化の実現は困難と言われてきたが、小型かつ高出力な深紫外発光素子を実現するために、内部量子効率の向上のほか高い光取出効率や低抵抗特性などを実現するための試みが種々行われてきた。
ここで、ｐ型コンタクト層（ｐ型ＡｌＧａＮ層、Ａｌ組成は０以上１０％未満）は、活性層から発光される紫外光を吸収する。そこで特許文献１では、発光波長３５５ｎｍのIII族窒化物半導体発光素子においては、ｐ型コンタクト層を部分的に除去してｐ型クラッド層を露出する開口部を有したIII族窒化物半導体発光素子が記載されている。特許文献１におけるｐ型コンタクト層の厚さは、部分除去のない従来技術では２０ｎｍとされ、部分除去がある実施形態では２００ｎｍとされる。
特許文献１のみならず、活性層から発光される紫外光を吸収するｐ型コンタクト層は、その光吸収の悪影響から薄いことが望ましいとされており、ｐ型コンタクト層は２００nm以下の厚さとすることが通常であった。
また、本発明者は、特許文献２において、電子ブロック層にＳｉ含有不純物ドープ領域層を含ませることにより、発光出力の経時変化を抑制でき、信頼性に優れたIII族窒化物半導体発光素子を提案している。
特開２０１６−２１３４４８号公報 特開２０１６−１４９５４４号公報
これまで種々の試みがなされてきたものの、発光出力の経時変化の抑制ができ、かつ、更に優れた発光出力を有するIII族窒化物半導体発光素子の実現が求められる。
そこで本発明は、発光出力の経時変化の抑制ができ、かつ、より優れた発光出力を有するIII族窒化物半導体発光素子およびその製造方法を提供することを目的とする。
本発明者は上記諸課題を解決すべく鋭意検討し、電子ブロック層にコドープ領域層を形成する場合としない場合とでｐ型コンタクト層の厚みの影響を検討した。そして、コドープ領域層を形成する場合には、ｐ型コンタクト層の厚さを従来技術の知見に反し、敢えて大きくすることで、発光出力の経時変化を抑制できつつ、優れた発光出力を得ることができることを知見し、本発明を完成するに至った。
すなわち、本発明の要旨構成は以下の通りである。
（１）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子において、
ｎ型層と、発光層と、電子ブロック層と、ｐ型コンタクト層とをこの順に備え、
前記電子ブロック層がコドープ領域層を有しており、
前記ｐ型コンタクト層はｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）であり、
前記ｐ型コンタクト層の厚さが３００ｎｍ以上であること
を特徴とするIII族窒化物半導体発光素子。
（２）前記ｐ型コンタクト層の厚さが５００ｎｍ以上１５００ｎｍ以下である、前記（１）に記載のIII族窒化物半導体発光素子。
（３）前記電子ブロック層の厚みが１０ｎｍ以上３０ｎｍ以下である、前記（１）または（２）に記載のIII族窒化物半導体発光素子。
（４）前記コドープ領域層が、ｐ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含み、ｎ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含む、前記（１）〜（３）のいずれかに記載のIII族窒化物半導体発光素子。
（５）前記コドープ領域層のｐ型不純物がＭｇであり、ｎ型不純物がＳｉである、前記（４）に記載のIII族窒化物半導体発光素子。
（６）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
ｎ型層を形成する工程と、発光層を形成する工程と、電子ブロック層を形成する工程と、ｐ型コンタクト層を形成する工程と、をこの順に備え、
前記電子ブロック層を形成する工程は、前記電子ブロック層にコドープ領域層を形成する工程を含み、
前記ｐ型コンタクト層を形成する工程において、前記ｐ型コンタクト層をｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）とし、かつ、前記ｐ型コンタクト層の厚さを３００ｎｍ以上とすること
を特徴とするIII族窒化物半導体発光素子の製造方法。
本発明によれば、発光出力の経時変化の抑制ができ、かつ、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子を提供することができる。
本発明の一実施形態に従うIII族窒化物半導体発光素子を説明する模式断面図である。 実施例におけるｐ型コンタクト層の厚さと発光出力との対応関係を示すグラフである。
実施形態の説明に先立ち、エピタキシャル成長により形成される各層の厚さ及びＡｌ組成の測定手法を説明する。各層の厚さは、光干渉式膜厚測定器を用いて測定できる。さらに、各層の厚さのそれぞれは、隣接する各層の組成が十分異なる場合（例えばＡｌ組成比が、０．０１以上異なる場合）、透過型電子顕微鏡による成長層の断面観察からも算出できる。また、隣接する層のうち、Ａｌ組成比が同一であるか、または、ほぼ等しい（例えば０．０１未満）ものの、不純物濃度の異なる層の境界および厚さについては、両者の境界ならびに各層の厚さは、ＴＥＭ−ＥＤＳに基づく測定によるものとする。また、障壁層や電子ブロック層を含め各層の厚さが数ｎｍ〜数十ｎｍと薄い層は、透過型電子顕微鏡による各層の断面観察でのＴＥＭ−ＥＤＳを用いて各層厚さとＡｌ組成を測定できる。また、厚さが十分厚い層（例えば１μｍ以上）については、フォトルミネッセンス測定による発光波長（バンドギャップエネルギー）から対象とする層のＡｌ組成を確認できる。
（III族窒化物半導体発光素子）
以下、図１を参照しつつ、本発明の実施形態について説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、各図において、説明の便宜上、基板および各層の縦横の比率を実際の比率から誇張して示している。
本発明の一実施形態に従うIII族窒化物半導体発光素子１００は、ｎ型層３０と、発光層４０と、電子ブロック層６０と、ｐ型コンタクト層７０と、をこの順に有する。図１に示すように、発光層４０が障壁層４０ｂおよび、障壁層４０ｂよりもバンドギャップの小さい井戸層４０ｗを交互に積層することは好ましい態様の一つである。また、同図に示すように、発光層４０と、電子ブロック層６０との間にＡｌＮガイド層５０を設けることも好ましい態様である。
図１に示すように、III族窒化物半導体発光素子１００のｎ型層３０を、基板１０の表面にＡｌＮ層２０が設けられたＡｌＮテンプレート基板上に設けることができる。また、III族窒化物半導体発光素子１００には、発光層４０、ＡｌＮガイド層５０、電子ブロック層６０、およびｐ型コンタクト層７０の一部をエッチング等により除去し、露出したｎ型層３０上に形成したｎ型電極８０と、ｐ型コンタクト層７０上に形成したｐ型電極９０とが設けられてもよい。上記の基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０は一般的な構成とすることができ、具体的な構成は何ら限定されるものではない。また、図示しないが、ＡｌＮ層２０とｎ型層３０の間には、ＡｌＧａＮ層、組成傾斜層、超格子層の１つ以上から選ばれるバッファ層を備えていてもよい。
＜ｎ型層＞
ｎ型層３０は、少なくともＡｌを含むIII族窒化物半導体層とすることができ、例えばＡｌＧａＮ材料からなり、また、III族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよい。ｎ型層３０には、ｎ型の不純物（ドーパント）がドープされる。こうしたｎ型不純物としては、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｏ，Ｔｉ，Ｚｒ等を例示することができる。不純物濃度は、ｎ型として機能することのできる不純物濃度であれば特に限定されず、例えば１．０×１０１８ａｔｏｍｓ／ｃｍ３〜１．０×１０２０ａｔｏｍｓ／ｃｍ３とすることができる。また、ｎ型層３０のＡｌ含有率は、特に制限はなく、一般的な範囲とすることができる。ｎ型層３０を単層または複数層から構成することもできる。
＜発光層＞
III族窒化物半導体発光素子１００において、発光層４０がｎ型層３０に続いて設けられる。発光層４０を、障壁層４０ｂおよび、障壁層４０ｂよりもバンドギャップの小さい井戸層４０ｗを交互に積層することで形成することができる。例えば、障壁層４０ｂおよび井戸層４０ｗとして、Ａｌ組成の異なるＡｌＧａＮ材料を用いることができる。障壁層４０ｂおよび井戸層４０ｗは、必要に応じて、Ｉｎ等のIII族元素を５％以内の組成比で導入し、ＡｌＧａＩｎＮ材料等としてもよいが、III族元素としてはＡｌおよびＧａのみを用いた三元系のＡｌＧａＮ材料とすることがより好ましい。発光層４０の各層は、ｎ型およびｉ型のいずれとしてもよいが、障壁層４０ｂはｎ型とすることが好ましい。電子濃度が増え、井戸層内の結晶欠陥を補償する効果があるためである。なお、発光層４０は、障壁層および井戸層を繰り返し形成し、障壁層で挟み込んだ一般的な多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造としてもよいし、ｐ層側の最後の障壁層を取り除き、障壁層４０ｂ及び井戸層４０ｗを交互にＮ層ずつ（但し、Ｎは整数である）積層した構造としてもよい。
障壁層４０ｂとしてＡｌｂＧａ１−ｂＮ材料を用い、井戸層４０ｗとしてＡｌｗＧａ１−ｗＮ材料を用いる場合、障壁層４０ｂのＡｌ組成ｂを例えば０．５１〜０．９５、より好ましくは０．５３〜０．８５とすることができ、井戸層４０ｗのＡｌ組成ｗを、例えば０．３０〜０．８０（但し、ｗ＜ｂ）とすることができる。また、障壁層４０ｂおよび井戸層４０ｗのそれぞれの層数を、例えば１〜１０の正の整数とすることができる。さらに、障壁層４０ｂの厚みを３ｎｍ〜３０ｎｍとすることができ、井戸層４０ｗの厚みを０．５ｎｍ〜５ｎｍとすることができる。
井戸層４０ｗのＡｌ組成によって発光する光の中心波長を概ね調整することができ、例えば、発光層４０における井戸層４０ｗのＡｌ組成ｗを０．３５以上とすると、発光層４０から放射される光の中心波長が３００ｎｍ以下となる。
＜ｎ型ガイド層＞
また、図１には図示しないが、発光層４０とｎ型層３０との間に、ｎ型ガイド層を設けてることも好ましい。ｎ型ガイド層はＡｌＧａＮ材料を用いることが好ましく、そのＡｌ組成は、前記のｎ型層３０のＡｌ組成以上、かつ、障壁層４０ｂのＡｌ組成ｂ以下とすることが好ましい。その厚さは３ｎｍ〜３０ｎｍとすることができる。また、ｎ型ガイド層には、ｎ型層と同様にｎ型の不純物（ドーパント）がドープされることが好ましいが、その不純物量はｎ型層よりも低いことが好ましい。
＜ＡｌＮガイド層＞
発光層４０に続き、ＡｌＮガイド層５０を発光層４０上に設けてもよい。ＡｌＮガイド層５０は、最も好ましくはIII族元素のＡｌ組成比を１００％として形成したＡｌＮからなる窒化物半導体層である。ただし、他のIII族元素（Ｇａ等）が製造工程中に不可避に混入した場合や、変質時に発生するガスや変質の進行状況を考慮して、結果としてＡｌ組成比が９６％〜１００％であれば、ＡｌＮガイド層５０に含まれるものとする。ＡｌＮガイド層５０の厚みは０．５ｎｍ以上２．０ｎｍ以下が好ましく、０．７ｎｍ以上１．７ｎｍ以下がより好ましい。ＡｌＮガイド層５０は、アンドープであることが好ましいが、Ｍｇなどのｐ型不純物やＳｉなどのｎ型不純物を添加しても構わない。また、ＡｌＮガイド層５０中の不純物濃度が均一である必要はなく、例えば、発光層４０側と電子ブロック層６０側との間で、不純物濃度が異なっていてもよい。不純物を添加した際にはｉ型だけでなく、結果として一部もしくは全体がｐ型化、またはｎ型化してもよい。
なお、「ｉ型」であるとは、特定の不純物を意図的には添加していない層（アンドープ層ともいう）のことをいう。理想的には、不純物を全く含まない半導体とするのが好ましいが、電気的にｐ型またはｎ型のいずれとしても機能しない半導体であればよく、キャリア密度が小さいもの（例えば５×１０１６ａｔｏｍｓ／ｃｍ３未満のもの）はｉ型と称することができる。また、隣接する半導体層よりｐ型またはｎ型の不純物の拡散があったとしても、特定の不純物を意図的に添加したことにはならない。
また、III族窒化物半導体発光素子１００は、発光層４０におけるＡｌＮガイド層５０側のＮ層目の井戸層４０ｗと、ＡｌＮガイド層５０との間に、バンドギャップが障壁層４０ｂ以上かつＡｌＮガイド層５０未満のファイナルバリア層を更に有することも好ましい。この場合、ファイナルバリア層の厚みを０．１ｎｍ以上１．０ｎｍ以下と非常に薄くして設けることが好ましい。
＜電子ブロック層＞
続いて、電子ブロック層６０が発光層４０上に設けられる。図１に示す実施形態では、電子ブロック層６０がＡｌＮガイド層５０上に隣接して設けられる。電子ブロック層６０は一般的に、発光層として機能する多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造とｐ型層（ｐ型クラッド層またはｐ型コンタクト層）との間に設けることにより、電子を堰止めして、電子を発光層（ＭＱＷの場合には井戸層）内に注入して、電子の注入効率を高めるための層として用いられる。これは、発光層のＡｌ組成が高い場合には、ｐ型コンタクト層７０のホール濃度が低いため、ホールを発光層に注入しにくく、一部の電子がｐ型コンタクト層７０側に流れてしまうが、電子ブロック層６０を設けることにより、こうした電子の流れを防止することができるからである。本実施形態でも、ＡｌＮガイド層５０に隣接して設けられた電子ブロック層６０は、同様にｐ型コンタクト層７０側への電子の流れを防止することができ、電子の注入効率を高めることができる。
電子ブロック層６０のＡｌ組成はＡｌｚＧａ１−ｚＮ（０．５≦ｚ≦０．８）であることが好ましい。電子ブロック層全体の厚みは、５ｎｍ以上４０ｎｍ以下とすることができ、１０ｎｍ以上３０ｎｍ以下であることがより好ましい。
本発明における電子ブロック層６０においては、電子ブロック層にドープするｐ型不純物（Ｍｇ，Ｚｎ，Ｃａ，Ｂｅ，Ｍｎ等）を少なくとも有し、これらの中でも最も好ましいｐ型不純物はＭｇである。そして、ｐ型不純物と共にＳｉに代表されるｎ型不純物が含まれるコドープ領域層６０ｃを有する。
電子ブロック層６０のｐ型不純物量は、ＳＩMS分析により測定することができ、平均で例えば１．０×１０18ａｔｏｍｓ／ｃｍ3〜５．０×１０20ａｔｏｍｓ／ｃｍ3とすることが好ましい。ｎ型不純物量もＳＩMS分析により測定することができ、電子ブロック層６０は、ｐ型不純物とｎ型不純物とが共に１×１０18ａｔｏｍｓ／ｃｍ3以上含まれたコドープ領域層６０ｃを有するものである。コドープ領域層６０ｃにおいては、ｐ型（例えばＭｇ）の不純物濃度を１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3とすることが好ましく、ｎ型（例えばＳｉ）の不純物濃度を１×１０18ａｔｏｍｓ／ｃｍ3〜１×１０20ａｔｏｍｓ／ｃｍ3とすることが好ましく、また、ｐ型とｎ型の両者の不純物濃度の合計を２×１０18ａｔｏｍｓ／ｃｍ3〜２×１０20ａｔｏｍｓ／ｃｍ3とすることが好ましい。いずれもＳＩＭＳ分析により測定することができる。電子ブロック層のＳＩＭＳ分析において、ｐ型とｎ型の不純物濃度が上記範囲となる領域があれば、その領域にコドープ領域層があると考えられる。コドープ領域層６０ｃにおいて、ｐ型の不純物濃度がｎ型の不純物濃度より大きくてもよいし、小さくてもよいし、ｐ型及びｎ型のそれぞれの不純物濃度を同程度（ｐ型の不純物濃度を１としてｎ型の不純物濃度を０．８〜１．２程度）としてもよい。
なお、図１では、電子ブロック層６０のうち、ｐ型コンタクト層７０の側にコドープ領域層６０ｃを設けた例を図示している。しかしながら、コドープ領域層６０ｃはこの例に限定されない。電子ブロック層６０の全体がコドープ領域層であってもよく、また、電子ブロック層６０の一部のみがコドープ領域層であり、他はｐ型不純物のみの領域があってもよい。コドープ領域層の厚さは、１ｎｍ以上とすることが好ましい。コドープ領域層の厚さの測定については、TEM−EDSを用いるものとする。さらに、コドープ領域層の厚さは、１０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましい。１０ｎｍを超えて厚いと、高抵抗化することにより順方向電圧が大きくなる恐れがあるためである。
なお、電子ブロック層６０は、ＡｌＮガイド層５０とコドープ領域層６０ｃとの間に、ｎ型不純物がドーピングされずｐ型不純物のみがドーピングされた領域を有することがより好ましい。
電子ブロック層６０がコドープ領域層６０ｃを有することにより、例えばＭｇをドープすることでホール注入効率を高めて、発光出力を維持しまた順方向電圧を低減しつつ、Ｓｉをドープすることでｐコンタクト層からのＭｇの発光層への拡散を抑制し、寿命の悪化を抑制することができると考えられる。
＜ｐ型コンタクト層＞
電子ブロック層６０に続きｐ型コンタクト層７０が設けられる。ｐ型コンタクト層７０は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）である。ｐ型コンタクト層７０にドープするｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃａ，Ｂｅ，Ｍｎ等を例示することができる。また、ｐ型コンタクト層７０全体の平均不純物濃度は、ｐ型として機能することのできる不純物濃度であれば特に限定されず、例えば１．０×１０１８ａｔｏｍｓ／ｃｍ３〜５．０×１０２１ａｔｏｍｓ／ｃｍ３とすることができる。
ｐ型コンタクト層７０は、ｐ型電極８０と接する側に、Ｍｇ濃度が３×１０２０ａｔｏｍｓ／ｃｍ３以上の高濃度領域を有することが好ましく、この高濃度領域におけるＭｇ濃度が５×１０２０ａｔｏｍｓ／ｃｍ３以上であることがより好ましい。高濃度領域の厚さは、通常１５ｎｍ以下である。なお、高濃度領域以外と高濃度領域におけるＭｇ濃度は、ＳＩＭＳ測定による平均濃度である。
さて、従来、ｐ型コンタクト層７０の厚みは、２００ｎｍ以下であることが通常であった。ｐ型コンタクト層は、発光層４０からの光を吸収するため、その吸収を抑制するために薄くすることが通常であり、また、厚くするメリットは特にないと考えられてきたからである。しかしながら、本発明では、電子ブロック層６０においてコドープ領域層６０ｃがある場合には、ｐ型コンタクト層７０の厚みを３００ｎｍ以上とした方が発光出力増大のために好ましく、さらに、５００ｎｍ以上１５００ｎｍ以下とすることがより好ましいことを見出した。
ｐ型コンタクト層において電流が拡散するにはある程度の厚さが必要であるものの、電子ブロック層６０がコドープ領域層６０ｃを有しない場合には、ｐ型コンタクト層７０において電流が拡散するよりも電子ブロック層６０へ電流が進む方が優位である。そのため、従来技術ではｐ型コンタクト層７０が厚いほど発光効率が下がり、ｐ型コンタクト層の厚さを２００ｎｍ以下とすべきと考えられていたと予想される。しかしながら、電子ブロック層６０がコドープ領域層６０ｃを有する場合には、電子ブロック層６０のコドープ領域層６０ｃへ電流が進む方よりも、ｐ型コンタクト層７０において電流が拡散する方が優位になると推察される。そのため、ｐ型コンタクト層７０の厚さが２００ｎｍ以下では電流の拡散による発光効率向上の寄与が小さいところ、厚みを３００ｎｍ以上とすれば、光吸収の悪影響よりも電流の拡散による発光効率向上の寄与が上回って、最終的な発光出力が向上すると予想される。
以上のように、本発明に従うIII族窒化物半導体発光素子は、コドープ領域層６０ｃ及び厚さ３００ｎｍ以上のｐ型コンタクト層７０を有するので、発光出力の経時変化を抑制でき、かつ、従来よりも優れた発光出力を有することができる。
以下に、図１に示した基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０についてそれらの具体的な態様を例示的に説明するが、これらは種々の変形が可能である。既述のとおり、本発明に従う実施形態において、図１に示したサファイアの基板１０、ＡｌＮ層２０、ｎ型電極８０およびｐ型電極９０は、本発明を何ら限定するものではない。
III族窒化物半導体発光素子１００の基板１０として、サファイア基板を用いることができる。サファイア基板の表面にエピタキシャル成長させたＡｌＮ層２０が設けられたＡｌＮテンプレート基板を用いてもよい。サファイア基板としては、任意のサファイア基板を用いることができ、オフ角の有無は任意であり、オフ角が設けられている場合の傾斜方向の結晶軸方位は、ｍ軸方向またはａ軸方向のいずれでもよい。例えば、サファイア基板の主面を、Ｃ面が０．５度のオフ角θで傾斜した面とすることができる。ＡｌＮテンプレート基板を用いる場合、サファイア基板表面のＡｌＮ層の結晶性が優れていることが好ましい。また、ＡｌＮテンプレート基板の表面に、アンドープのＡｌＧａＮ層が設けられていることも好ましい。また、基板１０としてＡｌＮ単結晶基板を用いてもよい。
ｎ型電極８０は、例えばＴｉ含有膜およびこのＴｉ含有膜上に形成されたＡｌ含有膜を有する金属複合膜とすることができ、その厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。また、ｐ型電極９０についても、例えばＮｉ含有膜およびこのＮｉ含有膜上に形成されたＡｕ含有膜を有する金属複合膜とすることができ、その厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。
（III族窒化物半導体発光素子の製造方法）
次に、上述したIII族窒化物半導体発光素子１００を製造する方法の実施形態を説明する。本製造方法は、ｎ型層３０を形成する工程と、発光層４０を形成する工程と、電子ブロック層６０を形成する工程とｐ型コンタクト層７０を形成する工程と、をこの順に備える。そして、電子ブロック層６０を形成する工程は、電子ブロック層６０にコドープ領域層６０ｃを形成する工程を含む。さらに、ｐ型コンタクト層７０を形成する工程において、ｐ型コンタクト層７０をｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）とし、かつ、ｐ型コンタクト層７０の厚さを３００ｎｍ以上とする。以下、好適な態様を含め、各工程を順次説明する。ただし、前述したIII族窒化物半導体発光素子１００の実施形態と重複する構成については同じ参照符号を付して、重複する説明を省略する。
まず、基板１０としてサファイア基板を用意するのが一般的である。基板１０の表面１０ＡにＡｌＮ層を形成したＡｌＮテンプレート基板を形成することが好ましく、市販のＡｌＮテンプレート基板を用いてもよい。なお、ＡｌＮ層２０は、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Depoｓｉtion）法や分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。
ＡｌＮ層２０のＡｌ源としては、トリメチルアルミニウム（ＴＭＡ）を用いることができる。また、Ｎ源としては、アンモニア（ＮＨ３）ガスを用いることができる。これらの原料ガスを、キャリアガスとして水素ガスを用いることにより、ＡｌＮ層２０を形成することができる。
なお、ＡｌＮ層２０の成長温度は特に限定されないが、１２７０℃以上１３５０℃以下が好ましく、１２９０℃以上１３３０℃以下がより好ましい。この温度範囲であれば、続いて熱処理工程を行う場合にＡｌＮ層２０の結晶性を向上することができる。また、チャンバ内の成長圧力については、例えば５Ｔｏｒｒ〜２０Ｔｏｒｒとすることができる。より好ましくは、８Ｔｏｒｒ〜１５Ｔｏｒｒである。
また、ＮＨ３ガスなどのV族元素ガスと、ＴＭＡガスなどのIII族元素ガスの成長ガス流量を元に計算されるIII族元素に対するV族元素のモル比（以降、V/III比と記載する）については、例えば１３０以上１９０以下とすることができる。より好ましくは１４０以上１８０以下である。なお、成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましい。
続いて、上述のようにして得られた、サファイアの基板１０上のＡｌＮ層２０に対して、このＡｌＮ層２０の成長温度よりも高温で熱処理を施すことが好ましい。この熱処理工程は、公知の熱処理炉を用いて行うことができる。かかる熱処理を行うことにより、ＡｌＮ層２０の（１０−１２）面のＸ線ロッキングカーブの半値幅を４００秒以下とし、高い結晶性を実現することができる。
その後、ＡｌＮ層２０上に、アンドープのＡｌＧａＮ層を形成することも好ましい。Ａｌ源としてＴＭＡ、Ｇａ源としてトリメチルガリウム（ＴＭＧ）、Ｎ源としてＮＨ３ガスを用いることで、ＡｌＧａＮ材料からなる層を形成することができ、このことは以下に説明するｎ型層３０、ｎ型ガイド層、発光層４０、ファイナルバリア層、ＡｌＮガイド層５０、電子ブロック層６０およびｐ型コンタクト層７０の形成においても同様である。これらの原料ガスを、キャリアガスとして水素ガスもしくは窒素ガスまたは両者の混合ガスを用いてチャンバ内に供給する。また、ＮＨ３ガスなどのV族元素ガスと、ＴＭＡガスなどのIII族元素ガスの成長ガス流量を元に計算されるV/III比については、例えば１００以上１０００００以下とすることができる。より好ましくは３００以上３００００以下である。成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましいのはＡｌＮ層２０を形成する場合と同様である。
次に、ｎ型層３０を形成する工程を行う。ｎ型層３０は、ＡｌＮ層２０上に形成することができ、アンドープのＡｌＧａＮ層上に形成することが好ましい。ｎ型不純物については既述のとおりである。
続いて、発光層４０を形成する工程を行う。井戸層４０ｗおよび障壁層４０ｂを形成する際のＡｌ組成比の調整にあたっては、Ａｌ源の流量とＧａ源の流量の比を適宜変更すればよい。発光層４０をＡｌＧａＮ材料で形成する場合、成長温度を１０００℃以上１４００℃以下とすることが好ましく、１０５０℃以上１３５０℃以下とすることがより好ましい。
次いで、発光層４０上にＡｌＮガイド層５０を形成することも好ましい。この場合、トリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ３ガス）からなる原料ガスを用いて発光層４０上に直接、ＡｌＮガイド層５０をエピタキシャル成長させることが好ましい。Ｇａ等の他のIII族元素の混入を意図的に排除するため、原料ガスはトリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ３ガス）のみからなることが特に好ましい。キャリアガスとしては、窒素を主成分とするキャリアガスを用いることが好ましく、窒素ガスを用いることがより好ましい。また、成長温度を１０００℃以上１４００℃以下とすることが好ましく、１０５０℃以上１３５０℃以下とすることがより好ましい。成長時間を適宜選択することで、ＡｌＮガイド層５０の厚さを０．５ｎｍ以上２．０ｎｍ以下とすることができる。
次に、ＡｌＮガイド層５０の上に電子ブロック層６０を形成する工程を行う、次いで、ｐ型電子ブロック層６０上にｐ型コンタクト層７０を形成する工程を行う。
上述のように、電子ブロック層６０は、コドープ領域層６０ｃを含む。コドープ領域層６０ｃを形成するための不純物としては、例えばＳｉおよびＭｇとすることができる。Ｓｉ源としては、モノシラン（ＳｉＨ４）などを用いることができ、Ｍｇ源としては、シクロペンタジニエルマグネシウム（ＣＰ２Ｍｇ）を用いることができる。ＳｉおよびＭｇを混合してドープするには、両者の混合ガスをチャンバに供給すればよい。
ｐ型コンタクト層７０を形成するための不純物としては、例えばＭｇまたはＺｎなどから適宜選択して用いることができ、Ｍｇ源としては、シクロペンタジニエルマグネシウム（ＣＰ２Ｍｇ）を用いることができ、Ｚｎ源としては、ＺｎＣｌ２を用いることができる。複数の不純物を混合してドープする場合には、不純物源の混合ガスをチャンバに供給すればよい。
また、ｐ型コンタクト層のｐ型電極と接する側において、ｐ型不純物を高濃度でドーピングしてもよい。高濃度でドーピングするために、ｐ型コンタクト層を成長後にＩＩＩ族源ガスの供給を停止または成長時の１／４以下の流量とし、Ｍｇ源ガスおよびＶ族源ガスのみをｐ型コンタクト層の表面に供給する時間を１分〜２０分設けることが好ましい。
ここで、電子ブロック層６０をＡｌｚＧａ１−ｚＮ材料で形成する場合、ｐ型電子ブロック層６０の形成は、キャリアガスとして水素を主成分とするガスを用いることができる。原料ガスは既述のとおりＴＭＡ、ＴＭＧおよびＮＨ３ガスであり、さらに不純物源のガスを適宜選択して用いる。なお、キャリアガスとして窒素ガスを用いてＡｌＮガイド層５０の形成し、キャリアガスとして水素を用いて電子ブロック層６０を形成する場合、キャリアガスの切り替えが必要となる。この場合、ＡｌＮガイド層５０を形成後、ＴＭＡガスの供給を中断し、キャリアガスを窒素から水素に切り替えて２０秒〜１分程度経過した後に、ＴＭＡガスおよびＴＭＧガスを供給して電子ブロック層６０を形成する。
最後に、発光層４０、ＡｌＮガイド層５０、電子ブロック層６０およびｐ型コンタクト層７０の一部をエッチング等により除去し、露出したｎ型層３０上にｎ型電極８０を、ｐ型コンタクト層７０上にｐ型電極９０をそれぞれ形成することができる。こうして、III族窒化物半導体発光素子１００を作製することができる。
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
［実施例１］
サファイア基板（直径２インチ、厚さ：４３０μｍ、面方位：（０００１）、ｍ軸方向オフ角θ：０．５度）を用意した。次いで、ＭＯＣＶＤ法により、上記サファイア基板上に中心膜厚０．６０μｍ（平均膜厚０．６１μｍ）のＡｌＮ層を成長させ、ＡｌＮテンプレート基板とした。その際、ＡｌＮ層の成長温度は１３００℃、チャンバ内の成長圧力は１０Ｔｏｒｒであり、V/III比が１６３となるようにアンモニアガスとＴＭＡガスの成長ガス流量を設定した。V族元素ガス（ＮＨ３）の流量は２００ｓｃｃｍ、III族元素ガス（ＴＭＡ）の流量は５３ｓｃｃｍである。なお、ＡｌＮ層の膜厚については、光干渉式膜厚測定機（ナノスペックM6100A；ナノメトリックス社製）を用いて、ウェーハ面内の中心を含む、等間隔に分散させた計２５箇所の膜厚を測定した。
次いで、上記ＡｌＮテンプレート基板を熱処理炉に導入し、１０Ｐａまで減圧後に窒素ガスを常圧までパージすることにより炉内を窒素ガス雰囲気とした後に、炉内の温度を昇温してＡｌＮテンプレート基板に対して熱処理を施した。その際、加熱温度は１６５０℃、加熱時間は４時間とした。
続いて、ＭＯＣＶＤ法により、アンドープのＡｌＧａＮ層として、Ａｌ０．７Ｇａ０．３Ｎからなる厚さ１μｍのアンドープＡｌ０．７Ｇａ０．３Ｎ層を形成した。次に、ｎ型層として、Ａｌ０．６５Ｇａ０．３５Ｎからなり、Ｓｉドープした厚さ２μｍのｎ型層を形成した。なお、ＳＩＭＳ分析の結果、ｎ型層のＳｉ濃度は１．０×１０１９ａｔｏｍｓ／ｃｍ３であった。
続いて、ｎ型層上に、Ａｌ０．６５Ｇａ０．３５ＮからなりＳｉドープした厚さ２０ｎｍのｎ型ガイド層を形成し、さらに障壁層として厚さ４ｎｍのＡｌ０．６５Ｇａ０．３５Ｎを形成した。次いで、Ａｌ０．４５Ｇａ０．５５Ｎからなる厚さ３ｎｍの井戸層および厚さ４ｎｍのＡｌ０．６５Ｇａ０．３５Ｎからなる障壁層を交互に２層ずつ形成し、さらにＡｌ０．４５Ｇａ０．５５Ｎからなる厚さ３ｎｍの井戸層を形成した。なお、障壁層の形成においてはＳｉをドープした。
その後、３層目の井戸層上に、窒素ガスをキャリアガスとし、アンドープのＡｌＮガイド層を形成した。ＡｌＮガイド層の厚さは１ｎｍとした。
次に、ＴＭＡガスの供給を停止しつつ、アンモニアガスを供給し続けたままキャリアガスの窒素を止めて水素を供給し、キャリアガスを水素に変更した後に、III族元素の原料ガスであるＴＭＡガスおよびＴＭＧガスを再び供給して、Ａｌ０．６８Ｇａ０．３２Ｎからなり、Ｍｇをドープした層さ１８ｎｍの電子ブロック層を形成した。次いで、Ａｌ０．６８Ｇａ０．３２Ｎからなり、ＭｇおよびＳｉをドープした厚さ２ｎｍの電子ブロック層（コドープ領域層）を形成し、合計２０ｎｍの電子ブロック層とした。
なお、コドープ領域層を形成するためにＭｇおよびＳｉをドープするにあたり、ＳｉＨ４ガスを８ｓｃｃｍで、Ｃｐ２Ｍｇガスを２５０ｓｃｃｍでチャンバ内に供給した。ＳＩＭＳ分析によると電子ブロック層のＭｇおよびＳｉがドープされた領域におけるＳｉ濃度は、２．０×１０１９ａｔｏｍｓ／ｃｍ３であり、Ｍｇ濃度は２．０×１０１９ａｔｏｍｓ／ｃｍ３であった。
続いて、キャリアガスを窒素ガスに切り替えた後、ＧａＮからなり、Ｍｇドープした厚さ３００ｎｍのｐ型コンタクト層を形成した。なお、厚さ３００ｎｍの内の、電極に接する厚さ２５ｎｍの領域においては、ＴＭＧガスの流量を減らしてＭｇの存在確率を上げ、かつ、成長速度を落とすことにより高Ｍｇ濃度の層とした。ＳＩＭＳ分析の結果、ｐ型電子ブロック層側のｐ型層のＭｇ濃度は平均で３．０×１０１９ａｔｏｍｓ／ｃｍ３であり、高Ｍｇ濃度とした部分のＭｇ濃度は平均で１．２×１０２０ａｔｏｍ／ｃｍ３であった。
その後、ｐ型コンタクト層の上にマスクを形成してドライエッチングによるメサエッチングを行い、ｎ型層の一部を露出させた。次いで、ｐ型コンタクト層上に、Ｎｉ／Ａｕからなるｐ型電極を形成し、露出したｎ型層上には、Ｔｉ／Ａｌからなるｎ型電極を形成した。なお、ｐ型電極のうち、Ｎｉの厚みは５０Åであり、Ａｕの厚みは１５００Åである。また、ｎ型電極のうち、Ｔｉの厚みは２００Åであり、Ａｌの厚みは１５００Åである。最後に５５０℃でコンタクトアニール（ＲＴＡ）を行って、電極を形成した。
以上のとおりにして作製したIII族窒化物半導体発光素子の、各層の構成を表１に示す。
Figure 2020057784
［実施例２］
ｐ型コンタクト層の厚さを６００ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例３］
ｐ型コンタクト層の厚さを９００ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例４］
ｐ型コンタクト層の厚さを１２００ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例５］
ｐ型コンタクト層の厚さを６００ｎｍとし、ｐ型電子ブロック層の全体の厚さを３０ｎｍとしつつ、この３０ｎｍのうちＭｇのみの厚さを２８ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例６］
ｐ型コンタクト層の厚さを９００ｎｍとし、ｐ型ブロック層の厚さを３０ｎｍとしつつ、この３０ｎｍのうちＭｇのみの厚さを２８ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例７］
ｐ型コンタクト層の厚さを９００ｎｍとし、ｐ型ブロック層の厚さを２５ｎｍとしつつ、この２５ｎｍのうちＭｇのみの厚さを２３ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［比較例１］
ｐ型コンタクト層の厚さを１５０ｎｍとした以外は、実施例１と同様にしてIII族窒化物半導体発光素子を作製した。
［比較例２〜５］
ｐ型電子ブロック層にＳｉをドーピングしなかった以外は、それぞれ比較例１、実施例１〜３と同様にしてIII窒化物半導体発光素子を作製した。
［比較例６］
ｐ型電子ブロック層にＳｉをドーピングせず、ｐ型ブロック層の厚さを４０ｎｍとした以外は、比較例１と同様にしてIII族窒化物半導体発光素子を作製した。
［比較例７］
ｐ型電子ブロック層にＳｉをドーピングせず、ｐ型電子ブロック層の厚さを４０ｎｍとした以外は、実施例３と同様にしてIII族窒化物半導体発光素子を作製した。
（評価１：各層の厚さとＡｌ組成の評価）
エピタキシャル成長により形成される各層の厚さを、光干渉式膜厚測定器及び透過型電子顕微鏡を用いて測定した。また、障壁層及び電子ブロック層を含め各層の厚さが数ｎｍ〜数十ｎｍと薄い層は、透過型電子顕微鏡による各層の断面観察でのＴＥＭ−ＥＤＳを用いて各層厚さとＡｌ組成を測定した。厚さが十分厚い層（１μｍ以上）については、フォトルミネッセンス測定による発光波長（バンドギャップエネルギー）から対象とする層のAl組成を確認した。
（評価２：発光出力と発光波長）
Ｓｉフォトダイオード（S1227-1010BQ、浜松ホトニクス社製）を用いて、Ｉｎボールを介して電流１０ｍＡで通電したときの発光出力を測定した。また、ファイバ光学分光器(USB2000+、Ocean Photonics社製)を用いて電流10ｍＡでの発光波長も測定した。
（評価３：発光出力の経時変化）
発光素子をAlN製サブマウントに実装し、電流３５０ｍＡを連続通電した場合の発光出力の経時変化を測定した。発光素子を連続通電１６５時間後の、初期発光出力に対する発光出力の割合が、７０％以上を〇とし、７０％未満を×とした。さらに、電流６００ｍＡを連続通電した場合の発光出力の経時変化を測定した。発光素子を連続通電５００時間後の、初期発光出力に対する発光出力の割合について、表２に測定値を併せて記載する。
実施例１〜７および比較例１〜７に係るIII族窒化物半導体発光素子の評価結果を表２に示す。さらに、電子ブロック層の厚さが２０ｎｍで共通する実施例１〜４、比較例１〜５におけるｐ型コンタクト層の厚みと発光出力との対応関係を図２のグラフに示す。

Figure 2020057784
まず、表２より、比較例６と７から、電子ブロック層にＳｉをドーピングしない場合は、電子ブロック層の厚さが４０ｎｍでは発光出力の経時変化は小さいものの、発光出力も低いことが分かる。そして、比較例２〜５の結果から、電子ブロック層の厚さを２０ｎｍまで薄くすると、発光出力の経時変化が悪化（評価：×）し、ｐ型コンタクト層の厚さが厚いほど発光出力が小さくなる傾向であることが分かる。比較例２〜５におけるｐ型コンタクト層の厚み増大に伴う発光出力の低減傾向は従来技術に示唆されるとおりである。一方、これらの比較例に対して、実施例１〜７の結果より、電子ブロック層にＳｉをドーピングした場合には、発光出力の経時変化を小さくでき、かつ、発光出力を比較例１に比べて大きくできたことが確認でき、実施例２のようにｐ型コンタクト層の厚さが従来よりも厚いところで、最も発光出力が大きくなる範囲があることが分かる（図２も参照）。また、実施例２，５及び実施例３，６，７の比較から、電子ブロック層は薄い方が好ましいことも確認できる。
本発明によれば、発光出力の経時変化の抑制ができ、かつ、従来よりも優れた発光出力を有するIII族窒化物半導体発光素子を提供することができるため、有用である。
１０ 基板
１０Ａ 基板の主面
２０ ＡｌＮ層
３０ ｎ型層
４０ 発光層
４０ｂ 障壁層
４０ｗ 井戸層
５０ ＡｌＮガイド層
６０ 電子ブロック層
７０ ｐ型コンタクト層
８０ ｎ型電極
９０ ｐ型電極
１００ III族窒化物半導体素子
すなわち、本発明の要旨構成は以下の通りである。
（１）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子において、
ｎ型層と、発光層と、電子ブロック層と、ｐ型コンタクト層とをこの順に備え、
前記電子ブロック層がコドープ領域層を有しており、
前記ｐ型コンタクト層はｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）であり、
前記ｐ型コンタクト層の厚さが５００ｎｍ以上１５００ｎｍ以下であること
を特徴とするIII族窒化物半導体発光素子。
（２）前記電子ブロック層の厚みが１０ｎｍ以上３０ｎｍ以下である、前記（１）に記載のIII族窒化物半導体発光素子。
（３）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子において、
ｎ型層と、発光層と、電子ブロック層と、ｐ型コンタクト層とをこの順に備え、
前記電子ブロック層がコドープ領域層を有しており、
前記電子ブロック層の厚みが１０ｎｍ以上３０ｎｍ以下であり、
前記ｐ型コンタクト層はｐ型Ａｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦０．１）であり、
前記ｐ型コンタクト層の厚さが３００ｎｍ以上であること
を特徴とするIII族窒化物半導体発光素子。
（４）前記ｐ型コンタクト層の厚さが５００ｎｍ以上１５００ｎｍ以下である、前記（３）に記載のIII族窒化物半導体発光素子。
（５）前記コドープ領域層が、ｐ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含み、ｎ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含む、前記（１）〜（４）のいずれかに記載のIII族窒化物半導体発光素子。
（６）前記コドープ領域層のｐ型不純物がＭｇであり、ｎ型不純物がＳｉである、前記（５）に記載のIII族窒化物半導体発光素子。
（７）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
ｎ型層を形成する工程と、発光層を形成する工程と、電子ブロック層を形成する工程と、ｐ型コンタクト層を形成する工程と、をこの順に備え、
前記電子ブロック層を形成する工程は、前記電子ブロック層にコドープ領域層を形成する工程を含み、
前記ｐ型コンタクト層を形成する工程において、前記ｐ型コンタクト層をｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）とし、かつ、前記ｐ型コンタクト層の厚さを５００ｎｍ以上１５００ｎｍ以下とすること
を特徴とするIII族窒化物半導体発光素子の製造方法。
（８）発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
ｎ型層を形成する工程と、発光層を形成する工程と、電子ブロック層を形成する工程と、ｐ型コンタクト層を形成する工程と、をこの順に備え、
前記電子ブロック層を形成する工程は、前記電子ブロック層にコドープ領域層を形成する工程を含み、前記電子ブロック層の厚みが１０ｎｍ以上３０ｎｍ以下であり、
前記ｐ型コンタクト層を形成する工程において、前記ｐ型コンタクト層をｐ型Ａｌ ｘ Ｇａ １−ｘ Ｎ（０≦ｘ≦０．１）とし、かつ、前記ｐ型コンタクト層の厚さを３００ｎｍ以上とすること
を特徴とするIII族窒化物半導体発光素子の製造方法。
［参考例１］
サファイア基板（直径２インチ、厚さ：４３０μｍ、面方位：（０００１）、ｍ軸方向オフ角θ：０．５度）を用意した。次いで、ＭＯＣＶＤ法により、上記サファイア基板上に中心膜厚０．６０μｍ（平均膜厚０．６１μｍ）のＡｌＮ層を成長させ、ＡｌＮテンプレート基板とした。その際、ＡｌＮ層の成長温度は１３００℃、チャンバ内の成長圧力は１０Ｔｏｒｒであり、V/III比が１６３となるようにアンモニアガスとＴＭＡガスの成長ガス流量を設定した。V族元素ガス（ＮＨ３）の流量は２００ｓｃｃｍ、III族元素ガス（ＴＭＡ）の流量は５３ｓｃｃｍである。なお、ＡｌＮ層の膜厚については、光干渉式膜厚測定機（ナノスペックM6100A；ナノメトリックス社製）を用いて、ウェーハ面内の中心を含む、等間隔に分散させた計２５箇所の膜厚を測定した。
［実施例２］
ｐ型コンタクト層の厚さを６００ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例３］
ｐ型コンタクト層の厚さを９００ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例４］
ｐ型コンタクト層の厚さを１２００ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例５］
ｐ型コンタクト層の厚さを６００ｎｍとし、ｐ型電子ブロック層の全体の厚さを３０ｎｍとしつつ、この３０ｎｍのうちＭｇのみの厚さを２８ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例６］
ｐ型コンタクト層の厚さを９００ｎｍとし、ｐ型ブロック層の厚さを３０ｎｍとしつつ、この３０ｎｍのうちＭｇのみの厚さを２８ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［実施例７］
ｐ型コンタクト層の厚さを９００ｎｍとし、ｐ型ブロック層の厚さを２５ｎｍとしつつ、この２５ｎｍのうちＭｇのみの厚さを２３ｎｍとしてコドープ領域層の厚さを２ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［比較例１］
ｐ型コンタクト層の厚さを１５０ｎｍとした以外は、参考例１と同様にしてIII族窒化物半導体発光素子を作製した。
［比較例２〜５］
ｐ型電子ブロック層にＳｉをドーピングしなかった以外は、それぞれ比較例１、参考例１、実施例２〜３と同様にしてIII窒化物半導体発光素子を作製した。
参考例１、実施例２〜７及び比較例１〜７に係るIII族窒化物半導体発光素子の評価結果を表２に示す。さらに、電子ブロック層の厚さが２０ｎｍで共通する参考例１、実施例２〜４、比較例１〜５におけるｐ型コンタクト層の厚みと発光出力との対応関係を図２のグラフに示す。
Figure 2020057784
まず、表２より、比較例６と７から、電子ブロック層にＳｉをドーピングしない場合は、電子ブロック層の厚さが４０ｎｍでは発光出力の経時変化は小さいものの、発光出力も低いことが分かる。そして、比較例２〜５の結果から、電子ブロック層の厚さを２０ｎｍまで薄くすると、発光出力の経時変化が悪化（評価：×）し、ｐ型コンタクト層の厚さが厚いほど発光出力が小さくなる傾向であることが分かる。比較例２〜５におけるｐ型コンタクト層の厚み増大に伴う発光出力の低減傾向は従来技術に示唆されるとおりである。一方、これらの比較例に対して、参考例１、実施例２〜７の結果より、電子ブロック層にＳｉをドーピングした場合には、発光出力の経時変化を小さくでき、かつ、発光出力を比較例１に比べて大きくできたことが確認でき、実施例２のようにｐ型コンタクト層の厚さが従来よりも厚いところで、最も発光出力が大きくなる範囲があることが分かる（図２も参照）。また、実施例２，５及び実施例３，６，７の比較から、電子ブロック層は薄い方が好ましいことも確認できる。

Claims (6)

  1. 発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子において、
    ｎ型層と、発光層と、電子ブロック層と、ｐ型コンタクト層とをこの順に備え、
    前記電子ブロック層がコドープ領域層を有しており、
    前記ｐ型コンタクト層はｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）であり、
    前記ｐ型コンタクト層の厚さが３００ｎｍ以上であること
    を特徴とするIII族窒化物半導体発光素子。
  2. 前記ｐ型コンタクト層の厚さが５００ｎｍ以上１５００ｎｍ以下である、請求項１に記載のIII族窒化物半導体発光素子。
  3. 前記電子ブロック層の厚みが１０ｎｍ以上３０ｎｍ以下である、請求項１または２に記載のIII族窒化物半導体発光素子。
  4. 前記コドープ領域層が、ｐ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含み、ｎ型不純物を１×１０１８ａｔｏｍｓ／ｃｍ３〜１×１０２０ａｔｏｍｓ／ｃｍ３含む、請求項１〜３のいずれか１項に記載のIII族窒化物半導体発光素子。
  5. 前記コドープ領域層のｐ型不純物がＭｇであり、ｎ型不純物がＳｉである、請求項４に記載のIII族窒化物半導体発光素子。
  6. 発光波長が２００ｎｍ〜３５０ｎｍのIII族窒化物半導体発光素子の製造方法であって、
    ｎ型層を形成する工程と、発光層を形成する工程と、電子ブロック層を形成する工程と、ｐ型コンタクト層を形成する工程と、をこの順に備え、
    前記電子ブロック層を形成する工程は、前記電子ブロック層にコドープ領域層を形成する工程を含み、
    前記ｐ型コンタクト層を形成する工程において、前記ｐ型コンタクト層をｐ型ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．１）とし、かつ、前記ｐ型コンタクト層の厚さを３００ｎｍ以上とすること
    を特徴とするIII族窒化物半導体発光素子の製造方法。
JP2019174556A 2018-09-28 2019-09-25 Ｉｉｉ族窒化物半導体発光素子およびその製造方法 Active JP6654731B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/037707 WO2020067215A1 (ja) 2018-09-28 2019-09-25 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US17/280,419 US11804567B2 (en) 2018-09-28 2019-09-25 III-nitride semiconductor light-emitting device and method of producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018184555 2018-09-28
JP2018184555 2018-09-28

Publications (2)

Publication Number Publication Date
JP6654731B1 JP6654731B1 (ja) 2020-02-26
JP2020057784A true JP2020057784A (ja) 2020-04-09

Family

ID=69624588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019174556A Active JP6654731B1 (ja) 2018-09-28 2019-09-25 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US11804567B2 (ja)
JP (1) JP6654731B1 (ja)
CN (1) CN112753108A (ja)
WO (1) WO2020067215A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045107A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子
JP2023045106A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769181B (zh) * 2020-07-10 2021-04-13 湘能华磊光电股份有限公司 一种适用于小间距显示屏的led外延生长方法
CN111769180B (zh) * 2020-07-10 2021-04-13 湘能华磊光电股份有限公司 适用于小间距显示屏的led外延生长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2008521248A (ja) * 2004-11-23 2008-06-19 クリー インコーポレイテッド 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
JP2009529230A (ja) * 2006-03-08 2009-08-13 コミッサリア ア レネルジ アトミック 半導体製造方法
CN106684218A (zh) * 2017-03-01 2017-05-17 湘能华磊光电股份有限公司 一种提升发光效率的led外延生长方法
JP2018093160A (ja) * 2016-04-20 2018-06-14 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1125687A (ja) 1997-06-27 1999-01-29 Hitachi Ltd 半導体記憶装置
JP2004193270A (ja) * 2002-12-10 2004-07-08 Sharp Corp 酸化物半導体発光素子
TWI278126B (en) * 2004-08-04 2007-04-01 Formosa Epitaxy Inc GaN series light emitting diode structure of p-type contacting layer with low-temperature growth low resistivity
CN102255015B (zh) * 2011-07-08 2014-04-09 贵州大学 利用led芯片发射圆偏振光的方法及产品及其制备方法
JP5514920B2 (ja) 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
CN103337568B (zh) * 2013-05-22 2016-01-20 西安交通大学 应变超晶格隧道结紫外led外延结构及其制备方法
JP2015119108A (ja) 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 紫外線発光素子
WO2015151471A1 (ja) 2014-03-31 2015-10-08 パナソニック株式会社 紫外線発光素子及びそれを用いた電気機器
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6860293B2 (ja) 2015-04-28 2021-04-14 日機装株式会社 発光素子および発光素子の製造方法
JP2017157589A (ja) * 2016-02-29 2017-09-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US10290771B2 (en) * 2016-04-20 2019-05-14 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting device and method for manufacture the same
JP6978206B2 (ja) 2017-01-27 2021-12-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6867180B2 (ja) 2017-02-01 2021-04-28 日機装株式会社 半導体発光素子の製造方法
CN107808916B (zh) * 2017-10-09 2019-12-13 浙江帅康电气股份有限公司 Led晶元及其制备方法和led灯

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2008521248A (ja) * 2004-11-23 2008-06-19 クリー インコーポレイテッド 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び／又は不活性層並びにそれらの製造方法
JP2009529230A (ja) * 2006-03-08 2009-08-13 コミッサリア ア レネルジ アトミック 半導体製造方法
JP2018093160A (ja) * 2016-04-20 2018-06-14 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN106684218A (zh) * 2017-03-01 2017-05-17 湘能华磊光电股份有限公司 一种提升发光效率的led外延生长方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045107A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子
JP2023045106A (ja) * 2021-09-21 2023-04-03 日機装株式会社 窒化物半導体発光素子
JP7288936B2 (ja) 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子
JP7288937B2 (ja) 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子
JP7489525B2 (ja) 2021-09-21 2024-05-23 日機装株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
WO2020067215A1 (ja) 2020-04-02
JP6654731B1 (ja) 2020-02-26
CN112753108A (zh) 2021-05-04
US11804567B2 (en) 2023-10-31
US20210359159A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
JP6193443B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US10283671B2 (en) Method of producing III nitride semiconductor light-emitting device
JP6654731B1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2016171127A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US11984535B2 (en) III-nitride semiconductor light-emitting device comprising barrier layers and well layers and method of producing the same
JP6766243B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
WO2016092822A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6084196B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200130

R150 Certificate of patent or registration of utility model

Ref document number: 6654731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250