CN112753108A - Iii族氮化物半导体发光元件及其制造方法 - Google Patents

Iii族氮化物半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN112753108A
CN112753108A CN201980063471.8A CN201980063471A CN112753108A CN 112753108 A CN112753108 A CN 112753108A CN 201980063471 A CN201980063471 A CN 201980063471A CN 112753108 A CN112753108 A CN 112753108A
Authority
CN
China
Prior art keywords
layer
type
thickness
group iii
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980063471.8A
Other languages
English (en)
Inventor
渡边康弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=69624588&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN112753108(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Publication of CN112753108A publication Critical patent/CN112753108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

提供一种III族氮化物半导体发光元件及其制造方法，该III族氮化物半导体发光元件可以抑制发光输出的经时变化，并且具有比以往更优异的发光输出。本发明的III族氮化物半导体发光元件(100)的发光波长为200nm～350nm，依次具备n型层(30)、发光层(40)、电子阻挡层(60)和p型接触层(70)，电子阻挡层(60)具有共掺杂区域层(60c)，p型接触层(60)为p型AlxGa1‑xN(0≤x≤0.1)，p型接触层(60)的厚度为300nm以上。

Description

III族氮化物半导体发光元件及其制造方法
技术领域
本发明涉及III族氮化物半导体发光元件及其制造方法，尤其涉及可靠性和发光输出均优异的III族氮化物半导体发光元件及其制造方法。
背景技术
以往，由Al、Ga、In等III族元素与N的化合物构成的III族氮化物半导体用作发出从蓝光至深紫外光的元件的材料。其中，由具有高Al组成的AlGaN构成的III族氮化物半导体用于发光波长为200～350nm的深紫外光发光元件(DUV-LED)。
一般而言，虽说使用III族氮化物半导体的深紫外光发光元件的发光效率极低，难以实现高输出，但是为了实现小型且高输出的深紫外发光元件，除了提高内部量子效率以外，至今还进行了各种尝试以实现高的光提取效率、低电阻特性等。
此处，p型接触层(p型AlGaN层，Al组成为0以上且小于10％)吸收从活性层发出的紫外光。为此，专利文献1中记载了一种III族氮化物半导体发光元件，其是发光波长为355nm的III族氮化物半导体发光元件，其具备部分除去p型接触层而露出p型包层的开口部。专利文献1中的p型接触层的厚度在不存在部分除去的现有技术中设为20nm，而在具备部分除去的实施方式中设为200nm。
不仅专利文献1如此，吸收从活性层发出的紫外光的p型接触层由于其光吸收的不良影响而期望较薄，通常将p型接触层设为200nm以下的厚度。
另外，本发明人在专利文献2中提出了通过使电子阻挡层具备含Si的杂质掺杂区域层，从而可以抑制发光输出的经时变化、可靠性优异的III族氮化物半导体发光元件。
现有技术文献
专利文献
专利文献1：日本特开2016-213448号公报
专利文献2：日本特开2016-149544号公报
发明内容
发明要解决的问题
尽管至今为止进行了各种尝试，但还是希望找到一种可以抑制发光输出的经时变化，并且具有更优异的发光输出的III族氮化物半导体发光元件。
为此，本发明的目的在于，提供一种III族氮化物半导体发光元件及其制造方法，该III族氮化物半导体发光元件可以抑制发光输出的经时变化，并且具有更优异的发光输出。
用于解决问题的方案
为了解决上述的各种问题，本发明人进行了不断研究，对在电子阻挡层上形成共掺杂区域层时对p型接触层的厚度的影响和不形成共掺杂区域层时对p型接触层的厚度的影响进行了研究。然后，发现形成共掺杂区域层的情况下，与现有技术的认识相反，通过故意增加p型接触层的厚度，可以抑制发光输出的经时变化，同时可以得到优异的发光输出，从而完成了本发明。
即，本发明的要点特征如下。
(1)一种III族氮化物半导体发光元件，其是发光波长为200nm～350nm的III族氮化物半导体发光元件，其特征在于，
依次具备n型层、发光层、电子阻挡层和p型接触层，
所述电子阻挡层具有共掺杂区域层，
所述p型接触层为p型AlxGa1-xN(0≤x≤0.1)，
所述p型接触层的厚度为300nm以上。
(2)根据所述(1)所述的III族氮化物半导体发光元件，其中，所述p型接触层的厚度为500nm以上且1500nm以下。
(3)根据所述(1)或(2)所述的III族氮化物半导体发光元件，其中，所述电子阻挡层的厚度为10nm以上且30nm以下。
(4)根据所述(1)～(3)中任一项所述的III族氮化物半导体发光元件，其中，所述共掺杂区域层含有1×1018原子/cm3～1×1020原子/cm3的p型杂质，含有1×1018原子/cm3～1×1020原子/cm3的n型杂质。
(5)根据所述(4)所述的III族氮化物半导体发光元件，其中，所述共掺杂区域层的p型杂质为Mg，n型杂质为Si。
(6)一种III族氮化物半导体发光元件的制造方法，其特征在于，其是发光波长为200nm～350nm的III族氮化物半导体发光元件的制造方法，
依次具备：形成n型层的工序、形成发光层的工序、形成电子阻挡层的工序、和形成p型接触层的工序，
所述形成电子阻挡层的工序包括在所述电子阻挡层上形成共掺杂区域层的工序，
在所述形成p型接触层的工序中，将所述p型接触层设为p型AlxGa1-xN(0≤x≤0.1)，并且将所述p型接触层的厚度设为300nm以上。
发明的效果
根据本发明，可以提供一种III族氮化物半导体发光元件，该III族氮化物半导体发光元件可以抑制发光输出的经时变化，并且具有比以往更优异的发光输出。
附图说明
图1是对按照本发明的一实施方式的III族氮化物半导体发光元件进行说明的截面示意图。
图2是示出了实施例中的p型接触层的厚度与发光输出的对应关系的图表。
具体实施方式
在对实施方式进行说明之前，对通过外延生长形成的各层的厚度和Al组成的测定方法进行说明。各层的厚度可以使用光干涉式膜厚测定仪进行测定。此外，对于各层各自的厚度，当相邻的各层的组成明显不同时(例如Al组成比相差0.01以上时)，可以基于通过透射型电子显微镜对生长层的截面观察而计算得出。另外，对于相邻的层中Al组成比相同或基本相同(例如小于0.01)但杂质浓度不同的层的边界和厚度，两者的边界以及各层的厚度采用基于TEM-EDS测定得到的值。另外，对于包括势垒层、电子阻挡层在内各层的厚度薄至几nm～几十nm的层，可以使用通过透射型电子显微镜对各层的截面进行观察的TEM-EDS测定各层的厚度和Al组成。另外，对于厚度足够厚的层(例如1μm以上)，可以根据基于光致发光测定的发光波长(带隙能量)确认对象层的Al组成。
(III族氮化物半导体发光元件)
以下，参照图1针对本发明的实施方式进行说明。需要说明的是，对于相同的构成要素，原则上附以相同的参照编号，并省略说明。另外，各图中，为方便说明，将基板和各层的横纵比率与实际的比率相比夸大后示出。
按照本发明的一实施方式的III族氮化物半导体发光元件100依次具备n型层30、发光层40、电子阻挡层60和p型接触层70。如图1所示，发光层40交替层叠势垒层40b和带隙小于势垒层40b的阱层40w是一种优选的实施方式。另外，如同图所示，在发光层40和电子阻挡层60之间设置AlN引导层50也是优选的实施方式。
如图1所示，可以将III族氮化物半导体发光元件100的n型层30设置在基板10的表面设有AlN层20的AlN模板基板上。另外，在III族氮化物半导体发光元件100上，也可以通过蚀刻等除去发光层40、AlN引导层50、电子阻挡层60和p型接触层70的一部分，设置形成于露出的n型层30上的n型电极80和形成于p型接触层70上的p型电极90。可以将上述的基板10、AlN层20、n型电极80和p型电极90作为常规结构，对具体的结构没有任何限制。另外，虽然图中未示出，在AlN层20和n型层30之间也可以具备选自AlGaN层、成分梯度层、超晶格层中的1个以上的缓冲层。
＜n型层＞
n型层30可以为至少含有Al的III族氮化物半导体层，例如可以由AlGaN材料构成，并且含有相对于作为III族元素的Al和Ga为5％以下的量的In。在n型层30中掺杂n型的杂质(掺杂剂)。作为这样的n型杂质，可以例示出Si、Ge、Sn、S、O、Ti、Zr等。杂质浓度只要为能够作为n型发挥作用的杂质浓度就没有特别限定，例如可以设为1.0×1018原子/cm3～1.0×1020原子/cm3。另外，n型层30的Al含有率无特别限定，可以设为一般的范围。n型层30也可以由单层或多层构成。
＜发光层＞
在III族氮化物半导体发光元件100中，在n型层30之后设置发光层40。发光层40可以通过交替层叠势垒层40b和带隙小于势垒层40b的阱层40w来形成。例如，作为势垒层40b和阱层40w，可以使用Al组成不同的AlGaN材料。势垒层40b和阱层40w可以根据需要以5％以下的组成比导入In等III族元素，制成AlGaInN材料等，更优选制成仅使用了Al和Ga作为III族元素的三元系AlGaN材料。发光层40的各层可以为n型和i型中的任一者，优选将势垒层40b设为n型。这是因为其具备电子浓度增加，补偿阱层中的晶体缺陷的效果。需要说明的是，发光层40可以为重复形成势垒层和阱层，通过势垒层夹持的常规多量子阱(MQW：Multiple Quantum Well)结构，也可以为除去p层侧最后的势垒层，交替层叠N层的势垒层40b和阱层40w(其中，N为整数)的结构。
使用AlbGa1-bN材料作为势垒层40b，使用AlwGa1-wN材料作为阱层40w时，可以将势垒层40b的Al组成b设为例如0.51～0.95，更优选设为0.53～0.85，将阱层40w的Al组成w设为例如0.30～0.80(其中，w＜b)。另外，可以将势垒层40b和阱层40w各自的层数设为例如1～10的正整数。进一步地，可以将势垒层40b的厚度设为3nm～30nm，将阱层40w的厚度设为0.5nm～5nm。
可以根据阱层40w的Al组成大致调整发出的光的中心波长，例如，将发光层40中的阱层40w的Al组成w设为0.35以上时，由发光层40发出的光的中心波长为300nm以下。
＜n型引导层＞
另外，虽然图1中未示出，在发光层40和n型层30之间设置n型引导层也是优选的。n型引导层优选使用AlGaN材料，优选将其Al组成设为所述n型层30的Al组成以上且势垒层40b的Al组成b以下。可以将其厚度设为3nm～30nm。另外，优选在n型引导层中，与n型层同样地掺杂n型的杂质(掺杂剂)，但其杂质的量优选低于n型层。
＜AlN引导层＞
在发光层40之后，可以在发光层40上设置AlN引导层50。AlN引导层50最优选为由将III族元素的Al组成比设为100％而形成的AlN构成的氮化物半导体层。不过，考虑到在制造工序中会不可避免地混入其他III族元素(Ga等)的情况、变质时产生的气体以及变质的进展情况，其结果，只要Al组成比为96％～100％，就视为AlN引导层50。AlN引导层50的厚度优选为0.5nm以上且2.0nm以下，进一步优选为0.7nm以上且1.7nm以下。AlN引导层50优选为未掺杂，但也可以添加Mg等p型杂质、Si等n型杂质。另外，AlN引导层50中的杂质浓度无需一定是均匀的，例如，在发光层40侧和电子阻挡层60侧之间，杂质浓度可以不同。添加有杂质时，不仅可以为i型，作为其结果，可以是部分或整体为p型或n型。
需要说明的是，为“i型”是指其为未特意添加特定的杂质的层(亦称为“未掺杂层”)。理想情况下，优选为完全不含杂质的半导体，但只要为电学上不以p型或n型形式发挥作用的半导体即可，载流子密度小(例如小于5×1016原子/cm3)的可以称为i型。另外，即使相比相邻的半导体层，出现了p型或n型的杂质的扩散，也不认为其是特意添加了特定的杂质。
另外，III族氮化物半导体发光元件100还优选在发光层40中的AlN引导层50侧的第N层阱层40w和AlN引导层50之间进一步具有带隙为势垒层40b以上且小于AlN引导层50的最终缓冲层。此时，优选将最终缓冲层设为非常薄，使其厚度为0.1nm以上且1.0nm以下。
＜电子阻挡层＞
接着，在发光层40上设置电子阻挡层60。如图1所示的实施方式中，电子阻挡层60在AlN引导层50上相邻设置。电子阻挡层60一般通过设置在作为发光层发挥作用的多量子阱(MQW：Multiple Quantum Well)结构和p型层(p型包层或p型接触层)之间，作为用于堤挡电子，将电子注入至发光层(MQW的情况下为阱层)内，提高电子的注入效率的层使用。这是因为在发光层的Al组成高的情况下，由于p型接触层70的空穴浓度低，因此难以将空穴注入至发光层内，部分电子会流向p型接触层70侧，但通过设置电子阻挡层60，可以防止这样的电子流动。在本实施方式中，与AlN引导层50相邻设置的电子阻挡层60同样地可以防止电子流向p型接触层70侧，提高电子的注入效率。
电子阻挡层60的Al组成优选为AlzGa1-zN(0.5≤z≤0.8)。电子阻挡层整体的厚度可以设为5nm以上且40nm以下，更优选为10nm以上且30nm以下。
本发明中的电子阻挡层60中，至少具有掺杂在电子阻挡层中的p型杂质(Mg、Zn、Ca、Be、Mn等)，其中最优选的p型杂质为Mg。并且，具有含有p型杂质和以Si为代表的n型杂质的共掺杂区域层60c。
电子阻挡层60的p型杂质的量可以通过SIMS分析来测定，以平均计优选设为例如1.0×1018原子/cm3～5.0×1020原子/cm3。n型杂质的量也可以通过SIMS分析来测定，电子阻挡层60具有p型杂质和n型杂质的含量均为1×1018原子/cm3以上的共掺杂区域层60c。在共掺杂区域层60c中，优选将p型(例如Mg)的杂质浓度设为1×1018原子/cm3～1×1020原子/cm3，将n型(例如Si)的杂质浓度设为1×1018原子/cm3～1×1020原子/cm3，另外，优选将p型和n型这两者的杂质浓度的总和设为2×1018原子/cm3～2×1020原子/cm3。均可以通过SIMS分析来测定。在电子阻挡层的SIMS分析中，若存在p型和n型的杂质浓度在上述范围内的区域，则认为在该区域中存在共掺杂区域层。在共掺杂区域层60c中，p型的杂质浓度可以大于或小于n型的杂质浓度，也可以将p型和n型各自的杂质浓度设为大致相同(p型的杂质浓度为1时，n型的杂质浓度为0.8～1.2左右)。
需要说明的是，图1中示出了在电子阻挡层60中，在p型接触层70侧设置共掺杂区域层60c的例子。但是，共掺杂区域层60c并不限于该示例。电子阻挡层60可以整体是共掺杂区域层，也可以仅一部分电子阻挡层60是共掺杂区域层，其他是仅为p型杂质的区域。共掺杂区域层的厚度优选设为1nm以上。共掺杂区域层的厚度使用TEM-EDS进行测定。进一步地，共掺杂区域层的厚度优选为10nm以下，更优选为5nm以下。这是因为若厚度超过10nm，存在由于高电阻化而导致正向电压增大的风险。
需要说明的是，更优选电子阻挡层60在AlN引导层50与共掺杂区域层60c之间具有不掺杂n型杂质而仅掺杂p型杂质的区域。
认为通过电子阻挡层60具有共掺杂区域层60c，例如通过掺杂Mg可以提高空穴注入效率，维持发光输出且降低正向电压，同时通过掺杂Si可以抑制Mg从p接触层向发光层扩散，抑制寿命的恶化。
＜p型接触层＞
在电子阻挡层60之后设置p型接触层70。p型接触层70为AlxGa1-xN(0≤x≤0.1)。作为掺杂至p型接触层70中的p型杂质，可以例示出Mg、Zn、Ca、Be、Mn等。另外，p型接触层70整体的平均杂质浓度只要为能够作为p型发挥作用的杂质浓度就没有特别限定，例如可以设为1.0×1018原子/cm3～5.0×1021原子/cm3。
p型接触层70优选在与p型电极80接触的一侧具有Mg浓度为3×1020原子/cm3以上的高浓度区域，更优选该高浓度区域中的Mg浓度为5×1020原子/cm3以上。高浓度区域的厚度通常为15nm以下。需要说明的是，非高浓度区域和高浓度区域中的Mg浓度是通过SIMS测定得到的平均浓度。
另外，以往，p型接触层70的厚度通常为200nm以下。这是考虑到由于p型接触层会吸收从发光层40发出的光，因此通常为了抑制该吸收而使其较薄，同时将其设置为较厚没有特别的好处。但是，在本发明中，发现在电子阻挡层60中具有共掺杂区域层60c的情况下，为了增加发光输出，优选将p型接触层70的厚度设为300nm以上，另外，更优选设为500nm以上且1500nm以下。
虽然需要一定的厚度以使电流在p型接触层中扩散，但在电子阻挡层60不具有共掺杂区域层60c的情况下，相比于电流在p型接触层70中扩散，电流流向电子阻挡层60更占优势。因此，可以预想到现有技术中，是考虑到由于p型接触层70越厚，发光效率越降低，因此应该将p型接触层的厚度设为200nm以下。但是，推测在电子阻挡层60具有共掺杂区域层60c的情况下，相比于电流流向电子阻挡层60的共掺杂区域层60c，电流在p型接触层70中扩散更占优势。因此，可以预想到p型接触层70的厚度为200nm以下时，电流扩散对于提高发光效率的贡献较小，但若将厚度设为300nm以上，电流扩散对于提高发光效率的贡献高于光吸收的不良影响，从而提高了最终的发光输出。
如上所述，由于根据本发明的III族氮化物半导体发光元件具有共掺杂区域层60c和厚度为300nm以上的p型接触层70，因此可以抑制发光输出的经时变化，并且具有比以往更优异的发光输出。
以下，示例性地对图1中所示的基板10、AlN层20、n型电极80和p型电极90的具体的实施方式进行说明，但其还可以进行各种变形。如上所述，在根据本发明的实施方式中，图1中所示的蓝宝石的基板10、AlN层20、n型电极80和p型电极90不对本发明进行任何限定。
作为III族氮化物半导体发光元件100的基板10，可以使用蓝宝石基板。也可以使用在蓝宝石基板的表面上设有外延生长的AlN层20的AlN模板基板。作为蓝宝石基板，可以使用任意的蓝宝石基板，有无偏离角均可，设置有偏离角时的倾斜方向的结晶轴取向为m轴方向或a轴方向中的任一者均可。例如，可以将蓝宝石基板的主面设为C面以0.5度的偏离角θ倾斜的面。使用AlN模板基板的情况下，蓝宝石基板表面的AlN层的结晶性优异是优选的。另外，在AlN模板基板的表面上设置有未掺杂的AlGaN层也是优选的。另外，也可以使用AlN单晶基板作为基板10。
n型电极80可以设为例如具有含Ti膜和形成于该含Ti膜上的含Al膜的金属复合膜，其厚度、形状和尺寸可以根据发光元件的形状和尺寸适当选择。另外，对于p型电极90，也可以设为例如具有含Ni膜和形成于该含Ni膜上的含Au膜的金属复合膜，其厚度、形状和尺寸可以根据发光元件的形状和尺寸适当选择。
(III族氮化物半导体发光元件的制造方法)
接着，对制造上述III族氮化物半导体发光元件100的方法的实施方式进行说明。本制造方法依次具备：形成n型层30的工序、形成发光层40的工序、形成电子阻挡层60的工序和形成p型接触层70的工序。并且，形成电子阻挡层60的工序包括在电子阻挡层60上形成共掺杂区域层60c的工序。进一步地，在形成p型接触层70的工序中，将p型接触层70设为p型AlxGa1-xN(0≤x≤0.1)，且将p型接触层70的厚度设为300nm以上。以下，依次对包括优选的实施方式在内的各工序进行说明。其中，对于与前述的III族氮化物半导体发光元件100的实施方式重复的构成，使用相同标记，并省略重复说明。
首先，通常准备蓝宝石基板作为基板10。优选形成在基板10的表面10A上形成有AlN层的AlN模板基板，也可以使用市售的AlN模板基板。需要说明的是，AlN层20可以通过例如金属有机化学气相沉积(MOCVD：Metal Organic Chemical Vapor Deposition)法、分子束外延(MBE：Molecular Beam Epitaxy)法、溅射法等公知的薄膜生长法来形成。
作为AlN层20的Al源，可以使用三甲基铝(TMA)。另外，作为N源，可以使用氨(NH3)气。可以通过使用这些原料气体，并使用氢气作为载气来形成AlN层20。
需要说明的是，AlN层20的生长温度无特别限定，优选为1270℃以上且1350℃以下，进一步优选为1290℃以上且1330℃以下。若在该温度范围内，在后续进行热处理工序的情况下，可以提高AlN层20的结晶性。另外，对于腔室内的生长压力，例如可以设为5托～20托。更优选为8托～15托。
另外，针对以NH3气体等V族元素气体与TMA气体等III族元素气体的生长气体流量为根据计算出的V族元素相对于III族元素的摩尔比(以下，记为V/III比)，例如可以设为130以上且190以下。更优选为140以上且180以下。需要说明的是，由于存在与生长温度和生长压力相应的最佳V/III比，因此优选适当设定生长气体流量。
接着，优选对如上得到的蓝宝石的基板10上的AlN层20在高于该AlN层20的生长温度的温度下实施热处理。该热处理工序可以使用公知的热处理炉进行。通过实施该热处理，可以将AlN层20的(10-12)面的X射线摇摆曲线半峰宽设为400秒以下，实现高的结晶性。
之后，还优选在AlN层20上形成未掺杂的AlGaN层。通过使用TMA作为Al源，使用三甲基镓(TMG)作为Ga源，使用NH3气体作为N源，可以形成由AlGaN材料构成的层，这在下述说明的n型层30、n型引导层、发光层40、最终缓冲层、AlN引导层50、电子阻挡层60和p型接触层70的形成中也一样。使用氢气或氮气或者这两者的混合气体作为载气，将这些原料气体供给至腔室内。另外，针对以NH3气体等V族元素气体与TMA气体等III族元素气体的生长气体流量为根据计算出的V/III比，例如可以设为100以上且100000以下。更优选为300以上且30000以下。由于存在与生长温度和生长压力相应的最佳V/III比，因此优选适当设定生长气体流量，这与形成AlN层20的情况相同。
接着，实施形成n型层30的工序。n型层30可以形成在AlN层20上，优选形成在未掺杂的AlGaN层上。对于n型杂质，如前所述。
接着，实施形成发光层40的工序。在调整形成阱层40w和势垒层40b时的Al组成比时，适当变更Al源的流量与Ga源的流量之比即可。使用AlGaN材料形成发光层40的情况下，优选将生长温度设为1000℃以上且1400℃以下，更优选设为1050℃以上且1350℃以下。
接着，还优选在发光层40上形成AlN引导层50。此时，优选使用由三甲基铝气体(TMA气体)和氨气(NH3气体)构成的原料气体在发光层40上直接外延生长AlN引导层50。为了特意消除Ga等其他III族元素的混入，原料气体特别优选仅由三甲基铝气体(TMA气体)和氨气(NH3气体)构成。作为载气，优选使用以氮气作为主要成分的载气，更优选使用氮气。另外，优选将生长温度设为1000℃以上且1400℃以下，更优选设为1050℃以上且1350℃以下。通过适当选择生长时间，可以将AlN引导层50的厚度设为0.5nm以上且2.0nm以下。
接着，实施在AlN引导层50上形成电子阻挡层60的工序，然后，实施在p型电子阻挡层60上形成p型接触层70的工序。
如上所述，电子阻挡层60包括共掺杂区域层60c。作为用于形成共掺杂区域层60c的杂质，例如可以为Si和Mg。作为Si源，可以使用甲硅烷(SiH4)等，作为Mg源，可以使用二茂镁(CP2Mg)。为了混合并掺杂Si和Mg，将两者的混合气体供给至腔室即可。
作为用于形成p型接触层70的杂质，可以从例如Mg或Zn等中适当选择和使用，作为Mg源，可以使用二茂镁(CP2Mg)，作为Zn源，可以使用ZnCl2。混合并掺杂多种杂质的情况下，将杂质源的混合气体供给至腔室即可。
另外，也可以在p型接触层的与p型电极接触的一侧以高浓度掺杂p型杂质。为了以高浓度掺杂，优选在p型接触层生长后停止III族源气体的供给或设为生长时的1/4以下的流量，将仅供给Mg源气体和V族源气体至p型接触层的表面的时间设为1分钟～20分钟。
此处，使用AlzGa1-zN材料形成电子阻挡层60的情况下，p型电子阻挡层60的形成可以使用以氢气作为主要成分的气体作为载气。如前所述，原料气体为TMA、TMG和NH3气体，并且可以适当选择使用杂质源的气体。需要说明的是，使用氮气作为载气形成AlN引导层50，使用氢气作为载气形成电子阻挡层60的情况下，需要切换载气。此时，形成AlN引导层50后，中断TMA气体的供给，将载气从氮气切换为氢气并经过20秒～1分钟左右后，供给TMA气体和TMG气体，形成电子阻挡层60。
最后，可以通过蚀刻等除去发光层40、AlN引导层50、电子阻挡层60和p型接触层70的一部分，分别在露出的n型层30上形成n型电极80，在p型接触层70上形成p型电极90。由此，可以制作III族氮化物半导体发光元件100。
实施例
以下，使用实施例对本发明进行更详细的说明，本发明不受以下实施例的任何限定。
[实施例1]
准备蓝宝石基板(直径2英寸；厚度：430μm；面方位：(0001)；m轴方向偏离角θ：0.5度)。接着，通过MOCVD法，在上述蓝宝石基板上使中心膜厚0.60μm(平均膜厚0.61μm)的AlN层生长，制成AlN模板基板。此时，AlN层的生长温度为1300℃，腔室内的生长压力为10托，设定氨气与TMA气体的生长气体流量使V/III比为163。V族元素气体(NH3)的流量为200sccm，III族元素气体(TMA)的流量为53sccm。需要说明的是，针对AlN层的膜厚，使用光干涉式膜厚测定仪(NanoSpec M6100A；Nanometrics Incorporated制造)测定包括晶片面内的中心在内的等间隔地分散的总计25处的膜厚。
接着，将上述AlN模板基板导入热处理炉，通过减压至10Pa后吹扫氮气至常压，将炉内制成氮气气氛后，将炉内的温度升温，对AlN模板基板实施热处理。此时，加热温度设为1650℃，加热时间设为4小时。
接着，通过MOCVD法，作为未掺杂的AlGaN层形成由Al0.7Ga0.3N构成的厚度1μm的未掺杂Al0.7Ga0.3N层。接着，作为n型层形成由Al0.65Ga0.35N构成、掺杂了Si的厚度2μm的n型层。需要说明的是，根据SIMS分析的结果，n型层的Si浓度为1.0×1019原子/cm3。
接着，在n型层上形成由Al0.65Ga0.35N构成、掺杂了Si的厚度20nm的n型引导层，作为势垒层进一步形成厚度4nm的Al0.65Ga0.35N。接着，交替地形成各2层由Al0.45Ga0.55N构成的厚度3nm的阱层和厚度4nm的由Al0.65Ga0.35N构成的势垒层，进一步地形成由Al0.45Ga0.55N构成的厚度3nm的阱层。需要说明的是，在势垒层的形成时掺杂了Si。
之后，在第3层的阱层上，使用氮气作为载气，形成未掺杂的AlN引导层。AlN引导层的厚度设为1nm。
接着，停止TMA气体的供给，继续供给氨气的同时停止作为载气的氮气的供给而供给氢气，将载气变更为氢气后，再次供给作为III族元素的原料气体的TMA气体和TMG气体，形成由Al0.68Ga0.32N构成、掺杂了Mg的厚度18nm的电子阻挡层。接着，形成由Al0.68Ga0.32N构成、掺杂了Mg和Si的厚度2nm的电子阻挡层(共掺杂区域层)，制成总计20nm的电子阻挡层。
需要说明的是，为了形成共掺杂区域层而掺杂Mg和Si时，以8sccm将SiH4气体、以250sccm将Cp2Mg气体供给至腔室内。根据SIMS分析，电子阻挡层的掺杂了Mg和Si的区域中的Si浓度为2.0×1019原子/cm3，Mg浓度为2.0×1019原子/cm3。
接着，将载气切换为氮气后，形成由GaN构成、掺杂了Mg的厚度300nm的p型接触层。需要说明的是，厚度300nm中的与电极接触的厚度25nm的区域中，通过减少TMG气体的流量从而提高Mg的存在概率，且降低生长速度，制成高Mg浓度的层。根据SIMS分析的结果，p型电子阻挡层侧的p型层的Mg浓度平均为3.0×1019原子/cm3，制成高Mg浓度部分的Mg浓度平均为1.2×1020原子/cm3。
之后，在p型接触层上形成掩模并利用干法蚀刻进行台面蚀刻，露出n型层的一部分。接着，在p型接触层上形成由Ni/Au构成的p型电极，在露出的n型层上形成由Ti/Al构成的n型电极。需要说明的是，p型电极中，Ni的厚度为
Figure BDA0002994024370000141
，Au的厚度为
Figure BDA0002994024370000142
。另外，n型电极中，Ti的厚度为
Figure BDA0002994024370000143
，Al的厚度为
Figure BDA0002994024370000144
。最后以550℃进行接触退火(RTA)，形成电极。
将如上制作的III族氮化物半导体发光元件的各层的结构示于表1中。
[表1]
Figure BDA0002994024370000151
[实施例2]
除了将p型接触层的厚度设为600nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[实施例3]
除了将p型接触层的厚度设为900nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[实施例4]
除了将p型接触层的厚度设为1200nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[实施例5]
除了将p型接触层的厚度设为600nm，将p型电子阻挡层的整体厚度设为30nm，同时在该30nm中，将仅有Mg的厚度设为28nm，将共掺杂区域层的厚度设为2nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[实施例6]
除了将p型接触层的厚度设为900nm，将p型阻挡层的厚度设为30nm，同时在该30nm中将仅有Mg的厚度设为28nm，将共掺杂区域层的厚度设为2nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[实施例7]
除了将p型接触层的厚度设为900nm，将p型阻挡层的厚度设为25nm，同时在该25nm中将仅有Mg的厚度设为23nm，将共掺杂区域层的厚度设为2nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[比较例1]
除了将p型接触层的厚度设为150nm以外，与实施例1同样地制作III族氮化物半导体发光元件。
[比较例2～5]
除了未向p型电子阻挡层掺杂Si以外，分别与比较例1、实施例1～3同样地制作III氮化物半导体发光元件。
[比较例6]
除了未向p型电子阻挡层掺杂Si，将p型阻挡层的厚度设为40nm以外，与比较例1同样地制作III族氮化物半导体发光元件。
[比较例7]
除了未向p型电子阻挡层掺杂Si，将p型电子阻挡层的厚度设为40nm以外，与实施例3同样地制作III族氮化物半导体发光元件。
(评价1：各层的厚度和Al组成的评价)
使用光干涉式膜厚测定仪和透射型电子显微镜测定通过外延生长形成的各层的厚度。另外，对于包括势垒层和电子阻挡层在内的各层的厚度薄至几nm～几十nm的层，使用通过透射型电子显微镜对各层的截面进行观察的TEM-EDS测定各层的厚度和Al组成。对于厚度足够厚的层(1μm以上)，根据基于光致发光测定的发光波长(带隙能量)确认对象层的Al组成。
(评价2：发光输出和发光波长)
使用Si光电二极管(S1227-1010BQ，Hamamatsu Photonics K.K.制造)，测定介由In球以10mA的电流通电时的发光输出。另外，还使用光纤光学分光器(USB2000+，OceanPhotonics公司制造)测定10mA电流下的发光波长。
(评价3：发光输出的经时变化)
将发光元件安装在AlN基座上，测定连续通电350mA的电流时的发光输出的经时变化。对发光元件连续通电165小时后的发光输出与初始发光输出的比为70％以上时评价为〇，小于70％时评价为×。进一步地，测定连续通电600mA的电流时的发光输出的经时变化。将对发光元件连续通电500小时后的发光输出与初始发光输出的比，也一并将测定值示于表2中。
将实施例1～7和比较例1～7涉及的III族氮化物半导体发光元件的评价结果示于表2中。进一步地，将电子阻挡层的厚度均为20nm的实施例1～4、比较例1～5中的p型接触层的厚度与发光输出的对应关系示于图2的图表中。
[表2]
Figure BDA0002994024370000171
首先，如表2所示，由比较例6和7可知，不向电子阻挡层掺杂Si的情况下，电子阻挡层的厚度为40nm时，虽然发光输出的经时变化小，但发光输出也低。并且，由比较例2～5的结果可知，若将电子阻挡层的厚度变薄至20nm，则发光输出的经时变化劣化(评价：×)，呈现p型接触层的厚度越厚、发光输出越小的倾向。如现有技术中启示的那样，随着比较例2～5中的p型接触层的厚度的增加，发光输出呈现降低的倾向。另一方面，相对于这些比较例，由实施例1～7的结果可知，向电子阻挡层掺杂Si的情况下，确认到了可以减少发光输出的经时变化，并且使发光输出大于比较例1，如实施例2所示，p型接触层的厚度相比于以往更厚时，存在最大的发光输出范围(同时参照图2)。另外，通过比较实施例2、5和实施例3、6、7，可以确认电子阻挡层优选为更薄。
产业上的可利用性
根据本发明，可以提供一种III族氮化物半导体发光元件，该III族氮化物半导体发光元件可以抑制发光输出的经时变化，并且具有比以往更优异的发光输出，因而是有用的。
附图标记说明
10 基板
10A 基板的主面
20 AlN层
30 n型层
40 发光层
40b 势垒层
40w 阱层
50 AlN引导层
60 电子阻挡层
70 p型接触层
80 n型电极
90 p型电极
100 III族氮化物半导体元件

Claims (6)

1.一种III族氮化物半导体发光元件，其是发光波长为200nm～350nm的III族氮化物半导体发光元件，其特征在于，
依次具备n型层、发光层、电子阻挡层和p型接触层，
所述电子阻挡层具有共掺杂区域层，
所述p型接触层为p型AlxGa1-xN(0≤x≤0.1)，
所述p型接触层的厚度为300nm以上。
2.根据权利要求1所述的III族氮化物半导体发光元件，其中，所述p型接触层的厚度为500nm以上且1500nm以下。
3.根据权利要求1或2所述的III族氮化物半导体发光元件，其中，所述电子阻挡层的厚度为10nm以上且30nm以下。
4.根据权利要求1～3中任一项所述的III族氮化物半导体发光元件，其中，所述共掺杂区域层含有1×1018原子/cm3～1×1020原子/cm3的p型杂质，含有1×1018原子/cm3～1×1020原子/cm3的n型杂质。
5.根据权利要求4所述的III族氮化物半导体发光元件，其中，所述共掺杂区域层的p型杂质为Mg，n型杂质为Si。
6.一种III族氮化物半导体发光元件的制造方法，其特征在于，其是发光波长为200nm～350nm的III族氮化物半导体发光元件的制造方法，
依次具备：形成n型层的工序、形成发光层的工序、形成电子阻挡层的工序、和形成p型接触层的工序，
所述形成电子阻挡层的工序包括在所述电子阻挡层上形成共掺杂区域层的工序，
在所述形成p型接触层的工序中，将所述p型接触层设为p型AlxGa1-xN(0≤x≤0.1)，并且将所述p型接触层的厚度设为300nm以上。
CN201980063471.8A 2018-09-28 2019-09-25 Iii族氮化物半导体发光元件及其制造方法 Pending CN112753108A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-184555 2018-09-28
JP2018184555 2018-09-28
PCT/JP2019/037707 WO2020067215A1 (ja) 2018-09-28 2019-09-25 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
CN112753108A true CN112753108A (zh) 2021-05-04

Family

ID=69624588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980063471.8A Pending CN112753108A (zh) 2018-09-28 2019-09-25 Iii族氮化物半导体发光元件及其制造方法

Country Status (4)

Country Link
US (1) US11804567B2 (zh)
JP (1) JP6654731B1 (zh)
CN (1) CN112753108A (zh)
WO (1) WO2020067215A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111769181B (zh) * 2020-07-10 2021-04-13 湘能华磊光电股份有限公司 一种适用于小间距显示屏的led外延生长方法
CN111769180B (zh) * 2020-07-10 2021-04-13 湘能华磊光电股份有限公司 适用于小间距显示屏的led外延生长方法
JP7288936B2 (ja) * 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子
JP7288937B2 (ja) * 2021-09-21 2023-06-08 日機装株式会社 窒化物半導体発光素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2004193270A (ja) * 2002-12-10 2004-07-08 Sharp Corp 酸化物半導体発光素子
CN102255015A (zh) * 2011-07-08 2011-11-23 贵州大学 利用led芯片发射圆偏振光的方法及产品及其制备方法
CN107210339A (zh) * 2015-02-05 2017-09-26 同和电子科技有限公司 第iii族氮化物半导体发光元件和其制造方法
JP2018093160A (ja) * 2016-04-20 2018-06-14 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1125687A (ja) 1997-06-27 1999-01-29 Hitachi Ltd 半導体記憶装置
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
FR2898433B1 (fr) * 2006-03-08 2008-06-06 Commissariat Energie Atomique Procede de preparation d'un semi-conducteur.
JP5514920B2 (ja) 2012-01-13 2014-06-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板および該基板を用いた深紫外発光素子
CN103337568B (zh) * 2013-05-22 2016-01-20 西安交通大学 应变超晶格隧道结紫外led外延结构及其制备方法
JP2015119108A (ja) 2013-12-19 2015-06-25 パナソニックＩｐマネジメント株式会社 紫外線発光素子
WO2015151471A1 (ja) 2014-03-31 2015-10-08 パナソニック株式会社 紫外線発光素子及びそれを用いた電気機器
JP6860293B2 (ja) 2015-04-28 2021-04-14 日機装株式会社 発光素子および発光素子の製造方法
US10290771B2 (en) * 2016-04-20 2019-05-14 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting device and method for manufacture the same
JP6978206B2 (ja) 2017-01-27 2021-12-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP6867180B2 (ja) 2017-02-01 2021-04-28 日機装株式会社 半導体発光素子の製造方法
CN106684218B (zh) * 2017-03-01 2019-05-10 湘能华磊光电股份有限公司 一种提升发光效率的led外延生长方法
CN107808916B (zh) * 2017-10-09 2019-12-13 浙江帅康电气股份有限公司 Led晶元及其制备方法和led灯

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251687A (ja) * 1998-03-06 1999-09-17 Matsushita Electric Ind Co Ltd 半導体の製造方法及び半導体装置
JP2004193270A (ja) * 2002-12-10 2004-07-08 Sharp Corp 酸化物半導体発光素子
CN102255015A (zh) * 2011-07-08 2011-11-23 贵州大学 利用led芯片发射圆偏振光的方法及产品及其制备方法
CN107210339A (zh) * 2015-02-05 2017-09-26 同和电子科技有限公司 第iii族氮化物半导体发光元件和其制造方法
JP2018093160A (ja) * 2016-04-20 2018-06-14 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP6654731B1 (ja) 2020-02-26
WO2020067215A1 (ja) 2020-04-02
US20210359159A1 (en) 2021-11-18
US11804567B2 (en) 2023-10-31
JP2020057784A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US11024769B2 (en) Group III nitride semiconductor light-emitting element and method of manufacturing same
CN109980057B (zh) 第iii族氮化物半导体发光元件和其制造方法
TWI659547B (zh) Iii族氮化物半導體發光元件的製造方法
CN111164768B (zh) 深紫外发光元件及其制造方法
KR20180082424A (ko) 질화물 반도체 발광소자
JP6654731B1 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2016171127A (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法
WO2010035849A1 (en) Group iii nitride-based compound semiconductor light-emitting device and production method therefor
TWI734243B (zh) Iii族氮化物半導體發光元件及其製造方法
TWI666790B (zh) Iii族氮化物半導體發光元件的製造方法及iii族氮化物半導體發光元件
US20210391502A1 (en) Iii-nitride semiconductor light-emitting device and method of producing the same
WO2016092822A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2016111235A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination