JP4315271B2 - 電子デバイス - Google Patents
電子デバイス Download PDFInfo
- Publication number
- JP4315271B2 JP4315271B2 JP2002171345A JP2002171345A JP4315271B2 JP 4315271 B2 JP4315271 B2 JP 4315271B2 JP 2002171345 A JP2002171345 A JP 2002171345A JP 2002171345 A JP2002171345 A JP 2002171345A JP 4315271 B2 JP4315271 B2 JP 4315271B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- underlayer
- hemt
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、高電子移動度トランジスタ(HEMT)を構成する電子デバイスに関する。
【0002】
【従来の技術】
所定の単結晶基材上に下地層を設けてなるエピタキシャル基板上に、III族窒化物からなる種々の半導体層膜から構成される半導体層群を形成し、さらにこの半導体層群上に所定の電極を構成することにより各種の電子デバイスを作製する試みがなされている。前記単結晶基材としては安価であるなどの理由からサファイア単結晶などが用いられている。しかしながら、上述したIII族窒化物を用いた従来の電子デバイスにおいては所望するデバイス特性を十分に得ることができず、実用には問題があった。
【0003】
【発明が解決しようとする課題】
本発明は、十分なデバイス特性を有する高電子移動度トランジスタ(HEMT)を構成する電子デバイスを提供することを目的とする。
【0004】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
c面サファイア基板と、
前記c面サファイア基板上に形成されたAlN下地層と、
前記AlN下地層上に直接形成されたGaN半導体層と、
前記GaN半導体層上に形成されたAl0.26Ga0.74Nバリア層と、
前記バリア層上に形成されたSi含有Al0.26Ga0.74Nキャリア供給層と、
前記キャリア供給層上に形成されたAl0.26Ga0.74Nキャップ層とを具え、
前記AlN下地層の転位密度が1×1011/cm2以下であって、前記AlN下地層の表面粗さRaが2Å以下であるとともに、前記AlN下地層の厚さが1μm〜3μmであり、
前記GaN半導体層、前記Al0.26Ga0.74Nバリア層、前記Al0.26Ga0.74Nキャリア供給層、及び前記Al0.26Ga0.74Nキャップ層は、半導体層群を構成し、
前記半導体層群は、室温において5×1012/cm2以上のシートキャリア濃度を示す
とともに、1300cm2/V・s以上の移動度を示し、15Kの低温において5×1012/cm2以上のシートキャリア濃度を示すとともに、6000cm2/V・s以上の移動度を示し、
さらに、前記半導体層群は室温において150mS/mm以上のトランスコンダクタンスを示すことを特徴とする、高電子移動度トランジスタ(HEMT)を構成する電子デバイスに関する。
【0005】
本発明によれば、高電子移動度トランジスタ(HEMT)を構成する電子デバイスを構成する半導体層群に対して、室温において、シートキャリア濃度5×1012/cm2以上、及び移動度1300cm2/V・s以上の高い電気特性を付与することができる。したがって、実用に足るデバイス特性を付与した高電子移動度トランジスタ(HEMT)を構成する電子デバイスを得ることができるようになる。
【0006】
なお、本発明における「室温」とは300K近傍の温度を意味するものである。
【0007】
また、前記半導体層群は15Kの低温において5×1012/cm2以上のシートキャリア濃度を示すとともに、6000cm2/V・s以上の移動度を示す。前述した室温での高いシートキャリア濃度及び移動度に加えて、15Kという低温においても上述したような高いシートキャリア濃度及び移動度を呈することにより、前記半導体層群の電気特性はさらに向上する。したがって、前記高電子移動度トランジスタ(HEMT)を構成する電子デバイスに対して実用に足るデバイス特性を十分に付与することができるようになる。
【0008】
さらに、本発明の他の好ましい態様においては、前記半導体層群は室温において150mS/mm以上のトランスコンダクタンスを示す。前述した室温での高いシートキャリア濃度及び移動度に加えて、上述した高いトランスコンダクタンスを呈することにより、前記半導体層群の電気特性はさらに向上する。したがって、本発明の前記高電子移動度トランジスタ(HEMT)を構成する電子デバイスに対して実用に足るデバイス特性を十分に付与することができるようになる。
【0009】
【発明の実施の形態】
以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
【0010】
本発明においては、GaN半導体層、Al 0.26 Ga 0.74 Nバリア層、Si含有Al 0.26 Ga 0.74 Nキャリア供給層、及びAl 0.26 Ga 0.74 Nキャップ層からなる半導体層群の、室温におけるシートキャリア濃度が5×1012/cm2以上、好ましくは1×1013/cm2以上となるようにすることが必要である。また、前記半導体層群の移動度は1300cm2/V・s以上、好ましくは1400cm2/V・s以上となるようにすることが必要である。これによって、前記半導体層群は十分な電気特性を有することができ、本発明の高電子移動度トランジスタ(HEMT)を構成する電子デバイスを構成した場合において、この高電子移動度トランジスタ(HEMT)を構成する電子デバイスに対して実用に足るデバイス特性を付与することができるようになる。
【0011】
また、本発明においては、前記半導体層群が15Kの低温において5×1012/cm2以上、さらには1×1013/cm2以上のシートキャリア濃度を有するように構成する。同様に、前記半導体層群が15Kの低温において6000cm2/V・s以上、さらには7000cm2/V・s以上、特には8000cm2/V・s以上の移動度を有するように構成する。前記半導体層群がこのような低温において上述したような高い電気特性を有することにより、本発明の高電子移動度トランジスタ(HEMT)を構成する電子デバイスに対して実用に足るデバイス特性を十分に付与することができるようになる。
【0012】
さらに、本発明においては、前記半導体層群が室温において150mS/mm以上、さらには200mS/mm以上のトランスコンダクタンスを有するようにすることが好ましい。前記半導体層群が上述のような高いトランスコンダクタンスを有し優れた電気特性を具えることにより、本発明の高電子移動度トランジスタ(HEMT)を構成する電子デバイスに対して実用に足るデバイス特性を十分に付与することができるようになる。
【0013】
上述した良好な電気特性を有す半導体層群を形成するための具体的に手段は、前記AlN下地層の物理特性を操作することによって簡易に得ることができる。具体的には、前記AlN下地層中の転位密度を1×1011/cm2以下、さらには5×1010/cm2以下、特には1×1010/cm2以下にまで低減させる。
【0014】
また、前記下地層の表面粗さRaを2Å以下となるようにする。さらに、前記下地層中の(002)面におけるX線ロッキングカーブ半値幅を200秒以下、さらには100秒以下となるように、前記下地層の結晶性を向上させても良い。
【0015】
前記下地層の結晶品質を上述したように設定することにより、前記半導体層群を前記下地層上にCVD法又はMBE法などの公知の成膜手法を用いて形成するのみで、上述した良好な電気特性を有する半導体層群を得ることができる。
【0016】
上述した高結晶品質の下地層はエピタキシャル基板を構成する単結晶基材を1100℃以上、好ましくは1250℃以下に加熱することによって簡易に得ることができる。また、前記下地層の厚さは0.5μm以上とし、さらには1μm〜3μmであることが好ましい。
【0017】
前記下地層は、Alの他に、必要に応じてMg、Si、又はBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含むことができる。
【0018】
同様に、上述した半導体層群は、必要に応じてMg、Si、又はBなどの元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含むことができる。
【0019】
また、本発明の高電子移動度トランジスタ(HEMT)を構成する電子デバイスを構成する基板は、c面サファイア基板とする。
【0020】
図1は、本発明の高電子移動度トランジスタ(HEMT)を構成する電子デバイスの一例を示す構成図である。図1に示す高電子移動度トランジスタ(HEMT)を構成する電子デバイス20は、c面サファイア基板1上において、AlN下地層2、並びにこの下地層上において直接GaN半導体層3が形成され、次いで、Al0.26Ga0.74Nバリア層4、Si含有Al0.26Ga0.74Nキャリア供給層5、及びAl0.26Ga0.74Nキャップ層6が順次に積層されてなる。さらに、キャップ層6上にはソース電極7、ドレイン電極8及びゲート電極9が形成されている。
【0021】
バリア層4及びキャップ層6は、厚さ、並びに不純物の種類及び含有量について目的とするデバイス特性に応じて適宜に選択する。また、キャップ層6と前記電極との間に、前記電極との接触抵抗を低減させるためのコンタクト層を形成することもできる。
【0022】
GaN半導体層3、Al 0.26 Ga 0.74 Nバリア層4、Si含有Al 0.26 Ga 0.74 Nキャリア供給層5、及びAl 0.26 Ga 0.74 Nキャップ層6は半導体層群14を構成する。この半導体層群は、本発明にしたがって、室温において5×10 12 /cm 2 以上のシートキャリア濃度を示すとともに、1300cm 2 /V・s以上の移動度を示し、15Kの低温において5×10 12 /cm 2 以上のシートキャリア濃度を示すとともに、6000cm 2 /V・s以上の移動度を示す。また、好ましくは、室温において150mS/mm以上、さらには200mS/mm以上のトランスコンダクタンスを示す。
【0023】
なお、バリア層4、キャリア供給層5及びキャップ層6からなる第2の半導体層12のバンドギャップは、GaN半導体層3のバンドギャップよりも大きく設定されており、これによって第2の半導体層12を構成するキャリア供給層5から供給されたキャリアは、GaN半導体層3及び第2の半導体層12間の界面に蓄積され、この界面上を移動するようになる。したがって、図1に示す電子デバイスはいわゆるHEMTとして機能するようになる。
【0024】
また、c面サファイア基板1及びAlN下地層2はエピタキシャル基板10を構成する。
【0025】
図1に示すHEMT20は、本発明の要件を満足する半導体層群14から構成されているので、良好な電力特性及び周波数特性を呈するようになり、大電力かつ高周波数領域での使用が可能となる。
【0026】
【実施例】
以下、実施例により本発明を具体的に説明する。
(実施例)
本実施例においては、本発明のエピタキシャル基板及び半導体素子を用いて図1に示すようなHEMTを作製した。単結晶基材としてC面サファイア基材を用い、これを石英製の反応管内に設置されたサセプタ上に載置した。次いで、圧力を20Torrに設定して、水素キャリアガスを流速3m/secとなるように供給した後、ヒータにより、前記基材を1200℃まで加熱した。
【0027】
Al供給原料としてトリメチルアルミニウム(TMA)を用いるとともに、窒素供給原料としてアンモニアガス(NH3)を用い、これら原料ガスを水素キャリアガスとともに、TMAとNH3とのモル比が1:450となるようにして前記反応管内に導入するとともに、前記基材上に供給した。そして、60分間エピタキシャル成長させることによって、下地層としてのAlN膜を厚さ1μmに形成した。なお、このAlN膜中の転位密度は1×1010/cm2であった。また、(002)面におけるX線ロッキングカーブの半値幅は60秒であり、表面粗さRaは1.5Åであり、表面にはステップが観察された。
【0028】
次いで、圧力を760Torrに設定して、基板温度を1080℃に変更し、Ga供給原料としてトリメチルガリウム(TMG)を用い、前記原料供給ガスの流量比をTMG及びNH3のモル比が1:2000となるようにして、前記AlN膜上に供給し、60分間エピタキシャル成長させることによって、第1の半導体層としてのGaN膜を厚さ3μmに形成した。
【0029】
次いで、TMA、TMG及びNH3のモル比が0.2:0.7:2000となるようにして前記i−GaN膜上に供給し、第2の半導体層を構成するバリア層、キャリア供給層及びキャップ層としてのAl0.26Ga0.74N膜をそれぞれ7nm、15nm、及び3nmに形成した。なお、キャリア供給層を形成するに際しては、SiH4ガスを併用し、前記Al0.26Ga0.74N膜中にSiを2×1018/cm3の割合でドープさせた。
【0030】
このようにして得られた半導体素子の、室温におけるシートキャリア濃度及び移動度をホール効果測定法を用いて計測したところ、1.1×1013/cm2及び1450cm2/V・sであることが判明した。また、15Kの低温におけるシートキャリア濃度及び移動度は、それぞれ1.0×1013/cm2及び8500cm2/V・sであることが判明した。さらに、ゲート長2μm時の室温におけるトランスコンダクタンスは200mS/mmであることが判明した。
【0031】
(比較例)
下地層を構成するAlN膜を900℃以下の低温で厚さ0.03μmに形成した以外は実施例と同様にして半導体素子及びHEMTを作製した。前記AlN膜中の転位密度は3×1011/cm2であった。なお、得られた半導体素子の室温におけるシートキャリア濃度及び移動度はそれぞれ1.1×1013/cm2及び1150cm2/V・sであり、15Kにおけるシートキャリア濃度及び移動度はそれぞれ1.1×1013/cm2及び5000cm2/V・sであった。ゲート長2μm時の、室温におけるトランスコンダクタンスは130mS/mmであった。
【0032】
以上、実施例及び比較例から明らかなように、本発明の要件を満足した高電子移動度トランジスタ(HEMT)を構成する電子デバイスは、実用に十分耐え得るようなデバイス特性を提供するに足る電気特性を有することが分かる。
【0033】
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。例えば、半導体層群と下地層との間においてバッファ層やひずみ超格子などの多層積層膜を挿入し、前記Al含有窒化物膜の結晶性をさらに向上させることもできる。
【0034】
【発明の効果】
以上説明したように、本発明によれば、III族窒化物からなる半導体層群を含む半導体素子からなるデバイスに対して十分なデバイス特性を付与することができるエピタキシャル基板を提供するとともに、このようなエピタキシャル基板を含む半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の電子デバイス(HEMT)の一例を示す構成図である。
【符号の説明】
1 c面サファイア基板、2 AlN下地層、3 GaN半導体層、4 Al 0.26 Ga 0.74 Nバリア層、5 Si含有Al 0.26 Ga 0.74 Nキャリア供給層、6 Al 0.26 Ga 0.74 Nキャップ層、7 ソース電極、8 ドレイン電極、9 ゲート電極、10 エピタキシャル基板、12 第2の半導体層、14 半導体層群、20 電子デバイス(HEMT)
Claims (1)
- c面サファイア基板と、
前記c面サファイア基板上に形成されたAlN下地層と、
前記AlN下地層上に直接形成されたGaN半導体層と、
前記GaN半導体層上に形成されたAl0.26Ga0.74Nバリア層と、
前記バリア層上に形成されたSi含有Al0.26Ga0.74Nキャリア供給層と、
前記キャリア供給層上に形成されたAl0.26Ga0.74Nキャップ層とを具え、
前記AlN下地層の転位密度が1×1011/cm2以下であって、前記AlN下地層の表面粗さRaが2Å以下であるとともに、前記AlN下地層の厚さが1μm〜3μmであり、
前記GaN半導体層、前記Al0.26Ga0.74Nバリア層、前記Al0.26Ga0.74Nキャリア供給層、及び前記Al0.26Ga0.74Nキャップ層は、半導体層群を構成し、
前記半導体層群は、室温において5×1012/cm2以上のシートキャリア濃度を示すとともに、1300cm2/V・s以上の移動度を示し、15Kの低温において5×1012/cm2以上のシートキャリア濃度を示すとともに、6000cm2/V・s以上の移動度を示し、
さらに、前記半導体層群は室温において150mS/mm以上のトランスコンダクタンスを示すことを特徴とする、高電子移動度トランジスタ(HEMT)を構成する電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171345A JP4315271B2 (ja) | 2002-06-12 | 2002-06-12 | 電子デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002171345A JP4315271B2 (ja) | 2002-06-12 | 2002-06-12 | 電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004022577A JP2004022577A (ja) | 2004-01-22 |
JP4315271B2 true JP4315271B2 (ja) | 2009-08-19 |
Family
ID=31171233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002171345A Expired - Lifetime JP4315271B2 (ja) | 2002-06-12 | 2002-06-12 | 電子デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4315271B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032911A (ja) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | 半導体積層構造、半導体素子およびhemt素子 |
JP5110762B2 (ja) * | 2004-09-24 | 2012-12-26 | 日本碍子株式会社 | 半導体積層構造およびhemt素子 |
US7236053B2 (en) | 2004-12-31 | 2007-06-26 | Cree, Inc. | High efficiency switch-mode power amplifier |
JP4524630B2 (ja) * | 2005-02-14 | 2010-08-18 | 日立電線株式会社 | Hemt用エピタキシャルウェハの製造方法 |
-
2002
- 2002-06-12 JP JP2002171345A patent/JP4315271B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004022577A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3836697B2 (ja) | 半導体素子 | |
KR100690413B1 (ko) | 질화물 반도체 성장용 기판 | |
KR101553721B1 (ko) | 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터 | |
JP2000068498A (ja) | 絶縁性窒化物膜およびそれを用いた半導体装置 | |
JP2005167275A (ja) | 半導体素子 | |
JP2013004681A (ja) | 窒化物半導体装置の製造方法 | |
US9401402B2 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
JP2002359255A (ja) | 半導体素子 | |
JP4468744B2 (ja) | 窒化物半導体薄膜の作製方法 | |
JP3753068B2 (ja) | 電界効果トランジスタ用エピタキシャルウェハの製造方法 | |
JP2006114652A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
JP4315271B2 (ja) | 電子デバイス | |
JP5378128B2 (ja) | 電子デバイス用エピタキシャル基板およびiii族窒化物電子デバイス用エピタキシャル基板 | |
JP2004235193A (ja) | 窒化物系iii−v族化合物半導体装置の製造方法および窒化物系iii−v族化合物半導体装置 | |
JP2006114655A (ja) | 半導体エピタキシャルウェハ及び電界効果トランジスタ | |
CN112071897A (zh) | 一种高频氮化镓肖特基二极管外延片及其制备方法 | |
JP2003178976A (ja) | 半導体装置およびその製造方法 | |
JP2004289005A (ja) | エピタキシャル基板、半導体素子および高電子移動度トランジスタ | |
JP2001326384A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
CN116741822A (zh) | 高电子迁移率晶体管外延结构及制备方法、hemt器件 | |
JP2006351870A (ja) | 半導体エピタキシャルウェハ | |
JP2018101701A (ja) | 半導体基板およびその製造方法 | |
JP7034739B2 (ja) | 窒化物半導体基板およびその製造方法 | |
JP2004296701A (ja) | エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法 | |
JPH10173203A (ja) | Mis型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050322 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090316 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4315271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120529 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130529 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140529 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |