KR20120138652A - 질화물 반도체장치의 제조방법 - Google Patents

질화물 반도체장치의 제조방법 Download PDF

Info

Publication number
KR20120138652A
KR20120138652A KR1020120060779A KR20120060779A KR20120138652A KR 20120138652 A KR20120138652 A KR 20120138652A KR 1020120060779 A KR1020120060779 A KR 1020120060779A KR 20120060779 A KR20120060779 A KR 20120060779A KR 20120138652 A KR20120138652 A KR 20120138652A
Authority
KR
South Korea
Prior art keywords
buffer layer
high resistance
layer
resistance buffer
nitride semiconductor
Prior art date
Application number
KR1020120060779A
Other languages
English (en)
Inventor
아키히토 오노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20120138652A publication Critical patent/KR20120138652A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

고저항 버퍼층의 결정 품질의 열화를 피할 수 있는 질화물 반도체장치의 제조방법을 얻는다. SiC 기판(1) 위에, III족 원료로서 유기 금속 원료를 사용하고, V족 원료로서 히드라진 유도체의 유기 화합물을 사용한 MOCVD법에 의해, 탄소 농도가 1018cm-3 이상으로 제어된 질화물 반도체로 이루어진 AlN 고저항 버퍼층(2)을 형성한다. AlN 고저항 버퍼층(2) 위에, AlN 고저항 버퍼층(2)보다도 낮은 저항값을 갖는 GaN 전자 주행층(3)과 Al0.2Ga0.8N 전자 공급층(4)을 형성한다.

Description

질화물 반도체장치의 제조방법{METHOD OF MANUFACTURING NITRIDE SEMICONDUCTOR DEVICE}
본 발명은, 기판 위에 질화물 반도체로 이루어진 고저항 버퍼층을 형성하는 질화물 반도체장치의 제조방법에 관한 것이다.
질화물 반도체를 사용한 전계효과 트랜지스터(FET: Field Effect Transistor)에서는 버퍼층 내부의 리크 전류의 저감이나 내압 향상을 위해, 버퍼층을 고저항화시킨다. 질화물 반도체에 불순물로서 탄소를 도핑함으로써 고저항화시키는 방법이 제안되어 있다(예를 들면, 특허문헌 1?3 참조). MOCVD법에 있어서 성장 온도, 성장 압력, V/III비 등을 낮춤으로써 II족 원료의 메틸기나 에틸기 등으로부터 탄소를 도핑시키는 방법이 이용되고 있다.
일본국 특개 2000-68498호 공보 일본국 특허 제4429459호 공보 일본국 특개 2007-251144호 공보
종래의 탄소 도핑의 방법에서는 성장 온도, 성장 압력, V/III비 등을 낮추기 때문에, 최적의 결정 성장조건으로 벗어나 버린다. 이에 따라, 질소 구멍이 발생하는 것 등, 결정 품질의 열화를 피할 수 없고, 리크 전류 등을 충분하게 저감시킬 수 없다고 하는 문제가 있었다.
본 발명은, 전술한 것과 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은 고저항 버퍼층의 결정 품질의 열화를 피할 수 있는 질화물 반도체장치의 제조방법을 얻는 것이다.
본 발명에 따른 질화물 반도체장치의 제조방법은, 반도체 기판 위에, III족 원료로서 유기 금속 원료를 사용하고, V족 원료로서 히드라진 유도체의 유기 화합물을 사용한 MOCVD법에 의해, 탄소 농도가 1018cm-3 이상으로 제어된 질화물 반도체로 이루어진 고저항 버퍼층을 형성하는 공정과, 상기 고저항 버퍼층 위에, 상기 고저항 버퍼층보다도 낮은 저항값을 갖는 질화물 반도체층을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명에 의해, 고저항 버퍼층의 결정 품질의 열화를 피할 수 있다.
도 1은 본 발명의 실시형태 1에 관한 질화물 반도체장치를 나타낸 단면도다.
도 2는 탄소 농도의 NH3/UDMHy 공급 몰비 의존성을 도시한 도면이다.
도 3은 본 발명의 실시형태 3에 관한 질화물 반도체장치를 나타낸 단면도다.
도 4는 본 발명의 실시형태 4에 관한 질화물 반도체장치를 나타낸 단면도다.
도 5는 본 발명의 실시형태 5에 관한 질화물 반도체장치를 나타낸 단면도다.
본 발명의 실시형태에 관한 질화물 반도체장치의 제조방법에 대해 도면을 참조해서 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시형태 1.
도 1은, 본 발명의 실시형태 1에 관한 질화물 반도체장치를 나타낸 단면도다. SiC 기판(1) 위에 층두께 300nm의 AlN 고저항 버퍼층(2)이 설치되어 있다. AlN 고저항 버퍼층(2) 위에 층두께 1μm의 GaN 전자 주행층(3)이 설치되어 있다. GaN 전자 주행층(3) 위에 층두께 25nm의 Al0.2Ga0.8N 전자 공급층(4)이 설치되어 있다. Al0.2Ga0.8N 전자 공급층(4) 위에 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)이 설치되어 있다. AlN 고저항 버퍼층(2)은, 탄소 농도가 1018cm-3 이상으로 제어되고 있고, GaN 전자 주행층(3) 및 Al0.2Ga0.8N 전자 공급층(4)보다도 높은 저항값을 갖는다.
이어서, 본 발명의 실시형태 1에 관한 질화물 반도체장치의 제조방법을 설명한다. 결정성장방법으로서 MOCVD법을 사용한다. III족 원료로서, 유기 금속 화합물인 트리메틸 갈륨(TMG), 트리메틸 알루미늄(TMA), 트리메틸 인듐(TMI)을 사용한다. V족 원료로서, 암모니아(NH3) 가스, 디메틸 히드라진(UDMHy)을 사용한다. 이들 원료 가스의 캐리어 가스로서, 수소(H2) 가스, 질소(N2) 가스를 사용한다.
우선, SiC 기판(1) 위에, TMA와 UDMHy를 사용해서 AlN 고저항 버퍼층(2)을 형성한다. 다음에, AlN 고저항 버퍼층(2) 위에, TMG과 NH3을 사용해서 GaN 전자 주행층(3)을 형성한다. 다음에, GaN 전자 주행층(3) 위에, Al0.2Ga0.8N 전자 공급층(4)을 형성한다. 다음에, Al0.2Ga0.8N 전자 공급층(4) 위에 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)을 형성한다. 이상의 공정에 의해 전계효과 트랜지스터가 제조된다.
본 실시예에서는, AlN 고저항 버퍼층(2)을 형성할 때에, V족 원료로서 UDMHy를 사용한다. 이에 따라, 성장 온도, 성장 압력, V/III비 등을 낮추지 않고, 하기의 화학식과 같이 TMA나 UDMHy로부터 유리된 메틸기가 용이하게 결정 내부에 받아들여지기 때문에, 고저항이고 또한 질소 구멍이 없는 결정을 얻을 수 있다. 따라서, AlN 고저항 버퍼층(2)의 결정 품질의 열화를 피할 수 있다. 또한, AlN 고저항 버퍼층(2)의 탄소 농도를 2차이온질량분석(SIMS: Secondary Ion Mass Spectroscopy)에 의해 측정한 바, 1×1020cm-3이며, AlN 고저항 버퍼층(2)의 비저항값을 홀 효과법에 의해 측정한 바, 1×106Ωcm 이상의 고저항값을 나타내었다. 이 결과, 전계효과 트랜지스터의 리크 전류를 충분히 저감할 수 있고, 충분한 내압을 확보할 수 있다. 더구나, AlN 고저항 버퍼층(2)은 SiC 기판(1)보다도 높은 저항값을 갖기 때문에, 기판에서의 손실을 억제할 수 있고, 고주파 특성이 양호한 전계효과 트랜지스터를 얻을 수 있다.
Figure pat00001
이때, SiC 기판(1) 대신에 Si 기판, 사파이어 기판, GaN 기판 등을 사용해도 된다.
실시형태 2.
실시형태 2에서는, AlN 고저항 버퍼층(2)을 형성할 때에, V족 원료로서 UDMHy와 NH3을 사용한다. 그 이외의 제조방법은 실시형태 1과 같다.
도 2는, 탄소 농도의 NH3/UDMHy 공급 몰비 의존성을 도시한 도면이다. 이 도면으로부터 알 수 있는 것과 같이, UDMHy에 대한 NH3의 공급 몰비를 30 이하로 함으로써, 결정 품질에 영향을 미치는 성장 온도나 성장 압력을 변하게 하지 않고, 탄소 농도를 1018cm-3 이상으로 제어할 수 있다. 이 결과, 예를 들면, 100Ωcm으로부터 1×107Ωcm의 범위에서 원하는 저항율을 갖는 AlN 고저항 버퍼층(2)을 얻을 수 있기 때문에, 구조설계가 용이해진다. 이때, 결정성장중에 NH3/UDMHy 공급 몰비를 변화시킴으로써, 막두께 방향으로 탄소 농도를 변화시킬 수도 있다.
실시형태 3.
도 3은, 본 발명의 실시형태 3에 관한 질화물 반도체장치를 나타낸 단면도다. SiC 기판(1) 위에 층두께 300nm의 AlN 고저항 버퍼층(2)이 설치되어 있다. AlN 고저항 버퍼층(2) 위에 층두께 0.5μm의 GaN 고저항 버퍼층(8)이 설치되어 있다. GaN 고저항 버퍼층(8) 위에 층두께 0.5μm의 GaN 전자 주행층(3)이 설치되어 있다. GaN 전자 주행층(3) 위에 층두께 25nm의 Al0.2Ga0.8N 전자 공급층(4)이 설치되어 있다. Al0.2Ga0.8N 전자 공급층(4) 위에 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)이 설치되어 있다. AlN 고저항 버퍼층(2) 및 GaN 고저항 버퍼층(8)은, 탄소 농도가 1018cm-3 이상으로 제어되고 있고, GaN 전자 주행층(3) 및 Al0.2Ga0.8N 전자 공급층(4)보다도 높은 저항값을 갖는다.
이어서, 본 발명의 실시형태 3에 관한 질화물 반도체장치의 제조방법을 설명한다. 우선, SiC 기판(1) 위에, 실시형태 1과 마찬가지로 TMA와 UDMHy를 사용해서 AlN 고저항 버퍼층(2)을 형성한다. 다음에, AlN 고저항 버퍼층(2) 위에, TMG과 UDMHy를 사용해서 GaN 고저항 버퍼층(8)을 형성한다.
다음에, 실시형태 1과 마찬가지로, GaN 전자 주행층(3), Al0.2Ga0.8N 전자 공급층(4), 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)을 형성한다. 이상의 공정에 의해 전계효과 트랜지스터가 제조된다.
본 실시예에서는, GaN 고저항 버퍼층(8)을 형성할 때에, V족 원료로서 UDMHy를 사용한다. 이에 따라, 성장 온도, 성장 압력, V/III비 등을 낮추지 않고, 하기의 화학식과 같이 TMG이나 UDMHy로부터 유리된 메틸기가 용이하게 결정 내부에 받아들여지기 때문에, 고저항이고 또한 질소 구멍이 없는 결정을 얻을 수 있다. 따라서, GaN 고저항 버퍼층(8)의 결정 품질의 열화를 피할 수 있다. 또한, GaN 고저항 버퍼층(8)의 탄소 농도를 2차이온질량분석(SIMS: Secondary Ion Mass Spectroscopy)에 의해 측정한 바, 1×1020cm-3이며, GaN 고저항 버퍼층(8)의 비저항값을 홀 효과법에 의해 측정한 바, 1×106Ωcm 이상의 고저항값을 나타내었다. 이 결과, 전계효과 트랜지스터의 리크 전류를 충분히 저감할 수 있고, 충분한 내압을 확보할 수 있다.
Figure pat00002
더구나, AlN 고저항 버퍼층(2) 및 GaN 고저항 버퍼층(8)이 적층되어 있기 때문에, SiC 기판(1)과 AlN 고저항 버퍼층(2)의 계면, 및 AlN 고저항 버퍼층(2)과 GaN 고저항 버퍼층(8)의 계면에서의 리크 패스(leakage path)를 저감할 수도 있다. 또한, AlN 고저항 버퍼층(2)이나 GaN 고저항 버퍼층(8)은, SiC 기판(1)보다도 높은 저항값을 갖기 때문에, 기판에서의 손실을 억제할 수 있어, 고주파 특성이 양호한 전계효과 트랜지스터를 얻을 수 있다.
이때, GaN 고저항 버퍼층(8)을 형성할 때에, V족 원료로서 UDMHy와 NH3을 사용해도 된다. UDMHy에 대한 NH3의 공급 몰비를 30 이하로 함으로써, 결정 품질에 영향을 미치는 성장 온도나 성장 압력을 변하게 하지 않고, 탄소 농도를 1018cm-3 이상으로 제어할 수 있다. 이 결과, 예를 들면, 100Ωcm으로부터 1×107Ωcm의 범위에서 원하는 저항율을 갖는 GaN 고저항 버퍼층(8)을 얻을 수 있기 때문에, 구조설계가 용이해진다.
또한, SiC 기판(1) 대신에 Si 기판, 사파이어 기판, GaN 기판 등을 사용해도 된다. AlN 고저항 버퍼층(2)을 예로 들었지만, 이것에 한정되지 않고, 반도체 기판의 구성 물질에 따라 최적의 층을 선택할 수 있다.
또한, GaN 고저항 버퍼층(8) 대신에, GaN과 AlN과 InN의 혼정인 Inx1Aly1Ga1-x1-y1N(0<=x1, 0<=y1, x1+y1<1) 층을 사용해도 된다. 이 층을 형성할 때에, III족 원료로서 TMA, TMG, TMI를 사용하여, V족 원료로서 UDMHy만 또는 UDMHy와 NH3을 사용한다.
실시형태 4.
도 4는, 본 발명의 실시형태 4에 관한 질화물 반도체장치를 나타낸 단면도다. Si 기판(9) 위에 층두께 200nm의 AlN 고저항 버퍼층(2)이 설치되어 있다. AlN 고저항 버퍼층(2) 위에, 혼정비가 다른 복수의 AlGaN 고저항 버퍼층(10a,10b,10c)이 설치되어 있다. 예를 들면, 복수의 AlGaN 고저항 버퍼층(10a,10b,10c)은, 각각 층두께 300nm의 Al0.5Ga0.5N층, 층두께 500nm의 Al0.3Ga0.7N층, 층두께 500nm의 Al0.2Ga0.8N층이다.
AlGaN 고저항 버퍼층 10c 위에 층두께 1.0μm의 GaN 전자 주행층(3)이 설치되어 있다. GaN 전자 주행층(3) 위에 층두께 25nm의 Al0.2Ga0.8N 전자 공급층(4)이 설치되어 있다. Al0.2Ga0.8N 전자 공급층(4) 위에 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)이 설치되어 있다.
AlN 고저항 버퍼층(2) 및 복수의 AlGaN 고저항 버퍼층(10a,10b,10c)은, 탄소 농도가 1018cm-3 이상으로 제어되어 있고, GaN 전자 주행층(3) 및 Al0.2Ga0.8N 전자 공급층(4)보다도 높은 저항값을 갖는다.
이어서, 본 발명의 실시형태 4에 관한 질화물 반도체장치의 제조방법을 설명한다. 우선, Si 기판(9) 위에, 실시형태 1과 마찬가지로 TMA와 UDMHy를 사용해서 AlN 고저항 버퍼층(2)을 형성한다. 다음에, AlN 고저항 버퍼층(2) 위에, III족 원료로서 TMG과 TMA를 사용하고, V족 원료로서 UDMHy 단독 또는 UDMHy 및 NH3을 사용하여, 혼정비가 다른 복수의 AlGaN 고저항 버퍼층(10a,10b,10c)을 형성한다.
다음에, 실시형태 1과 마찬가지로, GaN 전자 주행층(3), Al0.2Ga0.8N 전자 공급층(4), 게이트 전극(5), 소스 전극(6), 및 드레인 전극(7)을 형성한다. 이상의 공정에 의해 전계효과 트랜지스터가 제조된다.
Si 기판(9) 위에 GaN 전자 주행층(3)이나 Al0.2Ga0.8N 전자 공급층(4) 등의 질화물층을 형성하면, Si와 질화물 반도체의 격자상수 차이 및 열팽창율 차이에 의해, 질화물 반도체층에 매우 큰 왜곡이 발생한다. 그 왜곡의 크기에 따라서는, 질화물 반도체층에 크랙이 발생하고, 큰 휘어짐이 발생하는 경우가 있다. 이에 대해, 본 실시예에서는, 혼정비가 다른 복수의 AlGaN 고저항 버퍼층(10a,10b,10c)이 왜곡을 완화하기 때문에, 크랙이 없고 휘어짐이 경감된 양호한 전계효과 트랜지스터를 얻을 수 있다. 또한, 반도체 기판으로서 Si 기판(9)을 사용함으로써, 저렴하고 대구경화가 가능하지만, Si 기판(9)의 저항율이 사파이어 기판이나 SiC 기판보다도 낮기 때문에 고주파 특성에서 불리하다. 그러나, AlN 고저항 버퍼층(2)이나 AlGaN 고저항 버퍼층(10a,10b,10c)은, Si 기판(9)보다도 높은 저항값을 갖기 때문에, Si 기판(9)에서의 손실을 억제 할 수 있어, 고주파 특성이 양호한 전계효과 트랜지스터를 얻을 수 있다. 이것으로부터, 저항값이 낮은 반도체 기판 위에 전계효과 트랜지스터를 제작하는 경우에는, 기판보다도 저항율이 높은, 예를 들면, 1×106Ωcm 이상의 고저항 버퍼층을 사용하는 것이 바람직하다.
이때, 혼정비가 다른 복수의 AlGaN 고저항 버퍼층(10a,10b,10c) 대신에, 혼정비를 연속적으로 변화시킨 AlGaN 고저항 버퍼층을 사용해도 된다.
실시형태 5.
도 5는, 본 발명의 실시형태 5에 관한 질화물 반도체장치를 나타낸 단면도다. 실시형태 4의 복수의 AlGaN 고저항 버퍼층(10a,10b,10c) 대신에, 층두께 5nm의 AlN층과 층두께 15nm의 GaN층을 교대로 40주기 적층한 고저항 버퍼층(11)이 설치되어 있다. 그 밖의 구성은 실시형태 4와 같다.
AlN층은, III족 원료로서 TMA를 사용하고, V족 원료로서 UDMHy 단독 또는 UDMHy 및 NH3을 사용해서 형성된다. GaN층은, III족 원료로서 TMG을 사용하고, V족 원료로서 UDMHy 단독 또는 UDMHy 및 NH3을 사용해서 형성된다. 그 밖의 제조방법은 실시형태 4와 같다.
다층막으로 이루어진 고저항 버퍼층(11)이 왜곡을 완화하기 때문에, 크랙이 없고 휘어짐이 경감된 양호한 전계효과 트랜지스터를 얻을 수 있다. 이때, 본 실시예에서는, 고저항 버퍼층(11)은, AlN층과 GaN층을 교대로 적층한 주기 구조이지만, 혼정비가 다른 InAlGaN층의 주기 구조를 사용해도 된다.
1 SiC 기판(반도체 기판)
2 AlN 고저항 버퍼층(고저항 버퍼층)
3 GaN 전자 주행층(질화물 반도체층)
4 Al0.2Ga0.8N 전자 공급층(질화물 반도체층)
8 GaN 고저항 버퍼층(고저항 버퍼층)
9 Si 기판(반도체 기판)
10a,10b,10c AlGaN 고저항 버퍼층(고저항 버퍼층)
11 고저항 버퍼층(고저항 버퍼층)

Claims (7)

  1. 반도체 기판 위에, III족 원료로서 유기 금속 원료를 사용하고, V족 원료로서 히드라진 유도체의 유기 화합물을 사용한 MOCVD법에 의해, 탄소 농도가 1018cm-3 이상으로 제어된 질화물 반도체로 이루어진 고저항 버퍼층을 형성하는 공정과,
    상기 고저항 버퍼층 위에, 상기 고저항 버퍼층보다도 낮은 저항값을 갖는 질화물 반도체층을 형성하는 공정을 구비한 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 고저항 버퍼층은, 상기 반도체 기판보다도 높은 저항값을 갖는 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 고저항 버퍼층을 형성할 때에, V족 원료로서 상기 히드라진 유도체의 유기 화합물과 암모니아를 사용하는 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  4. 제 3항에 있어서,
    상기 히드라진 유도체의 유기 화합물에 대한 상기 암모니아의 공급 몰비가 30 이하인 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 고저항 버퍼층은, 적층된 AlN 고저항 버퍼층 및 GaN 고저항 버퍼층을 갖는 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  6. 제 1항 또는 제 2항에 있어서,
    상기 고저항 버퍼층은, 혼정비가 다른 복수의 층을 갖는 것을 특징으로 하는 질화물 반도체장치의 제조방법.
  7. 제 1항 또는 제 2항에 있어서,
    상기 고저항 버퍼층은, 다른 층을 교대로 적층한 주기 구조인 것을 특징으로 하는 질화물 반도체장치의 제조방법.
KR1020120060779A 2011-06-15 2012-06-07 질화물 반도체장치의 제조방법 KR20120138652A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011133490A JP2013004681A (ja) 2011-06-15 2011-06-15 窒化物半導体装置の製造方法
JPJP-P-2011-133490 2011-06-15

Publications (1)

Publication Number Publication Date
KR20120138652A true KR20120138652A (ko) 2012-12-26

Family

ID=45840744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120060779A KR20120138652A (ko) 2011-06-15 2012-06-07 질화물 반도체장치의 제조방법

Country Status (6)

Country Link
US (1) US20120322245A1 (ko)
JP (1) JP2013004681A (ko)
KR (1) KR20120138652A (ko)
CN (1) CN102832124A (ko)
GB (1) GB2491920A (ko)
TW (1) TW201251019A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP5362085B1 (ja) 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP5787417B2 (ja) 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
EP3312870A1 (en) * 2013-06-06 2018-04-25 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
CN103762235B (zh) * 2014-01-22 2016-06-29 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
JP6527667B2 (ja) * 2014-04-18 2019-06-05 古河機械金属株式会社 窒化物半導体基板の製造方法
KR102238369B1 (ko) * 2016-08-18 2021-04-08 레이던 컴퍼니 이온 주입을 이용한 고저항 나이트라이드 버퍼층의 반도체 물질 성장
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
TWI741781B (zh) * 2020-09-04 2021-10-01 合晶科技股份有限公司 氮化物磊晶片及其製造方法
CN114678411A (zh) * 2020-12-24 2022-06-28 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法
WO2024084905A1 (ja) * 2022-10-17 2024-04-25 ローム株式会社 窒化物半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428838B2 (ja) * 1996-12-11 2003-07-22 古河電気工業株式会社 Ｍｉｓ型電界効果トランジスタ
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
JP3481427B2 (ja) * 1997-07-03 2003-12-22 古河電気工業株式会社 窒化物半導体の結晶成長方法
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP2002208600A (ja) * 2001-01-10 2002-07-26 Fujitsu Quantum Devices Ltd 半導体装置
KR100533636B1 (ko) * 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
JP5064824B2 (ja) * 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5218117B2 (ja) * 2008-03-18 2013-06-26 三菱電機株式会社 窒化物半導体積層構造及び光半導体装置並びにその製造方法
KR101006480B1 (ko) * 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2011151074A (ja) * 2010-01-19 2011-08-04 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
GB201200978D0 (en) 2012-03-07
CN102832124A (zh) 2012-12-19
US20120322245A1 (en) 2012-12-20
GB2491920A (en) 2012-12-19
TW201251019A (en) 2012-12-16
JP2013004681A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
KR20120138652A (ko) 질화물 반도체장치의 제조방법
JP6318474B2 (ja) 半導体装置の製造方法
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
US11444172B2 (en) Method for producing semiconductor device and semiconductor device
US10211297B2 (en) Semiconductor heterostructures and methods for forming same
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2016051935A1 (ja) 半導体素子用のエピタキシャル基板およびその製造方法
WO2018092689A1 (ja) 化合物半導体基板の製造方法および化合物半導体基板
US20180166271A1 (en) Method for manufacturing group iii-v nitride semiconductor epitaxial wafer
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
US20190221648A1 (en) Novel buffer layer structure to improve gan semiconductors
JP2012256706A (ja) 半導体装置
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
JP2005191477A (ja) 高電子移動度トランジスタ用エピタキシャルウェハ
WO2016031334A1 (ja) 窒化物半導体および窒化物半導体の製造方法
WO2022180659A1 (ja) Ｉｉｉ族窒化物半導体エピタキシャルウエハの製造方法
JP5614130B2 (ja) 半導体装置の製造方法
KR20210088715A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2006114653A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application