JPS61228674A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の構造と製造方法に係わり、特に
ＦＥＴの短ゲート化、高耐圧化の特性向上を行うための
製造方法に関する。

近時、ガリウム砒素化合物を使用した高周波ＦＥＴでは
、性能向上のためにゲート電極が短く、且つ低抵抗であ
ることが要求され、その方法としてＴ型ゲート構造と、
その製造方法が提案されている。

このようなＴ型ゲート電極の高周波ＦＥＴにより、従来
の短ゲート化と低抵抗化にするということの相反する特
性を両立するようにした、高周波ＦＥＴである。

然しなから、高耐圧化と高効率化と低ソース抵抗化を同
時に実現するには、技術的に困難があり、その改善が要
望されている。

〔従来の技術〕

第４図（ａ）　〜第４図（ｅ）は、従来のＴ型ＦＥＴを
形成するための製造方法を説明するための要部断面図で
ある。

第４図（ａ）で、半絶縁性ガリウム砒素基板１上に、ノ
ンドープのガリウム砒素のバッファ層２と、ｎ型のガリ
ウム砒素活性層３をエピタキシャル成長をした半導体基
板上に、上層に高感度の第１のレジスト膜４を厚みが０
．６〜２μｍと下層に第２のレジスト膜５を厚みが０．
１〜０．６μｍ程度を被着する。

第４図（ｂ）は、上記のレジスト膜を°ＥＢ露光を行っ
てバターニングをしたものであって、長い矢印で示す露
光６（強度を矢印の長さで示す）を行って寸法ｄ１の開
口を行い、更に第２のレジスト膜５の開口寸法を拡大す
るために、矢印７で示す補助露光を行ない、現像するこ
とによってゲートパターンの開口部８が形成される。

即ち、二段階の開口部ができることになり、第１のレジ
ストＩｌ［ｉ　４の開口部と第２のレジスト膜５の開口
部が二段に形成される。

第４図（Ｃ）は、開口部８をマスクにしてウェットエツ
チングを行い、ｎ型のガリウム砒素活性層３上にゲート
リセス９を形成した後、ゲート金属１０を蒸着して被着
したものである。

第４図（ｄ）は、リフトオフにより形成されたＴ型ゲー
ト電極１１であるが、このような構造ではゲート長Ｌｂ
を０．１　μｍ程度に短くして、しかもゲート断面積を
１μｍ以上と同等にすることができ、ゲート抵抗を低い
値にすることができる。

第４図（ｅｌは、本発明によるＴ型ゲート電極１１を形
成した後、ソース電極１２、ドレイン電極１３を形成し
てＧａＡｓのＭＥＳＦＥＴを形成したものである。

このようなＴ型ゲートによって、ゲートの短ゲート化と
、ゲートの低抵抗化が実現できたが、高耐圧化と高効率
化及び低ソース抵抗化が実現できないという欠点がある
。

〔発明が解決しようとする問題点〕

上記のＴ型ゲートの半導体装置の製造方法では、高耐圧
、高効率化と低ソース抵抗化を実現することが困難であ
ることが問題点である。

〔問題を解決するための手段〕

本発明は、上記問題点を解消した半導体装置及びその製
造方法を提供するもので、その手段は、Ｔ型ゲート電極
を有するＦＥＴで、該Ｔ型ゲート形状の長尺部をドレイ
ン方向にし、短尺部をソース方向にした非対称Ｔ型ゲー
ト電極を有する半導体装置と、その製造方法として非対
称のＴ型ゲート電極を有するＦＥＴで該非対称のＴ型ゲ
ート電極をマスクにしてイオン注入を行なって、セルフ
アライメントでソース及びドレイン領域を形成する半導
体装置の製造方法によって達成できる。

〔作用〕

本発明は、従来のＴゲート型半導体装置では、高耐圧、
高効率化と低ソース抵抗化の実現が困難であるので、そ
の改良として非対称Ｔ型ゲートＦＥＴを提案するもので
あり、その形状はドレイン電極側に長くソース方向に短
い非対称Ｔ型ゲートを形成したＦＥＴによって、Ｔ型ゲ
ートの特徴である短ゲートでありながら低抵抗のゲート
で、且つゲートとドレイン電極間の耐圧が高く、又ソー
ス及びゲート間の抵抗を低減したものであり、又その製
造方法として、非対称のＴ型ゲート電極をマスクにして
イオン注入を行なって、セルフアライメント法により、
ソース及びドレイン電極を形成して、短ゲートで低抵抗
であって、且つゲートとドレイン電極間の耐圧を高くし
て、ソース及びゲート間の抵抗を低減したものである。

〔実施例〕

第１図（ａ）〜第１図（ｄ）は、本発明による非対称Ｔ
型ゲート電極の半導体装置の形成方法を示す要部断面図
である。

第１図（ａ）で、半絶縁性ガリウム砒素基板２１上に、
ノンドープのガリウム砒素のバッファ層２２と、ｎ型の
ガリウム砒素活性層２３をエピタキシャル成長゛をした
半導体基板に、上層に高感度の第１のレジスト膜２４を
厚みが０．６〜２μｍと下層に、第１のレジスト膜の感
度よりも低感度である第２のレジスト膜２５を厚みが０
．１〜０．６μｍ程度に被着する。

第１９伽）は、ゲートパターンのＥＢ露光を行ったもの
であるが、ｄ３の開口部を形成するために、矢印方向に
強度の大きい（矢印の長さが強度を示す）ＥＢ露光２６
を行い、続いて開口寸法を拡大したｄ４の開口部を形成
するために強度の弱い補助露光２７を行なって、現像を
することにより開口部２８が形成される。

この際に、ドレイン側のゲート照射はその幅をＬａ−、
ソース側をＬｂとすると、Ｌａ　＞Ｌｂにして露光する
。

即ち、二段階の開口部ができることになり、第１のレジ
スト膜２４の開口部と第２のレジストＭ＊２５の開口部
の二段の非対称の開口部２８が形成されることになる。

第１図（Ｃ）は、開口部２８をマスクにしてウェア）エ
ツチングを行い、ゲートリセス２９を形成した後、ゲー
ト金属３０を蒸着被着したものである。

第１図（ｄ）は、リフトオフにより形成された非対称Ｔ
型ゲート電極３１であるが、ゲート長Ｌｂを０゜１μ清
程度に短くして抵抗が少なくなり、又Ｌａをながくした
ことによって耐圧が高くなる。

しかもゲート断面積を１μ−以上と同等にすることがで
きてゲート抵抗を低い値にすることができる。

第２図（ａ）〜第２図（ｄ）は、本発明になる非対称Ｔ
型ゲート電極を使用した新しい半導体装置の製造方法を
示す要部断面図である。

第２図（ａ）で、半絶縁性ガリウム砒素基板４１と、ノ
ンドープのガリウム砒素のバッファ層４２と、ｎ型のガ
リウム砒素活性層４３が積層されていて、その上に上記
の非対称Ｔ型ゲート電極４４が形成されている。

第２９山）は、二酸化シリコン膜４５をを形成し、矢印
のように不純物をイオン注入することで、ノンドープの
ガリウム砒素のバッファ層４２に、不純物注入層４６を
生成させるが、この際に非対称Ｔ型ゲート電極がマスク
となるために、ゲート下部にｎ型ガリウム砒素の活性層
４７が生成される。

第２図１０）は、素子ののアニールを行うことにより、
不純物注入層４６はｎ＋−ガリウム砒素の活性層４８に
なると共に、活性層４７が不純物の拡散により長さが短
（なる。

ここでオーミック金属によるソース電極４９とドレイン
電極５０が形成される。

第２図（ｄ）は、通常の製造工程による眉間絶縁膜５１
とコンタクトホールを開口して、配線５２を形成して製
造が完了する。

第３図は、本発明の詳細な説明するための非対称Ｔ型ゲ
ート電極を有するＦＥＴの要部断面図でぁるが、Ｔ型ゲ
ート電極であるために、低抵抗ゲートであることと、ゲ
ート長がｄ−０，１μｍにすることが可能であり、又非
対称Ｔ型ゲート電極であるために低ソース抵抗と高耐圧
のドレイン特性を有している。

更に、不純物注入層４６が熱拡散により、ｎ÷−ガリウ
ム砒素の活性層４８に拡がるために、其の分だけ、ｎ＋
−ガリウム砒素の活性層がゲート電極に近ずくので低抵
抗になり、一方ドレイン電極側は同様にｎ＋−ガリウム
砒素の活性層４８が拡がるが、ドレイン側のｎ−ガリウ
ム砒素の寸法がソース側より長く形成されているために
、ドレイン耐圧が高くなり、その結果高効率化と高出力
化が可能になる。

寸法の制御方法として、間隙ｐ、ｑは不純物注入層の拡
散量と、非対称Ｔ型ゲート電極のソース電極側寸法と、
ドレイン電極側との露光精度で決定され、ｎ＋−ガリウ
ム砒素の活性層４８が製造工程で一定であるとすると、
露光時におけるソース電極側寸法と、ドレイン電極側寸
法と照射量によって決定される。

この寸法はＥＢ露光に際し、±０．０５μｍ以内に精度
よく制御されるので問題がない。

（発明の効果〕 以上、詳細に説明したように、本発明の半導体装置と、
その製造方法により、高耐圧、高効率化と高出力である
高信頼性の半導体装置が供し得るという効果大なるもの
がある。

【図面の簡単な説明】

第１図（ａ）〜第１図（ｄ）は、本発明による非対称Ｔ
型ゲート電極の製造方法を示す要部断面図、第２図（ａ
）〜第２図（ｄ）は、本発明による非対称Ｔ型ゲート電
極を使用した半導体装置の製造方法を示す要部断面図、 第３図は、本発明の非対称Ｔ型ゲート電極を有するＦＥ
Ｔの要部断面図、 第４図（ａ）　〜第４図（１１）は、従来のＴ型ＦＥＴ
の製造方法を示す要部断面図、 図において、 ２１は半絶縁性ガリウム砒素基板、 ２２はノンドープのガリウム砒素のバッファ層、２３は
ｎ型のガリウム砒素活性層・ ２４は第１のレジスト膜、 ２５は第２のレジスト膜、 ２６はＥＢ露光線、　　２７は・補助露光線、２８は開
口部、　　　　２９はゲートリセス、３０はゲート金属
、 ３１は非対称Ｔ型ゲート電極、 １１ａＩ 第２ｅ１ １３ｖＭ

Claims (2)

【特許請求の範囲】
1. （１）Ｔ型ゲート電極を有するＦＥＴで、該Ｔ型ゲート
   形状の長尺部をドレイン方向にし、短尺部をソース方向
   にした非対称Ｔ型ゲート電極を有することを特徴とする
   半導体装置。
2. （２）非対称のＴ型ゲート電極を有するＦＥＴで該非対
   称のＴ型ゲート電極をマスクにしてイオン注入を行なっ
   て、セルフアライメントでソース及びドレイン領域を形
   成することを特徴とする半導体装置の製造方法。