JP2018529238A - フリップチップのパッケージ方法 - Google Patents
フリップチップのパッケージ方法 Download PDFInfo
- Publication number
- JP2018529238A JP2018529238A JP2018532495A JP2018532495A JP2018529238A JP 2018529238 A JP2018529238 A JP 2018529238A JP 2018532495 A JP2018532495 A JP 2018532495A JP 2018532495 A JP2018532495 A JP 2018532495A JP 2018529238 A JP2018529238 A JP 2018529238A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- photoresist
- metal
- package substrate
- packaging method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 238000005323 electroforming Methods 0.000 claims abstract description 11
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 22
- 229910052737 gold Inorganic materials 0.000 claims description 22
- 239000010931 gold Substances 0.000 claims description 22
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 18
- 229910052804 chromium Inorganic materials 0.000 claims description 18
- 239000011651 chromium Substances 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229920001486 SU-8 photoresist Polymers 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 2
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 2
- 238000009271 trench method Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000013067 intermediate product Substances 0.000 description 35
- 238000010586 diagram Methods 0.000 description 33
- 239000000919 ceramic Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000000047 product Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000741 silica gel Substances 0.000 description 3
- 229910002027 silica gel Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003984 copper intrauterine device Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000499 gel Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Wire Bonding (AREA)
Abstract
フリップチップのパッケージ方法であって、フリップチップの電極表面およびパッケージ基板の表面に同時に金属を電鋳し、フリップチップの電極とパッケージ基板との間の金属による接続を実現することを含む。具体的には、フリップチップの周囲にパッケージ基板を設置するステップＳ１と、フリップチップの電極表面とパッケージ基板の表面に金属導電膜をコーティングするステップＳ２と、金属導電膜の表面にフォトレジストを塗布するステップＳ３と、マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップの電極構造をアライメントしてフォトエッチングすることにより、フォトレジスト構造モールドを得ると共に、電極間の絶縁箇所をフォトレジストが被覆するようにするステップＳ４と、金属導電膜を電極としフォトレジスト構造モールド内に金属を電鋳して、フォトレジスト構造モールド内を金属で覆われるようにするステップＳ５と、絶縁箇所を被覆するフォトレジストおよびフォトレジストで被覆される金属導電膜を除去するステップＳ６とを含む。当該方法は、電鋳及びフォトリソグラフィ技術を利用することによって、プロセスを簡略化させ、生産効率を向上させる。
Description
本出願は、出願日が２０１５年９月１１日である中国特許出願ＣＮ２０１５１０５７９９５５.１の優先権を主張する。本出願は、前記中国特許出願の全文を引用する。
［技術分野］
［技術分野］
本発明は、フリップチップのパッケージ方法に関し、特に、電鋳技術によるフリップチップのパッケージ方法に関する。
［背景技術］
［背景技術］
フリップチップ技術の発展、特に半導体ＬＥＤ（発光ダイオード）照明の普及に伴い、半導体ＬＥＤチップに、一般的に共晶材、ソルダーペースト、銀ペーストという３つのダイボンド方式を利用するフリップパッケージが用いられる傾向があった。フリップチップにおける正極と負極との間の距離が極めて大きくなることはないので、いずれの方式であっても高精密なダイボンドが必要になる。フリップ共晶技術は、高価な製造設備や材料によってコストが高く、コストパフォーマンスの利点が示されず、また、ソルダーペーストおよび銀ペーストによるパッケージ方式のいずれも信頼性が低いこと及び熱伝導性が悪いことにより、ハイパワーのフリップチップパッケージに使用されないので、フリップＬＥＤ技術が登場して以来、時間が長く経過したが、様々な要因に制限されてあまり普及されなかった。
このような３つの既存のフリップチップパッケージの結合方式の他に、新たに出現した電磁パルス溶接結合方式があり、例えば、中国特許出願「フリップチップパッケージ方法」（公開番号がＣＮ１０３０９４１３５Ａである）に記述されたこのような結合方式のメリットは、チップ電極と基板電極との間が原子的に連続されてハイパワーのフリップチップの放熱に非常に役立つことにあるが、研発過程において、電磁パルス溶接方式による結合の場合にチップ電極と基板電極とのアライメント精度がパッケージ効率および製品に影響を及ぼす重要な要因になることを発見した。また、その他のパッケージ方式として、例えば、中国特許出願「フリップチップのパッケージ方法及び装置」（公開番号がＣＮ１０４６５８９２９Ａである）では、使用するチップと金属基板との結合を実現した上、更にレーザー切断などによって金属基板をチップ上での電極間の絶縁領域に沿って、対応するチップの電極間の電気接続の切断することを実現するようにチップの電極間の電気接続を切断する方法があるが、該方法によれば、この切断操作によってチップに大きな応力を発生させるおそれがあり、金属の切断操作のみであるが、すでに固定されている２つの電極によってチップに悪影響を及ぼす可能性がある。
本発明の解決しようとする技術的課題は、従来技術におけるフリップチップの既存パッケージ結合方式に存在する多くの欠陥を克服するためのフリップチップのパッケージ方法を提供することにある。
本発明は、以下のような技術的手段によって前記技術的課題を解決する。
本発明は、フリップチップの電極表面およびパッケージ基板の表面に同時に金属を電鋳し、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現することを含むことを特徴とする、フリップチップのパッケージ方法を提供する。
本発明は、フリップチップの電極表面およびパッケージ基板の表面に同時に金属を電鋳し、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現することを含むことを特徴とする、フリップチップのパッケージ方法を提供する。
好ましくは、前記フリップチップのパッケージ方法は、
フリップチップの周囲にパッケージ基板を設置するステップＳ１と、
好ましくは、フリップチップがパッケージ基板に埋め込まれ且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるようにし、
フリップチップの電極表面とパッケージ基板の表面に金属導電膜をコーティングするステップＳ２と、
金属導電膜の表面にフォトレジストを塗布するステップＳ３と、
マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップの電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップの電極表面とパッケージ基板の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップの電極間の絶縁箇所をフォトレジストが被覆するようにするステップＳ４と、
前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップの電極表面およびパッケージ基板の表面に同時に前記金属を電鋳して、前記フォトレジスト構造モールド内を前記金属で覆われるようにし、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現するステップＳ５と、
ステップＳ４で前記絶縁箇所を被覆するフォトレジストおよびフォトレジストで被覆される金属導電膜を除去するステップＳ６とを含む。
フリップチップの周囲にパッケージ基板を設置するステップＳ１と、
好ましくは、フリップチップがパッケージ基板に埋め込まれ且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるようにし、
フリップチップの電極表面とパッケージ基板の表面に金属導電膜をコーティングするステップＳ２と、
金属導電膜の表面にフォトレジストを塗布するステップＳ３と、
マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップの電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップの電極表面とパッケージ基板の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップの電極間の絶縁箇所をフォトレジストが被覆するようにするステップＳ４と、
前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップの電極表面およびパッケージ基板の表面に同時に前記金属を電鋳して、前記フォトレジスト構造モールド内を前記金属で覆われるようにし、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現するステップＳ５と、
ステップＳ４で前記絶縁箇所を被覆するフォトレジストおよびフォトレジストで被覆される金属導電膜を除去するステップＳ６とを含む。
好ましくは、ステップＳ６の後に、
前記パッケージ基板を除去するステップＳ７を更に含む。
好ましくは、ステップＳ１は、
フリップチップの電極表面とシリコンチップの表面が接するように、シリコンチップの表面に複数のフリップチップをアレイ状に配列するステップＳ１１と、
フリップチップのアレイ表面に有機ガラスを鋳込み、有機ガラスの表面を平らにして有機ガラスを硬化乾燥させることにより、パッケージ基板になる有機シートを形成するステップＳ１２と、
フリップチップがパッケージ基板に埋め込まれ且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるように、シリコンチップを除去するステップＳ１３とを含む。
前記パッケージ基板を除去するステップＳ７を更に含む。
好ましくは、ステップＳ１は、
フリップチップの電極表面とシリコンチップの表面が接するように、シリコンチップの表面に複数のフリップチップをアレイ状に配列するステップＳ１１と、
フリップチップのアレイ表面に有機ガラスを鋳込み、有機ガラスの表面を平らにして有機ガラスを硬化乾燥させることにより、パッケージ基板になる有機シートを形成するステップＳ１２と、
フリップチップがパッケージ基板に埋め込まれ且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるように、シリコンチップを除去するステップＳ１３とを含む。
好ましくは、ステップＳ１１において、隣接する２つのフリップチップ間の距離が６ｍｍである。
好ましくは、ステップＳ１２において、有機シートの厚さが２ｍｍである。
好ましくは、ステップＳ１２において、有機シートの厚さが２ｍｍである。
好ましくは、ステップＳ１３において、研削や化学方式でシリコンチップを除去する。
好ましくは、前記金属導電膜は、フリップチップの電極表面およびパッケージ基板の表面の上方に位置するクロム導電層と、前記クロム導電層の上方に位置する金導電層とを含む。
好ましくは、前記金属導電膜は、フリップチップの電極表面およびパッケージ基板の表面の上方に位置するクロム導電層と、前記クロム導電層の上方に位置する金導電層とを含む。
好ましくは、前記金導電層は、厚さが２０〜４００ｎｍであり、好ましくは、５０ｎｍであり、前記クロム導電層は、厚さが２０〜４００ｎｍであり、好ましくは、２０ｎｍである。
好ましくは、前記フォトレジストは、ＡＺ４６２０フォトレジスト、ＡＺ-５０ＸＴフォトレジスト、ＳＵ８フォトレジスト或はＰＭＭＡ（有機ガラス）フォトレジストである。但し、上記のフォトレジストのいずれも市販により入手することができる。
好ましくは、ステップＳ３において、シャロートレンチ方式で前記フォトレジストを塗布する。
好ましくは、ステップＳ３において、スピン方式で、２００〜６０００回転／分の回転速度、好ましくは、１０００回転／分の回転速度で前記フォトレジストを塗布する。
好ましくは、ステップＳ３において、スピン方式で、２００〜６０００回転／分の回転速度、好ましくは、１０００回転／分の回転速度で前記フォトレジストを塗布する。
好ましくは、前記金属は、銅、ニッケルまたは金である。
好ましくは、ステップＳ６は、
ゾル溶液で前記絶縁箇所を被覆しているフォトレジストを溶解するステップＳ６１と、
金腐食液によりフォトレジストで被覆されている金導電層を腐食するステップＳ６２と、
クロム腐食液により金導電層で被覆されているクロム導電層を腐食するステップＳ６３とを含む。
好ましくは、ステップＳ６は、
ゾル溶液で前記絶縁箇所を被覆しているフォトレジストを溶解するステップＳ６１と、
金腐食液によりフォトレジストで被覆されている金導電層を腐食するステップＳ６２と、
クロム腐食液により金導電層で被覆されているクロム導電層を腐食するステップＳ６３とを含む。
好ましくは、前記フリップチップの電極表面に金属層を設置するか或いは設置しない。
好ましくは、前記パッケージ基板の表面に金属層を設置するか或いは設置しない。
好ましくは、前記パッケージ基板の表面に金属層を設置するか或いは設置しない。
本発明の肯定的、進歩的な効果は、本発明は電鋳とリソグラフィー技術を利用することにより、電極構造のチップにおける位置精度を正確に保つことによって、フリップチップ電極間の微細なピッチへの要求を満たすと共に、厚膜フォトレジストプロセスを用い、電極と基板の間に良好な金属接続を実現でき、それにより、ハイパワーのフリップチップからの熱量をタイムリーに放出することができ、熱抵抗を効率的に低下させると共に、プロセスを簡略化して、生産効率を向上させることにある。
以下、実施例により本発明を更に説明するが、それにより本発明は前記実施例の範囲に制限されるものではない。
実施例１
図１に示すように、本実施例によるフリップチップのパッケージ方法は以下のステップを含む。
実施例１
図１に示すように、本実施例によるフリップチップのパッケージ方法は以下のステップを含む。
ステップ１０１であって、フリップチップ１の電極表面とシリコンチップ２の表面が接するように、シリコンチップ２の表面に複数のフリップチップ１をアレイ状に配列し、隣接する２つのフリップチップ１間の距離は６ｍｍが好ましく、ステップ１０１を行った後に得られた中間製品の構造模式図が図２に示す通りであり、
ステップ１０２であって、フリップチップ１のアレイ表面に有機ガラス３を鋳込み、２ｍｍの厚さの有機シートを１つ形成するように有機ガラス３の表面を平らにしてそれを硬化乾燥させ、前記有機シートをパッケージ基板とし、ステップ１０２を行った後に得られた中間製品の構造模式図が図３に示す通りであり、
ステップ１０３であって、フリップチップ１がパッケージ基板に埋め込まれ、且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるように、シリコンチップ２を除去し、具体的に研削や化学方式で除去し、それにより、フリップチップ１のアレイ埋め込み型パッケージ基板を得ると共に、フリップチップ１の電極表面がパッケージ基板の表面に十分に重ね合うようになり、ステップ１０３を行った後に得られた中間製品の構造模式図が図４に示す通りであり、
ステップ１０４であって、電鋳プロセスの電極として、フリップチップ１の電極表面とパッケージ基板の表面に、フリップチップ１の電極表面およびパッケージ基板の表面の上方に位置するクロム導電層５と該クロム導電層５の上方に位置する金導電層４を含む金属導電膜をコーティングし、好ましくは、上記の金導電層４の厚さが５０ｎｍであり、上記のクロム導電層５の厚さが２０ｎｍであり、ステップ１０４を行った後に得られた中間製品の構造模式図が図５に示す通りであり、
ステップ１０５であって、金属導電膜の表面（具体的には、上記の金導電層４）にフォトレジスト６を塗布し、本実施例の前記フォトレジストはＡＺ４６２０フォトレジストであり、具体的にスピン方式で１０００回転／分の回転速度で前記ＡＺ４６２０フォトレジストを塗布し、そして、９０℃のオーブンでベーキングし、ステップ１０５を行った後に得られた中間製品の構造模式図が図６に示す通りであり、
ステップ１０６であって、マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップ１の電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップ１の電極表面とパッケージ基板の表面が同一領域にあ
るフォトレジスト構造モールドを得ると共に、フリップチップ１の電極間の絶縁箇所をフォトレジスト６が被覆するようにし、ステップ１０６を行った後に得られた中間製品の構造模式図が図７に示す通りであり、
ステップ１０７であって、前記金属導電膜でフォトレジスト構造モールド内における銅電鋳を成長させ、具体的な操作は、前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップ１の電極表面およびパッケージ基板の表面に同時に金属銅７を電鋳し、時間及び成長速度を制御することにより、フリップチップ１の電極表面と対応するパッケージ基板が同一領域にあるフォトレジスト構造モールド内を金属銅７で覆われるように確保し、フリップチップ１の電極とパッケージ基板との間の金属銅７による接続を実現し、ステップ１０７を行った後に得られた中間製品の構造模式図が図８に示す通りであり、
ステップ１０８であって、ゾル溶液により露光されていないフォトレジスト６を溶解し、ステップ１０８を行った後に得られた中間製品の構造模式図が図９に示す通りであり、
ステップ１０９であって、金腐食液によりステップ１０８で除去されたフォトレジストの下に被覆されている金導電層を腐食すると共に、クロム腐食液により金導電層で被覆されているクロム導電層を腐食することによって、フリップチップ電極間の電気接続を切断し、ステップ１０９を行った後に得られた中間製品の構造模式図が図１０に示す通りであり、
ステップ１１０であって、有機ガラス溶媒にて、上記の有機シート（即ち、パッケージ基板）を溶解することによって、フリップチップ２のパッケージを完了し、ステップ１１０を行った後に得られた製品の構造模式図が図１１に示す通りである。
ステップ１０２であって、フリップチップ１のアレイ表面に有機ガラス３を鋳込み、２ｍｍの厚さの有機シートを１つ形成するように有機ガラス３の表面を平らにしてそれを硬化乾燥させ、前記有機シートをパッケージ基板とし、ステップ１０２を行った後に得られた中間製品の構造模式図が図３に示す通りであり、
ステップ１０３であって、フリップチップ１がパッケージ基板に埋め込まれ、且つフリップチップの電極表面とパッケージ基板の表面が同一平面にあるように、シリコンチップ２を除去し、具体的に研削や化学方式で除去し、それにより、フリップチップ１のアレイ埋め込み型パッケージ基板を得ると共に、フリップチップ１の電極表面がパッケージ基板の表面に十分に重ね合うようになり、ステップ１０３を行った後に得られた中間製品の構造模式図が図４に示す通りであり、
ステップ１０４であって、電鋳プロセスの電極として、フリップチップ１の電極表面とパッケージ基板の表面に、フリップチップ１の電極表面およびパッケージ基板の表面の上方に位置するクロム導電層５と該クロム導電層５の上方に位置する金導電層４を含む金属導電膜をコーティングし、好ましくは、上記の金導電層４の厚さが５０ｎｍであり、上記のクロム導電層５の厚さが２０ｎｍであり、ステップ１０４を行った後に得られた中間製品の構造模式図が図５に示す通りであり、
ステップ１０５であって、金属導電膜の表面（具体的には、上記の金導電層４）にフォトレジスト６を塗布し、本実施例の前記フォトレジストはＡＺ４６２０フォトレジストであり、具体的にスピン方式で１０００回転／分の回転速度で前記ＡＺ４６２０フォトレジストを塗布し、そして、９０℃のオーブンでベーキングし、ステップ１０５を行った後に得られた中間製品の構造模式図が図６に示す通りであり、
ステップ１０６であって、マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップ１の電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップ１の電極表面とパッケージ基板の表面が同一領域にあ
るフォトレジスト構造モールドを得ると共に、フリップチップ１の電極間の絶縁箇所をフォトレジスト６が被覆するようにし、ステップ１０６を行った後に得られた中間製品の構造模式図が図７に示す通りであり、
ステップ１０７であって、前記金属導電膜でフォトレジスト構造モールド内における銅電鋳を成長させ、具体的な操作は、前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップ１の電極表面およびパッケージ基板の表面に同時に金属銅７を電鋳し、時間及び成長速度を制御することにより、フリップチップ１の電極表面と対応するパッケージ基板が同一領域にあるフォトレジスト構造モールド内を金属銅７で覆われるように確保し、フリップチップ１の電極とパッケージ基板との間の金属銅７による接続を実現し、ステップ１０７を行った後に得られた中間製品の構造模式図が図８に示す通りであり、
ステップ１０８であって、ゾル溶液により露光されていないフォトレジスト６を溶解し、ステップ１０８を行った後に得られた中間製品の構造模式図が図９に示す通りであり、
ステップ１０９であって、金腐食液によりステップ１０８で除去されたフォトレジストの下に被覆されている金導電層を腐食すると共に、クロム腐食液により金導電層で被覆されているクロム導電層を腐食することによって、フリップチップ電極間の電気接続を切断し、ステップ１０９を行った後に得られた中間製品の構造模式図が図１０に示す通りであり、
ステップ１１０であって、有機ガラス溶媒にて、上記の有機シート（即ち、パッケージ基板）を溶解することによって、フリップチップ２のパッケージを完了し、ステップ１１０を行った後に得られた製品の構造模式図が図１１に示す通りである。
なお、本実施例において、上記のフリップチップは、具体的に、ＬＥＤフリップチップであってもよく、具体的な実施過程において、上記のフリップチップ１の電極表面自体は金属層を設置してもよく、設置しなくてもよく、上記のパッケージ基板の表面自体も金属層を設置してもよく、設置しなくてもよい。
実施例２
本実施例と実施例１の相違は、本実施例では前記パッケージ基板としてセラミックパッケージ基板を利用することにあり、図１２に示すように、本実施例によるフリップチップのパッケージ方法は以下のステップを含む。
本実施例と実施例１の相違は、本実施例では前記パッケージ基板としてセラミックパッケージ基板を利用することにあり、図１２に示すように、本実施例によるフリップチップのパッケージ方法は以下のステップを含む。
ステップ２０１であって、複数のフリップチップ１をセラミックパッケージ基板８に埋め込み、本実施例の前記フリップチップは具体的には１ｍｍの長さ、１ｍｍの幅、０.３５ｍｍの厚さのＬＥＤフリップチップであり、型番は具体的にはＣＲＥＥＤＡ１０００であり、具体的な操作は、フリップチップ１の厚さよりもやや大きい厚さ（約０.６ｍｍ）のセラミックパッケージ基板８を設置し、それぞれのセラミックパッケージ基板８のユニット中心に、チップの形状に一致するがサイズが少し大きい空洞切欠きを設け、セラミックパッケージ基板８の一側面に、フリップチップ１の２つの電極に対応し且つ互いに絶縁した金属層及び金属層に金属で接続されたスルーホールを設置することにより外部ヒートシンクとし、ステップ２０１を行った後に得られた中間製品の平面図および側面図のそれぞれは図１３および１４に示す通りであり、
ステップ２０２であって、セラミックパッケージ基板８の金属層が設けられた一面をシリコンチップ表面に下向きに配置し、フリップチップ１の電極表面をセラミックパッケージ基板８の空洞に下向きに入れ、フリップチップ１の出光表面に蛍光ゲル９を塗布し、或いは蛍光膜を設置してもよく、ステップ２０２を行った後に得られた中間製品の構造模式図が図１５に示す通りであり、
ステップ２０３であって、セラミックパッケージ基板８の空洞にシリカゲル１０を鋳込み、鋳込み材料を硬化乾燥させることにより、フリップチップ１とセラミックパッケージ基板８をシリカゲル１０で固定し、ステップ２０３を行った後に得られた中間製品の構造
模式図が図１６に示す通りであり、
ステップ２０４であって、シリコンチップを、研削や化学方式で除去することで、フリップチップ１がシリカゲル１０によりセラミックパッケージ基板８に固定されたアレイを得ると共に、フリップチップ１の電極表面がセラミックパッケージ基板８の表面に十分に重ね合うようになり、
ステップ２０５であって、セラミックパッケージ基板８の金属層が設けられた一面及びフリップチップ１の電極表面に同様に金導電層４とクロム導電層５とを含む前記金属導電膜を設置し、具体的な設置は実施例１のステップ１０４と同様であり、ステップ２０５を行った後に得られた中間製品の構造模式図が図１７に示す通りであり
ステップ２０６であって、金属導電膜の表面（具体的に、前記金導電層４）に、フォトレジスト６を塗布し、行う方式は実施例１のステップ１０５と同様であり、ステップ２０６を行った後に得られた中間製品の構造模式図が図１８に示す通りであり、
ステップ２０７であって、マスクアライナにおいて、フォトリソグラフィプレート上での電極構造の一部とフリップチップ１上での電極構造をアライメントしてフォトエッチングし、そして、フリップチップ１の一方の電極Ｎと対応するセラミックパッケージ基板８の表面金属が一方の領域内にあり、他方の電極Ｐの対応するセラミックパッケージ基板８の表面金属が他方の領域内にあるように露光させ、
ステップ２０８であって、露光したフォトレジストを現像し、単一のフリップチップの電極表面と対応するセラミックパッケージ基板８の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップ１の電極間の絶縁箇所をフォトレジスト６が被覆するようにし、ステップ２０８を行った後に得られた中間製品の平面図および側面図はそれぞれ図１９および２０に示す通りであり、
ステップ２０９であって、前記金属導電膜でフォトレジスト構造モールド内における銅電鋳を成長させ、具体的な操作は実施例１のステップ１０７と同様であり、ステップ２０９を行った後に得られた中間製品の構造模式図が図２１に示す通りであり、
ステップ２１０であって、ゾル溶液により露光されていないフォトレジスト６を溶解し、ステップ２１０を行った後に得られた中間製品の構造模式図が図２２に示す通りであり、
ステップ２１１であって、腐食液によりステップ２１０で除去されたフォトレジストの下に被覆されている金導電層を腐食すると共に、クロム腐食液により金導電層に被覆されているクロム導電層を腐食することによって、フリップチップ電極間の電気接続を切断し、ステップ２１１を行った後に得られた製品の構造模式図が図２３に示す通りである。
ステップ２０２であって、セラミックパッケージ基板８の金属層が設けられた一面をシリコンチップ表面に下向きに配置し、フリップチップ１の電極表面をセラミックパッケージ基板８の空洞に下向きに入れ、フリップチップ１の出光表面に蛍光ゲル９を塗布し、或いは蛍光膜を設置してもよく、ステップ２０２を行った後に得られた中間製品の構造模式図が図１５に示す通りであり、
ステップ２０３であって、セラミックパッケージ基板８の空洞にシリカゲル１０を鋳込み、鋳込み材料を硬化乾燥させることにより、フリップチップ１とセラミックパッケージ基板８をシリカゲル１０で固定し、ステップ２０３を行った後に得られた中間製品の構造
模式図が図１６に示す通りであり、
ステップ２０４であって、シリコンチップを、研削や化学方式で除去することで、フリップチップ１がシリカゲル１０によりセラミックパッケージ基板８に固定されたアレイを得ると共に、フリップチップ１の電極表面がセラミックパッケージ基板８の表面に十分に重ね合うようになり、
ステップ２０５であって、セラミックパッケージ基板８の金属層が設けられた一面及びフリップチップ１の電極表面に同様に金導電層４とクロム導電層５とを含む前記金属導電膜を設置し、具体的な設置は実施例１のステップ１０４と同様であり、ステップ２０５を行った後に得られた中間製品の構造模式図が図１７に示す通りであり
ステップ２０６であって、金属導電膜の表面（具体的に、前記金導電層４）に、フォトレジスト６を塗布し、行う方式は実施例１のステップ１０５と同様であり、ステップ２０６を行った後に得られた中間製品の構造模式図が図１８に示す通りであり、
ステップ２０７であって、マスクアライナにおいて、フォトリソグラフィプレート上での電極構造の一部とフリップチップ１上での電極構造をアライメントしてフォトエッチングし、そして、フリップチップ１の一方の電極Ｎと対応するセラミックパッケージ基板８の表面金属が一方の領域内にあり、他方の電極Ｐの対応するセラミックパッケージ基板８の表面金属が他方の領域内にあるように露光させ、
ステップ２０８であって、露光したフォトレジストを現像し、単一のフリップチップの電極表面と対応するセラミックパッケージ基板８の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップ１の電極間の絶縁箇所をフォトレジスト６が被覆するようにし、ステップ２０８を行った後に得られた中間製品の平面図および側面図はそれぞれ図１９および２０に示す通りであり、
ステップ２０９であって、前記金属導電膜でフォトレジスト構造モールド内における銅電鋳を成長させ、具体的な操作は実施例１のステップ１０７と同様であり、ステップ２０９を行った後に得られた中間製品の構造模式図が図２１に示す通りであり、
ステップ２１０であって、ゾル溶液により露光されていないフォトレジスト６を溶解し、ステップ２１０を行った後に得られた中間製品の構造模式図が図２２に示す通りであり、
ステップ２１１であって、腐食液によりステップ２１０で除去されたフォトレジストの下に被覆されている金導電層を腐食すると共に、クロム腐食液により金導電層に被覆されているクロム導電層を腐食することによって、フリップチップ電極間の電気接続を切断し、ステップ２１１を行った後に得られた製品の構造模式図が図２３に示す通りである。
以上は本発明の具体的な実施形態を記述したが、これらは例示的な説明に過ぎず、本発明の保護範囲は添付された請求の範囲によって限定されることは当業者ならば理解すべきである。当業者は、本発明の原理や主旨を逸脱しない限り、それらの実施形態について様々な変更、修正を行うことができ、それらの変更、修正のいずれも本発明の保護範囲に含まれる。
Claims (12)
- フリップチップの電極表面およびパッケージ基板の表面に同時に金属を電鋳し、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現することを特徴とする、フリップチップのパッケージ方法。
- フリップチップの周囲にパッケージ基板を設置するステップＳ１と、
フリップチップの電極表面とパッケージ基板の表面に金属導電膜をコーティングするステップＳ２と、
金属導電膜の表面にフォトレジストを塗布するステップＳ３と、
マスクアライナにおいて、フォトリソグラフィプレート上での電極構造とフリップチップの電極構造をアライメントしてフォトエッチングし、露光及び現像した後に、フリップチップの電極表面とパッケージ基板の表面が同一領域にあるフォトレジスト構造モールドを得ると共に、フリップチップの電極間の絶縁箇所をフォトレジストが被覆するようにするステップＳ４と、
前記金属導電膜を電極とし、前記フォトレジスト構造モールド内におけるフリップチップの電極表面およびパッケージ基板の表面に同時に前記金属を電鋳して、前記フォトレジスト構造モールド内を前記金属で覆われるようにし、フリップチップの電極とパッケージ基板との間の前記金属による接続を実現するステップＳ５と、
ステップＳ４で前記絶縁箇所を被覆するフォトレジストおよびフォトレジストで被覆される金属導電膜を除去するステップＳ６とを含むことを特徴とする、請求項１に記載のパッケージ方法。 - ステップＳ６の後に、
前記パッケージ基板を除去するステップＳ７を更に含むことを特徴とする、請求項２に記載のパッケージ方法。 - 前記金属導電膜は、フリップチップの電極表面およびパッケージ基板の表面の上方に位置するクロム導電層と、前記クロム導電層の上方に位置する金導電層とを含むことを特徴とする、請求項２又は３に記載のパッケージ方法。
- 前記金導電層は、厚さが２０〜４００ｎｍであり、前記クロム導電層は、厚さが２０〜４００ｎｍであることを特徴とする、請求項４に記載のパッケージ方法。
- 前記フォトレジストは、ＡＺ４６２０フォトレジスト、ＡＺ−５０ＸＴフォトレジスト、ＳＵ８フォトレジスト、又はＰＭＭＡフォトレジストであることを特徴とする、請求項２〜５のいずれか一項に記載のパッケージ方法。
- ステップＳ３において、シャロートレンチ方式で前記フォトレジストを塗布することを特徴とする、請求項２〜６のいずれか一項に記載のパッケージ方法。
- ステップＳ３において、スピン方式で、２００〜６０００回転／分の回転速度で前記フォトレジストを塗布することを特徴とする、請求項２〜６のいずれか一項に記載のパッケージ方法。
- 前記金属は、銅、ニッケルまたは金であることを特徴とする、請求項１〜８のいずれか一項に記載のパッケージ方法。
- ステップＳ６は、
ゾル溶液で前記絶縁箇所を被覆しているフォトレジストを溶解するステップＳ６１と、
金腐食液によりフォトレジストで被覆されている金導電層を腐食するステップＳ６２と、
クロム腐食液により金導電層で被覆されているクロム導電層を腐食するステップＳ６３とを含むことを特徴とする、請求項４または５に記載のパッケージ方法。 - 前記フリップチップの電極表面に金属層を設置するか或いは設置しないことを特徴とする、請求項１〜１０のいずれか一項に記載のパッケージ方法。
- 前記パッケージ基板の表面に金属層を設置するか或いは設置しないことを特徴とする、請求項１〜１１のいずれか一項に記載のパッケージ方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510579955.1A CN105161436B (zh) | 2015-09-11 | 2015-09-11 | 倒装芯片的封装方法 |
| CN201510579955.1 | 2015-09-11 | ||
| PCT/CN2016/080209 WO2017041491A1 (zh) | 2015-09-11 | 2016-04-26 | 倒装芯片的封装方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018529238A true JP2018529238A (ja) | 2018-10-04 |
| JP2018529238A5 JP2018529238A5 (ja) | 2018-12-13 |
| JP6777742B2 JP6777742B2 (ja) | 2020-10-28 |
Family
ID=54802253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018532495A Active JP6777742B2 (ja) | 2015-09-11 | 2016-04-26 | フリップチップのパッケージ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10985300B2 (ja) |
| JP (1) | JP6777742B2 (ja) |
| CN (1) | CN105161436B (ja) |
| WO (1) | WO2017041491A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161436B (zh) * | 2015-09-11 | 2018-05-22 | 柯全 | 倒装芯片的封装方法 |
| US10861895B2 (en) | 2018-11-20 | 2020-12-08 | Ningbo Semiconductor International Corporation | Image capturing assembly and packaging method thereof, lens module and electronic device |
| CN109817769B (zh) * | 2019-01-15 | 2020-10-30 | 申广 | 一种新型led芯片封装制作方法 |
| CN110112129B (zh) * | 2019-06-05 | 2024-04-02 | 福建天电光电有限公司 | 一种玻璃荧光片的发光半导体制作工艺 |
| CN111170271A (zh) * | 2019-12-30 | 2020-05-19 | 杭州臻镭微波技术有限公司 | 一种嵌入式微系统模组中的芯片切割误差的协调方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004048012A (ja) * | 2002-07-15 | 2004-02-12 | Texas Instr Inc <Ti> | 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 |
| JP2009164221A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
| JP2010062430A (ja) * | 2008-09-05 | 2010-03-18 | Shinko Electric Ind Co Ltd | 電子部品パッケージの製造方法 |
| WO2011093454A1 (ja) * | 2010-01-29 | 2011-08-04 | シチズン電子株式会社 | 発光装置の製造方法及び発光装置 |
| JP2012256769A (ja) * | 2011-06-10 | 2012-12-27 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2013117390A (ja) * | 2011-12-01 | 2013-06-13 | Fuji Mach Mfg Co Ltd | 半導体素子画像認識装置及び半導体素子画像認識方法 |
| WO2013145071A1 (ja) * | 2012-03-26 | 2013-10-03 | 富士機械製造株式会社 | Ｌｅｄパッケージ及びその製造方法 |
| WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5405813A (en) * | 1994-03-17 | 1995-04-11 | Vlsi Technology, Inc. | Optimized photoresist dispense method |
| SE0302437D0 (sv) * | 2003-09-09 | 2003-09-09 | Joachim Oberhammer | Film actuator based RF MEMS switching circuits |
| JP4687066B2 (ja) | 2004-10-25 | 2011-05-25 | 株式会社デンソー | パワーｉｃ |
| JP4431123B2 (ja) * | 2006-05-22 | 2010-03-10 | 日立電線株式会社 | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 |
| CN101436553B (zh) | 2007-11-16 | 2010-06-02 | 南茂科技股份有限公司 | 芯片重新配置的封装结构中使用金属凸块的制造方法 |
| CN101452862B (zh) * | 2007-11-28 | 2011-04-20 | 南茂科技股份有限公司 | 晶粒重新配置的封装方法 |
| CN101728466A (zh) * | 2008-10-29 | 2010-06-09 | 先进开发光电股份有限公司 | 高功率发光二极管陶瓷封装结构及其制造方法 |
| KR101181224B1 (ko) * | 2011-03-29 | 2012-09-10 | 성균관대학교산학협력단 | Ｌｅｄ 패키지 및 그 제조방법 |
| CN103094135A (zh) | 2011-11-01 | 2013-05-08 | 柯全 | 倒装芯片的封装方法 |
| CN103084135B (zh) | 2013-02-06 | 2015-05-20 | 武汉工程大学 | 一种卧式撞击流反应器 |
| CN103488051B (zh) * | 2013-08-28 | 2015-11-11 | 中国科学院高能物理研究所 | 一种用于liga技术的光刻胶膜与基片的复合结构的制备方法 |
| CN103794587B (zh) * | 2014-01-28 | 2017-05-17 | 江阴芯智联电子科技有限公司 | 一种高散热芯片嵌入式重布线封装结构及其制作方法 |
| CN104658929A (zh) | 2014-04-22 | 2015-05-27 | 柯全 | 倒装芯片的封装方法及装置 |
| CN105098025A (zh) * | 2014-05-07 | 2015-11-25 | 新世纪光电股份有限公司 | 发光装置 |
| CN105161436B (zh) | 2015-09-11 | 2018-05-22 | 柯全 | 倒装芯片的封装方法 |
-
2015
- 2015-09-11 CN CN201510579955.1A patent/CN105161436B/zh active Active
-
2016
- 2016-04-26 JP JP2018532495A patent/JP6777742B2/ja active Active
- 2016-04-26 WO PCT/CN2016/080209 patent/WO2017041491A1/zh active Application Filing
- 2016-04-26 US US15/757,902 patent/US10985300B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004048012A (ja) * | 2002-07-15 | 2004-02-12 | Texas Instr Inc <Ti> | 細かいピッチの、高アスペクト比を有するチップ配線用構造体及び相互接続方法 |
| JP2009164221A (ja) * | 2007-12-28 | 2009-07-23 | Fujitsu Media Device Kk | 電子部品 |
| JP2010062430A (ja) * | 2008-09-05 | 2010-03-18 | Shinko Electric Ind Co Ltd | 電子部品パッケージの製造方法 |
| WO2011093454A1 (ja) * | 2010-01-29 | 2011-08-04 | シチズン電子株式会社 | 発光装置の製造方法及び発光装置 |
| JP2012256769A (ja) * | 2011-06-10 | 2012-12-27 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
| JP2013117390A (ja) * | 2011-12-01 | 2013-06-13 | Fuji Mach Mfg Co Ltd | 半導体素子画像認識装置及び半導体素子画像認識方法 |
| WO2013145071A1 (ja) * | 2012-03-26 | 2013-10-03 | 富士機械製造株式会社 | Ｌｅｄパッケージ及びその製造方法 |
| WO2014034024A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017041491A1 (zh) | 2017-03-16 |
| CN105161436B (zh) | 2018-05-22 |
| JP6777742B2 (ja) | 2020-10-28 |
| CN105161436A (zh) | 2015-12-16 |
| US10985300B2 (en) | 2021-04-20 |
| US20180261743A1 (en) | 2018-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6777742B2 (ja) | フリップチップのパッケージ方法 | |
| US10741608B2 (en) | Manufacturing method of micro light-emitting diode display panel | |
| TWI502773B (zh) | 半導體發光裝置及其製造方法 | |
| JP2020521181A (ja) | マイクロ発光ダイオードディスプレイパネル及びその製造方法 | |
| WO2016150069A1 (zh) | 发光器件的芯片级封装方法及结构 | |
| CN102683517B (zh) | 薄膜led芯片器件及其制造方法及应用 | |
| CN109904285B (zh) | 一种发光二极管芯片及其制造方法 | |
| US20210091280A1 (en) | Led chip structure, manufacturing method thereof, and mass transfer method applying the led chip structure | |
| CN102820405B (zh) | 一种led器件的硅基板与铜微热管集成制造方法 | |
| JP2018529238A5 (ja) | ||
| CN107731985B (zh) | 一种led芯片阵列排布的高精度定位方法 | |
| US20210090907A1 (en) | Encapsulation Method for Flip Chip | |
| TWI466335B (zh) | 半導體封裝製造方法及其封裝結構 | |
| JPWO2015033700A1 (ja) | 発光装置用基板、発光装置、および発光装置用基板の製造方法 | |
| KR101204428B1 (ko) | Ｓｏｉ 웨이퍼를 이용한 발광 다이오드 패키지 제조 방법 | |
| TWI467808B (zh) | 發光二極體元件、其製作方法以及發光裝置 | |
| TWI475727B (zh) | 發光二極體封裝製造方法及其封裝結構 | |
| KR101054565B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| CN215377438U (zh) | 微型led封装结构 | |
| JP2013004572A (ja) | 半導体装置の製造方法 | |
| TWI453947B (zh) | Manufacturing method of electro - optical diode for electroforming | |
| TWI669207B (zh) | 半導體元件的異質材料結合方法 | |
| TWI467809B (zh) | 半導體封裝製造方法及其封裝結構 | |
| JP2020061533A (ja) | 半導体装置 | |
| KR101268097B1 (ko) | 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181030 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181030 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201008 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6777742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |