JP2005117038A - 集積回路および集積回路アセンブリ - Google Patents

集積回路および集積回路アセンブリ Download PDF

Info

Publication number
JP2005117038A
JP2005117038A JP2004283743A JP2004283743A JP2005117038A JP 2005117038 A JP2005117038 A JP 2005117038A JP 2004283743 A JP2004283743 A JP 2004283743A JP 2004283743 A JP2004283743 A JP 2004283743A JP 2005117038 A JP2005117038 A JP 2005117038A
Authority
JP
Japan
Prior art keywords
integrated circuit
substrate
semiconductor substrate
interconnect
bonding pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004283743A
Other languages
English (en)
Other versions
JP4813786B2 (ja
Inventor
Michael G Kelly
マイケル・ジー・ケリー
Ravindhar K Kaw
ラヴィンダー・ケー・コー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2005117038A publication Critical patent/JP2005117038A/ja
Application granted granted Critical
Publication of JP4813786B2 publication Critical patent/JP4813786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップボンディングおよびワイヤボンディングの両方の利点を併せ持つ低コスト集積回路を提供する。
【解決手段】 集積回路１０，５０が、第一の複数のボンディングパッド２０，６２を備えた集積回路パッケージと、前記集積回路パッケージ中にあり、第二の複数のボンディングパッド２４，６４を備え、ある表面積を有する半導体基板１４，５４と、前記第一の複数のボンディングパッド２０，６２から選択されたものを前記第二の複数のボンディングパッド２４，６４の選択されたものへと接続する複数のワイヤボンド３０，６６と、前記半導体基板上に取り付けられ、前記半導体基板の前記表面積よりも小さい表面積を有する相互接続基板１６，７０とを備えている。
【選択図】 図１

Description

集積回路技術、より具体的には、集積回路パッケージング技術は従来から周知である。フリップチップボンディングと呼ばれるパッケージング技術の１つは、特にＩ／Ｏ数が比較的に多いデバイスに好適である。フリップチップボンディングの場合、集積回路はそのメタライゼーション上に設けられた半田／バンプによりパッケージ基板へと直接的にボンディングされる。一般に多層であるパッケージ基板は、基板中のバイアを通じて半田／バンプと選択的に接触する導電性パターンの層を備えている。フリップチップボンディングは配電インピーダンス(power supply distribution)が低く、その結果、電源電圧ノイズが低くなることから望ましいものである。しかしながら、フリップチップボンディングは高コストとなる場合がある。コストが高くなってしまうのは、主にパッケージ基板に要求される非常に高い実装効率(routing density)によるものである。
ワイヤボンディングは、もう１つの周知のパッケージング技術である。この技術では、集積回路は複数のボンディングパッドを備えている。パッケージ基板もボンディングパッドを備えている。集積回路のボンディングパッドは、パッケージ基板のボンディングパッドとワイヤボンディングされている。ワイヤボンディングは一般に低コスト技術である。この技術においては、パッケージ基板の実装効率に対する要求は大幅に低い。
低コストのアプリケーションの中にはワイヤボンディングによれば実現可能であるが、経済的な理由からフリップチップボンディングをボンディング技術として採用することが難しいものは多数ある。しかしながら、フリップチップボンディングを使用すれば、集積回路全体にわたる配電という意味においてこれらのアプリケーションの多くはその利点の恩恵を受けることができるものである。本発明はこの問題を、フリップチップボンディングおよびワイヤボンディングの両方の利点を併せ持つ低コスト集積回路により解決しようというものである。
本発明の一態様によれば、本発明は、第一の複数のボンディングパッドを備えた集積回路パッケージと、集積回路パッケージ中にあり、第二の複数のボンディングパッドを備え、ある表面積を有する半導体基板と、そして第一の複数のボンディングパッドの選択されたものと第二の複数のボンディングパッドの選択されたものを接続する複数のワイヤボンドを備えた集積回路を提供するものである。半導体基板上には相互接続基板が搭載される。相互接続基板は半導体基板の表面積よりも小さい表面積を有している。
相互接続基板は半導体基板へとフリップチップボンディングにより取り付けることができる。相互接続基板は、有機材料、セラミック材料またはシリコン等の半導体から形成することができる。
相互接続基板は導電性の相互接続層を備えていることが望ましい。半導体基板は、相互接続基板を取り囲む周辺領域を有していることが望ましい。第二の複数のボンディングパッドの少なくとも一部は、その周辺領域中に設けることができる。相互接続基板は１つ以上のフィルタコンデンサ(filter capacitor)を更に備える場合がある。集積回路パッケージは空洞を備えていても良く、半導体基板をパッケージのその空洞中に接着することができる。
集積回路パッケージは基板を備えていても良く、この場合は第一の複数のボンディングパッドおよび半導体基板が集積回路パッケージ基板上に設けられる。
本発明の更なる態様によれば、本発明は複数のボンディングパッドを備え、特定の表面積を有する半導体基板を備えた集積回路アセンブリを提供するものである。アセンブリは更に、半導体基板上にフリップチップボンディングされた相互接続基板も備えている。相互接続基板は半導体基板の表面積よりも小さい表面積を有している。
上述した態様および本発明に伴う利点は、以下の詳細説明を、添付図を参照しつつ読むことにより明らかとなる。
以下の説明は、当業者が本発明を実施および利用することが可能となるように提供するものである。本願に記載の一般原理は、本発明の精神および範囲から離れることなく、以下に記載する詳細説明以外の実施例および用途に適用することができる。本発明は、開示する実施例に限定されることを意図したものではなく、本願に開示または示唆される原理および特徴に合致する最も広い範囲に適用されるものである。
図１は、本発明を実現した集積回路デバイス１０を示したものである。デバイス１０は一般に、パッケージ基板１２、半導体基板１４および相互接続基板１６を備えている。
パッケージ基板１２は当該分野において周知の多層基板であり、複数の導電性パターンを備えている。例えばパッケージ基板１２は、デバイス１０をプリント回路基板へと直接的に半田付けすることを容易にするために複数の半田ボール１８を備えている。パッケージ基板１２は、更に、当該分野において既知の方法でパッケージ基板１２上に取り付けられた第一の複数のボンディングパッド２０を備えている。
半導体基板１４は、接着剤２２により既知の方法でパッケージ基板１２へと接着されている。当該分野において周知のように、半導体基板１４は、周知のシャドウマスクおよび拡散技術を使ってその中で一体に形成された回路を備える場合もある。半導体基板１４は第二の複数のボンディングパッド２４を備えている。ボンディングパッド２４は、当該分野において周知の方法により半導体基板１４の相互接続層の各選択部へと結合されている。
相互接続基板１６は半導体基板１４へとフリップチップボンディングされている。このために相互接続基板は、複数の半田ボール２６を備えている。相互接続基板は有機材料、セラミック材料またはシリコン等の半導体材料から形成することができる。相互接続基板１６は、基板層上に形成された１層以上の導電性相互接続層２８を備えている。相互接続基板の複数の半田ボール２６は、半導体基板１４全体に電力とグラウンドを提供するために用いることができる。
図１に示すように、露出した周辺領域２９を作るために相互接続基板は半導体基板の表面積よりも小さい表面積を有している。半導体基板１４上に設けられる第二の複数のボンディングパッドの少なくとも一部は、この周辺領域２９中に設けられている。
第一の複数のボンディングパッド２０の選択されたものが、半導体基板１４のボンディングパッド２４の選択されたものへと結合されており、電力とグラウンドを提供している。このためにデバイス１０は複数のボンディングワイヤ３０を備えており、これらがパッケージ基板１２のボンディングパッドが半導体基板１４のボンディングパッド２０へと当該分野において周知の方法により接続されている。よって電力およびグラウンドは、ワイヤボンド３０および外周にある半田ボール２６により相互接続基板１６へと供給されている。
相互接続基板１６は複数のフィルタ素子３２を備えているが、これらは別個のコンデンサインダクタおよび／または抵抗器を備えている場合がある。フィルタ素子３２は電源電圧からノイズをフィルタするための、当該分野においては周知のタイプのものとすることができる。
最後に、デバイス１０はデバイスの熱を放散させるためのヒートスプレッダ３４を備えている。ヒートスプレッダ３４の内部、およびヒートスプレッダ３４の外部には、デバイス用の環境障壁としての働きと同時に構造部品としての働きを持つ保護用化合物３６が設けられている。
図２は、本発明を実現した他の集積回路デバイス５０を示す。デバイス５０はキャビティダウン構成と呼ばれるタイプのもので、デバイスパッケージは半導体基板５４をその中に受容する空洞５２を備えている。半導体基板５４は好適な接着剤５８によりパッケージ５６へと接着されている。
パッケージ５６には基板６０が取り付けられている。基板６０は導電性の相互接続パターンを設けた多層基板であることが望ましい。基板６０は第一の複数のボンディングパッド６２を備えている。半導体基板５４には第二の複数のボンディングパッド６４が設けられている。半導体基板５４のボンディングパッドは、既知の方法により、ワイヤボンド６６を通じて基板６０のボンディングパッド６２へとワイヤボンディングされている。
相互接続基板７０は半導体基板５４上にある。相互接続基板７０は、複数の半田ボール７２により半導体基板５４へとフリップチップボンディングされる。更にワイヤボンド６７も選択されたパッド６２を接続している。相互接続基板７０は多層とすることができ、これにより半導体基板５４内における電源およびグラウンド配線がされている。
相互接続基板７０には電源電圧をフィルタするために複数のフィルタ素子７４が既知の方法で設けられている。ここでもフィルタ素子は別個のコンデンサ、インダクタおよび／または抵抗を有するものとすることができる。
半導体基板５４および相互接続基板７０のアセンブリは繊細なものであり、保護材または被包材７６により覆われていることが望ましい。被包材７６は当該分野において既知の方法により液体として吐出し、ダム７８を形成する更なる材料により特定の領域に閉じ込めることができる。ここでも相互接続基板７０の表面積は半導体基板５４の表面積よりも小さく、半導体基板のボンディングパッド６４を形成する周辺領域７３が作られている。
本発明の更なる態様によれば、図１に示した集積回路デバイスまたは図２に示した集積回路デバイスのいずれかにおいて、相互接続基板が電力およびグラウンド供給に加え、低インピーダンス経路または特殊フィルタリングを要する他の重要な信号の伝送に用いられる。電力、グラウンドおよび重要信号は、ワイヤボンディングまたは導電性相互接続層により、相互接続基板の相互接続部へと結合することができる。本発明の様々な態様に基づいて構成された集積回路は、パッケージ基板上の基板実装効率条件を低減しつつもデバイスの電気パフォーマンスを向上させるという２つの効果を持っている。基板のワイヤ密度条件はワイヤボンディングにより低下させつつも、フリップチップ搭載した相互接続基板と、オプションの個別コンデンサ、抵抗器および素子の利用により向上した電気パフォーマンスが提供されるのである。この結果、優良な電気パフォーマンスと低コストという二重の利点が得られるものである。
本発明の第一の実施例に基づいて構成された集積回路を部分的に断面で示した側面図である。 本発明の他の実施例に基づいて構成された集積回路を部分的に断面で示した側面図である。
符号の説明
１０ 集積回路
１４ 半導体基板
１６ 相互接続基板
２０ 第一のボンディングパッド
２４ 第二のボンディングパッド
２８ 相互接続層
２９ 周辺領域
３０ ワイヤボンド
３２ フィルタコンデンサ
５０ 集積回路
５４ 半導体基板
６２ 第一のボンディングパッド
６４ 第二のボンディングパッド
６６ ワイヤボンド
７０ 相互接続基板
７３ 周辺領域
７４ フィルタコンデンサ

Claims (10)

  1. 第一の複数のボンディングパッドを備えた集積回路パッケージと、
    前記集積回路パッケージ中にあり、第二の複数のボンディングパッドを備え、ある表面積を有する半導体基板と、
    前記第一の複数のボンディングパッドから選択されたものを前記第二の複数のボンディングパッドの選択されたものへと接続する複数のワイヤボンドと、
    前記半導体基板上に取り付けられ、前記半導体基板の前記表面積よりも小さい表面積を有する相互接続基板と
    を備えたことを特徴とする集積回路。
  2. 前記相互接続基板が前記半導体基板へとフリップチップボンディングされていることを特徴とする、請求項１に記載の集積回路。
  3. 前記相互接続基板が有機材料、セラミックおよびシリコンのうちの１つから形成されていることを特徴とする、請求項１または請求項２に記載の集積回路。
  4. 前記相互接続基板がその上に導電性の相互接続層を備えていることを特徴とする、請求項１から請求項３のいずれかに記載の集積回路。
  5. 前記半導体基板が前記相互接続基板を取り囲む周辺領域を有し、前記第二の複数のボンディングパッドの少なくとも一部が前記周辺領域中にあることを特徴とする、請求項１から請求項４のいずれかに記載の集積回路。
  6. 前記相互接続基板が少なくとも１つのフィルタコンデンサを備えていることを特徴とする、請求項１から請求項５のいずれかに記載の集積回路。
  7. 複数のボンディングパッドを備え、ある表面積を有する半導体基板と、前記半導体基板上にフリップチップボンディングにより搭載され、前記半導体基板の前記表面積よりも小さい表面積を有する相互接続基板とを備えていることを特徴とする集積回路アセンブリ。
  8. 前記相互接続基板が有機材料、セラミックおよびシリコンのうちの１つから形成されていることを特徴とする、請求項７に記載の集積回路アセンブリ。
  9. 前記相互接続基板が、その上に導電性の相互接続層を備えていることを特徴とする、請求項７または請求項８に記載の集積回路アセンブリ。
  10. 前記半導体基板が、前記相互接続基板を取り囲む周辺領域を有し、前記複数のボンディングパッドの少なくとも一部が、前記周辺領域中にあることを特徴とする、請求項７から請求項９のいずれかに記載の集積回路アセンブリ。

JP2004283743A 2003-10-03 2004-09-29 集積回路および集積回路アセンブリ Expired - Fee Related JP4813786B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/678495 2003-10-03
US10/678,495 US7262508B2 (en) 2003-10-03 2003-10-03 Integrated circuit incorporating flip chip and wire bonding

Publications (2)

Publication Number Publication Date
JP2005117038A true JP2005117038A (ja) 2005-04-28
JP4813786B2 JP4813786B2 (ja) 2011-11-09

Family

ID=34393949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004283743A Expired - Fee Related JP4813786B2 (ja) 2003-10-03 2004-09-29 集積回路および集積回路アセンブリ

Country Status (3)

Country Link
US (1) US7262508B2 (ja)
JP (1) JP4813786B2 (ja)
DE (1) DE102004030541B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189231A (ja) * 2006-01-13 2007-07-26 Agere Systems Inc コア電源および接地の分配を容易にするための第２基板を有する集積回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763345B1 (ko) * 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US9799627B2 (en) * 2012-01-19 2017-10-24 Semiconductor Components Industries, Llc Semiconductor package structure and method
US10672696B2 (en) * 2017-11-22 2020-06-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN110828496B (zh) * 2019-11-15 2022-10-11 华天科技（昆山）电子有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127531A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH05211279A (ja) * 1991-11-20 1993-08-20 Nec Corp 混成集積回路
JPH08222687A (ja) * 1995-02-14 1996-08-30 Sumitomo Metal Ind Ltd 半導体集積回路装置
JPH10321791A (ja) * 1997-03-17 1998-12-04 Tokai Rika Co Ltd オペアンプ装置
JPH11204646A (ja) * 1997-10-08 1999-07-30 Lucent Technol Inc 集積回路デバイス

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589223A (ja) * 1981-07-10 1983-01-19 Fujitsu Ltd 光学的記録再生装置
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
KR100386061B1 (ko) 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
FR2758935B1 (fr) 1997-01-28 2001-02-16 Matra Marconi Space France Boitier micro-electronique multi-niveaux
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
US6150724A (en) * 1998-03-02 2000-11-21 Motorola, Inc. Multi-chip semiconductor device and method for making the device by using multiple flip chip interfaces
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
US6429530B1 (en) 1998-11-02 2002-08-06 International Business Machines Corporation Miniaturized chip scale ball grid array semiconductor package
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6228682B1 (en) * 1999-12-21 2001-05-08 International Business Machines Corporation Multi-cavity substrate structure for discrete devices
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US20030038356A1 (en) * 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
TW582100B (en) * 2002-05-30 2004-04-01 Fujitsu Ltd Semiconductor device having a heat spreader exposed from a seal resin

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127531A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH05211279A (ja) * 1991-11-20 1993-08-20 Nec Corp 混成集積回路
JPH08222687A (ja) * 1995-02-14 1996-08-30 Sumitomo Metal Ind Ltd 半導体集積回路装置
JPH10321791A (ja) * 1997-03-17 1998-12-04 Tokai Rika Co Ltd オペアンプ装置
JPH11204646A (ja) * 1997-10-08 1999-07-30 Lucent Technol Inc 集積回路デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007189231A (ja) * 2006-01-13 2007-07-26 Agere Systems Inc コア電源および接地の分配を容易にするための第２基板を有する集積回路

Also Published As

Publication number Publication date
DE102004030541A1 (de) 2005-05-12
US7262508B2 (en) 2007-08-28
JP4813786B2 (ja) 2011-11-09
DE102004030541B4 (de) 2007-02-08
US20050073054A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
US9818679B2 (en) Semiconductor device
US7050304B2 (en) Heat sink structure with embedded electronic components for semiconductor package
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
KR100391093B1 (ko) 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6664617B2 (en) Semiconductor package
US7795072B2 (en) Structure and method of high performance two layer ball grid array substrate
JPH07169872A (ja) 半導体装置及びその製造方法
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
KR20060079754A (ko) 반도체 패키지용 칩 패드가 라우트된 리드 프레임
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
KR100429885B1 (ko) 열방출 특성을 개선한 멀티 칩 패키지
US7109573B2 (en) Thermally enhanced component substrate
JP3413147B2 (ja) 多重回線グリッド・アレイ・パッケージ
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
JP2006228897A (ja) 半導体装置
US20080246147A1 (en) Novel substrate design for semiconductor device
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP4813786B2 (ja) 集積回路および集積回路アセンブリ
US6809935B1 (en) Thermally compliant PCB substrate for the application of chip scale packages
KR100779345B1 (ko) 반도체패키지
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2007059430A (ja) 半導体装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100337460B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees