KR20030016773A - 솔더 터미널 및 그 제조방법 - Google Patents

솔더 터미널 및 그 제조방법 Download PDF

Info

Publication number
KR20030016773A
KR20030016773A KR1020010050496A KR20010050496A KR20030016773A KR 20030016773 A KR20030016773 A KR 20030016773A KR 1020010050496 A KR1020010050496 A KR 1020010050496A KR 20010050496 A KR20010050496 A KR 20010050496A KR 20030016773 A KR20030016773 A KR 20030016773A
Authority
KR
South Korea
Prior art keywords
solder
layer
terminal
bonding layer
diffusion barrier
Prior art date
Application number
KR1020010050496A
Other languages
English (en)
Other versions
KR100426897B1 (ko
Inventor
김종헌
Original Assignee
주식회사 씨큐브디지탈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 씨큐브디지탈 filed Critical 주식회사 씨큐브디지탈
Priority to KR10-2001-0050496A priority Critical patent/KR100426897B1/ko
Priority to TW90126101A priority patent/TWI242868B/zh
Priority to US10/279,383 priority patent/US6774495B2/en
Publication of KR20030016773A publication Critical patent/KR20030016773A/ko
Application granted granted Critical
Publication of KR100426897B1 publication Critical patent/KR100426897B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 솔더 터미널은, 하부의 금속 접착층(60), 상기 접착층위의 열적 확산방지층(90)과 그 위의 솔더 본딩층(80)으로 구성된다. 상기 금속 접착층(60)은 Al 또는 그 합금으로 이루지며, 열적 확산방지층(90)은 TiW 계 또는 Ti, W 및 그 합금층으로 구성되며, 솔더 본딩층(80)은 NiV 또는 Ni 계 합금으로 이루어진다.
상기 본 발명의 솔더 터미널 제조방법은, 금속 접착층(60), 열적 확산방지층(90)과 솔더 본딩층(80)을 순차적으로 증착시키는 단계, 일련의 금속층들 위에 감광성 재료를 도포하고 노광 후 솔더 범프가 형성될 영역을 식각하는 단계, 솔더를 도금하는 단계, 일련의 금속층 중 솔더 본딩층(80)(NiV 또는 Ni 계 합금)만을 화학적으로 에칭하는 단계, 그리고 솔더를 용융시켜 반응 및 구형화하는 단계 및 열적 반응층(90) 및 금속 접착층(60)을 화학적으로 에칭하는 단계들로 이루어진다.

Description

솔더 터미널 및 그 제조방법{ Fabrication and structure of solder terminal for flip chip packaging }
본 발명은 신뢰성이 향상된 반도체의 솔더 터미널 및 그 제조방법에 관한 것으로, 보다 구체적으로는 마이크로 전자 패키징에 사용되는 솔더 터미널의 구조와 그 제조방법을 개선하여서 솔더 터미널의 열적 안정성을 향상시키고, Al-Cu, Cu 도선 및 얇은 층간 절연막들(passivation layers)로 이루어진 다중 배선 구조의 반도체 소자들에 대한 솔더 범핑 공정의 적응성을 향상시키도록 한 개선된 형태의 솔더 터미널 및 그 제조방법에 관한 것이다.
마이크로 전자공학에서, 상호접속이라는 용어는 종종 반도체, 캐패시터 또는 레이저 등의 능동 소자를 세라믹 기판 또는 유기체 보드 등에 전기적으로 접속시키는 구조 또는 방법을 지칭하기 위하여 사용된다. 하드 접속 또는 반영구 접속이라 불리는 하나의 접속 형태는 저용융점 솔더 합금을 사용한다. 이는 핀 또는 소켓 등의 탈착 가능한 접속과 대비되는 접속 방식이다.
플립 칩 연결은 솔더 상호 접속의 주요한 분야이다. 플립 칩 연결에서, 솔더 볼(solder balls) 또는 솔더 칼럼(solder columns)의 수단에 의하여 실리콘 칩 상의 대응하는 터미널과 세라믹 기판 또는 유기체 보드를 연결함으로서, 세라믹 기판 또는 유기체 보드와 회로가 구현된 실리콘 칩간의 전기적 및 물리적 접속이 이루어 진다.
플립 칩 연결(flip chip bonding)은 솔더 범핑을 이용한 전자 패키징 연결기술의 주요 분야로서, 도 1 과 같이 솔더 볼(45) 또는 솔더 범프(40) 등의 수단에 의하여 반도체 소자(30) 상의 전극 패드(20)와 세라믹 또는 유기체 기판(10)을 전기적으로 연결하여, 시스템과 반도체 소자(30) 간의 전기적 및 물리적 접속에 사용되는 전기적 연결 기술이다.
이하의 모든 설명에서, 기판이라는 용어는 세라믹 또는 유기체 기판를 지칭하기 위하여 사용된다. 상기 솔더 볼(45) 또는 솔더 범프(40)를 형성하기 위한 솔더 재료는 통상 반도체 소자(30) 또는 기판(10)의 어느 한쪽, 때로는 양쪽 모두에 형성된다.
솔더의 체적 및 조성이 엄격한 범위 내에서 제어되어야 하는 특수한 경우에는, 금속 마스크 또는 감광성 재료(100)등으로 구성된 마스크를 통한 솔더의 증착, 또는 도금법에 의하여 솔더 터미널이 제조된다.
일반적으로, 반도체 소자(30) 상의 솔더 범프(40)는 두 부분으로 이루어지는데, 그 하나는 솔더 터미널 금속층이고, 다른 하나는(통상 솔더인) 결합재 부분이다.
반도체 소자의 배선을 위하여 사용되는 알루미늄, 크롬, 몰리브덴, 텅스텐 등의 금속은 솔더가 쉽게 흐르거나 반응하지 않아서 솔더의 접착이 용이하지 않기 때문에 이를 극복할 목적으로 별도의 솔더 터미널 금속층이 필요하다.
미국 특허 제3,633,076호는 솔더 터미널 금속의 제조 시 요구조건으로서 전기적 도전성, 접착 및 기계적 안정성, 증착 및 리소그래피 공정의 용이성, 공정 중의 솔더 재료의 안정성 등을 들고 있다. 이는 여러 가지 요구조건을 충족시키기 위하여 반도체 상에 3개 층의 금속공정에 대한 특허이다.
그러나 이러한 요구조건들은 반도체 소자의 발전과 변화에 의해 바뀌고 있는데, 대표적으로는 반도체 소자상의 전극 패드(20)의 크기 감소와 그 숫자의 증가에 따른 솔더 터미날들의 정확한 위치, 우수한 기계적 안정성 및 낮은 결함 수준 등을 들 수 있다.
Herdzik 등은 IBM 기술 공개공보(p. 1979, vol 10, No. 12, 1968년 5월)에서 솔더가 용융(reflow)될 때 알루미늄이 솔더와 합금을 형성하는 것을 방지하기 위하여 알루미늄 위에 크롬, 몰리브덴 또는 텅스텐 등을 씌우는 방법을 논의하였다. Leonard와 Revitz는 IBM 기술 공개공보(p.1121, vol. 13, No. 5, 1970년 10월)에서 솔더 터미널에서 사용하기 위한 장벽(barrier)으로서, 페이즈 된(phased) Cr-Cu 층과 더불어 산화된 크롬을 사용하는 것을 논의하였다.
유럽특허 EP1032030 은 플립칩의 솔더 터미널에 관한 구조로서 Ti, Cr/Cu, Cu를 사용하고 여기에서 Ti 가 솔더에 젖지 않는 성질을 이용하여 솔더 리플로우(용융) 후 에칭하는 Buffer layer 로 사용하였다. 그러나 이 특허에 사용된 Ti 는 Al 과 패시베이션 층과의 접착력은 우수하나 Al 과의 반응이 쉬워서 고온에서 Al 전극 패드의 손상을 유발할 수 있으며 특히, 그 두께가 얇은 경우 이 문제가 더 심각할 수 있다.
에드워드 케이, 영에게 허용된 미국 특허 제5,162,257호는 솔더 범프를 제조하기 위한 공정을 개시한다. 상기 특허에서, 기판 위에 블랭킷 금속층이 형성되는데, 그 최상부층은 크롬 등의 패턴화된 솔더 댐 층(solder dam layer)이다(솔더 댐은 용융 시 젖지 않는 재료로 구성된다).
솔더 축적영역이 기판 상에 형성되고, 솔더는 용융되어 솔더 댐 층에 의하여 덮이지 않은 구리와 반응한다. 이에 후속하여 솔더 및 금속간 화합물층(intermetallic layer)을 에칭 마스크로 사용하여 솔더 댐 층 및 기타 금속공정 층들을 에칭에 의하여 제거한다.
이 특허에서 사용한 최상부층의 솔더 댐 층은 그 용도는 유용하나 이 층의 형성은 추가적인 금속 증착공정이 필요하며, 최종적으로는 제거되어야 할 층이기 때문에 에칭 공정이 한번 더 필요하다.
미국 특허 제5,937,320호의 경우 금속 접착층으로 TiW 를 사용하고 솔더 본딩층(80)으로서, Cu를 사용하는 내용을 명기하였으나 관련 논문(Deborah S. Patterson, Peter Elenius, James A. Leal INTERPack '97, June 15-19, 1997, EEP-Vol. 19-1) 에 의하면 TiW 는 반도체 소자 금속전극 패드(20)에 많은 응력을 유발하는 특성으로 인해 신뢰성에 문제가 있는 구조로 알려져 있다.
Kazuyuki Kakagawa 등에 의한 논문(ECTC 2001 S27p6)에서 보면, Ti/Cu/Ni 의 솔더 터미널 구조의 경우 HTOL(High Temperature Operating Limit)의 가속화 시험에 의하면(일반적으로 이 시험은 섭씨 120 ~ 150℃에서 수백 mA 의 조건에서 행해짐), 칩에 부가되는 전류방향에 따라 Al 이 Ti 층과 심하게 반응하거나 Ti 층을 확산해 통과함으로서, Al 칩 전극 패드에 심각한 결함을 발생시키는 것으로 보고되고 있다.
즉, Ti 의 경우는 확산 장벽층으로서의 역할을 제대로 수행하지 못한다. 따라서 솔더 터미널의 역할은 기계적, 화학적 안정성과 함께 전기 부하가 작용 시 안정성 확보도 중요하다. 이상에서 살펴본 각각의 종래 기술은 솔더의 제조 및 사용에서 봉착하는 특정한 문제들에 대한 해결을 제시하고자 한다.
그러나, 어떠한 해결책도 다른 응용 분야까지 적용되지 못한다. 이는 대부분의 상호접속 터미널에 대한 요구조건이 모든 용도에 대하여 공통이지만, 각각의 용도에 대하여 독특한 요구조건이 존재하기 때문이다.
또한, 솔더 터미널 형성 기술은 예측이 용이하지 않으며, 금속공정에 대한 어떤 변화가 유효한지 알기 위해서는 종종 실험적 검증이 요구된다.
많은 종래의 발명들은 이러한 본 발명의 주된 목적으로 달성하는데 매우 적합하지 않는 것이다.
즉, 다시 말해서 플립 칩 솔더 범프(40)용 솔더 터미널에 있어서, 웨이퍼 테스트 시 발생하는 반도체 소자(30)상의 전극 패드(20)의 테스트 흔적(Probe mark)에 의한 솔더 터미널의 특성이 저하되는 것을 막을 수 없는 것이고, 반도체 소자(30)상의 전극 패드(20) 성분인 Al 과 솔더 본딩층(80) 사이의 물질 이동이 많이 발생한다는 것이다.
본 발명의 목적은 상기와 같은 솔더 터미널의 단점 및 문제점을 해결하기 위해, 두 가지 중요한 개념을 솔더 터미널에 도입하였다. 즉, 본 발명에서 솔더 터미널의 구조 및 이를 이용한 솔더 범프 형성 공정은 상이한 솔더 터미널의 금속층들간 및 공정들 간의 양립성(compatibility)을 보장하기 위하여 선택된다.
본 발명이 극복하려고 하는 문제는, 웨이퍼 테스트(Wafer test) 시 발생하는 반도체 소자의 전극 패드상의 테스트 흔적(probe mark)에 의한 솔더 터미날의 특성 저하를 해결하는 동시에 Al 과 솔더 본딩층 사이의 물질 이동을 최소화하도록 하는 것이다.
본 발명의 또 따른 목적은, 솔더 터미널용 금속층의 추가 및 사용 없이 솔더 댐(솔더가 젖지 않아서 용융된 솔더의 영역을 제한 해주는 층) 역할을 갖는 솔더 터미널의 제조 및 역할을 하는 것이다.
반도체 소자 제조 후 특성 및 양, 불량을 조사하기 위해 행해지는 테스트 공정에서 테스트 흔적(Probe mark)이 발생한다. 이 긁힌 부분은 다른 부분보다 Al 막의 두께가 얇기 때문에 이 위에 다른 재질의 솔더 터미널이 직접 적층되는 경우 이종 재료간의 응력 및 화학적 반응에 의해 전극 패드가 부분적으로 소실되어 결함이 발생할 수 있다.
따라서 솔더 터미널 제조 시 금속 접착층을 전극패드와 동일한 재질의 Al 을 적층시키므로서 얇아진 전극패드 부분을 채워서 원래의 두께로 만들어 줄 수 있기 때문에 이러한 문제를 해결할 수 있고 동시에 같은 재질을 적층시키므로 응력의 발생량을 최소화시킬 수 있다.
본 발명의 또 다른 목적은, 상기 발명의 목적에서 언급한 문제점으로 JT HTOL 과 같은 전기적 부하가 작용하여 발생할 수 있는 Al 의 확산 이동을 방지할 수 있는 열적 확산방지층으로 적층시키므로서 종래의 기술의 문제점을 해결하고자한다.
도 1 은 플립 칩 접합을 이용한 솔더 범핑 소자의 어셈블리 단면도
도 2a 및 도 2b 는 종래기술에 의한 솔더 터미널 및 솔더 범프의 형상을 나타낸 도면
도 3a 내지 도 3g 는 본 발명의 양호한 실시예를 보인 솔더 터미널 형성 공정 단계 및 솔더 범핑 적용 흐름도
도 4a 내지 도 4g 는 본 발명의 다른 실시예를 보인 솔더 터미널 형성 공정 단계 및 솔더 범핑 적용 흐름도
*도면의 주요부분에 대한 부호의 설명 *
10 : 기판 11 : 기판 전극패드
20 : 전극 패드 30 : 반도체 소자
40 : 솔더 범프 45 : 솔더 볼
50 : 절연층 60 : 금속 접착층
70 : 중간층 80 : 솔더 본딩층
85 : 추가 도금된 솔더 본딩층 90 : 열적 확산방지층
100 : 감광성 재료 110: 스텐실 마스크
120: 솔더 페이스트 130 : 블레이드
상기한 바와 같은 목적을 달성하기 위한 본 발명의 솔더 터미널은, 절연층으로 분리된 다수의 전극 패드 영역을 가지는 반도체 소자 칩과 유기 기판을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
상기 반도체 소자와 솔더 사이에는 금속 접착층(Adhesion metal layer)과;
상기 금속 접착층 위에 존재하여 전극 패드 및 금속 접착층 및 솔더 본딩층의 열적 상호 이동을 방지하는 열적 확산방지층; 및
상기 열적 확산방지층 위에 존재하여 솔더의 융착이 용이하도록 하는 솔더 본딩층을 포함하고, 상기 솔더 본딩층을 에칭 시 상기 열적 확산장벽층을 에칭하지 않음으로서 후공정에서 열적 확산 장벽층이 솔더 댐의 역할을 수행하는 것을 특징으로 한다.
또한, 본 발명의 솔더 터미널 제조방법은, 절연층으로 분리된 다수의 전극 패드 영역을 가지는 반도체 소자 칩 과 유기 기판을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
그 구성이 Al/TiW/NiV 로 되어 있고, 상기 일련의 금속층 위에 감광성 재료를 도포하고 솔더를 도금할 영역을 열어 주며, 그 영역에 솔더를 도금하는 공정과;
상기 도금공정 후 감광성 재료를 제거하고, 솔더 본딩층을 화학적으로 에칭하고 솔더를 녹여 융착하는 것을 특징으로 한다.
아울러, 본 발명의 솔더 터미널 제조방법은, 절연층으로 분리된 다수의 전극패드 영역을 가지는 반도체 소자 칩 과 유기 기판을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
그 구성이 Al/TiW/NiV 로 되어 있고, 상기 일련의 금속층 위에 감광성 재료를 도포하고 솔더 페이스트가 도포될 자리 이외의 영역을 열어 주며, 그 영역의 솔더 본딩층을 화학적으로 모두 에칭하여 솔더가 도포될 자리만 남기는 공정과;
상기 에칭공정 후 감광성 재료를 제거하고, 스텐실 마스크을 장착하고 블레이드로 솔더 페이스트를 에칭 후 남아있는 솔더 본딩층 영역에만 도포하는 공정과;
상기 스텐실 마스크를 제거하고 솔더를 녹여 융착하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 개선된 솔더 터미널 및 제조공정을 설명하면 다음과 같다.
도 1 은, 플립 칩 연결 공정을 사용한 어셈블리를 도시한다. 여기서 반도체 칩(30)은 다수의 솔더 범프(40)에 의하여 기판(10)에 전기적, 물리적으로 결합된다. 솔더 범프(40)들은 각각 반도체 소자(30)상의 전극 패드(20)층에 연결되는 동시에 반대편은 기판(10)의 터미널 금속층에 연결된다. 솔더 범프(40)들은 반도체 소자(30) 및 기판(10)상의 솔더 및 터미널 금속층간과 금속학적으로 결합이 되기 위해서 솔더를 용융시키는 공정을 수행한다.
도 2a 는, 반도체 소자(30)의 표면상의 다수의 솔더 터미널 또는 범프(40)를 도시한다. 여기서 솔더 범프(40)의 위치, 개수 및 치수는 통상 칩과 세라믹 기판(10)의 설계 요구조건, 모듈 신뢰성 및 솔더 터미널 공정의 제한에 의하여 결정된다.
현재 VLSI 로직패키지에서 사용되는 상호접속의 전체 수는 약 1,000 개이며, 이는 더욱 증가할 것으로 예견된다. 또한 반도체 소자(30)의 속도 및 고기능성에 따라 반도체 소자(30)의 전극 패드(20) 부위는 매우 높은 기계적 열적 신뢰성을 가져야 한다.
도 2b 는, 반도체 소자(30)상의 전극 패드(20)와 솔더 범프 터미널의 대표적인 형상을 도시한다. 여기에서 반도체 소자(30)는 그 내부에 패턴화 된 하나 이상의 배선을 갖고 있으며, 이 배선은 최종적으로 절연층(50)에 의해 반도체 소자(30) 표면에서 특정한 영역만을 노출시켜 전극 패드(20)를 형성한다.
종래의 기술에서, 금속 접착층(60)은 절연층(50)에 접착되는 동시에 전극 패드(20)와 전기적 접촉을 이룬다. 솔더 본딩층(80)은 솔더링 가능한 적절한 재료로 구성되며, 솔더가 가열될 때 솔더와 반응하여 금속학적 결합(metallurgical bond)을 형성한다. 경우에 따라서는 중간층(70 : intermediate layer)이 상기 금속 접착층(60)과 솔더 본딩층(80) 사이에 형성되어, 금속 접착층(60)과 솔더 본딩층(80)의 사이에 존재하여 이 두 층의 결합을 강화시킨다.
솔더를 용융시키기 위한 가열(리플로우) 시 솔더 본딩층(80)은 솔더 범프(40)를 구성하고 있는 성분중 하나 이상과 반응하여 금속간 화합물을 형성한다. 제품을 수리하기 위하여 솔더가 여러 차례 가열될 때 Cu-Sn 금속간 화합물(도시되지 않음)이 두껍게 성장하여 금속학적 미세 조직이 조대화(coarse)되고 불연속적으로 된다. 이러한 반응이 계속적으로 일어나면 솔더 본딩층(80)이 모두 금속간 화합물로 바뀌고, 결국 솔더 범프(40)와 금속 접착층(60)과의 결합력을 저하시키기때문에 이를 방지할 목적으로 중간에 Cr-Cu층과 같은 단순 확산 장벽층을 사용한다.
그러나 이층은 고온에서 과도한 시간이 지나면 Cr-Cu 중의 Cu 성분이 솔더의 Sn 과 반응하여 소실되기 때문에 궁극적으로 솔더와의 접착력이 크게 저하하여 솔더 접점부의 강도가 저하한다.
도 3 은, 본 발명의 공정 흐름도로서, 본 발명의 솔더 터미널 구조가 도금에 의한 솔더 범핑 공정에 적용되는 방법을 설명한다.
먼저, 도 3a 와 같이 상부면에 전극 패드(20)와 절연층(50)을 갖는 반도체 소자(30)에 있어 반도체 소자(30)의 상부면에 금속 접착층(60), 열적 확산방지층(90), 솔더 본딩층(80) 등을 차례로 증착시킨다. 이 때 금속 접착층(60)은 Al 을 기본으로 하며, Al 합금계도 가능하다.
이 층의 목적은 웨이퍼의 수율 또는 특성 테스트 시 발생하는 테스터 흔적(probe mark)을 반도체 소자(30)상의 전극 패드(20)와 동일한 재료로 메워주는 동시에 금속 접착층(60)의 역할을 수행한다. Al 전극 패드상에 테스트 흔적이 있는 부분은 그렇지 않은 부분에 비해 Al 의 두께가 얇아져 있기 때문에 그 위에 다른 층이 직접 적층되어 고온에서 반응하거나 과도한 응력이 걸리면 불량이 발생할 수 있다. 따라서 본 발명의 금속 접착층(60) Al 은 Al 전극 패드와 동일한 재료이면서 테스트에 의해 국부적으로 얇아진 부분을 원래의 두께로 회복시켜 신뢰성을 향상시킬 수 있는 것으로서, 그 두께는 100 ~ 5000 Å 범위로서 테스트 흔적을 없앨 수 있는 최소한의 두께를 갖는다.
열적 확산방지층(90)은 TiW 를 기본으로 하며, Ti 계 합금(Ti-Al, TiN)으로서 반도체 소자(30)상의 전극 패드(20)인 Al 및 Ni 계 합금과 확산 반응하지 않으면서 용융된 솔더가 젖거나 흐르지 않는 재질이어야 한다. 일반적으로 TiW 또는 Ti 계 합금은 그 재료특성상 Ti에 첨가된 합금원소간의 결합력이 매우 강하기 때문에 제3의 다른 금속이 접하여도 상호 확산반응하지 않는다. 이로 인해 본 발명의 열적 확산방지층인 TiW 층이 양면에 Al 과 NiV 가 접하여 섭씨 100도 이상의 고온으로 가열된다 하더라도 상호 반응을 방지할 수 있는 효과가 있다. 이 열적 확산방지층(90)의 증착 두께는 100 ~ 5000 Å 범위 내로 한다.
솔더 본딩층(80)은 NiV 를 기본으로 하며 Ni 계 합금으로서 솔더 성분과 반응하여 금속간 화합물을 형성하여 접착강도를 유지할 수 있는 재료이어야 한다. Ni의 대기 중 표면의 산화 방지를 위해 Au 가 추가적으로 솔더 본딩층에 적용될 수 있고, 솔더 본딩층(80)의 전체 두께는 증착법으로는 100 ~ 5000 Å 범위에서 한다.
이와 같이 솔더 터미널이 증착되면, 도 3b 와 같이 감광성 재료(100)를 도포한 후 솔더가 도금이 될 자리만을 감광 식각공정(Lithography)을 통해 개방시킨다. 이 때 솔더 도금전에 솔더 터미널의 기계적 안정을 위해 도 3c 에 나타낸 것처럼 전해 또는 무전해 도금으로 제한된 영역(개방된 전극 패드(20) 영역)에 NiV 또는 Ni 계 합금을 도금시킬 수 있으며, 이때 두께는 1 ~ 5 um 사이에서 행해진다.
그리고 도 3d 와 같이 전기도금법을 이용해 솔더 범프(40)를 형성시키며, 도 3e 와 같이 감광성 재료(100)를 제거한 후 도금된 솔더 범프(40)를 마스크로 이용하여 솔더 본딩층(80)인 NiV 만을 화학적으로 에칭한다.
솔더 본딩층(80)이 에칭된 상태에서 최상부 금속층은 TiW 또는 그 합금계열의 열적 확산방지층(90)이고, 이 층은 솔더를 용융시켜도 솔더가 퍼지지 않는 특성을 갖고 있기 때문에 솔더가 용융되어도 에칭되지 않은 NiV 또는 NiV/Au 의 솔더 본딩층(80)에만 존재한다.(도 3f)
본 발명의 열적 확산방지층(90)인 TiW 층은 다른 발명에서처럼 단순한 솔더 댐의 역할을 하는 것이 아니라, 열적 확산방지층(90)의 역할을 하는 것이 중요한 점이며, 동시에 Al 과 TiW 가 연속적으로 적층되어 전극 패드(20)의 기계적 안정과 열적 안정성 그리고 솔더 범핑 시 공정 편의성을 동시에 제공할 수 있다는 것이 본 발명의 중요한 사항이다. 왜냐하면, TiW 는 섭씨 수백도 이상의 온도에서 Al 의 확산 방지층으로 반도체 소자 배선공정에서 사용되고 있으면서 동시에 Sn 또는 Pb 등 솔더 재료와 반응하지 않고 또한 용융된 솔더가 표면에 젖지 않기 때문에(Non-wetting) 열적 확산방지층 및 솔더 댐의 역할을 동시에 수행할 수 있다.
그 다음 공정으로 솔더 범프(40)를 용융시켜 구 형태로 만들며 솔더 범프(40) 형성이 완료되면 TiW 와 Al 을 다시 솔더 범프(40)를 마스크로 사용하여 화학적으로 에칭하면 본 발명의 바람직한 실시예에 해당되는 솔더 터미널이 제조되는 것이다.(도 3g)
도 4 는, 본 발명의 다른 실시예를 나타낸 공정으로서, 본 발명의 솔더 터미널 구조가 블레이드(130)를 사용한 솔더 페이스트(120) 프린팅에 의한 솔더 범핑 공정에 적용되는 방법을 설명한다.
먼저, 상부면에 전극 패드(20)와 절연층(50)을 갖는 반도체 소자(30)에 있어반도체 소자(30)의 상부면에 금속 접착층(60), 열적 확산방지층(90), 솔더 본딩층(80) 등을 차례로 증착시킨다(도 4a). 이 때 금속 접착층(60), 열적 확산층(90), 솔더 본딩층(80)의 종류 및 증착 두께는 도 3의 설명과 동일하다.
솔더 터미널이 증착되면, 감광성 재료(100)를 도포한 후 솔더가 형성될 자리에 감광성 재료(100)가 남도록 감광 식각공정(Lithography)을 행한다(도 4b).
이 상태에서 감광성 재료(100)를 마스크로 사용하여 솔더가 형성될 자리를 제외하고 NiV 또는 NiV/Au 를 화학적으로 에칭하면 솔더가 놓일 자리를 제외한 나머지 영역의 최상층 금속은 TiW 가 된다.
이와 같은 1단계 에칭이 끝난 후 도 4c 와 같이 감광성 재료(100)를 제거한다. 이렇게 준비된 웨이퍼에 금속 또는 그에 준하는 성질을 가진 스텐실 마스크(110)를 이용하여, 인쇄기법으로 플럭스(Flux)가 함유된 솔더 페이스트(120)를 솔더 본딩층(80) 영역에 도포한다.(도 4d 및 도 4e)
상기 도포된 솔더 페이스트(120)는 도 4f 와 같이 용융(Reflow) 공정을 통해 구형의 범프(40)가 되며, 이때 범핑될 영역을 제외하고는 모든 영역이 TiW 가 최상층이기 때문에 솔더는 제한된 영역에만 존재하면서 솔더 본딩층(80)과 반응하게 된다.
이와 같이 솔더 범핑이 완료되면 솔더 범프(40)를 마스크로 사용하여 열적 확산방지층(90) 및 금속 접착층(60)을 화학적으로 에칭하면 본 발명의 다른 실시예에 의한 솔더 터미널이 제조되는 것이다.(도 4g)
이상과 같은 본 발명의 솔더 터미널 및 그 제조방법은, 플립 칩 솔더 범프(40)용 솔더 터미널에 있어서, 웨이퍼 테스트 시 발생하는 반도체 소자(30)상의 전극 패드(20)의 테스트 흔적(Probe mark)에 의한 솔더 터미널의 특성 저하를 막을 수 있고, 동시에 반도체 소자(30)의 전극 패드(20) 성분인 Al 과 솔더 본딩층(80) 사이의 물질 이동을 최소화 할 수 있는 효과를 제시한다.
또한, 본 발명의 또 따른 효과는 추가적인 금속층의 사용 없이 솔더 댐(솔더가 젖지 않아서 용융된 솔더의 영역을 제한해주는 역할) 역할을 갖는 솔더 터미널을 제시한다.
아울러, 본 발명의 다른 효과는 솔더 터미널 제조 시 금속 접착층을 전극패드와 동일한 재질의 Al 을 적층시키므로서, 종래의 문제점을 해결할 수 있고 동시에 같은 재질을 적층시키므로 응력의 발생량을 최소화시킬 수 있다.
본 발명의 또 다른 효과는 HTOL 과 같은 전기적 부하가 작용하여 발생할 수 있는 Al 의 확산 이동을 방지할 수 있는 열적 확산방지층으로 적층시키므로서 종래의 기술의 문제점을 해결하는 등의 제반 특, 장점이 있다.

Claims (10)

  1. 절연층(50)으로 분리된 다수의 전극 패드(20) 영역을 가지는 반도체 소자(30) 칩과 유기 기판(10)을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
    상기 반도체 소자(30)와 솔더 사이에는 금속 접착층(60)(Adhesion metal layer)과;
    상기 금속 접착층(60) 위에 존재하여 전극 패드(20) 및 금속 접착층(60) 및 솔더 본딩층(80)의 열적 상호 이동을 방지하는 열적 확산방지층(90); 및
    상기 열적 확산방지층 위에 존재하여 솔더의 융착이 용이하도록 하는 솔더 본딩층(80)을 포함하고,
    상기 솔더 본딩층(80)을 에칭 시 상기 열적 확산장벽층(90)을 에칭하지 않음으로서 후공정에서 열적 확산 장벽층이 솔더 댐의 역할을 수행하는 것을 특징으로 하는 솔더 터미널.
  2. 제 1 항에 있어서,
    상기 금속 접착층(60)이 Al 및 그 합금계로 선택되고, 그 두께가 100 ~ 5000 Å 를 갖도록 하는 솔더 터미널.
  3. 제 1 항에 있어서,
    상기 열적 확산방지층(90)이 금속 접착층(60) 바로 다음 층에 존재하며, 그 종류가 TiW 및 Ti 또는 W 계 합금이며 두께는 100 ~ 5000 Å 의 두께를 갖도록 하는 솔더 터미널.
  4. 제 3 항에 있어서,
    상기 열적 확산방지층(90)은,
    금속 접착층(60)과, 솔더 본딩층(80) 및 솔더 사이에 존재하면서 섭씨 100도 이상의 고온에서 이들의 상호 확산반응을 방지하며, 그 재료는 용융된 솔더가 젖지 않는 TiW 또는 Ti를 함유하는 합금계열의 재료인 것을 특징으로 하는 솔더 터미널.
  5. 제 1 항에 있어서,
    상기 솔더 본딩층(80)이 NiV 또는 Ni 계 합금으로 구성되며, 증착에 의한 두께가 100 ~ 1000 Å 범위인 솔더 터미널.
  6. 제 5 항에 있어서,
    상기 솔더 본딩층(80)을 증착시킨 후 솔더 도금을 위해 감광성 재료(100)를 개방한 영역 즉, 솔더가 도금될 영역에 솔더 도금 공정전에 추가적으로 NiV 또는 Ni 계 합금을 1 ~ 5 um 전해 또는 무전해 도금하는 것을 특징으로 하는 솔더 터미널.
  7. 제 1 항에 있어서,
    상기 솔더 본딩층(80)이 NiV 또는 Ni 계 합금으로 이루어 지고, 이 층들이 공기 중에서 산화되는 것을 방지하기 위해 Au 를 증착시킨 솔더 본딩층(80)으로 이루어진 솔더 터미널.
  8. 절연층(50)으로 분리된 다수의 전극 패드(20) 영역을 가지는 반도체 소자(30) 칩 과 유기 기판(10)을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
    그 구성이 Al/TiW/NiV 로 되어 있고, 상기 일련의 금속층 위에 감광성 재료(100)를 도포하고 솔더를 도금할 영역을 열어 주며, 그 영역에 솔더를 도금하는 공정과;
    상기 도금공정 후 감광성 재료(100)를 제거하고, 솔더 본딩층(80)을 화학적으로 에칭하고 솔더를 녹여 융착하는 것을 특징으로 하는 솔더 터미널 제조방법.
  9. 절연층(50)으로 분리된 다수의 전극 패드(20) 영역을 가지는 반도체 소자(30) 칩 과 유기 기판(10)을 접합하기 위해 적합한 상호접속 구조(솔더 터미날)에 있어서,
    그 구성이 Al/TiW/NiV 로 되어 있고, 상기 일련의 금속층 위에 감광성 재료(100)를 도포하고 솔더 페이스트가 도포될 자리 이외의 영역을 열어 주며, 그 영역의 솔더 본딩층(80)을 화학적으로 모두 에칭하여 솔더가 도포될 자리만 남기는공정과;
    상기 에칭공정 후 감광성 재료(100)를 제거하고, 스텐실 마스크(110)을 장착하고 블레이드(130)로 솔더 페이스트를 에칭 후 남아있는 솔더 본딩층(80) 영역에만 도포하는 공정과;
    상기 스텐실 마스크를 제거하고 솔더를 녹여 융착하는 것을 특징으로 하는 솔더 터미널 제조방법.
  10. 제 8 항 또는 제 9 항 중 어느 한 항에 있어서,
    상기 솔더 본딩층(80)만을 화학적으로 에칭한 후 그 하부에 존재하는 열적 확산방지층(90)이 솔더와 반응하지 않음으로 해서 솔더가 제한된 영역에만 녹은 상태로 존재하도록 하여 열적 확산방지층이 솔더 댐 층의 역할을 동시에 수행하도록 한 것을 특징으로 하는 솔더 터미널 제조방법.
KR10-2001-0050496A 2001-08-21 2001-08-21 솔더 터미널 및 그 제조방법 KR100426897B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0050496A KR100426897B1 (ko) 2001-08-21 2001-08-21 솔더 터미널 및 그 제조방법
TW90126101A TWI242868B (en) 2001-08-21 2001-10-23 Solder terminal and fabricating method thereof
US10/279,383 US6774495B2 (en) 2001-08-21 2002-10-23 Solder terminal and fabricating method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0050496A KR100426897B1 (ko) 2001-08-21 2001-08-21 솔더 터미널 및 그 제조방법
US10/279,383 US6774495B2 (en) 2001-08-21 2002-10-23 Solder terminal and fabricating method thereof

Publications (2)

Publication Number Publication Date
KR20030016773A true KR20030016773A (ko) 2003-03-03
KR100426897B1 KR100426897B1 (ko) 2004-04-30

Family

ID=32775296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0050496A KR100426897B1 (ko) 2001-08-21 2001-08-21 솔더 터미널 및 그 제조방법

Country Status (2)

Country Link
US (1) US6774495B2 (ko)
KR (1) KR100426897B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764668B1 (ko) * 2006-11-02 2007-10-08 삼성전기주식회사 플립칩 접속용 기판 및 그 제조방법
KR100950448B1 (ko) * 2007-10-29 2010-03-30 한양대학교 산학협력단 솔더 범프를 이용한 코킹 접합 방법
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
US6762503B2 (en) * 2002-08-29 2004-07-13 Micron Technology, Inc. Innovative solder ball pad structure to ease design rule, methods of fabricating same and substrates, electronic device assemblies and systems employing same
US7273803B2 (en) * 2003-12-01 2007-09-25 International Business Machines Corporation Ball limiting metallurgy, interconnection structure including the same, and method of forming an interconnection structure
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス
US20070210450A1 (en) * 2006-03-13 2007-09-13 Jang Woo-Jin Method of forming a bump and a connector structure having the bump
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US20080088035A1 (en) * 2006-10-17 2008-04-17 Hon Hai Precision Industry Co., Ltd. Circuit board assembly
TWI347643B (en) * 2007-06-13 2011-08-21 Advanced Semiconductor Eng Under bump metallurgy structure and die structure using the same and method of manufacturing die structure
US20090057909A1 (en) * 2007-06-20 2009-03-05 Flipchip International, Llc Under bump metallization structure having a seed layer for electroless nickel deposition
US7893534B2 (en) * 2007-08-10 2011-02-22 Hitachi Global Storage Technologies, Netherlands, B.V. Thermally insulating bonding pad structure for solder reflow connection
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
US8492892B2 (en) * 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9490193B2 (en) * 2011-12-01 2016-11-08 Infineon Technologies Ag Electronic device with multi-layer contact
US9831407B2 (en) 2013-11-21 2017-11-28 Lumens Co., Ltd. Light emitting device package, backlight unit, illumination apparatus, and method of manufacturing light emitting device package
KR101524044B1 (ko) * 2013-11-21 2015-06-02 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛 및 조명 장치
US10431533B2 (en) * 2014-10-31 2019-10-01 Ati Technologies Ulc Circuit board with constrained solder interconnect pads
KR102462504B1 (ko) 2015-11-19 2022-11-02 삼성전자주식회사 범프를 갖는 반도체 소자 및 그 형성 방법
US10002840B1 (en) * 2017-08-08 2018-06-19 Micron Technology, Inc. Semiconductor devices having discretely located passivation material, and associated systems and methods
US20190067232A1 (en) * 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232212B1 (en) * 1999-02-23 2001-05-15 Lucent Technologies Flip chip bump bonding
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764668B1 (ko) * 2006-11-02 2007-10-08 삼성전기주식회사 플립칩 접속용 기판 및 그 제조방법
KR100950448B1 (ko) * 2007-10-29 2010-03-30 한양대학교 산학협력단 솔더 범프를 이용한 코킹 접합 방법
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR20140017295A (ko) * 2012-07-31 2014-02-11 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US6774495B2 (en) 2004-08-10
KR100426897B1 (ko) 2004-04-30
US20040080049A1 (en) 2004-04-29

Similar Documents

Publication Publication Date Title
KR100426897B1 (ko) 솔더 터미널 및 그 제조방법
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
JP4685834B2 (ja) 集積回路デバイス
USRE46147E1 (en) Semiconductor device and method of fabricating the same
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US7932169B2 (en) Interconnection for flip-chip using lead-free solders and having improved reaction barrier layers
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
KR100514230B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US7906425B2 (en) Fluxless bumping process
KR100857727B1 (ko) 구리 집적 회로에서의 상호 접속
EP0398485B1 (en) A method of making a Flip Chip Solder bond structure for devices with gold based metallisation
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US8003512B2 (en) Structure of UBM and solder bumps and methods of fabrication
KR0135739B1 (ko) 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법
US20070045840A1 (en) Method of solder bumping a circuit component and circuit component formed thereby
US6375062B1 (en) Surface bumping method and structure formed thereby
US20080050905A1 (en) Method of manufacturing semiconductor device
JP2006518115A (ja) 集積回路基板および関連する構造の選択的バンピング方法
JP2008028112A (ja) 半導体装置の製造方法
US6897141B2 (en) Solder terminal and fabricating method thereof
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
KR101290045B1 (ko) 플립칩 본딩을 위한 강건 접속 구조
CN111640723A (zh) 焊接终端结构及其制造方法、半导体封装结构、电子器件
Salonen et al. A flip chip process based on electroplated solder bumps

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20130326

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140415

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 17