DE69630169T2 - Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger - Google Patents

Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger Download PDF

Info

Publication number
DE69630169T2
DE69630169T2 DE69630169T DE69630169T DE69630169T2 DE 69630169 T2 DE69630169 T2 DE 69630169T2 DE 69630169 T DE69630169 T DE 69630169T DE 69630169 T DE69630169 T DE 69630169T DE 69630169 T2 DE69630169 T2 DE 69630169T2
Authority
DE
Germany
Prior art keywords
layer
wiring substrate
substrate
fusible material
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69630169T
Other languages
English (en)
Other versions
DE69630169D1 (de
Inventor
Patrice Caillat
David Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of DE69630169D1 publication Critical patent/DE69630169D1/de
Application granted granted Critical
Publication of DE69630169T2 publication Critical patent/DE69630169T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Verdrahtungssubstrats, das ermöglicht, einen Chip mit einem Empfangssubstrat zu verbinden.
  • Die Verdrahtungssubstrate dienen als Zwischenglied bei der Montage eines oder mehrerer elektronischer Chips auf einen Träger wie zum Beispiel eine Leiterkarte. Ihre wesentliche Funktion besteht darin, die sehr enge Teilung der Eingänge und Ausgänge der Chips an die sehr viel breitere Teilung der Verbindungsanschlüsse der Leiterkarten anzupassen.
  • Die Erfindung betrifft also insbesondere die Gebiet der Elektronik, wo Chips mit hoher Integration an klassische Leiterkarten angepasst werden müssen.
  • Stand der Technik
  • Wie oben angegeben, besteht die wesentliche Funktion der Verdrahtungssubstrate darin, die Teilung der Anschlüsse des Empfangssubstrats an die sehr feine Teilung der Eingänge und Ausgänge der Chips anzupassen. Eine weitere ebenfalls sehr wichtige Funktion besteht darin, die mechanischen Spannungen, die zwischen dem Chip und dem Empfangssubstrat auftreten, zu absorbieren. Diese Spannungen entstehen vor allem aufgrund von thermodynamischen Wärmedehnungsunterschieden zwischen den Chips und der gedruckten Schaltung.
  • Wie die 1 und 2 im Schnitt zeigen, umfasst das Verdrahtungssubstrat 10 jeweils eine Fläche 12 mit Eingangsanschlüssen 14, verbunden mit einem oder mehreren Chipss 16, und eine Fläche 18, der Fläche 12 entgegengesetzt, mit Ausgangsanschlüssen 20, verbunden mit einem Empfangssubstrat 22. Der Chip 16 kann mit den Eingangsanschlüssen 14 verbunden sein, entweder durch Drahtverbindungen 24, auch bekannt unter der Bezeichnung "wire-bonding" (1), oder durch schmelzbare Mikrokugeln 26 nach einer unter der Bezeichnung "Flip-Chip" bekannten Technik (2). Der Chip 16 wird vorteilhaft geschützt durch eine Abdeckhaube 17.
  • Die Verdrahtungssubstrate 10 sind durch Kugeln aus schmelzbarem Material 28 auf das Empfangssubstrat 22 montiert, wobei diese Kugeln die Ausgangsanschlüsse 20 mit in den Figuren nicht dargestellten Leiterbahnen des Empfangssubstrats verbinden.
  • Die Kugeln 28 aus schmelzbarem Material, die das Verdrahtungssubstrat mit dem Empfangssubstrat verbinden, sind generell größer als die Mikrokugeln 26, welche die Chips mit dem Verdrahtungssubstrat verbinden. Um jede Konfusion zu vermeiden, werden die schmelzbaren Kugeln 28 in der Folge der Beschreibung als "Makrokugeln" bezeichnet. Sie haben einen typischen Durchmesser von ungefähr 200 bis 800 μm.
  • Diese Makrokugeln ersetzen vorteilhaft andere Verbindungsarten wie Verbindungen durch Anschlüsse. Sie können nämlich die differentiellen Wärmedehnungsspannungen zwischen den Chips und dem Empfangssubstrat besser aufnehmen und folglich die auf die Chips ausgeübten Kräfte reduzieren.
  • Die Verbindung der Verdrahtungssubstrate mit Trägersubstraten durch Makrokugeln ist bekannt unter der Bezeichnung BGA ("Ball Grid Array"). Zu diesem Thema kann man das Dokument (1) konsultieren, das als Fundstelle am Ende der Beschreibung angegeben ist.
  • Das Dokument (1) gibt auch die verschiedenen Typen von Verdrahtungssubstraten und Makrokugeln an, die für eine BGA-Verbindung verwendet werden.
  • Generell basiert das Verdrahtungssubstrat auf Bismalid-Triazin (bismaleidetriazine) (BT) oder aus Epoxyglas. Jedoch unterscheidet man zwischen BGA auf steifem Zwischenverindungssubstrat und BGA auf flexibler Schaltung.
  • Die steifen Verdrahtungssubstrate haben eine mehrschichtige Struktur, gebildet durch Siebdruck auf einer steifen Epoxyplatte und zum Beispiel Glasfasern.
  • Bei einer solchen Struktur sind die Eingangsanschlüsse mit den Ausgangsanschlüssen durch metallisierte Löcher und eventuell metallischen Zwischenniveaus verbunden, vorgesehen in dem Verdrahtungssubstrat. Unter metallisiertem Loch versteht man Löcher, meist mechanisch realisiert, die metallisiert sind, um einen elektrischen Kontakt zwischen der Vorderseite und der Rückseite oder zwischen zwei metallischen Niveaus herzustellen.
  • In den 1 und 2 sind die metallisierten Löcher und die metallischen Zwischenniveau mit dem Bezugszeichen 30 versehen. Da diese Figuren Querschnitte sind und sich nicht alle Anschlüsse notwendigerweise in der Schnittebene befinden, erscheinen einige metallisierte Löcher nur partiell.
  • Die bekannten Verdrahtungssubstrate greifen meistens auf bekannte Herstellungstechniken zurück, zum Beispiel Siebdruck und elektrolytisches Wachstum.
  • Man kennt auch steife Substrate, gebildet durch eine mehrschichtige Keramikstruktur, hergestellt durch Warmpressen. Eine solche Struktur zeigt zum Beispiel die Seite 12 des Dokuments (1).
  • Das Dokument DE-A-4203114 beschreibt ein Verfahren, das der Präambel des Anspruchs 1 entspricht, wobei die Trennschicht durch ein Lösungsmittel aufgelöst wird.
  • Auf den Seiten 65 und 66 des Dokuments (1) wird eine BGA-Technik auf flexibler Schaltung beschrieben. Die flexible Schaltung, die das Verdrahtungssubstrat bildet, hat eine Struktur des Typs Kupfer-Polyimid-Kupfer, vergleichbar derjenigen, die in der TAB (Tape Automatic Bonding) benutzt wird und bei der als Isolator eine Schicht aus einem Material verwendet wird, das im Handel unter der Bezeichnung Kapton erhältlich ist, und wo leitende Filme aus Kupfer auf eine oder beide Seiten der flexiblen Schaltung siebgedruckt werden, wobei die Verbindung zwischen den beiden Seiten dann durch metallisierte Löcher hergestellt wird.
  • Nach dem Anbringen der Chips auf einem Streifen einer flexiblen Schaltung und der Montage der Chip-Gehäuse, wird der Streifen abgeschnitten, mit Makrokugeln versehen und dann auf eine Empfangsleiterplatte montiert.
  • Schließlich, unabhängig von der Struktur des verwendeten Zwischensubstrats, werden bei seiner Herstellung die Techniken des Siebdrucks, des Laminierens und der metallisierten Löcher angewendet. Die Realisierung von metallisierten Löchern ist nämlich die einzige bekannte Möglichkeit, um die durch die Chips verarbeiteten Signale von den Eingangsanschlüssen zu den Ausgangsanschlüssen zu leiten.
  • Die bekannten Verdrahtungssubstrate weisen also mittelmäßige Leistungen auf in Bezug auf die Übertragung von Signalen mit hoher Frequenz von den Chips zu den Empfangssubstraten oder zwischen den Chips.
  • Man weiß nämlich, dass die Chips (oder ICs) metallische Leiterbahnen benützen, die im Allgemeinen aus Aluminium mit einer Dicke in der Größenordnung von 1 μm sind. Diese Leiterbahnen, die Übertragungsleitungen bilden, sind isoliert, zum Beispiel mit einem mineralischen Isolator der gleichen Dicke. Die elektrischen Übertragungseigenschaften solcher Leitungen ermöglicht die Übertragung von Hochfrequenzsignalen über eine maximale Länge von 15 mm.
  • Die integrierten Schaltungen sind also so konzipiert, dass sie eine Seitenlänge von 15 mm kaum überschreiten. Jedoch verursachen die Verdrahtungssubstrate, die eine Vielzahl von Chips miteinander verbinden müssen, Frequenzbegrenzungsprobleme. Um ihre elektrischen Leistungen zu verbessern, ist es also nötig, die Resistivität ihrer Leiterbahnen zu verbessern. Die Reduzierung der Resistivität der Leiterbahnen erfordert eine Erhöhung ihrer Dicke aber auch der Dicke des dielektrischen Materials, das die Leiterniveaus trennt. Dies kann mit Hilfe der üblichen Techniken der gedruckten Schaltungen aus co-gesinterten Mehrschichtkeramikstrukturen oder Techniken der flexiblen Schaltungen realisiert werden, indem die Dicke der Polyimid-Isolierschichten erhöht werden (10 μm). Jedoch haben solche Maßnahmen Begrenzungen der Auflösung der Teilung zwischen den Anschlüssen und der Eingangs- und Ausgangsdichte der Chips zu Folge, was kontraproduktiv ist für die eigentliche Aufgabe der Verdrahtungssubstrate.
  • Man greift also bei den Verdrahtungssubstraten, die dazu bestimmt sind, eine Vielzahl von Chips aufzunehmen, allgemein als Verdrahtungssubstrat MCM (Multi-Chip-Module) bezeichnet, auf ein zusätzliches Verdrahtungssubstrat zurück.
  • Die 3 liefert ein Beispiel einer Struktur des Typs MCM. Diese Struktur umfasst, ebenso wie die Strukturen der 1 und 2, ein Empfangssubstrat 22, ausgestattet mit Makrokugeln 28. Jedoch sind mehrere Chips 16, 16', die nicht nur mit dem Empfangssubstrat 22 verbunden werden müssen, sondem auch untereinander, nicht direkt mit dem Verdrahtungssubstrat 10 verbunden, sondem mit einem zusätzlichen Verdrahtungssubstrat 31.
  • Darstellung der Erfindung
  • Um diese Aufgaben zu Iösen; hat die Erfindung genau ein Verfahren zur Herstellung eines Verdrahtungssubstrats zur Verbindung wenigstens eines elektronischen Chips mit einem Empfangssubstrat zum Gegenstand, wobei das Verdrahtungssubstrat eine erste Seite mit Eingangsanschlüssen aufweist, die mit dem Chip verbunden werden können, und eine der ersten Seite entgegengesetzte zweite Seite mit Ausgangsanschlüssen aufweist, die mit dem Empfangssubstrat verbunden werden können, wobei dieses Verfahren die folgenden Schritte umfasst:
    • a) – Bilden einer Trennschicht auf einem Initialsubstrat genannten Substrat,
    • b) – Bilden einer ersten Schicht aus dielektrischem Material und Ätzen dieser Schicht, um in ihr Öffnungen herzustellen, entsprechend den Ausgangsanschlüssen des Verdrahtungssubstrats,
    • c) – Bilden von Metallblöcken jeweils in den Öffnungen, wobei diese Metallblöcke die Ausgangsanschlüsse bilden,
    • d) – Abscheiden einer die Metallblöcke bedeckenden Metallschicht,
    • e) – Ätzen der Metallschicht, um Leiterbahnen zu bilden, wobei diese Leiterbahnen wenigstens teilweise die Öffnungen überdecken, hergestellt in der dielektrischen Materialschicht, die sich unter der in Schritt d) gebildeten Metallschicht befindet,
    • f) – Bilden einer die Leiterbahnen bedeckenden dielektrischen Materalschicht und Ätzen dieser Schicht, um in ihr Öffnungen herzustellen, die sich wenigstens teilweise über den in dem Schritt e) gebildeten Leiterbahnen befinden,
    • g) – Bilden von Metallblöcken in den in Schritt f) in der dielektrischen Materialschicht hergestellten Öffnungen,
    • h) – Trennung des Verdrahtungssubstrats von dem Initialsubstrat, wobei das Verfahren dadurch gekennzeichnet ist, dass die Trennschicht aus einem schmelzbaren Material ist und dass der Trennungsschritt h) darin besteht, das schmelzbare Material auf eine Temperatur zu erwärmen, die gleich ist oder höher als seine Schmelztemperatur.
  • Nach einem Aspekt der Erfindung kann das erfindungsgemäße Verfahren außerdem zwischen den Schritten g) und h) einen Schritt zur Bildung von Befestigungselementen jeweils auf den in Schritt g) gebildeten Metallblöcken umfassen, wobei die Befestigungselemente Eingangsanschlüsse bilden.
  • Im Rahmen der vorliegenden Erfindung versteht man unter schmelzbarem Material ein Material, das eine ausreichend niedrige Schmelztemperatur aufweist, um das Verdrahtungssubstrat und/oder die Chips bei dieser Trennoperation nicht zu beschädigen. Die Schmelztemperatur kann zum Beispiel zwischen 100°C und 350°C enthalten sein.
  • Das schmelzbare Material kann entweder ein Metall wie etwa eine Legierung auf der Basis von Zinn und Blei sein, oder ein thermoplastisches Polymer.
  • Nach einem Aspekt der Erfindung kann man in Schritt c) die Metallblöcke durch Elektrolyse bilden, indem man die Schicht aus schmelzbarem Material als Elektrode benutzt. In diesem Fall muss das schmelzbare Material leitfähig sein. Die Schicht aus schmelzbarem leitfähigem Material hat dann eine doppelte Aufgabe Einerseits bildet sie eine elektrische Kontaktstelle, um das elektrolytische Wachstum der Metallblöcke in der ersten Maske aus dielektrischem Material sicherzustellen, wobei eine Ausbildung dieser Blöcke auf elektrolytischem Wege aus Kostengründen dem Sputtern vorzuziehen ist. Andererseits ermöglicht die Schicht aus schmelzbarem Material eine leichte Trennung des Verdrahtungssubstrats von dem Initialsubstrat, indem man die gesamte Struktur auf eine Temperatur bringt, die höher ist als die Schmelztemperatur des schmelzbaren Materials. Wenn das schmelzbare Material nicht leitfähig ist, werden die Metallblöcke durch Sputtern oder Vakuumverdampfung erzeugt.
  • Die Leiterbahnen und die in den Schichten aus dielektrischem Material realisierten Öffnungen werden nach Mustern geätzt, die passend so gewählt werden, dass Eingangsanschlüsse, die eine kleine Teilung haben, mit Ausgangsanschlüssen verbunden werden, die eine größere Teilung haben. Unter der Teilung der Anschlüsse versteht man den mittleren Abstand zwischen zwei benachbarten Anschlüssen. Wenn der Unterschied der Teilungen zwischen den Eingangsanschlüssen und den Ausgangsanschlüssen groß ist oder wenn die Komplexität der Zwischenverbindung zwischen Chips es erfordert, können die Schritte d), e), f) und g) des Verfahrens mehrere Male wiederholt werden. Wenn man zum Beispiel einen Chip mit 500 Eingängen/Ausgängen oder mehr anschließen möchte, reicht ein einziges Metallniveau nicht aus.
  • Das Verdrahtungssubstrat präsentiert sich dann wie ein Stapel, in dem sich mehrere Schichten von dielektrischem Material und von Leiterbahnen abwechseln.
  • Nach einem speziellen Aspekt der Erfindung werden während des Schritts g) oder wiederholten Schritten g) die Metallklötzchen durch Elektrolyse gebildet, indem man die Schicht aus schmelzbarem Material, die Klötzchen und die Leiterbahnen als Elektrode benutzt, wenn das schmelzbare Material ein elektrischer Leiter ist.
  • Nach einem Aspekt der Erfindung können der oder die zu montierenden Chips direkt vor dem Schritt h) des Verfahrens auf dem Verdrahtungssubstrat angebracht werden.
  • Außerdem, bei einem kollektiven und simultanen Herstellungsverfahren einer großen Anzahl von elementaren Verdrahtungssubstraten kann dieses einen zusätzlichen Schritt des Zerschneidens des Verdrahtungssubstrats und/oder des (der) Chips in elementare Teile umfassen.
  • Nach dem Schritt h) des Verfahrens ist es möglich, an den Ausgangsanschlüssen Befestigungselemente und Kugeln aus schmelzbarem Material anzubringen. Falls das schmelzbare Material elektrisch leitend ist, bleiben bei der Trennung des Verdrahtungssubstrats die leitfähigen Klötzchen überzogen mit einem schmelzbaren Material, das dann direkt die Befestigungselemente bilden kann, wenn die Materialien dieser Elemente und der Kugeln kompatibel sind, so dass kein zusätzlicher Schritt zur Bildung der Elemente nötig ist. Im gegenteiligen Fall ist eine Abscheidung eines geeigneten Materials nötig, um die Befestigungselemente zu bilden. Falls das schmelzbare Material nicht leitfähig ist, kann es notwendig sein, vor der Bildung der Befestigungselemente einen Reinigungsschritt durchzuführen, um die Reste des schmelzbaren Materials nach der Trennung zu eliminieren.
  • Weitere Merkmale und Vorteile der vorliegenden Erfindung gehen besser aus der nachfolgenden Beschreibung hervor, die sich auf die beigefügten, rein erläuternden und nicht einschränkenden Figuren bezieht.
  • Kurzbeschreibung der Figuren
  • Die 1, schon beschrieben, ist ein schematischer Querschnitt einer Struktur, die ein Verdrahtungssubstrat eines bekannten Typs umfasst, das einen elektronischen Chip und ein Empfangssubstrat verbindet,
  • die 2, schon beschrieben, ist ein schematischer Querschnitt einer anderen Struktur mit ebenfalls einem Verdrahtungssubstrat bekannten Typs,
  • die 3, schon beschrieben, ist ein schematischer Schnitt einer bekannten Struktur des Typs MCM, die ein Verdrahtungssubstrat umfasst, verbunden mit einem zusätzlichen Zwischensubstrat, das mehrere elektronische Chips umfasst,
  • die 4 bis 9 sind schematische Schnitte, welche die Herstellung eines Verdrahtungssubstrats nach einer Ausführungsart der vorliegenden Erfindung zeigt,
  • die 10 und 11 sind schematische Schnitte, welche das Verdrahtungssubstrat, versehen mit Kugeln aus schmelzbarem Material, und seine Anbringung auf dem Empfangssubstrat zeigen.
  • Beschreibung von Ausführungsarten der Erfindung
  • Wie die 4 zeigt, erzeugt man auf einem Initialsubstrat 100, zum Beispiel aus Silicium, eine Schicht 102 aus einem schmelzbaren, elektrisch leitfähigen Material. Diese Schicht, die eine durchgehende Grundschicht bildet, wird zum Beispiel durch Sputtern oder durch Aufdampfen erzeugt und hat eine Dicke von ungefähr 1 μm. Ein vorteilhaftes Material für diese Schicht ist eine Zinn- und Bleilegierung SnPb 60-40 wegen ihrer niedrigen Schmelztemperatur.
  • Auf der Schicht 102 erzeugt man eine Schicht 104 aus dielektrischem Material, zum Beispiel aus Polyimid, mit einer von ungefähr 5 μm. Diese Schicht 104 wird entsprechend Mustern für Öffnungen 106 geätzt, die Ausgangsanschlüssen des Verdrahtungssubstrats entsprechen. Ein nachfolgender Schritt des Verfahrens ist, wie dargestellt in der 5, in den Öffnungen der Maske durch Elektrolyse Metall aufwachsen zu lassen, zum Beispiel Kupfer, indem man die leitfähige Schicht 102 als Elektrode benutzt. Derart bildet man die Klötzchen 108.
  • Eine die Klötzchen 108 bedeckende Metallschicht 110, zum Beispiel aus Kupfer, wird durch Sputtern erzeugt. Diese Metallschicht 110 mit einer Dicke von ungefähr 5 μm wird anschließend mittels bekannter Lithographieverfahren nach Leiterbahnenmustern geätzt, um die in der 6 dargestellten Leiterbahnen 112 herzustellen. Die Leiterbahnen 112 sind so konzipiert, dass sie die Klötzchen 108 wenigstens teilweise überdecken, um einen elektrischen Kontakt mit diesen Klötzchen herzustellen. Die Ausrichtung und die Form der Leiterbahnen werden im Wesentlichen von der jeweiligen Anordnung und Teilung der Eingangs- und Ausgangsanschlüsse des Verdrahtungssubstrats bestimmt. Die Leiterbahnen 112 werden anschließend mit einer Schicht 114 aus dielektrischem Material überzogen; es handelt sich zum Beispiel um eine Polyimidschicht mit einer Dicke von ungefähr 5 μm.
  • Wie die 7 zeigt, wird das Verfahren mit einer Ätzung der dielektrischen Schicht 114 fortgesetzt, um in ihr die Öffnungen 116 herzustellen, die wenigstens teilweise auf den Leiterbahnen 112 münden. Leitfähige Klötzchen 118, zum Beispiel aus Kupfer, werden in diesen Öffnungen 116 ausgebildet.
  • Vorteilhafterweise bilden die Schicht 102, die Klötzchen 108 und die Leiterbahnen 112 eine Elektrode für das elektrolytische Wachstum der Klötzchen 118.
  • Bei der beschriebenen Ausführungsart werden auf den Klötzchen jeweils Befestigungselemente 120 ausgebildet, um die in der 8 dargestellte Struktur zu erhalten. Die Befestigungselemente 120, welche die Eingangsanschlüsse bilden, werden zum Beispiel durch das Abscheiden einer TiNiAu-Schicht erzeugt, die dann gemäß einem passenden Muster geätzt wird.
  • Bei anderen Ausführungsarten ist es selbstverständlich möglich, eine oder mehrere Metallschichten hinzuzufügen, in denen Leiterbahnen geätzt werden und die durch dielektrische Schichten voneinander getrennt sind und elektrisch durch Metallklötzchen verbunden sind. Es genügt in diesem Fall, die in den 6 und 7 dargestellten Operationen zu wiederholen.
  • Die Teilung der Klötzchen 118 und die Befestigungselemente 120 werden an die Teilung der Eingänge und Ausgänge eines oder mehrerer Chips 130 angepasst. Wie die 9 zeigt, kann ein solcher Chip 130 durch schmelzbare Mikrokugeln 132 auf das Verdrahtungssubstrat montiert werden. Diese Mikrokugeln sind aus einem schmelzbaren, elektrisch leiffähigen Material, dessen Schmelztemperatur höher ist als die der Schicht 102.
  • Wenn also das Material der Schicht 102 eine Legierung SNPB 60-40 ist, kann man zum Beispiel für die Mikrokugeln eine Legierung SnPb 5-95 wählen.
  • Vorteilhafterweise kann der Chip 130 noch durch ein Harz 134 des Typs "Underfill" mit dem Substrat verbunden werden und durch eine Abdeckhaube 136 geschützt werden.
  • Das Verfahren setzt sich fort mit der Trennung des Verdrahtungssubstrats von dem Initialsubstrat 100. Die Trennung kann leicht durchgeführt werden, indem die Struktur auf eine Heizplatte legf, mit deren Hilfe man die Schicht 102 auf eine Temperatur bringt, die höher ist als die Schmelztemperatur des sie bildenden Materials, aber vorzugsweise niedriger als die der Mikrokugeln. In dem Fall, wo dieses Material das oben erwähnte SnPb 60-40 ist, beträgt die Schmelztemperatur ungefähr 200°C.
  • Die Klötzchen 106, die Ausgangsanschlüsse bilden, werden zum Beispiel von den Befestigungselementen 138 aus AuNi bedeckt. Diese Elemente 138 werden zum Beispiel durch chemische Abscheidung erzeugt.
  • Das Verdrahtungssubstrat wird anschließend eventuell zersägt, um elementare Verdrahtungssubstrate herzustellen, und dann mit Makrokugeln 140 bestückt, auf den Befestigungselementen 138. Diese Kugeln 140 sind zum Beispiel aus der Legierung SnPb 60-40. Bezüglich der Montage dieser Kugeln kann man zum Beispiel das Dokument (1), Seite 62 konsultieren.
  • Wie die 11 zeigt, dienen die Makrokugeln dem Anbringen des Verdrahtungssubstrats 101 auf einem Empfangssubstrat 142, das zum Beispiel eine Leiterkarte oder eine mehrschichtige Keramikstruktur mit Leiterbahnen ist (nicht dargestellt). Das Empfangssubstrat kann zu diesem Zweck auch mit Befestigungselementen ausgestattet sein (nicht dargestellt).
  • Wie oben angegeben gewährleisten die Kugeln aus schmelzbarem Material nicht nur eine elektrische und mechanische Verbindung zwischen dem Verdrahtungssubstrat und der Leiterkarte, sondern reduzieren auch die mechanischen Spannungen, die aus einem Wärmedehnungsunterschied zwischen der gedruckten Schaltung oder Leiterplatte und dem Verdrahtungssubstrat resultieren.
  • GENANNTE DOKUMENTE
    • 1) "Ball Brid Array" Tech. Search International, INC. 1994.
    • 2) "Thin Film Transfer Process for Low Cost MCM-D Fabrication" IEEE Transactions on Components Packaging, and Manufacturing Technology, Part B, Vol. 18, Nr. 1, Februar 1995, Seiten 42 bis 46.

Claims (13)

  1. Verfahren zur Herstellung eines Verdrahtungssubstrats zur Verbindung wenigstens eines elektronischen Chips mit einem Träger, wobei das Verdrahtungssubstrat eine erste Seite mit Eingangsanschlüssen (108) aufweist, die mit dem Chip (130) verbunden werden können, und eine der ersten Seite entgegengesetzte zweite Seite, die Ausgangsanschlüsse (138) aufweist, die mit dem Träger (142) verbunden werden können, wobei das Verfahren die folgenden Schritte umfasst: a) – Bilden einer Trennschicht (102) auf einem Anfangssubstrat genannten Substrat (100), b) – Bilden einer ersten dielektrischen Materialschicht (104) und Ätzen dieser Schicht (104), um in ihr Öffnungen (106) herzustellen, entsprechend den Ausgangsanschlüssen des Verdrahtungssubstrats, c) – Bilden von Metallblöcken (108) jeweils in den Öffnungen (106), wobei diese Metallblöcke (108) die Ausgangsanschlüsse sind, d) – Abscheiden einer die Metallblöcke bedeckenden Metallschicht (110), e) –Ätzen der Metallschicht (110), um Leiterbahnen (112) zu bilden, wobei diese Leiterbahnen wenigstens teilweise die Öffnungen (106) überdecken, hergestellt in der dielektrischen Materialschicht (104, 114), die sich unter der in Schritt d) gebildeten Metallschicht (110) befindet, f) – Bilden einer die Leiterbahnen bedeckenden dielektrischen Materialschicht (114) und Ätzen dieser Schicht (114), um in ihr Öffnungen herzustellen, die sich wenigstens teilweise über den in dem Schritt e) gebildeten Leiterbahnen (112) befinden, g) – Bilden von Metallblöcken (118) in den in Schritt f) in der dielektrischen Materialschicht (114) hergestellten Öffnungen, h) – Trennung des Verdrahtungssubstrats von dem Anfangssubstrat, dadurch gekennzeichnet, dass die Trennschicht aus einem schmelzbaren Material ist und dass der Trennschritt h) darin besteht, das schmelzbare Material (102) auf eine Temperatur zu erwärmen, die gleich ist oder höher als seine Schmelztemperatur.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem zwischen den Schritten g) und h) einen Schritt zur Bildung von Befestigungselementen (138) jeweils auf den in Schritt g) gebildeten Metallblöcken umfasst, wobei die Befestigungselemente (138) Eingangsanschlüsse bilden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man zur Bildung einer Schicht aus schmelzbarem Material (102) ein elektrisch leitfähiges Material verwendet.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass man als elektrisch leitfähiges schmelzbares Material eine Zinn- und Blei-Legierung verwendet.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass man die Metallblöcke in Schritt c) durch Elektrolyse bildet, indem man die Schicht aus schmelzbarem Material (102) als Elektrode benutzt.
  6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass man die Metallblöcke (118) in Schritt g) durch Elektrolyse bildet, indem man die Schicht aus schmelzbarem Material (102), Blöcke (108) und die Leiterbahnen (112) als Elektroden benutzt.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte d), e), f) und g) mehrmals wiederholt werden.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der wenigstens eine genannte elektronische Chip (130) vor dem Schritt h) mit dem Verdrahtungssubstrat verbunden wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Chip (130) außerdem an dem Substrat mittels eines Harzes (134) befestigt wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem einen Zuschneidschritt des Verdrahtungssubstrats umfasst.
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es außerdem nach dem Schritt h) das Anbringen von Kugeln (140) aus schmelzbarem Material auf den Ausgangsanschlüssen (108) umfasst, entweder direkt oder mittels Befestigungselementen (138).
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man als dielektrisches Material Polyimid verwendet.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass man Kupfer verwendet, um die Metallblöcke in den Öffnungen zu bilden und um die Leiterbahnen zu bilden.
DE69630169T 1995-06-30 1996-06-27 Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger Expired - Fee Related DE69630169T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9507920 1995-06-30
FR9507920A FR2736206B1 (fr) 1995-06-30 1995-06-30 Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception

Publications (2)

Publication Number Publication Date
DE69630169D1 DE69630169D1 (de) 2003-11-06
DE69630169T2 true DE69630169T2 (de) 2004-07-22

Family

ID=9480583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69630169T Expired - Fee Related DE69630169T2 (de) 1995-06-30 1996-06-27 Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger

Country Status (5)

Country Link
US (1) US5861322A (de)
EP (1) EP0751556B1 (de)
JP (1) JPH0918138A (de)
DE (1) DE69630169T2 (de)
FR (1) FR2736206B1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246333B1 (ko) * 1997-03-14 2000-03-15 김영환 비 지 에이 패키지 및 그 제조방법
US6337522B1 (en) * 1997-07-10 2002-01-08 International Business Machines Corporation Structure employing electrically conductive adhesives
US6120885A (en) 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6297559B1 (en) 1997-07-10 2001-10-02 International Business Machines Corporation Structure, materials, and applications of ball grid array interconnections
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JP3147087B2 (ja) * 1998-06-17 2001-03-19 日本電気株式会社 積層型半導体装置放熱構造
US6673652B1 (en) * 1998-08-03 2004-01-06 Amic Technology, Inc. Underfilling method for a flip-chip packaging process
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6655965B2 (en) * 2001-11-28 2003-12-02 Fci Americas Technology, Inc. Interconnect device for electrically coupling a test system to a circuit board adapted for use with a ball-grid array connector
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
DE10237338A1 (de) * 2002-08-14 2004-03-11 Siemens Ag Herstellung einer Umverdrahtungslage auf einem Trägermaterial
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US20070246821A1 (en) * 2006-04-20 2007-10-25 Lu Szu W Utra-thin substrate package technology
US7804177B2 (en) * 2006-07-26 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-based thin substrate and packaging schemes
MY193261A (en) * 2015-07-01 2022-09-28 Qdos Interconnect Sdn Bhd Integrated circuit package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS557022B1 (de) * 1968-05-10 1980-02-21
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5210014A (en) * 1991-03-28 1993-05-11 Eastman Kodak Company Mid-green sensitizing dyes for photographic materials
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
JPH0536756A (ja) * 1991-07-30 1993-02-12 Mitsubishi Electric Corp 半導体装置用テープキヤリア及びその製造方法
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法

Also Published As

Publication number Publication date
FR2736206A1 (fr) 1997-01-03
DE69630169D1 (de) 2003-11-06
EP0751556A1 (de) 1997-01-02
US5861322A (en) 1999-01-19
EP0751556B1 (de) 2003-10-01
FR2736206B1 (fr) 1997-08-08
JPH0918138A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE69827687T2 (de) Träger für integrierte Schaltung und seine Herstellung
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
JPH08213758A (ja) 積層配線基板構造体、及びその製造方法
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE3125518A1 (de) "duenne verdrahtungsanordnung"
JPH08213754A (ja) 積層配線基板の構造と製作
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10320579A1 (de) Halbleiterwafer, Nutzen und elektronisches Bauteil mit gestapelten Halbleiterchips, sowie Verfahren zur Herstellung derselben
EP0451541A1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE4023776C2 (de) Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE102015100001B4 (de) Chipanordnung und Verfahren zu deren Herstellung
DE102012112327A1 (de) Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
DE102012106280A1 (de) Verfahren zum Herstellen eines Halbleitergehäuses
DE19743289C2 (de) Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee