CN107154392B - 导线架 - Google Patents

导线架 Download PDF

Info

Publication number
CN107154392B
CN107154392B CN201610116809.XA CN201610116809A CN107154392B CN 107154392 B CN107154392 B CN 107154392B CN 201610116809 A CN201610116809 A CN 201610116809A CN 107154392 B CN107154392 B CN 107154392B
Authority
CN
China
Prior art keywords
lead frame
silver
oxide layer
silver oxide
metallic substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610116809.XA
Other languages
English (en)
Other versions
CN107154392A (zh
Inventor
方雅贞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shunde Industry Co Ltd
Original Assignee
Shunde Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shunde Industry Co Ltd filed Critical Shunde Industry Co Ltd
Priority to CN201610116809.XA priority Critical patent/CN107154392B/zh
Publication of CN107154392A publication Critical patent/CN107154392A/zh
Application granted granted Critical
Publication of CN107154392B publication Critical patent/CN107154392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明关于一种导线架，其包含一金属基底、一镀银层及一氧化银层，该镀银层形成在该金属基底及该氧化银层之间，其中该氧化银层之外表面具有极性，且该氧化银层的厚度系1.3纳米以上。所述的氧化银层能有利于提高导线架与封装塑料之间的结合力，从而避免导线架与封装塑料发生脱层的问题，以期能符合更严苛的环境耐湿敏性条件。

Description

导线架
技术领域
本发明是关于一种导线架，特别是关于一种表面具有镀银层的导线架。
背景技术
导线架(lead frame)是半导体工艺和发光二极管工艺中重要的元件，其作用在于支撑芯片外，亦可作为将电子元件的内部功能传输至外部衔接的电路板。
如图9所示，现有技术的导线架包含一金属基底71及一镀银层72。于电子封装工艺中，将芯片81固定于导线架的镀银层72上，并以多个金属线82将芯片81与镀银层72电连接，藉此提供传递电子信号的功能；最后，再利用封装塑料91包覆导线架、芯片81及多个金属线82上，以利用封装塑料91保护导线架、芯片81和金属线 82不受到物理或化学性的损坏，从而达到封装和保护集成电路的目的。
由于银具有良好的导电性，现有技术于金属基底71上形成镀银层72虽能有助于加快信号传递的速度；然而，该镀银层72与封装塑料91间仍然存在结合力不足的缺点，致使封装塑料91吸湿后易衍生脱层的问题。
为能满足更严苛的环境耐湿敏性条件，现有技术提供一种金属表面处理技术，其利用刻蚀方式对该导线架的金属基底进行表面粗糙化，再于粗糙化的金属基底上形成镀银层，藉此令该镀银层的表面获得相应的粗糙化处理。据此，所述的粗糙化处理能增加封装塑料和镀银层表面的接触面积，进而提升导线架与封装塑料之间的结合力。
采用金属表面处理技术虽能设法降低封装层和导线架之间发生脱层的可能性；但此种粗糙化表面却会降低打线焊接于经粗糙化的金属基底或者打线焊接于经粗糙化的镀银层的结合力，致使上述导线架容易因打线接合力不足而发生打线脱落、甚至芯片与外部电路断路的问题。
发明内容
有鉴于现有技术存在的技术缺陷，本发明的目的在于改良导线架的膜层结构，从而在兼顾导线架与打线之间结合力的前提下，提升导线架与封装塑料间的结合力。
为达成前述目的，本发明提供一种导线架，该导线架包含：
一金属基底；
一镀银层，其形成在该金属基底上；及
一氧化银层，其形成在该镀银层上，即该镀银层形成在该金属基底及该该氧化银层之间，其中该氧化银层的外表面具有极性，且该氧化银层的厚度为1.3纳米以上。
通过在导线架中形成具极性且适当厚度是氧化银层，本发明是导线架不但能维持导线架与打线之间的结合力，更能进一步提高导线架与封装塑料(即，高分子聚合物，例如：环氧树酯等)之间的结合力，从而降低导线架与封装塑料吸湿后发生脱层是可能性。此外，封胶工艺中设定的环境条件更能有利于带走导线架表面物理吸附的水分子，使封装产品中导线架与封装塑料之间能具有良好的结合力，藉此避免水气进入封装产品，从而令本发明的导线架能通过更严苛的环境耐湿敏性条件。
附图说明
图1为本发明的导线架的剖面示意图。
图2为本发明的导线架的俯视示意图。
图3为本发明另一导线架的剖面示意图。
图4为实施例1所制得的导线架中银(3d)及氧(1s)元素的纵深分布图。
图5为对照例1所制得的导线架中银(3d)及氧(1s)元素的纵深分布图。
图6为对照例2所制得的导线架中银(3d)及氧(1s)元素的纵深分布图。
图7为实施例1及对照例1所制得的导线架的电压-电流图。
图8为实施例1及对照例1所制得的导线架的反射率。
图9为现有技术的导线架与芯片及金属线相连接的剖面示意图。
具体实施方式
以下配合图式及本发明的较佳实施例，进一步阐述本发明为达成预定发明目的所采取的技术手段。
请参阅图1及图2所示，本发明的导线架1包含金属基底11、镀银层21及氧化银层31，该镀银层21形成在金属基底11上，该氧化银层31形成在镀银层21上。于本发明的导线架1中，该氧化银层31的外表面具有极性，且该氧化银层31的厚度可为1.3纳米以上、2.5纳米以下，镀银层21的厚度可为100纳米以上、3.5微米以下。其中，在导线架1有反射率需求的情况下，通过控制氧化银层31的厚度为2.5 纳米以下，能避免因氧化银层过厚、过量而发生结晶颗粒变大的问题，故本发明能在维持导线架1的反射率需求的情况下，提升导线架1与封装塑料间的结合力，使本发明的导线架1可适用于发光二极管领域中。
于本发明的导线架1中，所述氧化银层31的组成系以AgxOy示之；具体而言，氧化银层31为银原子键结一个或多个氧原子，该氧化银层31的组成包含氧化银 (AgO)、氧化亚银(Ag2O)或其组合。
于本发明的导线架1中，氧化银层31的厚度较佳是1.8纳米以上、2.5纳米以下，金属基底11的厚度较佳是80微米以上；更佳的是，氧化银层31的厚度是2纳米以上、2.5纳米以下。于此，应理解的是，金属基底11的厚度上限值并无特殊限制，所属技术领域中相关技术人员可根据其成本或需求考量而加以调整。
请参阅图3所示，于本发明一实施态样中，金属基底11与该镀银层21之间更设置有一粗化层51，且镀银层21形成在氧化银层31与粗化层51之间。所述是粗化层 51可为镀铜层或镀镍层，但并非仅限于此。
为改善导线架1与封装塑料之间的结合力，于本发明的导线架1的工艺中，其将表面形成有镀银层21的金属基底11作为阴极、不溶性电极为阳极，碱性溶液为电解液，并通以直流电进行电化学反应，藉此于该镀银层21的表面形成该氧化银层31。于本发明一实施态样中，不溶性电极为钛镀铂金电极(platinum-coated titanium electrode)或钛镀铱电极(iridium-coated titanium electrode)。
于本发明另一实施态样中，该氧化银层31的外表面上更形成有一防银胶扩散层，其由形成在氧化银层31上的防银胶扩散试剂所固化而成。本发明可适用的防银胶扩散试剂例如：市售T13(购自阿托科技股份有限公司(Atotech))、市售BA-9(购自中国 台湾日矿金属股份有限公司(Nippon Mining&Metals Co.Ltd.))或含氟有机化合物 (BestguardNo.4，购自Chemitech公司)，但并非仅限于此。
于本发明的导线架1中，该氧化银层31的表面含氧量可介于20％至70％之间。此外，该氧化银层31的表面位能可介于55mJ/m2至80mJ/m2。当导线架中的氧化银层的表面位能低于55mJ/m2，由于表面的极性较低，而无法具体提升导线架与封装塑料的结合力，致使此种导线架难以具体应用至高阶产品(例如：汽车电子元件)中；相对地，当导线架中的氧化银层的表面位能超过80mJ/m2时，氧化银层的结晶颗粒变大，如此反而会增加氧化银层的表面的不规性，甚而降低其打线结合力与固晶推力，影响电子产品的信赖度。
以下，将列举数种实施例及对照例说明本发明的导线架的优点与功效，但并非用于限制本发明的范围。
实施例1
本实施例的导线架1经由如下所述的方法所制得：
首先，齐备尺寸为19毫米×19毫米×0.254毫米的金属基底11，该金属基底11 的材质为铜合金(C194)。
接着，将金属基底11以碱性脱脂剂去油后，以金属基底11为阴极、银板为阳极、氰化银钾为电解液，通以2安培/平方分米的直流电，于该金属基底11的表面上形成一镀银层21，得到一镀银的载体。
之后，将该镀银的载体浸泡于45℃的碱性溶液中，再以该镀银的载体为阴极、钛镀铂金电极为阳极，通以电流密度12安培/平方分米的直流电45秒后，于所述镀银层21的表面上形成氧化银层31，得到一具有适当极性氧化银层31的导线架1。
请合并参阅图1及图2所示，由上述制法所制得的导线架1具有一金属基底11、镀银层21及氧化银层31，该镀银层21形成在金属基底11上，氧化银层31形成在镀银层21上，该镀银层21形成在金属基底11及氧化银层31之间，且该氧化银层 31因为含有氧原子键结，故能令氧化银层31的外表面具有较大的极性。根据膜厚仪的分析结果，该导线架1中镀银层21的厚度为2微米。
实施例2
除了前述实施例1所述的导线架外，本说明书另提供第二种导线架的实施态样。实施例2的导线架的制法大致上与实施例1的导线架的制法相同；其不同之处在于，控制通电处理的时间长度，以于金属基底上形成不同厚度的镀银层。
如图1及图2所示，实施例2的导线架亦具有一金属基底11、镀银层21及氧化银层31，该镀银层21形成在金属基底11上，氧化银层31形成在镀银层21上，该镀银层21形成在金属基底11及氧化银层31之间，且该氧化银层31含有氧原子键结，故氧化银层31的外表面具有极性。根据膜厚仪的分析结果，该导线架中镀银层21 的厚度为2.5微米。
对照例1
于制作本对照例的导线架的制法中，亦先齐备一如同实施例1所用的金属基底，再将金属基底以碱性脱脂剂去油后，以金属基底为阴极，银板为阳极，氰化银钾为电解液，并通以2安培/平方分米的直流电，于该金属基底的表面上形成一镀银层，即完成导线架的制作。
经由前述制备方法，对照例1所制得的导线架仅包含金属基底与镀银层。根据膜厚仪的分析结果，对照例1的导线架中镀银层的厚度约2微米。
对照例2
本对照例的导线架的制法系大致上与实施例1的导线架的制法相同；其不同之处在于，对照例2中镀银的载体是以电流密度12安培/平方分米的直流电持续通以600 秒后，于该镀银层的表面上形成一氧化银层，得到对照例2的导线架。
对照例3
本对照例的导线架系大致上与对照例1的导线架相同，即对照例3所制得的导线架仅包含金属基底与镀银层。根据膜厚仪的分析结果，于对照例3的导线架中，镀银层的厚度约2.5微米。
试验例1：氧化银层的厚度及表面含氧量
为验证导线架中是否形成有氧化银层并确认其特性，本试验例以电子能谱仪(electron spectroscopy for chemical analysis，ESCA)分别测量实施例1、对照例1及对照例2所制得的导线架中银元素(3d)及氧元素(1s)的纵深分布图，以获得该氧化银层的厚度及其表面含氧量，其结果分别如图4至图6所示。
如图4所示，实施例1的导线架的表面含氧量为30％，氧元素的深度约2纳米。由此得知，于实施例1的导线架中，氧化银层的厚度约2纳米。此外，本实施例另以上述相同方法测量实施例2所制得的导线架中氧化银层的厚度，测得实施例2的导线架中氧化银层的厚度为2纳米。
反观图5所示，对照例1所制得的导线架的表面含氧量仅10％，氧元素深度约 0.5纳米；再观图6所示，对照例2所制得的导线架的表面含氧量约75％，氧元素深度则约4纳米。
此外，本实验另以银/氯化银为参考电极，于0.25V至0.6V的电位区间，对实施例1及对照例1的导线架进行循环伏安法扫描，其还原电位结果如图7所示。合并图 4及图7的结果证实，经由前述实施例1的制作方式，可由其电压-电流图中观察到有波峰形成，显示实施例1的导线架的表面确实发生氧化现象，并且形成具有适当厚度的氧化银层；反观图5及图7的结果显示，对照例1的制法中因未对镀银的载体进行后续通电处理，故其电压-电流图未呈现出明显的峰值，显示对照例1未发生明显的氧化现象，即导线架中并无实质的氧化银层之存在。
由上述实施例1、对照例1及对照例2的实验结果可知，通过对金属基底进行通电处理，能确保在导线架中形成氧化银层；且通过控制对镀银的载体通以直流电的时间，更可有效控制导线架中氧化银层的厚度落于1.3纳米至2.5纳米之间、其表面含氧量控制在20％至70％之间，以确保该导线架的应用性。
试验例2：表面位能
本试验例以Owen-Wendt-Rabel-Kaelble方法量测实施例1及对照例1所制得的导线架的表面位能。根据实验结果显示，实施例1的导线架的表面位能为73.32mJ/m2 (相当于mN/m)，而对照例1之导线架的表面位能为47.51mJ/m2。
由实施例1的导线架的表面位能大于对照例1的导线架的表面位能的结果再次证实，实施例1之导线架的表面确实形成有氧化银层，且通过设置该氧化银层，能使导线架的外表面具有较大的极性。
试验例3：导线架与金线的结合力
本试验例另依美国军方标准-833(United States Military Standard-833，MIL-STD-883)的量测规范，采用线径同为1.2密耳的金线，分别将金线焊在实施例1 及对照例1的导线架上进行金线拉力测试。
根据实验结果显示，实施例1的导线架与金线的接合力强度为5.05N，而对照例 1的导线架与金线的接合力强度为4.29N。由上述实施例1与对照例1的比较结果可知，在导线架中的镀银层上再形成一氧化银层，非但不会降低导线架与金线间的结合力，更具有提高导线架和金线间的结合力的功效，从而降低集成电路发生断路的可能性。
试验例4：导线架与封装塑料的结合力
本试验例另依半导体标准G69-0996(Semiconductor Standard G69-0996，SEMI-G69-0996)的量测规范，将环氧树脂(购自长兴材料工业股份有限公司， EK5600GHR)分别黏固于实施例1及对照例1所制得的导线架上，并采用切力法(shear method)，以环氧树脂的固化温度为175℃，固化时间为6小时，以评估导线架和封装塑料之间的结合力强度。根据实验结果显示，实施例1的导线架与封装塑料之间的接合力强度为1.326N，而对照例1的导线架与封装塑料之间的接合力强度为0.779N。
由上述实施例1与对照例1的比较结果可知，通过导线架中的镀银层上形成适当厚度的氧化银层，能具体提高实施例1的导线架与封装塑料之间的结合力强度，使其能通过更严苛的环境耐湿敏性条件。
试验例5：环境耐湿敏性测试
本试验例是以实施例2及对照例3所制得的导线架为待测样品，并根据如下所述的测试方法进行环境耐湿敏性测试，藉此比较实施例2及对照例3的导线架分别在导线区及接脚区位置的脱层情形。
请参阅图2所示，实施例2及对照例3的导线架1可区分为导线区A1及接脚区 A2，所述接脚区A2内包含多个接脚41，该等接脚41环绕形成在导线区A1的周围。合并参阅图1及图2所示，于实施例2的导线架中，该氧化银层31同时形成在导线区A1及接脚区A2上。为确保实验意义，实施例2及对照例3为尺寸大小相同的导线架，且皆形成有面积尺寸相同的导线区及接脚区；实施例2及对照例3的导线架的差异主要在于镀银层上是否形成有一适当厚度的氧化银层。
首先，于175℃下预烤模具4小时；再将导线架置于模具中，以85℃、相对湿度为85％之环境下静置168小时后；经一连串再流动测试，于最高260℃下进行测试后；利用扫描声学显微镜(Scanning Acoustic Microscope，SAM)和强度测试器量测各导线架和封装塑料之间的黏着性，以判断实施例1及对照例1的导线架在导线区及接脚区与封装塑料之间发生脱层的程度。于本试验例中，以强度测试器量测到导线架与封装塑料的界面若有其他信号即判定该区域有脱层现象。各导线架的脱层程度是以其脱层面积比例(即各区域的脱层面积除以各区域总面积的百分比)表示，各区域的脱层面积比例越高，代表该脱层问题越严重。
实验结果显示，实施例1的导线架于导线区发生脱层的面积比例占0.14％，接脚区发生脱层的面积比例为0.14％；而对照例1的导线架于导线区的发生脱层的面积比例高达92.92％，接脚区发生脱层的面积比例为2.78％。由此可见，实施例1的导线架于导线区及接脚区仅发生些微脱层的现象，但对照例1的导线架不但于导线区及接脚区皆有脱层的问题，且其导线区的镀银层和封装塑料之间更存有严重的脱层现象。
综合上述试验例3至试验例5的结果，由于实施例1的导线架中依序形成有镀银层和适当厚度的氧化银层，故能在兼顾导线架与金线间的结合力的前提下，进一步提升导线架与封装塑料之间的结合力；据此，本发明的导线架不仅能兼顾导线架与打线之间的结合力，更能提升导线架与封装塑料之间的结合力，藉此大幅度降低导线架和封装塑料之间发生脱层之问题。
试验例6：反射率测试
本试验例以分光仪(KONICA MINOLTA，CM-2600d)分别测量实施例1及对照例 1所制得的导线架的反射率，误差大小为±0.5％，其结果如图8所示。
如图8所示，实施例1所制得的导线架的反射率曲线与对照例1所制得的导线架的反射率曲线几乎无差异；由此可见，在实施例1的导线架中形成适当厚度的氧化银层并不会对导线架的反射率造成影响，故实施例1的导线架不但能解决现有技术存在的技术缺陷，更可适用于发光二极管领域中。
以上所述仅是本发明的较佳实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本领域相关的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种导线架，其特征在于，包含：
一金属基底；
一镀银层，其形成在该金属基底上；及
一氧化银层，其形成在该镀银层上，且该氧化银层的厚度为1.3纳米以上2.5纳米以下，且该氧化银层的表面位能介于55mJ/m2至80mJ/m2。
2.根据权利要求1所述的导线架，其特征在于，该氧化银层的厚度为1.8纳米以上。
3.根据权利要求2所述的导线架，其特征在于，该氧化银层的厚度为2纳米以上。
4.根据权利要求1所述的导线架，其特征在于，该镀银层的厚度为100纳米以上。
5.根据权利要求4所述的导线架，其特征在于，该镀银层的厚度为3.5微米以下。
6.根据权利要求1所述的导线架，其特征在于，该金属基底的厚度为80微米以上。
7.根据权利要求1所述的导线架，其特征在于，该氧化银层的外表面上更形成有一防银胶扩散层。
8.根据权利要求1至7中任一项所述的导线架，其特征在于，该金属基底与该镀银层之间更形成有一粗化层。
9.根据权利要求8所述的导线架，其特征在于，该粗化层为镀铜层或镀镍层。
10.根据权利要求1至7中任一项所述的导线架，其特征在于，该氧化银层的表面含氧量介于20％至70％。
CN201610116809.XA 2016-03-02 2016-03-02 导线架 Active CN107154392B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610116809.XA CN107154392B (zh) 2016-03-02 2016-03-02 导线架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610116809.XA CN107154392B (zh) 2016-03-02 2016-03-02 导线架

Publications (2)

Publication Number Publication Date
CN107154392A CN107154392A (zh) 2017-09-12
CN107154392B true CN107154392B (zh) 2019-11-26

Family

ID=59791333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610116809.XA Active CN107154392B (zh) 2016-03-02 2016-03-02 导线架

Country Status (1)

Country Link
CN (1) CN107154392B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230117645A (ko) * 2017-04-26 2023-08-08 오티아이 루미오닉스 인크. 표면의 코팅을 패턴화하는 방법 및 패턴화된 코팅을포함하는 장치
JP7016677B2 (ja) * 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN110265376A (zh) * 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
CN114054883B (zh) * 2020-08-04 2023-04-21 中达电子(江苏)有限公司 选择焊喷嘴的制作方法、选择焊喷嘴以及选择焊组件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709267A (zh) * 2012-05-23 2012-10-03 顺德工业(江苏)有限公司 半导体中的导线架

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP5156658B2 (ja) * 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709267A (zh) * 2012-05-23 2012-10-03 顺德工业(江苏)有限公司 半导体中的导线架

Also Published As

Publication number Publication date
CN107154392A (zh) 2017-09-12

Similar Documents

Publication Publication Date Title
CN107154392B (zh) 导线架
CN101897083B (zh) 各向异性导电接合组件
CN102804428B (zh) Led用引线框或基板、半导体装置和led用引线框或基板的制造方法
EP3045508B1 (en) Adhesive and light-emitting device
CN103545402B (zh) 导电体连接用部件、连接结构和太阳能电池组件
CN105122482B (zh) 发光装置、其制造方法及使用发光装置的装置
Guan et al. Study on the curing process and shearing tests of die attachment by Ag-epoxy electrically conductive adhesive
DE102014100196B4 (de) Verfahren zum elektrophoretischen Abscheiden (EPD) eines Films auf einer exponierten leitfähigen Oberfläche und ein elektrisches Bauteil daraus
JP5690648B2 (ja) 異方性導電フィルム、接続方法及び接続構造体
Yoshida et al. Novel low-temperature-sintering type Cu-alloy pastes for silicon solar cells
KR101410185B1 (ko) 이방성 도전 접착 필름, 접속 구조체 및 그 제조 방법
CN104106182B (zh) 各向异性导电连接材料、连接结构体、连接结构体的制造方法和连接方法
CN108136503A (zh) 片和复合片
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
US9653385B1 (en) Lead frame
US7390442B2 (en) Anisotropic conductive film and method for producing the same
CN105392272A (zh) 柔性电路板、覆晶薄膜、使用其的绑定方法和显示器件
JP6798003B2 (ja) 金属充填微細構造体の製造方法
Tao et al. Novel isotropical conductive adhesives for electronic packaging application
CN108352376A (zh) 引线框架、引线框架封装、以及它们的制造方法
Bhattacharya et al. Improving conduction and mechanical reliability of woven metal interconnects
KR102155951B1 (ko) 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들
CN106793484B (zh) 金属导体结构及线路结构
TWI585928B (zh) Lead frame
JP2010153263A (ja) 異方性導電シート、その製造方法、基板体、検査装置、部品モジュール、および電子製品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant