KR102155951B1 - 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들 - Google Patents

리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들 Download PDF

Info

Publication number
KR102155951B1
KR102155951B1 KR1020187029121A KR20187029121A KR102155951B1 KR 102155951 B1 KR102155951 B1 KR 102155951B1 KR 1020187029121 A KR1020187029121 A KR 1020187029121A KR 20187029121 A KR20187029121 A KR 20187029121A KR 102155951 B1 KR102155951 B1 KR 102155951B1
Authority
KR
South Korea
Prior art keywords
lead
frame
sides
silver surface
silver
Prior art date
Application number
KR1020187029121A
Other languages
English (en)
Other versions
KR20180121603A (ko
Inventor
딘-기 네오
위르겐 바르트헬메스
Original Assignee
아토테크더치랜드게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아토테크더치랜드게엠베하 filed Critical 아토테크더치랜드게엠베하
Publication of KR20180121603A publication Critical patent/KR20180121603A/ko
Application granted granted Critical
Publication of KR102155951B1 publication Critical patent/KR102155951B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1689—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1614—Process or apparatus coating on selected surface areas plating on one side
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1886—Multistep pretreatment
    • C23C18/1893—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

처리된 은 표면들을 노출시키는 리드-프레임들 또는 리드-프레임 구조물들을 제조하는 더 신뢰성 있고 비용-효율적인 방식을 제공할 뿐만 아니라, 이러한 리드-프레임들 또는 리드-프레임 구조물들을 사용하는 표면 장착 전자 디바이스들을 제공하기 위해, 본 방법은 하기 순서대로 수행되는, (a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물을 제공하는 단계로서, 상기 리드-프레임 본체 구조물은 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체 구조물을 제공하는 단계; (b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하여, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키는 단계; 및 (c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 리드-프레임 본체 구조물은 음극이고, 이에 의해 적어도 2 개의 리드-프레임 엔티티들을 포함하는 리드-프레임 구조물을 제조하며, 각각의 리드-프레임 엔티티는 2 개의 면들을 갖고 상기 처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 전기 분해적으로 처리하는 단계를 포함하는, 방법이 제공되고, 여기서 상기 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작다.

Description

리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들
본 발명은 표면 장착 전자 디바이스들의 제조에 사용된 리드-프레임들 구조물들, 리드-프레임들, 표면 장착 전자 디바이스들, 뿐만 아니라 리드-프레임들 구조물들, 리드-프레임들, 및 표면 장착 전자 디바이스들을 제조하는 방법들에 관한 것이다.
리드-프레임 구조물들 (리드-프레임 엔티티들의 다수의 패널들) 은 인쇄 회로 기판들 상에 조립되는 표면 장착 전자 디바이스 (SMD)들의 제조에 사용된다. SMD들의 제조에서 하나의 단계는 보호 목적들, 즉 패키지들의 형성을 위한 리드-프레임 구조물의 상부 상의 수지 재료 (몰드) 의 적용이다. 리드-프레임 본체 구조물 (리드-프레임 본체 엔티티들의 다수의 패널) 는 일반적으로, 구리 또는 구리 합금 (예를 들어, 구리/주석, 구리/철/인, 또는 구리/크롬/주석/아연 합금들) 로 만들어진다. 리드-프레임 엔티티들은 매우 자주 구리 및 은 표면들을 노출시킨다. 따라서, 몰드는 리드-프레임 엔티티 상에 존재하는 구리 및 은 표면들과 접촉한다. SMD 제조 수명 동안, 금속과 몰드 간에 박리 (delamination) 가 발생하지 않을 것이라는 것이 보장되어야 하고, 그렇지 않은 경우 SMD 는 고장날 수도 있다.
패키지의 수명 동안, 주변 습기는 몰드와 리드-프레임 엔티티 간의 계면에서 흡수될 수도 있다. 패키지 내부의 수분 흡수 및 그 보유는, 패키지가 인쇄 회로 기판에 장착되는 경우 패키지의 솔더링 동안과 같이, 패키지가 급격한 온도 상승을 받게 되는 경우, 그 내부의 습기를 포착하고, 그 습기는 그 후 기화된다. 결과적으로, 기화하는 습기는 거대한 내부 패키지 응력을 가하고, 이것은 몰드 / 리드-프레임 엔티티 계면에서 박리를 초래할 수도 있다. 박리를 방지하기 위해, 패키지는 솔더링 전에 습기의 흡수를 방지하도록 어셈블리 전에 무-습기 컨디션들 하에서 보관되어야 한다. 그러나, 이 접근은 제조 비용을 상승시키고 품질 제어를 더 어렵게 만든다. 무연 납땜이 이용되는 경우 사용된 특히 높은 솔더링 온도로 인해, 박리가 발생하기 더 쉽고, 결과적으로 패키지 고장이 더 커진다.
박리에 대하여 주어진 패키지의 경향을 인식하기 위해, IPC/JEDEC 는 납 함유된 IC 패키지들의 습도 감도 레벨 (MSL)들의 표준 분류를 정의했다. 이 표준 (J-STD-20 MSL) 에 따르면, MSL들은 번호들의 관점들에서 표현되며, MSL 번호는 박리에 대한 패키지의 취약성에 따라 증가한다. 따라서, MSL1 은 수분 노출에 관계없이 박리가 발생하지 않는 패키지들에 대응하는 한편, MSL5 및 MSL6 디바이스들은 습기-유도되어 파열되는 경향이 가장 크다. 실제 컨디션들 하에서 충분한 접착을 보장하기 위해, 납 함유된 IC 패키지들은 IPC/JEDEC J-STD-20 MSL 표준에 따라 테스트된다. 접착 강도에 대한 다른 실제적인 테스트는 인증 목적들을 위해 업계에서 일반적인 탭 풀 테스트 (Tab Pull Test) 이다. 금속 표면과 몰드 간의 접착 강도의 표시는 또한, 간단한 박리 테스트로부터 획득될 수도 있다. 탭 풀 테스트 및 박리 테스트 양자 모두는 금속 표면과 수지 재료 간의 접착에서의 개선들을 식별하기 위한 좋은 도구로서 개발 및 검증 페이즈 동안 사용된다. 탭 풀 테스트 및 박리 테스트는 통상적으로, 실제 패키지 상에서 보다는 테스트 견본 상에서 수행된다. 실제 패키지들 상에서의 MSL 테스트를 위해, C-모드 스캐닝 음향 현미경 (C-SAM) 이 일반적으로 사용되어 은과 몰드 간의 계면에서 박리를 검출한다.
통상적으로, 현재 제조되는 대부분의 리드-프레임 구조물들의 표면은 2 개의 금속들, 즉 리드-프레임 본체 구조물이 만들어지는 구리 또는 구리 합금, 및 리드-프레임 본체 구조물의 표면 상에 존재하는 은으로 이루어진다. 구리 및 은의 상대적 면적 비율들은 상이한 리드-프레임 구조물들 사이에서 상이할 것이다. 베이스 재료는 리드-프레임 구조물의 열적 및 기계적 안정성에 영향을 준다. 리드-프레임 구조물과 그 위에 장착된 반도체 디바이스들 간의 전기 전도성 접속을 생성하도록 리드-프레임 구조물 표면에서 은이 요구된다. 이 전기적 접속은 주로, 리드-프레임 구조물 상의, 반도체 디바이스 및 은 양자 모두에 얇은 와이어의 접촉을 수반하는, 열초음파 본딩 (TSB) 으로 생성된다.
본원에서 이후에 와이어 본딩으로도 지칭될 TSB 는 표면-용접 프로세스이고, 여기서 (기판 및 와이어의) 2 개의 깨끗한 금속 표면들이 접촉되어 (주로, 금 또는 구리 또는 그 변형들로 이루어지는) 본딩 와이어와 리드-프레임 구조물 기판 상의 은 간의 안정한 본드를 생성한다. 따라서, 이 프로세스는 금속 표면들 상의 불순물들에 민감하다.
리드-프레임 구조물들의 구리 및 구리 합금 표면들이 관련되는 한, 리드-프레임 구조물 제조에서 구리 또는 구리 합금 표면을 거칠게하여 그 표면과 SMD들의 제조에서 리드-프레임 구조물에 후속적으로 적용된 몰드 간의 접착을 개선시키는 것이 일반적이다. 거칠기는 주로, 화학적 에칭 프로세스에 의해 달성되지만, 구리 표면을 전기 화학적으로 처리함으로써, 즉 구리 재료에 양극 전류를 인가함으로써 달성될 수도 있다. 화학적 에칭 프로세스들 중 일부는 또한, 구리 표면들 상에 산화물 층을 생성하고, 이는 금속 산화물 표면들이 일반적으로 무-산화물 금속 표면들 보다 수지에 대해 더 좋은 접착을 나타내기 때문에 접착에 긍정적인 영향을 준다.
폴리머 재료에 대한 구리의 개선된 본딩을 달성하기 위해 구리를 처리하는 하나의 가능성은 EP 1 820 884 A1 에서 설명된다. 이 목적을 위해, 과산화수소와 같은 산화제, 황산과 같은 적어도 하나의 산, 트리아졸, 벤조트리아졸, 이미다졸, 테트라졸, 또는 퓨린과 같은 적어도 하나의 접착-강화 화합물, 및 추가적으로 적어도 100 ㎎/ℓ 의 양으로 불화물 이온들 및 5 내지 40 ㎎/ℓ 의 양으로 염소 이온을 포함하는 용액이 이용된다. 그러나, 은 표면들을 갖는 리드-프레임 구조물을 이 용액으로 처리하는 것은 은 표면에 영향을 주지 않고 따라서 은 표면에 대한 수지의 접착에 영향을 주지 않는다는 것이 증명되어 있다.
구리의 이 거칠기는 리드-프레임 본체 구조물 상에 존재하는 은 표면과 수지 간의 개선된 접착을 초래하지 않기 때문에, 은과 수지 재료 간의 접촉은 리드-프레임 구조물과 수지 재료 간의 가장 약한 연결인 것으로 생각되어 왔다. 이러한 이유로, 리드-프레임 본체 구조물 상에 노출되고 있는 구리 면적에 비해 은 면적은 지금까지 최소화되어 있다.
은과 수지 간의 부족한 접착 문제를 극복하기 위한 추가의 시도들이 이루어져 왔다:
『Cui 등의 "Adhesion Enhancement of Pd Plated Leadframes", 전자 부품 및 기술 컨퍼런스, 1999 년, 839』는 철을 함유하는 알칼리 용액에서 리드-프레임에 음극 전류를 인가함으로써 그레인 경계들을 따라 철이 디포짓될 수 있다는 것을 개시한다. 이 저자들에 따르면, 사전-도금된 프레임들 (PPF; 금속 층, 이 경우에서 팔라듐으로 도금되는 리드-프레임) 의 표면 상의 철의 디포지션은 수지 재료에 대한 개선된 접착을 초래한다. 그러나, 동시에 와이어 접착성이 감소된다. 더 많은 철이 표면 상에 디포짓됨에 따라 와이어 접착성이 악화된다. 아마도, 이것은 이 이유로, 그리고 철이 공기에 의한 산화에 민감하다는 사실로 인해, Cui 등에 의한 방법은 산업적으로 사용되지 않는다.
US 5,343,073 A 및 US 5,449,951 A 는 수지 재료에 대한 접착이 크롬 및 아연의 전해 전착에 의해 개선되는 리드-프레임들을 설명한다. 이들 특허들에서 설명된 방법은 크롬 (VI) 의 사용을 수반하기 때문에, 환경 보호 요건들과 관련하여 불리하다. 아연의 사용은 또한, 철과 같고 이들 특허에서 언급 된 것과는 달리 아연에 대한 금 와이어의 접착성이 열악하기 때문에 불리하다.
US 5,300,158 A 는 부식에 대한 보호를 위해 그리고 구리 또는 구리 합금들로 이루어진 기판들에 대한 접착을 개선시키기 위한 크롬 (VI) 의 사용을 교시한다.
US 6,852,427 A 는, 적어도 하나의 금속 (예를 들어, 아연) 을 함유하는 용액이 구리를 부식으로부터 보호하고 동시에 접착에서의 개선을 달성시키는데 사용될 수 있다는 것을 개시한다. 이 문헌은 주로 크롬 (VI) 사용의 회피와 관련된다.
US 2005/0121330 A1 는 또한, 구리 표면들에만 관련된다. 은 및 은 표면들에 대한 금 와이어의 접착성은 고려되지 않는다.
은과 수지 간의 불충분한 접착의 문제를 극복하기 위해, WO 2010/043291 A1 은 은 표면과 수지 재료 간의 접착을 개선시키는 방법을 설명하고, 이 방법은 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 그 혼합물들로부터 선택된 수산화물을 함유하는 용액으로 은 표면을 전기 분해적으로 처리하는 단계를 포함한다. 이 방법에서, 리드-프레임의 은 표면 및 애노드는 이 용액과 접촉되고 전기 전류가 이 용액으로 통과되어 은 표면을 처리하면서, 은 표면은 음극으로서 작용한다. 처리된 은 표면은 따라서, 수지 재료에 대한 개선된 접착을 나타낸다. 이 용액은 또한 규산염, 예컨대 나트륨 또는 칼륨 또는 암모늄 메타실리케이트를 함유할 수도 있다.
WO 2010/043291 A1 의 전술된 방법이 적용될 수 있다는 사실에도 불구하고, 은과 몰딩 화합물 간의 접착이 구리 대 수지 계면과 비교하여 더 약한 계면 경계를 나타낼 것이라는 일반적인 인식이 남아있다.
정의들:
본원에 사용된 바와 같이, 용어 "리드-프레임" 은 다이 패드를 포함하는 코어를 포함하는 하나 이상의 반도체 디바이스들에 대한 금속 캐리어를 지칭하고, 여기서 다이 패드는 그 위에 하나의 반도체 디바이스를 장착하도록 설계되고 리드-프레임은 또한, 회로 보드 등에 접속 또는 솔더링되도록 설계된 외측 리드들을 포함한다.
본원에 사용된 바와 같이, 용어 "리드-프레임 구조물" 은 복수 (적어도 2 개) 의 리드-프레임 엔티티들 (본원의 이하 참조) 을 포함하는 다수의 패널을 지칭하고, 여기서 리드-프레임 엔티티들은 이러한 다수의 패널의 부분들을 형성하고 리드-프레임 엔티티는 리드-프레임의 외측 컨투어를 갖는다. 수 백개 만큼 많은 리드-프레임 엔티티들을 포함하는 롤들의 형태로 이러한 다수의 패널을 제공하는 것이 일반적이다. 이러한 롤들은 릴-투-릴 머신들에서 사용될 수도 있다. 리드-프레임들은 다수의 패널로부터 리드-프레임 엔티티들을 개별화함으로써 획득될 수도 있다. 그러나, 일반적으로 리드-프레임 구조물은 그 위에 반도체 디바이스들을 장착하고 수지로 반도체 디바이스들을 캡슐화하기 위해 추가로 프로세싱되고, 그 후에만 결과의 다수의 패널들로부터의 개별화에 의해 표면 장착 전자 디바이스들이 획득된다.
본원에 사용된 바와 같이, 용어 "리드-프레임 엔티티" 는 리드-프레임 구조물의 일부, 즉 리드-프레임 구조물로부터 분리되는 경우 리드-프레임을 생산하는 부분을 지칭한다. 따라서, 리드-프레임 엔티티는 리드-프레임과 동일한 외측 컨투어를 갖는다.
본원에 사용된 바와 같이, 용어 "리드-프레임 본체" 는 리드-프레임을 제조하는데 사용된 단일의 금속 블랭크를 지칭하고, 리드-프레임의 외측 컨투어를 갖는다. 이 출원 내에서, 이 용어는 리드-프레임을 생산하기 전에, 즉 처리 층 형성의 완료 후까지 획득된 모든 중간 산물들을 지칭한다.
본원에 사용된 바와 같이, 용어 "리드-프레임 본체 구조물" 은 복수 (적어도 2 개) 의 리드-프레임 본체 엔티티들 (본원의 이하 참조) 을 포함하는 다수의 패널을 지칭하고, 여기서 리드-프레임 본체 엔티티들은 이러한 다수의 패널의 부분들을 형성하고 리드-프레임 본체 엔티티는 리드-프레임의 외측 컨투어를 갖는다. 리드-프레임 본체 구조물은 본 발명의 방법을 사용함으로써 리드-프레임 구조물들을 생산하도록 설계된다. 이 출원 내에서, 이 용어는 리드-프레임 구조물을 생산하기 전에, 즉 처리 층 형성의 완료 후까지 획득된 모든 중간 산물들을 지칭한다.
본원에 사용된 바와 같이, 용어 "리드-프레임 본체 엔티티" 는 리드-프레임 본체 구조물의 일부, 즉 리드-프레임 본체 구조물로부터 분리되는 경우 리드-프레임 본체를 생산하는 부분을 지칭한다. 따라서, 리드-프레임 본체 엔티티는 리드-프레임 본체와 동일한 외측 컨투어를 갖는다. 이 출원 내에서, 이 용어는 리드-프레임 엔티티를 생산하기 전에, 즉 처리 층 형성의 완료 후까지 획득된 모든 중간 산물들을 지칭한다.
본원에서 사용된 바와 같이, 용어 "표면 장착 전자 디바이스 구조물" 은 복수 (적어도 2 개) 의 표면 장착 전자 디바이스 엔티티들 (본원의 이하 참조) 을 포함하는 다수의 패널을 지칭하며, 여기서 표면 장착 전자 디바이스 엔티티들은 이러한 다수의 패널의 부분들을 형성한다. 본 발명의 표면 장착 전자 디바이스들은 다수의 패널로부터 표면 장착 전자 디바이스 엔티티들을 개별화함으로써 획득된다.
본원에 사용된 바와 같이, 용어 "표면 장착 전자 디바이스 엔티티" 는 표면 장착 전자 디바이스 구조물의 일부, 즉 표면 장착 전자 디바이스 구조물로부터 분리된 경우 표면 장착 전자 디바이스를 생산하는 부분을 지칭한다.
본원에 사용된 바와 같이, 용어 (은, 구리) "표면" 은 단일 표면 또는 2 개의 표면들을 지칭하고, 여기서 단일 표면은 리드-프레임 본체 (구조물) 의 단일 메인 측면 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 단일 면 상에 존재하는 것으로 의미되고, 2 개의 표면들은 리드-프레임 본체 (구조물) 의 2 개의 메인 사이드들 상에 존재하는 것 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 2 개의 면들 상에 존재하는 것으로 의미되고, 하나의 표면은 리드-프레임 본체 (구조물) 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 각각 상에 존재한다.
본원에 사용된 바와 같이, 용어 "은 코팅" 은 단일 코팅 또는 2 개의 코팅들을 지칭하고, 여기서 단일 코팅은 리드-프레임 본체 (구조물) 의 단일 메인 측면에 도포되는 것 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 단일 면 상에 존재하는 것으로 의미되고, 2 개의 코팅들은 리드-프레임 본체 (구조물) 의 2 개의 메인 사이드에 도포되는 것 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 2 개의 면들 상에 존재하는 것으로 의미되고, 하나의 은 코팅은 리드-프레임 본체 (구조물) 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 각각 상에 존재한다.
본원에 사용된 바와 같이, 용어 "구리" (표면) 은 순 구리 및 구리 합금 양자 모두를 지칭한다.
본원에 사용된 바와 같이, 용어 "은" (표면) 은 순 은 및 은 합금 양자 모두를 지칭한다.
본원에 사용된 바와 같이, 용어들 "캡슐화" 및 "캡슐화된" 은 리드-프레임 (구조물) 의 양 면들에 대한 몰드의 적용 또는 리드-프레임 (구조물) 또는 리드-프레임 엔티티의 그 면에 대한 몰드의 적용을 지칭하고, 여기서 적어도 하나의 반도체 디바이스가 장착된다. 리드-프레임 (구조물) 의 2 개의 면들의 코팅을 포함하는 캡슐화는 바람직하게는 리드-프레임 (엔티티) 의 코어 영역 (및 그 위의 다이 패드 영역) 을 몰드로 완전히 둘러싸는 것을 포함하는 한편, 리드-프레임 (엔티티) 의 리드들은 코팅되지 않은 채로 남아 있다.
따라서, 본 발명의 목적은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에 와이어 본딩의 역할을 하는 처리된 은 표면(들)을 노출시키는 리드-프레임 구조물을 제조하는 방법을 제공하는 것이고, 이 방법은, 표면에 수지를 도포한 후에, IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 표면의 우수한 접착을 갖는 표면을 생산한다.
따라서, 본 발명의 다른 목적은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에 와이어 본딩의 역할을 하는 처리된 은 표면(들)을 노출시키는 리드-프레임 구조물을 제공하는 것이고, 이 리드-프레임 구조물은, 표면에 수지를 도포한 후에, IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 표면의 우수한 접착을 갖는 표면을 갖는다.
따라서, 본 발명의 또 다른 목적은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에 와이어 본딩의 역할을 하는 처리된 은 표면(들)을 노출시키는 리드-프레임을 제조하는 방법을 제공하는 것이고, 이 방법은, 표면에 수지를 도포한 후에, IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 표면의 우수한 접착을 갖는 표면을 생산한다.
따라서, 본 발명의 또 다른 목적은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에 와이어 본딩의 역할을 하는 처리된 은 표면(들)을 노출시키는 리드-프레임을 제공하는 것이고, 이 방법은, 표면에 수지를 도포한 후에, IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 표면의 우수한 접착을 갖는 표면을 생산한다.
따라서, 본 발명의 또 다른 목적은 리드-프레임 또는 리드-프레임 엔티티 및 그 위에 장착된 적어도 하나의 반도체 디바이스를 포함하는 표면 장착 전자 디바이스를 제조하는 방법을 제공하는 것이고, 여기서 리드-프레임 또는 리드-프레임 엔티티는 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키고, 처리된 은 표면(들)은 와이어 본딩의 역할을 하고, 리드-프레임 또는 리드-프레임 엔티티에는 수지가 도포되며, 이 방법은 IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 리드-프레임 또는 리드-프레임 엔티티의 표면의 우수한 접착을 갖는다.
따라서, 본 발명의 또 다른 목적은 리드-프레임 또는 리드-프레임 엔티티 및 그 위에 장착된 적어도 하나의 반도체 디바이스를 포함하는 표면 장착 전자 디바이스를 제공하는 것이고, 여기서 리드-프레임 또는 리드-프레임 엔티티는 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키고, 처리된 은 표면(들)은 와이어 본딩의 역할을 하고, 리드-프레임 또는 리드-프레임 엔티티에는 수지가 도포되며, 이 표면 장착 전자 디바이스는 IPC/JEDEC J-STD-20 MSL 표준과 같은 엄격한 테스트 컨디션들 하에서도 몰드에 대한 리드-프레임 또는 리드-프레임 엔티티의 표면의 우수한 접착을 갖는 표면을 갖는다.
따라서, 본 발명의 다른 목적은 수행되기에 짧고 용이하며, 적은 투자를 공급하고 소량의 폐기물을 생산하고 유해 물질 사용을 방지하는 방법들을 제공하는 것이다.
본 발명의 제 1 양태에 따르면, 이들 목적들은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물을 제조하는 방법에 의해 해결되며, 상기 방법은 하기 순서대로 수행된 다음의 방법 단계들을 포함한다:
(a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물을 제공하는 단계로서, 상기 리드-프레임 본체 구조물은 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체 구조물을 제공하는 단계;
(b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하여, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키는 단계; 및
(c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 리드-프레임 본체 구조물은 음극이고, 이에 의해 적어도 2 개의 리드-프레임 엔티티들을 포함하는 상기 리드-프레임 구조물을 제조하며, 각각의 리드-프레임 엔티티는 2 개의 면들을 갖고 상기 처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 전기 분해적으로 처리하는 단계.
이들 방법 단계들은 바로 잇따라, 또는 더 바람직하게는 이들 방법 단계들 간에 수행되고 있는 추가의 방법 단계들을 갖고 수행될 수도 있다. 이들 추가의 방법 단계들은, 예를 들어 린스 단계들일 수도 있다. 또한, 추가적인 방법 단계들은 방법 단계 (a) 전에 및/또는 방법 단계 (c) 후에 수행될 수도 있다.
상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 2 양태에 따르면, 이들 목적들은 또한, 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물에 의해 해결되며, 상기 리드-프레임 구조물은 각각 2 개의 면들을 갖는 적어도 2 개의 리드-프레임 엔티티들을 포함하고 상기 리드-프레임 구조물은 다음으로 이루어진다:
(ⅰ) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물;
(ⅱ) 은 코팅으로 코팅되는 상기 메인 사이드들 중 적어도 하나의 메인 사이드로서, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드는 비처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 메인 사이드들 중 적어도 하나의 메인 사이드; 및
(ⅲ) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 리드-프레임 본체 구조물의 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체 구조물은 음극인, 상기 비처리된 은 표면.
상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 하나의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 3 양태에 따르면, 이들 목적들은 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임을 제조하는 방법에 의해 해결되며, 상기 방법은 하기 순서대로 수행된 다음의 방법 단계들을 포함한다:
(a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체를 제공하는 단계로서, 상기 리드-프레임 본체는 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체를 제공하는 단계;
(b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하여, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키는 단계; 및
(c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체는 음극인, 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계.
이들 방법 단계들은 바로 잇따라, 또는 더 바람직하게는 이들 방법 단계들 간에 수행되고 있는 추가의 방법 단계들을 갖고 수행될 수도 있다. 이들 추가의 방법 단계들은, 예를 들어 린스 단계들일 수도 있다. 또한, 추가적인 방법 단계들은 방법 단계 (a) 전에 및/또는 방법 단계 (c) 후에 수행될 수도 있다.
상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 4 양태에 따르면, 이들 목적들은 또한, 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임에 의해 해결되며, 상기 리드-프레임은 다음으로 이루어진다:
(i) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체;
(ii) 은 코팅으로 코팅되는 상기 메인 사이드들 중 적어도 하나의 메인 사이드로서, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드는 비처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 메인 사이드들 중 적어도 하나의 메인 사이드; 및
(iii) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 리드-프레임 본체의 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체는 음극인, 상기 비처리된 은 표면.
상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 5 양태에 따르면, 이들 목적들은 또한, 표면 장착 전자 디바이스를 제조하는 방법에 의해 해결되고, 상기 방법은 하기 순서대로 수행된 다음의 방법 단계들을 포함한다:
(a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물을 제공하는 단계로서, 상기 리드-프레임 본체 구조물은 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체 구조물을 제공하는 단계;
(b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하여, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키는 단계;
(c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 리드-프레임 본체 구조물은 음극이고, 이에 의해 적어도 2 개의 리드-프레임 엔티티들을 포함하는 리드-프레임 구조물을 제조하며, 각각의 리드-프레임 엔티티는 2 개의 면들을 갖고 상기 처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계;
(d) 상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티 상에 적어도 하나의 반도체 디바이스를 장착하고, 상기 적어도 하나의 반도체 디바이스를 상기 처리된 은 표면에 본딩하는 단계로서, 상기 본드는 상기 적어도 하나의 반도체 디바이스와 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티 간의 전기적 접속을 생성할 수 있는, 상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티 상에 적어도 하나의 반도체 디바이스를 장착하고, 상기 적어도 하나의 반도체 디바이스를 상기 처리된 은 표면에 본딩하는 단계;
(e) 수지 재료를 사용하여 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티를 상기 적어도 하나의 반도체 디바이스와 함께 캡슐화하고, 이에 의해 적어도 하나의 표면 장착 전자 디바이스 구조물을 형성하는 단계; 및
(f) 상기 표면 장착 전자 디바이스 구조물로부터 상기 표면 장착 전자 디바이스를 개별화하는 단계.
이들 방법 단계들은 바로 잇따라, 또는 더 바람직하게는 이들 방법 단계들 간에 수행되고 있는 추가의 방법 단계들을 갖고 수행될 수도 있다. 이들 추가의 방법 단계들은, 예를 들어 린스 단계들일 수도 있다. 또한, 추가적인 방법 단계들은 방법 단계 (a) 전에 및/또는 방법 단계 (f) 후에 수행될 수도 있다.
상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 6 양태에 따르면, 이들 목적들은 또한, 표면 장착 전자 디바이스에 의해 해결되고, 상기 표면 장착 전자 디바이스는 다음을 포함한다:
(A) 2 개의 면들을 갖고 리드-프레임의 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 상기 리드-프레임으로서, 상기 리드-프레임은:
(i) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체;
(ii) 은 코팅으로 코팅되는 상기 메인 사이드들 중 적어도 하나의 메인 사이드로서, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드는 비처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 메인 사이드들 중 적어도 하나의 메인 사이드; 및
(iii) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체는 음극인, 상기 비처리된 은 표면으로 이루어지는, 상기 리드-프레임; 및
(B) 상기 처리된 은 표면을 부분적으로 노출시키는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면 상에 장착되는 적어도 하나의 반도체 디바이스로서, 상기 적어도 하나의 반도체 디바이스는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면 상의 상기 처리된 은 표면에 본딩되고, 상기 본드는 상기 적어도 하나의 반도체 디바이스와 상기 리드-프레임 간의 전기적 접속을 생성할 수 있는, 상기 적어도 하나의 반도체 디바이스를 포함하고,
상기 적어도 하나의 반도체 디바이스 및 상기 리드-프레임은 수지 재료로 함께 캡슐화된다.
상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 노출시키는 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
본 발명의 제 7 양태에 따르면, 이들 목적들은 또한, 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물을 제조하는 방법에 의해 해결되며, 상기 리드-프레임 구조물은 각각은 2 개의 면들을 갖는 적어도 2 개의 리드-프레임 엔티티들을 포함한다. 상기 방법은:
- 2 개의 메인 사이드들을 갖고 처리 용액으로 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상의 비처리된 은 표면이 제공되는 리드-프레임 본체 구조물을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체 구조물은 음극이고, 상기 처리 용액은 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는, 상기 리드-프레임 본체 구조물을 전기 분해적으로 처리하는 단계를 포함한다.
상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나 또는 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것으로 규정된다.
리드-프레임들은 다수의 패널 (리드-프레임 구조물) 로부터 생성될 수도 있다. 이러한 다수의 패널은 먼저, 본 발명의 리드-프레임 본체 구조물의 형태로 제공된다. 이 다수의 패널은 본 발명의 방법을 사용하여 리드-프레임 구조물을 생산하도록 프로세싱되고, 여기서 이 다수의 패널은 적어도 2 개의 리드-프레임 엔티티들, 즉 이 다수의 패널로부터 개별화될 수도 있고 이러한 개별화의 결과로서 리드-프레임들을 생산하는 엘리먼트들을 포함한다.
리드-프레임은 2 개의 면들을 포함하고, 이들 면들 각각은 하나의 리드-프레임 표면을 노출시킨다.
은 표면은 리드-프레임 또는 리드-프레임 구조물의 상기 2 개의 면들 중 상기 적어도 하나의 면을 적어도 부분적으로 커버하고, 은 코팅은 리드-프레임 또는 리드-프레임 구조물 엔티티들의 하나의 면 또는 양 면들 상에 완전히 존재하고, 또는 리드-프레임 구조물 상의 개별의 리드-프레임들 엔티티들 또는 리드-프레임에 대응하는 모든 영역들 (추가된 면적들) 에서 처리된 은 표면 면적은 리드-프레임 또는 리드-프레임 구조물 엔티티들의 그 면 상의 상기 영역들에서 구리 표면 면적보다 더 크다 (또는 각각의 컨디션은 리드-프레임 또는 리드-프레임 구조물 엔티티들의 양 면들의 각각의 면에 적용한다). 이들 영역들에서 상기 2 개의 면들 중 적어도 하나의 면이 은 표면을 완전히 노출시키지 않으면, 이 면 상의 그리고 이들 영역들에서 은 표면 면적은 개별의 구리 표면 면적보다 크다. 더욱 바람직한 실시형태에서, 리드-프레임 또는 리드-프레임 구조물 엔티티들의 상기 2 개의 면들 중 각각의 면은 상기 리드-프레임 영역 또는 상기 리드-프레임 엔티티 영역들의 모두 (추가된 면적) 와 관련하여, 90 % 은 표면 면적을 갖는 은 표면, 및 상기 영역들의 모두 (추가된 면적들) 와 관련하여 10 % 구리 표면 면적을 갖는 구리 표면을 노출시킨다. 더욱 더 바람직한 실시형태에서, 리드-프레임 또는 리드-프레임 구조물 엔티티들의 상기 2 개의 면들 중 각각의 면은 상기 리드-프레임 영역 또는 상기 리드-프레임 엔티티 영역들 (추가된 영역) 의 모두와 관련하여, 95 % 은 표면 면적을 갖는 은 표면, 및 상기 영역들 (추가된 영역들) 의 모두와 관련하여 5 % 구리 표면 면적을 갖는 구리 표면을 노출시킨다. 따라서, 리드-프레임 또는 리드-프레임 구조물 엔티티들의 2 개의 면들 중 상기 적어도 하나의 면은 은을 적어도 부분적으로 노출시키고 이/이들 면(들)의 나머지 면적은 구리를 노출시킨다. 따라서, 본 발명의 방법들 중 어느 하나를 사용함으로써, 은 코팅은, 리드-프레임 본체 또는 리드-프레임 본체 구조물의 하나의 메인 사이드 상 또는 양자 모두의 메인 사이드들 상의 부분 표면 면적 상에 생성되고, 또는 리드-프레임 본체 또는 리드-프레임 본체 구조물의 하나의 메인 사이드 또는 양자 모두의 메인 사이드들의 전체 표면 상에 생성된다. 그러나, 본 발명의 방법들은, 예를 들어 에칭에 의해 은 코팅의 부분이 제거되는 방법 단계를 포함하지 않는다. 이 후자의 방법 단계는 은 표면 면적을 최소화하기 위해 종래 기술의 프로세스들에서 일반적이다.
업계의 예상과 달리, 상기 방법들이 사용되고 예를 들어 적어도 하나의 수산화 화합물, 수산화물 염을 함유하는 상기 처리 용액으로 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득되는, 비처리된 은 표면 상에 처리 층이 생성되면, 상기 리드-프레임 엔티티들 상의 상기 구리 표면의 면적이 상기 처리된 은 표면의 표면 면적보다 더 작도록 리드-프레임 표면과 몰드 간의 우수한 접착은 구리를 그 표면 상의 처리된 은 보다는 더 적은 정도의 면적에 노출시킴으로써 달성되고, 여기서 리드-프레임 또는 리드-프레임 본체 구조물은 음극이다. (작은 구리 표면 면적이 존재하지 않거나 단지 작은 구리 표면 면적 만이 존재하는) 처리된 은 표면에 적용된 몰드를 포함하는 표면 장착 전자 디바이스의 습기 컨디션들 하에서의 에이징은 은 표면 면적이 최소화되고 구리 표면 면적이 최대화되는 표면 장착 전자 디바이스들에서보다 더 좋은 접착을 가져온다.
이 결과는 수분-유도 구리 산화물 생성이 제한된 두께에서만 구리 산화물이 생성되는 경우에만 유리할 수 있는 반면에, 구리 산화물 생산량의 초과는 접착에서의 감소를 초래할 것이라는 사실에 기인하는 것으로 추정된다. 이론에 구속되지 않지만, 이 접착에서의 감소는 은 코팅으로 리드 프레임 본체 또는 리드 프레임 본체 구조물의 구리 표면을 커버함으로써 방지된다고 믿어진다. 또한, 수분 흡수로 인해 구리 보다 적은 정도까지 산화물 층으로 은이 코팅되어, 산화물 층의 과도한 형성의 해로운 효과는 구리 표면에 심각하지만 처리된 은 표면에는 심각하지 않은 것으로 추정된다. 또한, 적어도 하나의 수산화 화합물을 함유하는 상기 처리 용액으로 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득된 처리 층을 제조함으로써 처리된 은 표면과 수지 재료 간의 우수한 접착을 가능하게 만들고, 여기서 리드-프레임 본체 또는 리드-프레임 본체 구조물은 음극이다.
이론에 구속되지 않지만, 처리 용액으로 처리하면 미처리된 은 표면 상에 증가된 산화물 층 (처리 층) 이 제조되면서, 이 층은 이 층 내의 파열이 쉽게 발생할 수 없도록 매우 얇고 콤팩트 한 것으로 여겨진다.
본 발명의 방법들은 또한, 이들이 이전의 방법들보다 더욱 쉽게 수행된다는 이점을 갖는다. 이것은, 예를 들어 방법들이 리드-프레임과 몰드 간의 우수한 접착을 보장하기 위해 가능한 한 작은 은 표면을 달성하도록 디포짓된 은의 부분을 제거하는 것을 수반하지 않는다는 사실 때문이다. 이것은, 지금까지의 업계가 우수한 접착을 보장하기 위해 몰드에 가능한 한 큰 구리 표면을 제공하는 것을 목표로 하기 때문이다. 또한, 이전에 수행되었던 것과 같이 두꺼운 은 구축을 달성하기 위해, 추가적인 스폿 도금이 더 이상 필요하지 않음이 증명되었다. 따라서, 방법은 더 짧다, 즉 이전의 방법들보다 적은 방법 단계들을 포함한다. 이는 또한, 화학 물질의 소비 감소, 특히 귀금속의 감소 및 처리되는 폐기물의 감소뿐만 아니라 감소된 투자를 제공하는 더 짧은 라인을 초래하여, 환경 문제들도 또한 해결된다. 본 발명은, 몰드가 처리된 은 표면과 배타적으로 직접 접촉하더라도, 리드 프레임과 몰드 간에 (평탄 또는 거친 구리 표면과 비교하더라도) 우수하고 강하게 개선된 접착을 제공하는 것으로 판명되었다. 또한, 본 발명의 표면 장착 전자 디바이스는 이전의 디바이스들보다 더 높은 신뢰도 및 품질을 보인다.
본 발명은, 은 코팅 두께가 매우 낮을 수도 있는 이전의 방법들, 리드 프레임 구조물들, 리드 프레임들, 및 표면 장착 전자 디바이스들 보다 유리하다는 것이 더 입증되었다. 이것은 은 코팅(들)을 제조하는데 매우 높은 제조 속도를 가능하게 하거나, 또는 보다 바람직하게는 가능한 더 낮은 은 도금 속도를 사용하여 전기 화학적 은 디포지션을 이용한 전류 밀도가 은 도금에 대해 낮은 값으로 설정될 수도 있고, 따라서 시안화 은 (silver cyanide) 도금액들이 더 이상 필요하지 않다. 따라서, 위험 물질이 본 발명의 방법들에서 사용되는 것을 방지할 수도 있다.
본 발명의 바람직한 실시형태에서, 리드 프레임 본체 또는 리드 프레임 본체 구조물에는 상기 은 코팅이 제공되어 이 코팅이 와이어 본드들로 접속되도록 제공되는 리드-프레임 본체 구조물 또는 리드-프레임 본체의 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드, 더 바람직하게는 상기 하나의 메인 사이드를 완전히 커버한다. 이 경우에서, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드는 처리된 은 표면을 배타적으로 노출시킨다.
은을 이용한 리드-프레임 본체 또는 리드-프레임 본체 구조물의 부분 코팅은, 다른 한편으로, 리드-프레임 또는 리드-프레임 구조물 엔티티들의 표면의 단지 부분 만이 몰드와 접촉되어, 상기 은 표면을 노출시키는 리드-프레임 또는 리드-프레임 구조물 엔티티들의 일부가 몰드와 접촉하는 한편, 다른 표면 일부들은 처리된 은 표면을 노출시킬 필요가 없는 경우 유리할 수도 있다. 부분적인 은 코팅은 또한, 예를 들어 리드 프레임 본체 또는 리드 프레임 본체 구조물이 그 위에 은을 도포하기 위한 전기 도금 조를 통해 전도되는 경우, 제조 이유들에 대해 유리할 수도 있고, 여기서 리드-프레임 본체 또는 리드-프레임 본체 구조물은 홀딩 도구에 의해 홀딩되며, 이 도구는 홀딩 도구에 의해 홀딩되고 있는 리드-프레임 본체 또는 리드-프레임 본체 구조물의 일부와 함께, 조 액체와 접촉되는 것이 방지되어, 그 부분 상에는 은이 디포짓되지 않는다. 또한, 상기 리드 프레임 또는 리드 프레임 구조 상의 플라스틱 수지 (몰드) 와 접촉하지 않을 수도 있는 일부 면적들이 몰딩 화합물에 강한 접착을 가능하게 하기 위해 요구되지 않는다. 이 유형의 면적은 후속의 주석 도금 전에 제거될 필요가 있는 몰드 플래시 (블리드) 가 종종 발견되는 리드 프레임 또는 리드 프레임 엔티티들의 외측 리드 영역일 수 있다. 물론, 몰드에 대한 우수한 접착을 보장하는 은 표면이 선호되지 않는다.
리드 프레임 또는 리드 프레임 구조의 상기 2 개의 면들 중 적어도 하나의 면이 처리된 은 표면을 부분적으로 노출시키고 구리 표면을 부분적으로 노출시키면, 상기 2 개의 면들 중 상기 적어도 하나의 면 상의 처리된 은 표면은 하나의 일관성 있는 면 (coherent surface) 영역에 형성될 수도 있고, 또는 대안으로 서로 분리되는 복수의 표면 면적들에 분포될 수도 있다.
본 발명의 더 바람직한 실시형태에서, 리드 프레임 본체 또는 리드 프레임 본체 구조물은 구리 또는 구리 합금, 예컨대 구리/주석 합금, 구리/철/인 합금, 또는 구리/크롬/주석/아연 합금으로 만들어진다.
본 발명의 더 바람직한 실시형태에서, 리드-프레임 본체 또는 리드-프레임 본체 구조물의 적어도 하나의 표면은 은을 도포하기 위해 리드-프레임 본체 또는 리드-프레임 본체 구조물을 처리하기 전에 세정된다. 세정은 바람직하게, 탈지 (degreasing) 및 피클링 (pickling) 을 포함하는, 종래의 방법들로 수행된다.
본 발명의 더 바람직한 실시형태에서, 리드-프레임 본체 또는 리드-프레임 본체 구조물 중 적어도 하나의 리드-프레임 본체 구조물은 은을 도포하기 위해 리드-프레임 본체 또는 리드-프레임 본체 구조물을 처리하기 전에 활성화된다. 이 활성화는 구리 표면의 산 처리에 의해 수행될 수도 있다.
본 발명의 더 바람직한 실시형태에서, 은 코팅은, 은이 은 도금액을 사용하여 디포짓되는 방법을 사용하여 제조된다. 은 표면은 실질적으로 순 (> 99 중량 %) 은 또는 충분히 높은 은 함량 (> 90 중량 %, 더 바람직하게는 > 95 중량 %) 을 갖는 은 합금으로 이루어질 수 있다. 일반적으로, 은 도금은 은 도금액과 접촉하는 리드-프레임 본체 또는 리드-프레임 본체 구조물을 가져옴으로써 수행된다. 이 방법은, 은 도금액과 접촉하고 있는 리드-프레임 본체 또는 리드-프레임 본체 구조물과 카운터 전극 간에 외부 전류가 유동되는 전기화학적 방법이도록 요구되지는 않지만, 전기화학적 방법이 적용 가능할 수도 있다. 일 실시형태에서, 은 도금은 따라서, 화학적 (침지 또는 무전해) 도금 방법에 의해 수행될 수도 있고, 여기서 은 도금액과 접촉되는 음의 리드-프레임 본체 또는 리드-프레임 본체 구조물과 애노드 사이에 전류가 통과되지 않는다. 은 도금액은 은 착화합물을 함유하는 (및 선택적으로는 디포짓되는 다른 금속들을 함유하는) 수성 용액일 수 있고, 여기서 은 착화합물은 바람직하게는 시안화은 또는 다른 은 착화합물일 수도 있다. 은 도금액은 전해질 은 스트라이크 도금 조성물 또는 은 침지 도금 조성물 또는 무전해 은 도금 조성물일 수도 있다. 스트라이크 도금 조성물은 리드 프레임 몸체 또는 리드 프레임 몸체 구조물을 통해 흐르는 전류에 의해 은이 디포짓되는 전기화학적 도금 방법에서 사용된다. 침지 도금에서, 구리가 구리 이온들로서 이 용액에 용해되는 동안 은이 리드 프레임 본체 또는 리드 프레임 본체 구조물의 구리 표면에 디포짓된다. 은 스트라이크, 은 침지 및 무전해 은 도금액들의 통상적인 조성들은 당업자에게 잘 알려져 있다.
따라서 제조된 은 표면은 실질적으로 순 (> 99 중량 %) 은 또는 충분히 높은 은 함량 (> 95 중량 %) 을 갖는 은 합금으로 이루어질 수 있다. 0.1 ㎛ 두께의 은 코팅을 제조하기 위해, 시안화물 함유 은 도금액에서의 전기 화학적 도금 처리는 5 내지 120 초, 더 바람직하게는 5 내지 60 초, 더욱 더 바람직하게는 7 내지 30 초 및 가장 바람직하게는 8 내지 20 초, 예를 들어 10 초 동안 수행된다. 비-시안화 은 도금을 이용한 도금 지속기간은 이들 값들 (값 범위들) 의 1.5 내지 2.5 배, 바람직하게는 2 배이다. 전기 화학적 도금은 바람직하게는 0.25 내지 3.0 A/dm2, 바람직하게는 0.5 내지 1 A/dm2 에서 수행된다. 은 도금액의 유형에 따라, 바람직하게는 예를 들어 10 내지 60 ℃ 의 온도 범위에서 동작된다.
본 발명의 더 바람직한 실시형태에서, 제조된 은 코팅은 최대 2 ㎛ 두께이다. 더욱 더 바람직한 실시형태에서, 은 코팅은 최대 1.5　㎛ 두께, 더욱 더 바람직하게는 최대 1 ㎛, 더욱 더 바람직하게는 최대 0.5 ㎛, 더욱 더 바람직하게는 최대 0.25 ㎛, 더욱 더 바람직하게는 최대 0.15 ㎛ 및 가장 바람직하게는 약 (±　0.02 ㎛) 0.1 ㎛ 두께이다. 은 코팅들은 적어도 0.005 ㎛, 더욱 더 바람직하게는 적어도 0.01 ㎛, 더욱 더 바람직하게는 적어도 0.025　㎛, 더욱 더 바람직하게는 적어도 0.04 ㎛ 및 가장 바람직하게는 약 (±　0.02 ㎛) 0.07　㎛ 만큼 작을 수도 있는 최소 두께를 갖는다.
본 발명의 더 바람직한 실시형태에서, 리드-프레임 본체 또는 리드-프레임 본체 구조물 상에 제조된 비처리된 은 표면은 상기 적어도 하나의 수산화 화합물을 함유하는 상기 처리 용액으로 처리된다. 이 방법 단계는 바람직하게, 적어도 하나의 표면 장착 디바이스를 리드-프레임 또는 리드-프레임 구조물에 장착 및 본딩 (방법 단계 (d)) 하기 전에 수행되지만, 원칙적으로는 본딩이 발생한 후에 또한 수행될 수도 있다.
이 방법 단계를 수행하기 위해, 리드-프레임 본체 또는 리드-프레임 본체 구조물 및 적어도 하나의 애노드는 처리 용액과 접촉되고, 음극으로서 작용하는 리드-프레임 본체 또는 리드-프레임 본체 구조물의 비처리된 은 표면과, 적어도 하나의 애노드 간에 전압이 인가되어 용액을 통해 전류가 통과한다. 처리된 은 표면은 따라서, 수지 재료들, 특히 SMD들과 같은 전자 부품 제조용 몰드 재료들로서 사용되는 것들에 대한 개선된 접착을 나타낸다.
이 처리는 XPS (X 선 광전자 분광법) 에 의해 검출될 수도 있는 은 코팅의 표면에 매우 얇은 은 산화물 층 (처리 층) 을 생성한다는 것이 증명되었다. 이 처리 층의 두께는 0.5 내지 2 nm (0.0005 내지 0.002　㎛) 이도록 구축되어 있다.
본 발명의 더 바람직한 실시형태에서, 처리 용액을 이용한 리드-프레임 본체 또는 리드-프레임 본체 구조물의 비처리된 은 표면의 처리는 음극으로서 리드-프레임 본체 또는 리드-프레임 본체 구조물을 분극화함으로써 수행된다. 이 방법 단계에서 인가된 전류 밀도는 특별히 제한되지 않는다. 일반적으로, 음극 밀도는 2 내지 40 A/dm2, 바람직하게는 4 내지 32　A/dm2 일 수도 있다. 처리 용액이 적어도 하나의 수산화 화합물 만을 함유하고 추가 성분들이 없는 경우 (예를 들어, 물에 수산화 나트륨만을 함유하는 경우), 음극 밀도는 일반적으로 8 내지 24 A/dm2, 바람직하게는 12 내지 16 A/dm2 일 것이다. 처리 용액이 실리케이트를 추가적으로 함유하는 경우, 음극 밀도는 일반적으로 4 내지 16 A/dm2, 바람직하게는 8 내지 12 A/dm2 일 것이다. 일반적으로, 더 높은 전류 밀도는 더 좋은 접착 개선을 초래할 것이다. 원칙적으로, 전류 밀도는 음극과 양극(들) 간에 인가된 전압에 의해서만 제한된다.
처리 용액의 온도는 바람직하게는, 15 내지 75 ℃, 더 바람직하게는 20 내지 50 ℃ 및 가장 바람직하게는 35 내지 45 ℃ 의 범위일 것이다.
본 발명의 더 바람직한 실시형태에서, 처리 용액을 이용한 비처리된 은 표면의 처리의 지속기간은 특별히 제한되지 않는다. 일반적으로, 이 지속기간은 5 내지 300 초, 바람직하게는 25 내지 60 초의 범위일 것이다. 일반적으로, 더 긴 처리 지속기간들은 은 표면과 수지 재료 간의 더 좋은 접착 개선들을 초래하지 않을 것이다. 그러나, 특히 처리가 리드 프레임 본체들 또는 리드 프레임 본체 구조물들이 처리 조를 통해 이동되는 연속 모드에서 수행되고, 긴 처리 지속기간들이 따라서, 조의 일 단부에서 다른 단부까지 과도하게 긴 거리들을 요구할 수도 있는 경우, 더 긴 지속기간들은 불리할 수도 있다. 짧은 처리 지속기간들은 이에 따라, 음극 전류 밀도를 증가시킴으로써 달성될 수도 있다. 이것은 과도한 전압을 회피하기 위해 양극(들)의 사이즈에서 적합한 증가를 요구할 수도 있다.
본 발명의 더 바람직한 실시형태에서, 알칼리 금속 수산화 화합물들은 수산화 나트륨 (NaOH) 및 수산화 칼륨 (KOH) 이다. 적합한 수산화 암모늄 화합물들은 일반적인 화학식 NR4-nHnOH 을 갖는 수산화 암모늄이고, 여기서, 각각의 R 은 1 내지 12 개, 바람직하게는 1 내지 6 개의 탄소 원자들을 갖는 알킬기들로부터 독립적으로 선택된다. 바람직한 수산화 화합물들은 수산화 나트륨 및 수산화 칼륨이다.
처리 용액에서 적어도 하나의 수산화 화합물의 농도는 일반적으로, 10 내지 500 g/ℓ, 바람직하게는 100 내지 200 g/ℓ, 예를 들어 약 150 g/ℓ이다. 처리 용액이 이하에서 설명된 전도도-강화 염 중 어느 하나를 함유하면, 더 낮은 농도의 수산화물들이 일반적으로 충분하다.
본 발명의 더 바람직한 실시형태에서, 처리 용액은 적어도 하나의 실리케이트 염, 예컨대 나트륨 또는 칼륨 또는 암모늄 메타실리케이트들을 추가적으로 함유한다. Na3HSiO4· 5 H2O 또는 상응하는 알칼리 및 암모늄 염들과 같은 세스퀴실레이트들이 또한, 사용될 수도 있다. 바람직한 실리케이트 염들은 폴리실리케이트들, 바람직하게는 화학식 M2O · n SiO2 에 의해 설명될 수도 있는 가용성 알칼리 금속 또는 암모늄 폴리실리케이트들이고, 여기서, n 은 약 1 내지 4 이고, M 은 일반적인 화학식 NR4-nHn + 을 갖는 알칼리 금속 또는 암모늄 이온이고, 여기서 각각의 R 은 독립적으로 1 내지 12 개, 바람직하게는 1 내지 6 개의 탄소 원자들을 갖는 알킬기이다.
이러한 실리케이트들이 처리 용액에 존재하면 처리된 은 표면과 수지 간의 접착이 훨씬 더 개선된다는 것이 발견되었다. 처리 용액에서 실리케이트 염의 농도는, 사용된다면, 일반적으로 1 내지 100 g/ℓ, 바람직하게는 10 내지 50 g/ℓ일 것이다.
선택적으로, 처리 용액은 하나 이상의 전도도-강화 염들을 함유할 수도 있다. 바람직한 전도도-강화 염들은 황산염 및 폴리인산염, 바람직하게는 알칼리, 암모늄 또는 알칼리 토류 양이온들, 예를 들어 황산나트륨 또는 칼륨 또는 트리폴리인산 나트륨 또는 칼륨 (Na5P3O10 또는 K5P3O10) 이다. 대응하는 암모늄 염들이 또한, 사용될 수도 있다. 이러한 전도도-강화 염들은 음극 (리드-프레임 본체 또는 리드-프레임 본체 구조물) 과 양극(들) 간의 전압을 감소시키고 전류 밀도를 증가시키는데 사용될 수 있다. 처리 용액에서 전도도-강화 염들의 농도는, 사용된다면, 일반적으로 1 내지 100　g/ℓ, 바람직하게는 10 내지 50 g/ℓ일 것이다. 이러한 염들은 단독으로 사용되는 경우 접착-강화 효과를 갖지 않는 것으로 밝혀졌다.
처리 용액의 pH 는 > 7, 바람직하게는 > 10 이다.
또한, 처리 용액은 이온 또는 비-이온일 수도 있는, 하나 이상의 계면활성제들을 함유할 수도 있다. 처리 용액으로 비처리된 은 표면을 처리하는 방법 단계는 은 표면 상에 임의의 금속들을 디포짓하는 것을 생략한다.
본 발명의 더 바람직한 실시형태에서, 리드-프레임 또는 리드-프레임 구조물 상에 존재하는 임의의 구리 표면은 구리 변색-방지 용액으로 처리된다. 이 용액은 벤조트리아졸의 수용액일 수도 있다. 이 용액에서의 변색-방지는 5 초 내지 120 초, 더 바람직하게는 5 초 내지 60 초, 더욱 더 바람직하게는 7 초 내지 30 초 및 가장 바람직하게는 8 초 내지 20 초, 예를 들어 10 초 동안 수행된다. 구리 변색-방지 용액은 바람직하게는 예를 들어, 30 내지 50 ℃ 에서 동작된다. 리드 프레임 (엔티티들) 의 상기 2 개의 면들 중 상기 적어도 하나의 면이 처리된 은 표면을 배타적으로 노출시키면, 변색-방지가 필요하지 않아 이 방법 단계가 생략 될 수 있게 된다.
본 발명의 더 바람직한 실시형태에서, 은 코팅 상에 처리 층이 제공된 리드 프레임 또는 리드 프레임 구조물에는 또한, 몰드의 에폭시 블리드-아웃을 방지하는 유기 보호 코팅이 제공된다.
반도체 디바이스(들) 등이 그 후, 제조된 리드-프레임 또는 리드-프레임 구조물에 따라서 장착된다. 후속적으로, 반도체 디바이스(들)은, 예를 들어 알려진 프로세스를 사용하여, 특히 TSB 에 의해 리드-프레임 또는 리드-프레임 구조물에 금 와이어로 본딩된다. 금 와이어는 리드-프레임 또는 리드-프레임 구조물 상의 처리된 은 표면에 용접된다.
그 후에, 적어도 하나의 반도체 디바이스가 장착되는 리드-프레임 또는 리드-프레임 엔티티들의 코어들 (다이 패드) 및 적어도 하나의 반도체 디바이스는 몰드와 캡슐화되고 또는 몰드는 적어도 하나의 반도체 디바이스가 장착되는 리드-프레임 또는 리드-프레임 구조물의 그 면에 적어도 적용된다.
마지막으로, 몰드와 캡슐화되는 반도체 디바이스들을 포함하는 표면 장착 전자 디바이스 구조물물들은 개별화 방법으로 처리되어 개별의 표면 장착 전자 디바이스들을 생산한다. 이러한 개별화는, 본 발명의 일 실시형태에서 펀칭, 커팅, 또는 소잉 방법을 사용하여 수행될 수도 있다.
본 발명의 더 바람직한 실시형태에서, 몰드를 형성하는데 사용되는 수지 재료는 에폭시 수지 또는 에폭시-몰딩 화합물, 예컨대 75 내지 95 중량 % 의 페놀 수지 및 0.1 내지 0.5 중량 % 의 카본 블랙으로 이루어진, 상용 가능한 제품 스미토모 EME-G600TM, 또는 약 86 중량 % 의 실리카 분말, 약 1.0 중량 % 의 삼산화 안티몬, 약 11 중량 % 의 에폭시 수지, 약 1.0 중량 % 의 브롬화된 수지, 및 약 1.0 중량 % 의 촉매, 유연제 (flexibilizer), 몰드 이형 화합물, 안료 및 프라이머로 이루어진 몰딩 화합물 스미토모 EME 7351 TQTM 일 수 있다. 몰딩 화합물은 약 80 중량 % 의 용융 실리카, 가요성 에폭시 수지 및 경화제, 전이 금속 산화물/질소 난연제, 고무 또는 열가소성 유연제 및 실란들로 이루어진 무-브롬 ("녹색") 몰딩 재료일 수 있다.
이하에 도시된 도면들 및 실시예들의 예시는 본 발명을 더 상세히 설명한다. 이 설명은 본 발명의 범위의 제한으로 간주되지 않고 단순히 그 예시로서 역할을 한다.
도 1 은 평면도에서 리드-프레임 구조물 (리드-프레임 엔티티들의 다수의 패널) 의 제 1 실시형태를 나타내고;
도 2 는 평면도에서 리드-프레임 구조물 (다중-패널; 제 2 실시형태) 를 포함하는 표면 장착 전자 디바이스 엔티티들 (표면 장착 전자 디바이스 구조물체) 의 다중 패널을 나타내고;
도 3 은 리드-프레임 재료에 적용된 버튼들을 전단시키는데 사용된 힘 (Fshear) 의 관점에서 리드-프레임 재료에 대한 몰드의 접착을 디스플레이하는 그래프를 나타내고; 샘플들은 있는 그대로 시험됨 (테스트 흐름 1);
도 4 는 리드-프레임 재료에 적용된 버튼들을 전단시키는데 사용된 힘 (Fshear) 의 관점에서 리드-프레임 재료에 대한 몰드의 접착을 디스플레이하는 그래프를 나타내고; 샘플들은 극한 열 부하 후에 시험됨 (테스트 흐름 2);
도 5 는 리드-프레임 재료에 적용된 버튼들을 전단시키는데 사용된 힘 (Fshear) 의 관점에서 리드-프레임 재료에 대한 몰드의 접착을 디스플레이하는 그래프를 나타내며; 샘플들은 습기 스트레스 후에 시험됨 (테스트 흐름 3);
도 6 은 리드-프레임 재료에 적용된 버튼들을 전단시키는데 사용된 힘 (Fshear) 의 관점에서 리드-프레임 재료에 대한 몰드의 접착을 디스플레이하는 그래프를 나타낸다; 테스트 흐름들 1, 2, 3 으로 획득된 평균 값들.
도 1 및 도 2 는 (복수의 리드-프레임들 또는 표면 장착 전자 디바이스들 (200) 을 생산하기 위해 개별화되는) 복수의 리드-프레임 엔티티들 (110) 을 포함하는 리드-프레임 구조물들 (100) 의 실시형태들을 나타낸다. 도면들은, 리드-프레임 구조물들의 상부 면들 (170) 을 나타낸다.
도 1 은 제 1 실시형태에서 리드-프레임 엔티티들 (110) 의 다수의 패널 (100) 을 나타낸다. 이 다수의 패널 (리드-프레임 구조물) 은 14 개의 리드-프레임 엔티티들 뿐만 아니라 이들 엔티티들에 속하지 않고 개별화 단계로 인해 제거되는 부분들 (300) 을 포함한다. 각각의 리드-프레임 엔티티는, 반도체 디바이스 (예를 들어, IC 칩, 미도시) 가 장착될 수도 있는 다이 패드를 갖는 코어 (120) 및 회로 보드 등에 대한 외부 접속을 담당하는 복수의 레그들 (130) 을 포함한다. 코어에 장착된 반도체 디바이스로부터 개별의 레그들로의 와이어 본딩이 수행된다. 리드-프레임 (또는 표면 장착 전자 디바이스, 일단 반도체 디바이스가 리드-프레임 엔티티에 장착 및 본딩되고 리드-프레임 엔티티 및 반도체 디바이스가 캡슐화됨) 의 개별화는 점선 (140) 을 따라 수행된다.
도 2 는 리드-프레임 엔티티들 (110) 의 다수의 패널 (100) 을 나타내고, 리드-프레임 엔티티들은 그 위에 장착되고 리드-프레임 엔티티들에 본딩되는 반도체 디바이스들 (미도시) 을 갖고 몰드 (160) 로 반도체 디바이스들과 함께 캡슐화된다. 따라서, 이 다수의 패널은 점선 (140) 을 따라 도시되는 바와 같이 이 패널로부터 개별화될 수도 있는 표면 장착 전자 디바이스들 (200) 의 복수의 엔티티들을 포함한다. 패널의 잔여 부분들 (300) 은 스크랩된다.
도 1 및 도 2 에 도시된 실시형태들 양자 모두는 은으로 코팅된다: 도 1 에 도시된 다수의 패널 (100) 은 은으로 완전히 코팅되고, 따라서 보여지는 그 면 상에서 처리된 은 표면을 배타적으로 노출 (100 % 은 표면 커버리지) 시키는 반면에, 도 2 에 도시된 패널 (100) 은 은으로 거의 완전히 코팅된다. 이 후자의 경우에서, 패널의 상부 에지 영역 (400) 은 은으로부터 자유로우며, 따라서 하부의 구리 표면을 노출시킨다. 이 영역이 은으로 코팅되지 않는 것은, 이 상부 에지 영역을 제외하고, 패널 (리드-프레임 본체 구조물) 이 은 도금 조 안으로 침지되어 그 위에 은을 코팅한다는 사실에 기인한 것이고, 따라서 이 영역에서는 은이 도금되지 않았다. 그러나, 이 영역은 리드-프레임 엔티티들 (110) 의 영역들의 부분이 아니기 때문에, 이 구리 표면은 본 발명에 따른 처리된 은 표면의 부분 노출의 컨디션에서 구리 표면 면적으로서 간주되지 않는다: 이 예에서, 리드-프레임 엔티티들은 (예를 들어, 점선 (140) 에 의해 둘러싸인 면적에 의해 표시된 바와 같이) 은으로 완전히 코팅되고, 따라서 이 경우에서 은 표면 커버리지는 100 % 이고 구리 표면 커버리지는 0 % 이다.
실시예들
샘플 준비:
30 cm 길이 및 5 cm 폭의 C194 구리 (97 중량 % 구리, 3 중량 % 철, 인 및 아연을 갖는 구리 합금) 의 스트립들은 표 1 에 나타낸 방법으로 처리되었다. 스트립들은 연속적인 프로세스 단계들 사이에서 린스되었다. 은 코팅은 구리 스트립들 상에 디포짓되었고 음극 처리를 사용하여 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 최종 처리되었다. 은 코팅은 구리 스트립들을 완전히 커버하였고 지정된 두께를 가졌다.
3 개의 대조 샘플들, 즉 단지 은 도금 (3 ㎛ 두께 은 코팅) 되었지만 추가로 전혀 처리되지 않은 제 1 샘플 ("대조 #1": "Ag-미처리됨"), 은 도금 (3 ㎛ 두께 은 코팅) 되고 그 후 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 처리된 제 2 샘플 ("대조 #2": "Ag - AgPrep") 및 은으로도 도금되지 않고 어떤 다른 처리제로도 처리되지 않은 제 3 샘플 ("대조 #3": "Cu C194 - 미처리됨") 이 준비되었다. 은 도금은 스트립들의 양 사이드들의 전체 표면들에서 수행되었다.
또한, 은 도금 및 적어도 하나의 수산화 화합물을 함유하는 처리 용액 ("AgPrep") 으로의 처리를 포함하는 본 발명의 방법을 사용하여 6 개의 샘플들 ("샘플 #0", "샘플 #1", "샘플 #2", "샘플 #3", "샘플 #4", "샘플 #5") 이 준비되었다. 이들 샘플들은 은 코팅들의 두께에서 상이하다. 샘플들 및 관련 파라미터들은 표 2 에 열거된다.
스트립들 상에서 처리들을 수행한 후에, 8 개의 플라스틱 버튼들 (직경 3mm, 높이 3mm 의 수지 재료의 에폭시 수지를 갖는 원통형 버튼들) 이 스트립의 하나의 메인 사이드 위에 몰딩되었다. 버튼들의 적용 후에, 모든 스트립들은 사후-몰드-경화되었다 (사후 몰드 경화 : 175 ℃ 에서 2 시간). 스트립에 대한 버튼들의 접착은 그 후, 스트립에서 버튼들을 전단시킴으로써 테스트되었고 전단력 Fshear [MPa] 가 측정되었다.
제 1 테스트 흐름 (테스트 흐름 1) 에서, 스트립들은 그 후, 전단력 Fshear 를 측정함으로써 준비된 대로, 즉 더 이상의 처리 없이 시험되었다.
제 2 테스트 흐름 (테스트 흐름 2) 에서, 은 코팅 상에 버튼들을 몰딩하기 전에 스트립들은 열-부하되었다 ("열부하 A", "극한 열 부하"). 열 부하 A 는 피크 온도 T2 = 300 ℃ 인 하나의 열 처리 사이클로 이루어졌다 (처음에는 T1 = 280 ℃ 까지 선형적으로 온도를 상승시키고, 그 후 T1 에서 온도를 유지시키고; 그 후, 온도를 T2 로 선형적으로 상승시키고, 그 후 온도를 T3 = 280 ℃ 로 감소시키고, 그 후 T3 에서 온도를 유지시키고, 마지막으로 온도를 주변 온도로 선형적으로 감소시킴). 열 부하 A 의 총 지속기간은 약 6 분이었다. 그 후에, 전단력 Fshear 이 측정되었다.
제 3 테스트 흐름 (테스트 흐름 3) 에서, 사후-몰드 경화 후에, 스트립들은 증기 에이징되었고 그 후에 열 부하되었다 ("열 부하 B", "습기 스트레스"). 몰딩 전에 열 처리가 발생하지 않았다. 열 부하 B 는 93 ℃ 및 93 % 상대 습도 (93 % RH) 에서 18 시간 동안 사전 컨디셔닝으로 이루어졌다. 열 부하 B 는 각각 260 ℃ 의 피크 온도인 3 개의 열 처리 사이클로 이루어졌다 (처음에는 T1 = 150 ℃ 까지 선형적으로 온도를 상승시키고, 그 후 T1 에서 온도를 유지시키고; 그 후, 온도를 T2 = 200 ℃ 로 선형적으로 상승시키고, 그 후 온도를 T2 에서 유지시키고, 그 후 온도를 T3 = 260 ℃ 로 선형적으로 증가시키며, 마지막으로 온도를 주변 온도로 선형적으로 감소시킴). 열 부하 B 의 총 지속기간은 약 6 분이었다. 열 부하 B 후에, 전단력 Fshear 이 측정되었다.
테스트 방법:
전단력 (Fshear) 은 스트립들로부터 버튼들을 전단시키는데 필요한 힘을 측정함으로써 평가되었다. Dage (4000 Plus) 에 의해 제조된 측정 디바이스가 이 목적을 위해 사용되었다. 전단력은 100 mm 의 거리에 대해 50 mm/min 의 속도에서 그리고 90°의 각도로 인가되었다. 개별의 버튼을 전단시키는데 필요했던 힘은 전단력 Fshear (MPa 단위) 로 설정되었다.
결과들:
테스트 흐름 1 (준비된 샘플) 으로 획득된 전단력의 결과들은 표 3 에 나타내어지고, 도 3 에서 그래픽으로 디스플레이된다 (박스 플롯들은 측정된 전단력 값들의 평균 값들 및 표준 편차들을 나타냄). 각각의 샘플은 8 개의 버튼들로부터 획득된 바와 같이 8 개의 측정치들을 산출한다.
테스트 흐름 2 (극한 열 부하) 으로 획득된 전단력의 결과들은 표 4 에 나타내어지고, 도 4 에서 그래픽으로 디스플레이된다 (박스 플롯들은 측정된 전단력 값들의 평균 값들 및 표준 편차들을 나타냄). 각각의 샘플은 8 개의 버튼들로부터 획득된 바와 같이 8 개의 측정치들을 산출한다.
테스트 흐름 3 (습기 스트레스) 으로 획득된 전단력의 결과들은 표 5 에 나타내어지고, 도 5 에서 그래픽으로 디스플레이된다 (박스 플롯들은 측정된 전단력 값들의 평균 값들 및 표준 편차들을 나타냄). 각각의 샘플은 8 개의 버튼들로부터 획득된 바와 같이 8 개의 측정치들을 산출한다.
모든 샘플들 상에서 행해진 모든 테스트들의 결과들을 요약하는 그래프가 도 6 에 주어진다. 이 도면에 도시된 결과들은 표 3 내지 표 5 로부터 획득된 평균 값들이다. 이 도면은 다음을 확인한다:
- 우수한 접착 (높은 전단력) 은 본 발명의 방법이 수행되는 모든 경우들, 즉 샘플의 전체 표면에 디포짓되어, 따라서 몰드 버튼과 스트립 간의 계면의 부분뿐만 아니라 전체 계면을 커버하는 은 코팅 (샘플 #0 내지 #5) 에서 달성되고: 대조 #1 (3 ㎛ 은으로 코팅된 전체 표면) 과 비교하여 전체 계면이 구리로 이루어진 대조 #3 에서 획득된 비교 결과로부터 명백한 바와 같이, 이 계면의 부분만이 은 코팅에 의해 커버되는 경우 더 우수한 접착이 달성되지 않을 것이다.
- 전단력은 매우 얇은 은 코팅들에서 높은 레벨 (거의 20 MPa) 을 가지며, 이러한 두께는 0.08 ㎛ 정도이고 (샘플 #2 내지 #5); 0.02 ㎛ 두께의 은이 코팅되는 샘플로도 약 15 와 거의 20 MPa 사이에 있는 높은 전단력이 달성되었으며, 이는 은 코팅이 3 ㎛ 두께인 각각의 샘플 (대조 #2) 만큼 높았다.
- 은은, 적어도 극한의 열 부하가 수행되는 경우 (테스트 흐름 2), 구리 보다 더 높은 전단력을 산출한다 (대조 #1 대 대조 #3).
- 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로의 처리는 이러한 처리가 없는 것보다 상당히 높은 전단력을 가져온다 (대조 #1 대 대조 #2).
이것으로부터, 은 코팅을 리드-프레임 본체 또는 리드-프레임 본체 구조물의 전체 표면에 제공하는 것은 리드-프레임 표면과 몰드 간의 우수한 접착을 달성할 것임이 분명하다. 또한, 몰드에 대한 우수한 접착을 확립하기 위해 높은 두께의 은이 필요하지 않다는 것을 나타낸다. TSB 가 사용되는 경우 은 표면에 대한 SMD들의 우수한 전기적 본딩을 보장하기 위해 낮은 두께의 은이 또한 충분하다는 것이 또한, 확인되었다.
표 1: 프로세스 흐름
Figure 112018099202465-pct00001
표 2: 샘플들
Figure 112018099202465-pct00002
표 3: 전단력 - 테스트 흐름 1
Figure 112018099202465-pct00003
표 4: 전단력 - 테스트 흐름 2
Figure 112018099202465-pct00004
표 5: 전단력 - 테스트 흐름 3
Figure 112018099202465-pct00005
100 리드-프레임 구조물, 리드-프레임 (엔티티들) 의 다중 패널
110 리드-프레임 엔티티
120 코어
130 레그
140 개별화 경로, 점선
150 구리 표면
160 몰드 (수지)
170 상부 면
200 표면 장착 전자 디바이스
300 리드-프레임 엔티티들에 속하지 않는 부분들
400 은으로 코팅되지 않은 면 영역

Claims (17)

  1. 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물을 제조하는 방법으로서,
    상기 방법은 하기 순서대로 수행되는,
    (a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물을 제공하는 단계로서, 상기 리드-프레임 본체 구조물은 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체 구조물을 제공하는 단계;
    (b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록, 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하는 단계; 및
    (c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체 구조물은 음극이고, 이에 의해 적어도 2 개의 리드-프레임 엔티티들을 포함하는 상기 리드-프레임 구조물을 제조하며, 각각의 리드-프레임 엔티티는 2 개의 면들을 갖고 상기 처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계를 포함하고,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 리드-프레임 구조물을 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키고 구리 표면을 노출시키지 않는, 리드-프레임 구조물을 제조하는 방법.
  3. 제 1 항에 있어서,
    상기 은 코팅은 최대 2 ㎛ 두께인, 리드-프레임 구조물을 제조하는 방법.
  4. 제 1 항에 있어서,
    상기 처리 용액은 적어도 하나의 실리케이트 염을 추가적으로 함유하는, 리드-프레임 구조물을 제조하는 방법.
  5. 표면 장착 전자 디바이스를 제조하는 방법으로서,
    상기 방법은 하기 순서대로 수행되는,
    (a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물을 제공하는 단계로서, 상기 리드-프레임 본체 구조물은 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체 구조물을 제공하는 단계;
    (b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하는 단계;
    (c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체 구조물은 음극이고, 이에 의해 적어도 2 개의 리드-프레임 엔티티들을 포함하는 리드-프레임 구조물을 제조하며, 각각의 리드-프레임 엔티티는 2 개의 면들을 갖고 상기 처리된 은 표면을 적어도 부분적으로 노출시키는, 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계;
    (d) 상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티 상에 적어도 하나의 반도체 디바이스를 장착하고, 상기 적어도 하나의 반도체 디바이스를 상기 처리된 은 표면에 본딩하는 단계로서, 상기 본딩은 상기 적어도 하나의 반도체 디바이스와 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티 간의 전기적 접속을 생성할 수 있는, 상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티 상에 적어도 하나의 반도체 디바이스를 장착하고, 상기 적어도 하나의 반도체 디바이스를 상기 처리된 은 표면에 본딩하는 단계;
    (e) 수지 재료를 사용하여 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티를 상기 적어도 하나의 반도체 디바이스와 함께 캡슐화하고, 이에 의해 적어도 하나의 표면 장착 전자 디바이스 구조물을 형성하는 단계; 및
    (f) 상기 표면 장착 전자 디바이스 구조물로부터 상기 표면 장착 전자 디바이스를 개별화하는 단계를 포함하고,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는 상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키고,
    상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 표면 장착 전자 디바이스를 제조하는 방법.
  6. 제 5 항에 있어서,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키고 구리 표면을 노출시키지 않는, 표면 장착 전자 디바이스를 제조하는 방법.
  7. 제 5 항에 있어서,
    상기 은 코팅은 최대 2 ㎛ 두께인, 표면 장착 전자 디바이스를 제조하는 방법.
  8. 제 5 항에 있어서,
    상기 처리 용액은 적어도 하나의 실리케이트 염을 추가적으로 함유하는, 표면 장착 전자 디바이스를 제조하는 방법.
  9. 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임을 제조하는 방법으로서,
    상기 방법은 하기 순서대로 수행되는,
    (a) 2 개의 메인 사이드들을 갖는 리드-프레임 본체를 제공하는 단계로서, 상기 리드-프레임 본체는 상기 메인 사이드들 중 각각의 메인 사이드 상에서 구리 표면을 배타적으로 노출시키는, 상기 리드-프레임 본체를 제공하는 단계;
    (b) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상에 은 코팅을 디포짓하는 단계; 및
    (c) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 방법 단계 (b) 에서 생성된 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체는 음극이고, 이에 의해 상기 리드-프레임을 제조하는, 상기 비처리된 은 표면을 전기 분해적으로 처리하는 단계를 포함하고,
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 상기 구리 표면을 부분적으로 노출시키며, 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 리드-프레임을 제조하는 방법.
  10. 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물로서,
    상기 리드-프레임 구조물은 각각 2 개의 면들을 갖는 적어도 2 개의 리드-프레임 엔티티들을 포함하고,
    상기 리드-프레임 구조물은:
    (i) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체 구조물;
    (ii) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록, 은 코팅으로 코팅되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드; 및
    (iii) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 리드-프레임 본체 구조물의 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체 구조물은 음극인, 상기 비처리된 은 표면으로 이루어지고,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 리드-프레임 구조물.
  11. 제 10 항에 있어서,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키고 구리 표면을 노출시키지 않는, 리드-프레임 구조물.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 은 코팅은 최대 2 ㎛ 두께인, 리드-프레임 구조물.
  13. 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임으로서,
    상기 리드-프레임은:
    (i) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체;
    (ii) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록, 은 코팅으로 코팅되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드; 및
    (iii) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 리드-프레임 본체의 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체는 음극인, 상기 비처리된 은 표면으로 이루어지고,
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 구리 표면을 부분적으로 노출시키며, 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 리드-프레임.
  14. 표면 장착 전자 디바이스로서,
    (A) 2 개의 면들을 갖고 리드-프레임의 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 상기 리드-프레임으로서,
    상기 리드-프레임은:
    (i) 구리로 이루어지고 2 개의 메인 사이드들을 갖는 리드-프레임 본체;
    (ii) 상기 메인 사이드들 중 적어도 하나의 메인 사이드가 비처리된 은 표면을 적어도 부분적으로 노출시키도록, 은 코팅으로 코팅되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드; 및
    (iii) 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는 처리 용액으로 상기 비처리된 은 표면을 전기 분해적으로 처리함으로써 획득 가능한 처리 층이 추가로 제공되는 상기 메인 사이드들 중 상기 적어도 하나의 메인 사이드 상의 상기 비처리된 은 표면으로서, 상기 리드-프레임 본체는 음극인, 상기 비처리된 은 표면
    으로 이루어지는, 상기 리드-프레임; 및
    (B) 상기 처리된 은 표면을 노출시키는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면 상에 장착되는 적어도 하나의 반도체 디바이스로서, 상기 적어도 하나의 반도체 디바이스는 상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면 상의 상기 처리된 은 표면에 본딩되고, 상기 본딩은 상기 적어도 하나의 반도체 디바이스와 상기 리드-프레임 간의 전기적 접속을 생성할 수 있는, 상기 적어도 하나의 반도체 디바이스를 포함하고,
    상기 적어도 하나의 반도체 디바이스 및 상기 리드-프레임은 수지 재료로 함께 캡슐화되며,
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 리드-프레임의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 표면 장착 전자 디바이스.
  15. 제 14 항에 있어서,
    상기 리드-프레임의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키고 구리 표면을 노출시키지 않는, 표면 장착 전자 디바이스.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 은 코팅은 최대 2 ㎛ 두께인, 표면 장착 전자 디바이스.
  17. 2 개의 면들을 갖고 상기 2 개의 면들 중 적어도 하나의 면 상에서 처리된 은 표면을 노출시키는 리드-프레임 구조물을 제조하는 방법으로서,
    상기 리드-프레임 구조물은 각각 2 개의 면들을 갖는 적어도 2 개의 리드-프레임 엔티티들을 포함하고,
    상기 방법은:
    - 2 개의 메인 사이드들을 갖고, 처리 용액으로 상기 메인 사이드들 중 적어도 하나의 메인 사이드 상에 비처리된 은 표면이 제공되는 리드-프레임 본체 구조물을 전기 분해적으로 처리하는 단계로서, 상기 리드-프레임 본체 구조물은 음극이고, 상기 처리 용액은 알칼리 금속 수산화물들, 알칼리 토금속 수산화물들, 수산화 암모늄들 및 이들의 혼합물들로부터 선택된 적어도 하나의 수산화 화합물을 함유하는, 상기 리드-프레임 본체 구조물을 전기 분해적으로 처리하는 단계를 포함하고,
    상기 적어도 2 개의 리드-프레임 엔티티들 중 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 배타적으로 노출시키거나, 또는
    상기 적어도 2 개의 리드-프레임 엔티티들 중 상기 적어도 하나의 리드-프레임 엔티티의 상기 2 개의 면들 중 상기 적어도 하나의 면은 상기 처리된 은 표면을 부분적으로 노출시키고 구리 표면을 부분적으로 노출시키며, 상기 처리된 은 표면을 부분적으로 노출시키는 상기 적어도 2 개의 리드-프레임 엔티티들 중 각각의 리드-프레임 엔티티의 상기 2 개의 면들 중 각각의 면 상에서, 상기 구리 표면의 면적은 상기 처리된 은 표면의 면적보다 작은 것을 특징으로 하는 리드-프레임 구조물을 제조하는 방법.
KR1020187029121A 2016-03-11 2017-03-10 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들 KR102155951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16159880 2016-03-11
EP16159880.0 2016-03-11
PCT/EP2017/055726 WO2017153590A1 (en) 2016-03-11 2017-03-10 Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same

Publications (2)

Publication Number Publication Date
KR20180121603A KR20180121603A (ko) 2018-11-07
KR102155951B1 true KR102155951B1 (ko) 2020-09-15

Family

ID=55587055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187029121A KR102155951B1 (ko) 2016-03-11 2017-03-10 리드-프레임 구조물, 리드-프레임, 표면 장착 전자 디바이스 및 이들을 제조하는 방법들

Country Status (9)

Country Link
US (2) US10832997B2 (ko)
EP (1) EP3427297B1 (ko)
JP (1) JP6756847B2 (ko)
KR (1) KR102155951B1 (ko)
CN (1) CN109075150B (ko)
MY (1) MY197351A (ko)
SG (1) SG11201807643QA (ko)
TW (1) TWI660068B (ko)
WO (1) WO2017153590A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整
US11735512B2 (en) 2018-12-31 2023-08-22 Stmicroelectronics International N.V. Leadframe with a metal oxide coating and method of forming the same
EP3971958A1 (en) 2020-09-16 2022-03-23 Nexperia B.V. A semiconductor package and a method for manufacturing of a semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505307A (ja) * 2008-10-13 2012-03-01 アトテック・ドイチュラント・ゲーエムベーハー 銀表面と樹脂材料間の接着の改良法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968397A (en) * 1989-11-27 1990-11-06 Asher Reginald K Non-cyanide electrode cleaning process
US5343073A (en) 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
US5300158A (en) 1992-05-26 1994-04-05 Olin Corporation Protective coating having adhesion improving characteristics
JPH09181241A (ja) * 1995-12-21 1997-07-11 Hitachi Cable Ltd リードフレームの表面処理方法
JPH11274177A (ja) * 1998-03-25 1999-10-08 Toppan Printing Co Ltd リードフレームおよびその製造方法
CN1190840C (zh) * 1999-04-08 2005-02-23 新光电气工业株式会社 半导体装置用引线框架
US6852427B1 (en) 2003-09-02 2005-02-08 Olin Corporation Chromium-free antitarnish adhesion promoting treatment composition
KR101168729B1 (ko) * 2005-08-16 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
DE602006009614D1 (de) 2006-02-17 2009-11-19 Atotech Deutschland Gmbh Zusammensetzung und Verfahren zur Behandlung der Oberflächen von Kupferlegierungen, um die Haftfähigkeit zwischen der Metalloberfläche und dem gebundenen polymerischen Material zu verbessern
US8012886B2 (en) * 2007-03-07 2011-09-06 Asm Assembly Materials Ltd Leadframe treatment for enhancing adhesion of encapsulant thereto
CN100470785C (zh) * 2007-04-29 2009-03-18 江苏长电科技股份有限公司 改善半导体塑料封装体内元器件分层的有效封装方法
US8264084B2 (en) * 2007-10-31 2012-09-11 Alpha & Omega Semiconductor, Inc. Solder-top enhanced semiconductor device for low parasitic impedance packaging
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置
CN103190008B (zh) * 2010-11-02 2016-07-06 大日本印刷株式会社 Led元件搭载用引线框、附有树脂引线框、半导体装置的制造方法及半导体元件搭载用引线框
JP5353954B2 (ja) * 2011-06-06 2013-11-27 大日本印刷株式会社 回路部材、及び半導体装置
JP6086532B2 (ja) * 2013-03-21 2017-03-01 Ｄｏｗａメタルテック株式会社 銀めっき材
JP6414669B2 (ja) * 2014-07-22 2018-10-31 大口マテリアル株式会社 リードフレーム及びその製造方法
US20160204003A1 (en) * 2015-01-08 2016-07-14 Yiu Fai KWAN Method of forming asper-silver on a lead frame

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505307A (ja) * 2008-10-13 2012-03-01 アトテック・ドイチュラント・ゲーエムベーハー 銀表面と樹脂材料間の接着の改良法

Also Published As

Publication number Publication date
MY197351A (en) 2023-06-14
US10832997B2 (en) 2020-11-10
US20190172777A1 (en) 2019-06-06
TW201800607A (zh) 2018-01-01
JP2019512880A (ja) 2019-05-16
EP3427297B1 (en) 2020-07-15
EP3427297A1 (en) 2019-01-16
US20190080930A1 (en) 2019-03-14
TWI660068B (zh) 2019-05-21
SG11201807643QA (en) 2018-10-30
WO2017153590A1 (en) 2017-09-14
CN109075150B (zh) 2022-03-01
KR20180121603A (ko) 2018-11-07
CN109075150A (zh) 2018-12-21
US10867895B2 (en) 2020-12-15
JP6756847B2 (ja) 2020-09-16

Similar Documents

Publication Publication Date Title
KR101603619B1 (ko) 은 표면과 수지 재료 사이의 접착력을 향상시키는 방법
KR101089201B1 (ko) 도체 기재, 반도체 장치 및 이들의 제조 방법
JP2012505307A5 (ko)
JP2002100718A (ja) 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US10867895B2 (en) Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
JP2002083917A (ja) 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
US6395583B1 (en) Semiconductor device with a coating of Pb-free Sn-base solder and manufacturing method therefor
US6852427B1 (en) Chromium-free antitarnish adhesion promoting treatment composition
EP2072639A1 (en) Method for adhesion promotion between the nickel and nickel alloy layer and another metal or a dielectric, such as in the manufacture of lead frames for semiconductor devices
JP3395772B2 (ja) 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
JP6870245B2 (ja) 銅製部材の表面処理方法及び半導体実装用基板の製造方法
JP2005163152A (ja) 電気メッキ方法及び半導体装置の製造方法
KR101375192B1 (ko) 리드 프레임의 에폭시 블리드 아웃 방지 방법
KR100769966B1 (ko) 반도체 리드프레임의 휘스커 방지를 위한 표면처리 방법
KR20120121799A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법
JPH01171257A (ja) 樹脂封止型半導体装置の製造方法
JP2008190005A (ja) 半導体装置の製造方法
KR20120113467A (ko) 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant