JP2019160911A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体基板の反りの抑制を図ることができる半導体装置およびその製造方法を提供する。【解決手段】半導体装置１０では、第１の主面２０ａにおける開口径Ｄ１が第２の主面２０ｂにおける開口径Ｄ２よりも大きい貫通孔２２が、第１の主面２０ａ側が凸となるような反りを半導体基板２０に生じさせる要因となる。半導体装置１０においては、第１の絶縁層３０の厚さＴ１が第２の絶縁層４０の厚さＴ２よりも厚くなっているため、上記反りの抑制が図られている。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

従来、半導体装置として、Ｓｉ等で構成された半導体基板を含み、かつ、半導体基板の表裏面にそれぞれ設けられた配線層を貫通配線によって接続する構成を有する半導体装置が知られている。たとえば下記特許文献１には、半導体基板にエッチングで設けた貫通孔が貫通配線で充たされた構成を有する半導体装置が開示されている。特許文献１でも述べられているとおり、半導体基板にエッチングで貫通孔を設けると、貫通孔の開口径が表裏面で互いに異なることがある。

特開２００７−２２１０８０号公報

発明者らは、鋭意研究の末、貫通孔の開口径が表裏面で異なる場合、半導体基板に反りが生じやすくなるとの知見を得た。発明者らは、さらに研究を重ね、貫通孔の開口径が表裏面で異なる場合であっても半導体基板の反りを抑制することができる技術を新たに見出した。

本発明は、半導体基板の反りの抑制を図ることができる半導体装置およびその製造方法を提供することを目的とする。

本発明の一形態に係る半導体装置は、第１の主面と、該第１の主面とは反対側に第２の主面とを有する半導体基板と、半導体基板を厚さ方向に沿って貫通する貫通孔と、第１の主面における貫通孔の周縁と貫通孔の側面とを連続的に覆う第１の絶縁層と、第１の絶縁層上に設けられ、第１の主面から貫通孔を介して第２の主面まで延びる第１の配線層と、第２の主面における貫通孔の周縁を覆う第２の絶縁層と、第２の主面上において第２の絶縁層および貫通孔を覆い、貫通孔から第２の主面に露出する第１の配線層と電気的に接続される第２の配線層とを備え、貫通孔は、第１の主面における開口径が第２の主面における開口径よりも大きく、第１の主面上における第１の絶縁層の厚さが、第２の主面上における第２の絶縁層の厚さより厚い。

上記半導体装置においては、第１の主面における開口径が第２の主面における開口径よりも大きい貫通孔が、第１の主面側が凸となるような反りを半導体基板に生じさせる要因となっている。ただし、上記半導体装置では、第１の主面上における第１の絶縁層の厚さが第２の主面上における第２の絶縁層の厚さより厚くなっており、第１の絶縁層により第１の主面側において収縮を生じさせることで、上記反りが抑制されている。

他の形態に係る半導体装置は、第１の主面における第１の配線層の残銅率と、第２の主面における第２の配線層の残銅率とが異なる。この場合、半導体基板の反りをさらに抑制することができる。

他の形態に係る半導体装置は、貫通孔は、第１の主面から第２の主面に向けて漸次縮径しており、貫通孔の側面が半導体基板の厚さ方向に対して傾斜している。

他の形態に係る半導体装置は、第１の絶縁層および第２の絶縁層の少なくとも一方が複数層で構成されている。

本発明の一形態に係る半導体装置の製造方法は、半導体基板に、第１の主面における開口径が、該第１の主面とは反対側の第２の主面における開口径よりも大きい貫通孔を形成する工程と、第１の主面における貫通孔の周縁と貫通孔の側面とを、第１の絶縁層で連続的に覆う工程と、第１の絶縁層上に、第１の主面から貫通孔を介して第２の主面まで延びる第１の配線層を形成する工程と、第２の主面における貫通孔の周縁に、第１の主面における第１の絶縁層の厚さより薄い第２の絶縁層を形成する工程と、第２の主面上において第２の絶縁層および貫通孔を覆い、貫通孔から第２の主面に露出する第１の配線層と電気的に接続される第２の配線層を設ける工程とを含む。

上記製造方法により得られる半導体装置においては、第１の主面における開口径が第２の主面における開口径よりも大きい貫通孔が、第１の主面側が凸となるような反りを半導体基板に生じさせる要因となっている。ただし、上記半導体装置では、第１の主面上における第１の絶縁層の厚さが第２の主面上における第２の絶縁層の厚さより厚くなっており、第１の絶縁層により第１の主面側において収縮を生じさせることで、上記反りが抑制される。

他の形態に係る半導体装置の製造方法は、第１の配線層を形成する工程において形成される第１の配線層の第１の主面における残銅率と、第２の配線層を形成する工程において形成される第２の配線層の第２の主面における残銅率とが異なる。この場合、半導体基板の反りをさらに抑制することができる。

他の形態に係る半導体装置の製造方法は、貫通孔を形成する工程において、第１の主面から第２の主面に向けて漸次縮径するように貫通孔を形成して、貫通孔の側面を半導体基板の厚さ方向に対して傾斜させる。

本発明によれば、半導体基板の反りの抑制を図ることができる半導体装置およびその製造方法が提供される。

本発明の一実施形態に係る半導体装置の概略断面図である。 図１に示した半導体装置の要部拡大図である。 図１に示した半導体装置の製造方法の各工程を示した図である。 図１に示した半導体装置の製造方法の各工程を示した図である。 図１に示した半導体装置の製造方法の各工程を示した図である。 図１に示した半導体装置の製造方法の各工程を示した図である。 半導体基板が反った状態を示した図である。

以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。

図１に示すように、本発明の一実施形態に係る半導体装置１０は、半導体基板２０を備えて構成されている。

半導体基板２０は、半導体材料で構成されており、本実施形態ではＳｉで構成されている。半導体基板２０は、平板状を呈し、互いに平行な一対の主面２０ａ、２０ｂを有する。以下、説明の便宜上、一方の主面を第１の主面２０ａ（図１における上面）と称し、他方の主面を第２の主面２０ｂ（図１における下面）と称す。半導体基板２０の厚さは、たとえば２００μｍ以下であり、本実施形態では１００μｍである。

半導体基板２０には、厚さ方向に沿って貫通する貫通孔２２が設けられている。図１では、１つの貫通孔２２のみが示されているが、半導体基板２０には複数の貫通孔２２が設けられている。貫通孔２２は、第１の主面２０ａにおける開口径Ｄ１が、第２の主面２０ｂにおける開口径Ｄ２よりも大きくなるように設けられている。より具体的には、貫通孔２２は、第１の主面２０ａから第２の主面２０ｂに向けて漸次縮径しており、第１の主面２０ａにおいて最大径、第２の主面２０ｂにおいて最小径となっている。その結果、貫通孔２２の側面２０ｃは、半導体基板２０の厚さ方向に対して所定角度だけ傾斜している。貫通孔２２の側面２０ｃの傾斜角θは、たとえば７〜１５度である。

半導体基板２０には、また、第１の絶縁層３０および第２の絶縁層４０が設けられている。

第１の絶縁層３０は、第１の主面２０ａにおける貫通孔２２の周縁と、貫通孔２２の側面２０ｃとを連続的に覆っている。第１の絶縁層３０は、絶縁性を有する材料で構成されており、ＳｉＯ_２やＳｉＮで構成することができる。本実施形態では、第１の絶縁層３０は、２層構造を有し、半導体基板２０に近い方からＳｉＯ_２層３１、ＳｉＮ層３２の順に並んでいる。第１の絶縁層３０を構成する各層の厚さは、第１の主面２０ａ上において、たとえば、ＳｉＯ_２層３１の厚さは５μｍ、ＳｉＮ層３２の厚さは１〜２μｍである。貫通孔の側面２０ｃを覆う部分の第１の絶縁層３０の厚さは、貫通孔２２の下方に向かうに従って薄くなっている。第１の絶縁層３０は貫通孔２２の下端において最も薄くなるが、最薄部分であっても絶縁層として十分機能するように、第１の絶縁層３０が決定される。

第２の絶縁層４０は、第２の主面２０ｂにおける貫通孔２２の周縁を覆っている。第２の絶縁層４０も、第１の絶縁層３０同様、絶縁性を有する材料で構成されており、ＳｉＯ_２やＳｉＮで構成することができる。本実施形態では、図２に示すように、第２の絶縁層４０は、第１層４１と第２層４４とを含んで構成されている。第２の絶縁層４０の第１層４１は、貫通孔２２の縁まで延びており、半導体基板２０に近い方からＳｉＯ_２層４２、ＳｉＮ層４３の順に並ぶ２層構造を有する。第２の絶縁層４０の第２層４４は、後述する第２の配線層２６の表面に沿って延びており、半導体基板２０に近い方からＳｉＮ層４５、ＳｉＯ_２層４６の順に並ぶ２層構造を有する。第２の主面２０ｂ上において、たとえば、ＳｉＯ_２層４２の厚さは１μｍ、ＳｉＮ層４３の厚さは０．１５μｍ、ＳｉＮ層４５の厚さは０．１５μｍ、ＳｉＯ_２層４６の厚さは３μｍである。

半導体基板２０には、さらに、第１の配線層２４および第２の配線層２６が設けられている。

第１の配線層２４は、第１の絶縁層３０上に設けられている。第１の配線層２４は、第１の絶縁層３０を介して、第１の主面２０ａおよび貫通孔２２の側面２０ｃを覆っている。第１の配線層２４は、第１の主面２０ａから貫通孔２２を介して第２の主面２０ｂまで延びており、貫通孔２２から第２の主面２０ｂに露出している。第１の配線層２４は、たとえば金属材料で構成されており、ＣｕやＣｒ等が採用され得る。

第２の配線層２６は、第２の主面２０ｂ上において第２の絶縁層４０の第１層４１および貫通孔２２を覆っている。そして、第２の配線層２６は、貫通孔２２から第２の主面２０ｂに露出する第１の配線層２４と電気的に接続されている。第２の配線層２６は、たとえば金属材料で構成されており、ＣｕやＣｒ等が採用され得る。

なお、第１の主面２０ａにおける第１の配線層２４の形成領域の面積が第２の主面２０ｂにおける第２の配線層２６の形成領域の面積よりも小さくなるように設計されており、第１の主面２０ａにおける第１の配線層２４の残銅率（たとえば４０％以上５０％未満）が第２の主面２０ｂにおける第２の配線層２６の残銅率（たとえば５０％以上６０％以下）より低くなっている。第１の主面２０ａにおける第１の配線層２４の厚さと第２の主面２０ｂにおける第２の配線層２６の厚さとは、同一または同程度となるように設計されている。

続いて、半導体基板２０の第２の主面２０ｂおよび貫通孔２２の側面２０ｃにおける被覆状態について、図２を参照しつつ説明する。

図２に示すように、第２の絶縁層４０の第１層４１は、貫通孔２２の縁まで延び、さらに、第２の主面２０ｂに対して平行に延びるようにして貫通孔２２の内側に張り出している。

第１の絶縁層３０は、側面２０ｃに沿って貫通孔２２の下端まで延び、さらに、第２の絶縁層４０の第１層４１と重なるようにして貫通孔２２の内側に張り出している。第１の絶縁層３０と第２の絶縁層４０の第１層４１とは、ほぼ同じ量だけ貫通孔２２の内側に張り出しており、先端は実質的に同じ位置にある。

第２の絶縁層４０の第２層４４は、第２の配線層２６が形成されていない領域においては第１層４１と重なっており、その領域では第２の絶縁層４０は４層構造を有する。第２層４４は、第２の配線層２６が形成された領域では、第２の配線層２６の表面に沿って延びる。第２層４４は、第２の配線層２６の側面と、第２の配線層２６の下面の一部とを連続的に覆っている。第２層４４には、第２の配線層２６の下面が第２層４４から部分的に露出するように開口部４４ａが設けられている。第２層４４の開口部４４ａにより露出された領域の第２の配線層２６には、たとえば、半導体装置１０を実装基板に搭載するためのバンプ端子が設けられる。

次に、上述した半導体装置１０を製造するための手順について、図３〜６を参照しつつ説明する。

半導体装置１０を製造する際には、図３（ａ）に示すように、まず、半導体基板２０の主面２０ｂ（第２の主面）上に、第２の絶縁層４０の第１層４１およびシード層５０を順次形成する。第１層４１はＣＶＤを用いて形成することができる。シード層５０はスパッタリングまたは無電解めっきを用いて形成することができる。次に、図３（ｂ）に示すように、第２の配線層２６が形成されない領域にレジスト５１を設け、シード層５０を用いた電解めっきによりめっき層５２を形成する。そして、図３（ｃ）に示すように、レジスト５１と、レジスト５１の下側のシード層５０とを除去する。それにより、シード層５０とめっき層５２とで構成された第２の配線層２６が形成される。続いて、図３（ｄ）に示すように、第１層４１と、第１層４１上に形成された第２の配線層２６とを一体的に覆うように、第２層４４を形成する。第２層４４はＣＶＤを用いて形成することができる。

さらに、図４（ａ）に示すように、第２層４４の開口部４４ａに対応する領域が空いたレジスト５３が形成される。そして、図４（ｂ）に示すように、レジスト５３を用いてエッチング（ドライエッチング）して、第２層４４に開口部４４ａを設ける。その結果、第２の配線層２６の一部の領域が第２層４４から露出する。第２層４４から露出した部分の第２の配線層２６に、必要に応じて、Ｎｉ、Ｐｄ、Ａｕ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ等をめっきすることができる。次に、図４（ｃ）に示すように、半導体基板２０に第２の配線層２６側から支持基板５４を貼り付ける。支持基板５４の貼り付けには接着材５５が用いられる。支持基板５４には、高い剛性を有する基板を採用することができ、たとえばガラスウェハが用いられる。その後、図４（ｄ）に示すように、半導体基板２０の露出面（第２の配線層２６側とは反対側の面）を研磨して、半導体基板２０を１００μｍ程度まで薄くする。この研磨により、半導体基板２０の第１の主面２０ａが形成される。なお、図４（ｄ）では、図４（ｃ）の半導体基板２０の表裏を反転して示している。

次に、図５（ａ）に示すように、半導体基板２０の主面２０ａ上に、貫通孔２２が形成される領域が空いたレジスト５６が形成される。続いて、図５（ｂ）に示すように、レジスト５６を用いてエッチング（ＤＲＩＥ）して、半導体基板２０に貫通孔２２を設ける。このとき、第１の主面２０ａにおける開口径Ｄ１が、第２の主面２０ｂにおける開口径Ｄ２よりも大きい貫通孔２２を形成する。開口径Ｄ１、Ｄ２が異なる貫通孔は、複数のエッチング条件に分けてＤＲＩＥをおこなうことで容易に形成することができる。たとえば、第１のエッチング条件として、ＳＦ_６と、ＣＦ_４と、Ｏ_２との混合ガスを用いて主に幅方向（面内方向）に開口を広げるエッチング条件を準備し、第２のエッチング条件としてＳＦ_６とＯ_２との混合ガスを用いて主に深さ方向（面直方向）に開口を広げるエッチング条件を準備して、ＤＲＩＥにおいて第１のエッチング条件の後に第２のエッチング条件をおこなうことで、開口径Ｄ１が開口径Ｄ２よりも大きくなる。また、第２の絶縁層４０は第２の主面２０ｂにおいて貫通孔２２の周縁および底面を覆っており、第２の配線層２６は第２の絶縁層４０を介して貫通孔２２を覆っている。さらに、図５（ｃ）に示すように、半導体基板２０の第１の主面２０ａに第１の絶縁層３０を形成する。このとき、第１の絶縁層３０は、貫通孔２２の側面および底面にも形成され、第１の主面２０ａにおける貫通孔２２の周縁と貫通孔２２の側面２０ｃとを連続的に覆っている。そして、図５（ｄ）に示すように、貫通孔２２の底面に対応する領域が空いたレジスト５７が形成される。

次に、図６（ａ）に示すように、レジスト５７を用いてエッチング（ドライエッチング）して、貫通孔２２の底面に位置する第１の絶縁層３０および第２の絶縁層４０の第１層４１を除去し、第２の配線層２６を露出させる。このとき、第２の絶縁層４０は、第２の主面２０ｂにおける貫通孔２２の周縁に位置する。そして、図６（ｂ）に示すように、第１の絶縁層３０を介して第１の主面２０ａおよび貫通孔２２の側面２０ｃを覆い、かつ、貫通孔２２を介して第２の配線層２６まで達するシード層５８を形成する。シード層５８はスパッタリングまたは無電解めっきを用いて形成することができる。次に、図６（ｃ）に示すように、第１の配線層２４が形成されない領域にレジスト５９を設け、シード層５８を用いた電解めっきによりめっき層６０を形成する。そして、図６（ｄ）に示すように、レジスト５９と、レジスト５９の下側のシード層５８とを除去する。それにより、シード層５８とめっき層６０とで構成された第１の配線層２４が形成される。このとき、第１の配線層２４は、第１の絶縁層３０上において、第１の主面２０ａから貫通孔２２を介して第２の主面２０ｂまで延びている。また、貫通孔２２から第２の主面２０ｂに露出した第１の配線層２４が、第２の配線層２６と電気的に接続される。

最後に、接着材５５とともに支持基板５４を除去することで、図１に示した半導体装置１０が得られる。

以上において説明した半導体装置１０では、第１の主面２０ａにおける開口径Ｄ１が第２の主面２０ｂにおける開口径Ｄ２よりも大きい貫通孔２２が、半導体装置１０の製造時や駆動時に、図７に示すように、第１の主面２０ａ側が凸となるような反りを半導体基板２０に生じさせる要因となる。半導体基板２０に貫通孔２２が設けられていることで、半導体基板２０の上側半分における構成材料の体積が下側半分における構成材料の体積よりも小さいために、上記反りが生じると考えられる。また、上記反りは、貫通孔２２の数が多いほど大きくなり、貫通孔２２の側面２０ｃの傾斜角θが大きくなるほど大きくなると考えられる。

半導体装置１０においては、第１の主面２０ａに形成される第１の絶縁層３０の厚さＴ１と、第２の主面２０ｂに形成される第２の絶縁層４０の厚さＴ２とを異ならせることで、上記反りの抑制が図られている。具体的には、第１の絶縁層３０の厚さＴ１が第２の絶縁層４０の厚さＴ２よりも厚くなるように設計されている（Ｔ１＞Ｔ２）。その結果、第２の主面２０ｂ側が凸となるような反り（すなわち、第１の主面２０ａ側が凸となるような反りを打ち消す反り）が生じる向きの応力が生じ、それにより上記反りが抑制されている。

特に、本実施形態のように、半導体基板２０が２００μｍ以下の薄いものである場合には、変形に対する十分な剛性を確保することが困難になり、上記反りが生じやすくなる。このような場合であっても、半導体装置１０では、第１の絶縁層３０の厚さＴ１を第２の絶縁層４０の厚さＴ２よりも厚くすることで、上記反りを効果的に抑制している。

また、本実施形態では、第１の主面２０ａにおける第１の配線層２４の残銅率が、第２の主面２０ｂにおける第２の配線層２６の残銅率とは異なっている。具体的には、第１の主面２０ａにおける第１の配線層２４の残銅率が、第２の主面２０ｂにおける第２の配線層２６の残銅率より低くなっている。このような残銅率の差により第２の主面２０ｂ側が凸となるような反り（すなわち、第１の主面２０ａ側が凸となるような反りを打ち消す反り）が生る向きの応力が生じ、第１の絶縁層３０と第２の絶縁層４０との厚さ差によっても第１の主面２０ａ側が凸となるような反りが多少残る場合に、その反りをさらに抑えることができる。このとき、残銅率がより低い第１の主面２０ａに設けられた第１の絶縁層３０の厚さＴ１が、残銅率がより高い第２の主面２０ｂに設けられた第２の絶縁層４０の厚さＴ２より厚いとの関係が成り立っている。反対に、第１の絶縁層３０と第２の絶縁層４０との厚さ差により第２の主面２０ｂ側が凸となるような反りが多少生じた場合には、第１の主面２０ａにおける第１の配線層２４の残銅率を第２の主面２０ｂにおける第２の配線層２６の残銅率より高くすることで、その反りを抑えることができる。換言すると、第１の主面２０ａにおける第１の配線層２４の残銅率と、第２の主面２０ｂにおける第２の配線層２６の残銅率とを異ならせることで、半導体基板２０の反りを調整することができる。

以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。たとえば、第１の絶縁層や第２の絶縁層を構成する層の数は、適宜増減することができる。半導体基板に形成される貫通孔の数も、適宜増減することができる。

１０…半導体装置、２０…半導体基板、２０ａ、２０ｂ…主面、２２…貫通孔、２４…第１の配線層、２６…第２の配線層、３０…第１の絶縁層、４０…第２の絶縁層。

Claims (7)

1. 第１の主面と、該第１の主面とは反対側に第２の主面とを有する半導体基板と、
   前記半導体基板を厚さ方向に沿って貫通する貫通孔と、
   前記第１の主面における前記貫通孔の周縁と前記貫通孔の側面とを連続的に覆う第１の絶縁層と、
   前記第１の絶縁層上に設けられ、前記第１の主面から前記貫通孔を介して前記第２の主面まで延びる第１の配線層と、
   前記第２の主面における前記貫通孔の周縁を覆う第２の絶縁層と、
   前記第２の主面上において前記第２の絶縁層および前記貫通孔を覆い、前記貫通孔から前記第２の主面に露出する前記第１の配線層と電気的に接続される第２の配線層と
   を備え、
   前記貫通孔は、前記第１の主面における開口径が前記第２の主面における開口径よりも大きく、
   前記第１の主面上における前記第１の絶縁層の厚さが、前記第２の主面上における前記第２の絶縁層の厚さより厚い、半導体装置。
2. 前記第１の主面における前記第１の配線層の残銅率と、前記第２の主面における前記第２の配線層の残銅率とが異なる、請求項１に記載の半導体装置。
3. 前記貫通孔は、前記第１の主面から前記第２の主面に向けて漸次縮径しており、前記貫通孔の側面が前記半導体基板の厚さ方向に対して傾斜している、請求項１または２に記載の半導体装置。
4. 前記第１の絶縁層および前記第２の絶縁層の少なくとも一方が複数層で構成されている、請求項１〜３のいずれか一項に記載の半導体装置。
5. 半導体基板に、第１の主面における開口径が、該第１の主面とは反対側の第２の主面における開口径よりも大きい貫通孔を形成する工程と、
   前記第１の主面における前記貫通孔の周縁と前記貫通孔の側面とを、第１の絶縁層で連続的に覆う工程と、
   前記第１の絶縁層上に、前記第１の主面から前記貫通孔を介して前記第２の主面まで延びる第１の配線層を形成する工程と、
   前記第２の主面における前記貫通孔の周縁に、前記第１の主面における前記第１の絶縁層の厚さより薄い第２の絶縁層を形成する工程と、
   前記第２の主面上において前記第２の絶縁層および前記貫通孔を覆い、前記貫通孔から前記第２の主面に露出する前記第１の配線層と電気的に接続される第２の配線層を設ける工程と
   を含む、半導体装置の製造方法。
6. 前記第１の配線層を形成する工程において形成される前記第１の配線層の前記第１の主面における残銅率と、前記第２の配線層を形成する工程において形成される前記第２の配線層の前記第２の主面における残銅率とが異なる、請求項５に記載の半導体装置の製造方法。
7. 前記貫通孔を形成する工程において、前記第１の主面から前記第２の主面に向けて漸次縮径するように前記貫通孔を形成して、前記貫通孔の側面を前記半導体基板の厚さ方向に対して傾斜させる、請求項５または６に記載の半導体装置の製造方法。

Images