JP4857832B2 - 電子回路基板及びその製造方法 - Google Patents

電子回路基板及びその製造方法 Download PDF

Info

Publication number
JP4857832B2
JP4857832B2 JP2006069009A JP2006069009A JP4857832B2 JP 4857832 B2 JP4857832 B2 JP 4857832B2 JP 2006069009 A JP2006069009 A JP 2006069009A JP 2006069009 A JP2006069009 A JP 2006069009A JP 4857832 B2 JP4857832 B2 JP 4857832B2
Authority
JP
Japan
Prior art keywords
bump
circuit board
electronic circuit
manufacturing
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006069009A
Other languages
English (en)
Other versions
JP2007250625A (ja
Inventor
登志雄 端場
博史 吉田
晴夫 赤星
斉 鈴木
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006069009A priority Critical patent/JP4857832B2/ja
Publication of JP2007250625A publication Critical patent/JP2007250625A/ja
Application granted granted Critical
Publication of JP4857832B2 publication Critical patent/JP4857832B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、電子回路基板、特に電気的接続などに用いる突起状バンプ付き配線基板とその製造方法に関する。
電子機器の小型化、低価格化に伴って、半導体チップや半導体装置及びそれらを検査するためのプローブ基板にも小型化、低コスト化が要求されている。半導体チップの小型化により、半導体チップ上に形成される電極パッドや端子部の微細化も同時に進んでいる。このため、配線間や基板間の電気的接続に用いるバンプを有する基板にも、微細化へ対応可能で低コストな製造方法が望まれている。更に微細化に伴う信頼性の低下も懸念されており、信頼性の高い基板が望まれている。
バンプ付き基板を形成する方法としては、フォトリソグラフィーを用いる方法が主流である。フォトリソグラフィーを用いたバンプ形成方法は大きく二つに分けられる。一つはサブトラクティブ法であり、もう一つはアディティブ法である。サブトラクティブ法は、基板上に形成した銅膜にエッチングレジスト膜を形成し、バンプとなる部分以外の銅をエッチングすることによりバンプを形成する方法である(例えば、特許文献1参照)。アディティブ法は、基板上のバンプとなる部分以外をめっきレジスト膜で覆い、バンプとなる部分のみにめっきをすることによりバンプを形成する方法である。アディティブ法に関しては、レジスト膜をバンプ高さと同じにしてバンプを形成する方法(例えば、特許文献2)とレジスト膜をバンプ高さより薄くしてバンプを形成する方法(例えば、特許文献3、非特許文献1)がある。
特開2004−95911号公報 特開2002−111185号公報 特開平4−234126号公報 Andre M. T. van der Putten et al,"Anisotropic Deposition of Electroless Nickel",J.Electrochem.Soc.,vol.140,No.8,2229(1993)
低コストにバンプを形成するために、フォトリソグラフィーを用いたレジスト膜によるマスクの工程が障害となる。従来のバンプの形成方法ではサブトラクティブ法、アディティブ法のいずれの方法においてもレジスト膜によって基板表面をマスクすることが必要である。レジスト膜によるマスクのためには、膜形成、露光、現像工程が必要である。しかし、これらの工程は時間が長くかかること、及び薬品の使用及びその廃液処理が必要であることからコストが高くなるという問題がある。
アディティブ法ではレジスト膜によるマスクを薄くすることで、フォトリソグラフィーを用いた工程を短縮することができる。しかし、レジスト膜を薄くすると微細化には不利となる問題がある。めっき膜厚がレジスト膜厚より厚くなるとめっきは基板垂直方向だけでなく基板水平方向へも成長する。これはめっきが等方的に進むためである。その結果、バンプ間の間隔が狭くなり、短絡する可能性が高くなってしまう。
また、フォトリソグラフィーを用いた場合、配線にレジスト膜によるマスクをするため、高精度な位置合わせが必要である。位置合わせの精度が低下すると、バンプと配線との接触面積が減少する場所が出てくる。このような場所は、バンプ部分での接続信頼性が低下してしまう問題がある。
したがって、本発明が解決しようとする課題は、接続信頼性が高く、高密度配線が可能な電子回路基板、少ない工程で電子回路基板を製造する方法を提供することである。
本発明によれば、基板面に形成した金属膜が連続した電気めっき膜であって、その電気めっき膜が線状の部分と、その線状の部分よりも広い幅を有する非線条部を有し、前記非線状部の金属膜の厚さが前記線状部の金属膜の厚さよりも大であることを特徴とする電子回路基板が提供される。
また、本発明によれば、基板上に電気めっきによって形成した非線状部と該非線状部よりも小さい幅を有する線状部を有する電子回路基板の製造方法において、基板上に下地導電膜を形成し、該下地導電膜上に線状部と非線状部を、電気めっき反応を抑制する添加剤を含むめっき液を用いて電気めっきによって形成することを特徴とする電子回路基板の製造方法が提供される。
本発明により、接続信頼性が高く、高密度配線が可能な電子回路基板を提供することができ、少ない工程で電子回路基板を製造することができる。
本発明において、前記非線状部は例えばバンプであり、前記線状部は例えば配線である。本発明は特にバンプ付き回路基板に適する構造に関する。
また、前記金属膜の端面が前記基板面と交叉する方向と前記基板面とのなす角度θが90°以下であることが望ましい。この形状を有するために、配線及び/またはバンプの外形寸法が所定の寸法よりも大きくなることがなく、高密度配線基板を得ることができる。このような形状を形成することができるのは、本発明において使用される電気めっき液に金属の析出を抑制する物質を添加したためである。この添加物はめっきの初期においては金属の析出を抑制するが、めっきの進行とともに抑制効果を失う。
前記金属膜と前記基板面との間に下地導電膜たとえば下地金属膜を有することができる。下地導電膜は、電気めっきのための下地層であり、この下地導電膜は種々の方法で形成することができる。例えば基板が絶縁物ならば化学めっきや蒸着或いはスパッタリングにより下地導電膜を形成し、形成された金属膜にフォトリソグラフィーによりマスクを形成し、エッチングにより目的の導電膜のパターンを形成することができる。また、基板に銅箔を接着し、これをフォトリソグラフィーによりマスクを形成し、エッチングにより目的の導電膜のパターンを形成する。
本発明により、基板に形成した下地金属膜上にめっきによって形成したバンプを有する基板において、バンプ底部の幅(W1)が配線幅(W2)よりも広く、配線とバンプは連続しためっき膜によって形成されており、バンプ部分のめっき膜厚(T1)が配線部分のめっき膜厚(T2)より厚いことを特徴とする電子回路基板が提供される。
電気めっき膜の幅が、ある一定の方向に沿って測定したとき(たとえば、配線を横切る方向における幅(W2)とその横切る方向と平行の方向における金属膜の幅(W1))、広い部分(W1)とより狭い部分(W2)を有する。バンプの断面形状は、先端に突起を有するほぼ三角形または先端が平坦な台形である。前者の立体形状は図5(d)に示すように、ほぼ三角錐であり、後者の立体形状は図1(c)に示すように円錐台である。これらはその用途によって適宜選択される。
本発明においては、電気めっきにより下地導電膜上に形成される銅めっき膜は、単位長さあたりの面積の小さい配線等の上に形成されるめっき膜厚よりも、面積の広い下地導電膜の上に形成されるめっき膜の膜厚は自動的に大きくなる。前記電子回路基板において、配線幅(W2)に対するバンプ底部の幅(W1)の比(Rw)が1.5〜5であることが好ましい。
前記電子回路基板において、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比(Rt)が5以上であることが好ましい。T1/T2の大きさは、W1/W2に比例し、従って、バンプの構造を決める場合にあたっては、W1/W2、電気めっき時間、銅イオン析出抑制添加剤の量等によって決める。
前記電子回路基板において、バンプ部分の下地金属膜表面に凹凸を有し、凹凸を有する部分のJIS B0601で規定される算術平均粗さRaが0.01〜4μmであり、凹凸を有する部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが0.005〜8μmであることが好ましい。下地導電膜に凹凸を形成するのは、電気めっき膜と下地導電膜との密着力を高めるために有効である。また、基板面を粗化し、その面に下地導電膜を形成することによって、基板、下地導電膜及び電気めっき膜の接着力を高めて、信頼性の高い回路基板を得ることができる。基板面の粗化方法は公知の方法例えば、サンドブラスト法、化学的粗化法等がある。
前記電子回路基板において、バンプ部分の下地金属膜表面に凹凸形成処理をした部分のJIS B0601で規定される算術平均粗さRaが、凹凸形成処理をしない部分のRaに比べて大きいことが好ましい。
前記電子回路基板において、バンプ部分の下地金属膜表面に凹凸を有し、凹凸形成処理をした部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが、凹凸形成処理をしない部分のRSmに比べて小さいことが好ましい。
前記電子回路基板において、バンプ上面に絶縁基板表面と平行な面を有することが好ましい。また、前記電子回路基板において、図8(a)に示す絶縁基板表面とバンプ側壁とのなす角θが90°以下であることが好ましい。
前記電子回路基板において、バンプの中心とバンプを形成する部分の下地金属膜の中心との距離のバンプ径に対する比が0.01以下であることが好ましい。本発明は下地導電膜が電気めっきのセルフアラインメントとして機能するため、バンプや配線上に形成される電気めっき膜が精度よく形成される。このことは、高密度配線基板を得るのに都合がよい。また、下地導電膜がセルフアライメントとして機能するため、電気めっきのためのマスク形成工程が省略でき、電子回路基板のコストを低減することができる。
本発明の実施形態によれば、基板に形成した下地導電膜上に電気めっきによって形成したバンプを有するバンプ付き基板の製造方法において、基板上に下地導電膜に配線を形成する部分の幅(W2)よりもバンプを形成する部分の幅(W1)を広く形成し、電気めっき反応を抑制する添加剤を含むめっき液を用いて下地導電膜上に電気めっきを行う工程を含むことを特徴とする電子回路基板の製造方法が提供される。
また、絶縁基板に形成した下地導電膜上に電気めっきによって形成したバンプを有するバンプ付き基板の製造方法において、絶縁基板上に下地導電膜に配線を形成する部分の幅(W2)よりもバンプを形成する部分の幅(W1)を広く形成し、電気めっき反応を抑制する添加剤を含むめっき液を用いて下地導電膜上に電気めっきを行う工程を含むことを特徴とする電子回路基板の製造方法が提供される。
さらに、絶縁基板に形成した下地金属膜上に電気めっきによって形成したバンプを有するバンプ付き基板の製造方法において、絶縁基板上のバンプを形成する部分に凹凸を形成し、絶縁膜基板の凹凸が投影するように下地金属膜を形成する。それにより配線を形成する部分の幅(W2)よりもバンプを形成する部分の幅(W1)を広く形成し、電気めっき反応を抑制する添加剤を含む電気めっき液を用いて下地金属膜上にめっきを行う工程を含むことを特徴とする電子回路基板の製造方法が提供される。
前記電子回路基板の製造方法において、下地金属膜の配線形成部分の幅(W2)に対するバンプ形成部分の幅(W1)の比を1.5〜5とすることが好ましい。
前記電子回路基板の製造方法において、前記めっき工程で配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を1より大きくすることが好ましい。
前記電子回路基板の製造方法において、前記めっき工程で配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を5以上とすることが好ましい。
前記電子回路基板の製造方法において、前記凹凸を形成する工程がバンプ形成部分の下地導電膜表面に凹凸を形成する工程を含み、凹凸を有する部分のJIS B0601で規定される算術平均粗さRaを、凹凸を有さない部分のRaに比べて大きくすることが好ましい。
前記電子回路基板の製造方法において、前記凹凸を形成する工程がバンプ形成部分の下地金属膜表面に凹凸を形成する工程を含み、凹凸を形成した部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmを、凹凸を形成しない部分のRSmに比べて小さくすることが好ましい。
前記電子回路基板の製造方法において、前記凹凸を形成した部分のJIS B0601で規定される算術平均粗さRaを0.01〜4μmとし、JIS B0601で規定される粗さ曲線要素の平均長さRSmを0.005〜8μmとすることが好ましい。
前記バンプ付き基板の製造方法において、前記添加物質がシアニン色素及びその誘導体の少なくとも1種類を添加することが好ましい。銅イオンの析出電圧は、銅イオンの析出を抑制する物質を添加しなければ、+60mVvs.Ag|AgCl|飽和KClであるが、銅イオンの析出を抑制する物質例えば、シアニン色素を添加すると、−100〜―200mVvs.Ag|AgCl|飽和KClとなる。本発明者の実験によれば、析出過電圧が150mV以上高くなることが好ましいことがわかった。しかしこれ以下でも本発明の目的が達成でき、析出過電圧が無添加の場合よりも50mV以上高くなればよい。銅イオンの析出を抑制する物質としてシアニン色素を選択した場合、その添加量は、1〜20mg/dmが好ましい。
前記バンプ付き基板の製造方法において、前記シアニン色素が下記の化学構造式(Xは陰イオンであり、nは0,1,2,3のいずれか)で表される。
Figure 0004857832
このようなめっきに用いる添加剤としては、めっき反応を抑制し、めっき反応の進行と同時にめっき反応抑制効果を失う化合物が良い。添加剤のめっき反応を抑制する効果は、めっき液中に添加剤を加えることにより金属の析出過電圧が大きくなることで確認できる。添加剤がめっき反応の進行と同時にめっき反応抑制効果を失う効果は、めっき液の流速が速い程、金属の析出過電圧が大きくなることで確認できる。つまり、添加剤の下地金属膜表面への供給速度が速い程、めっき反応の抑制効果が高くなる。添加剤がめっき反応抑制効果を失うときには、添加剤は分解されて別の物質に変化、或いは、還元されて酸化数の異なる物質に変化する場合がある。
このような添加剤を含むめっき液でめっきを行うことで下地金属膜の幅によってめっき膜厚が変化する理由を以下に述べる。この添加剤を点足した電気めっき液を用いてめっきを行うと、めっき反応の進行と共に下地金属膜表面では添加剤がその効果を失うために、めっき反応に関与する実効的な添加剤濃度が減少する。添加剤の濃度が減少すると、添加剤は溶液中からの拡散によって供給される。このとき、下地金属膜の平坦部と端部では供給のされ方が異なる。下地金属膜の平坦部では、溶液中の基板垂直方向のみから平面的に添加剤の供給がある。
一方、下地金属膜の端部では、基板垂直方向からの供給に加えて、下地金属膜の存在しない基板水平方向や斜め方向からも添加剤の供給がある。このように、下地金属膜端部ではめっき反応を抑制する添加剤の供給が多くなる。つまり、下地金属膜端部ではめっき反応がより抑制され、めっき膜厚が薄くなる。下地金属膜の幅が異なる場合、下地金属膜端部の影響に違いがある。下地金属膜の幅が広い場合、下地金属膜端部の影響が少ない。下地金属膜の幅が狭い場合、下地金属膜全体に占める下地金属膜端部の影響が相対的に大きくなり、めっき反応がより抑制される。つまり、下地金属膜の幅が狭いほどめっき膜厚は薄くなる。
したがって、バンプを形成する部分の下地金属膜の幅を配線部分の下地金属膜の幅よりも広くすることで、バンプを形成する部分のめっき膜厚が配線部分のめっき膜厚よりも厚くなり、結果として突起状のバンプが形成できる。さらに下地金属膜上に凹凸を付けて表面積を増やすと、バンプを形成する部分のめっき膜厚と配線部分のめっき膜厚の差を大きくできる。また、添加剤としてポリエチレングリコールなどの界面活性剤やビス(3−スルフォプロピル)ヂスルフィドなどの有機硫黄化合物を添加しても良い。
本発明におけるバンプ付き基板の製造方法の特徴は、バンプを形成する部分の幅を配線部分の幅より広くした下地金属膜上に、めっき反応を抑制する添加剤を用いて電気めっきを行うことである。この方法によってバンプを形成する部分のめっき膜厚を配線部分のめっき膜厚よりも厚くすることができ、フォトリソグラフィー法を用いなくとも突起状のバンプを形成することが出来る。先端が突起形状のバンプを有する基板は、多層配線基板等に利用されることが多く、先端が平坦な部分を有するバンプの場合は、そのバンプに半導体素子などの電子部品をマウントするのに用いられることが多い。
さらに本発明におけるバンプ付き基板の製造方法の特徴は、めっき反応を抑制する添加剤によってめっき膜の基板水平方向への成長を抑えることである。めっき膜の基板水平方向への成長を抑えることで、薄いレジスト膜を使った場合でも短絡なしに微細なバンプを形成できる。また、本発明におけるバンプ付き基板の特徴は、バンプと配線との位置ずれが少ないことである。本発明によって形成したバンプはフォトリソグラフィー法によるレジストマスクを用いることなく、下地膜のバンプを形成する部分にのみ突起を形成できる。したがって、バンプと配線との位置ずれは起きず、接続信頼性が高くなる。
以下、本発明の実施の形態について図を用いて説明する。まず、実施例1〜6及び比較例1〜2までの結果をまとめた表を表1に示す。
Figure 0004857832
表1において、添加剤A−1〜A−4及びBがシアニン色素であり、Cは他のタイプの色素である。
表1中の「添加剤種類」の欄に記載されている種々の記号は次の化学物質を意味している。
A−1:2−[(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−メチル]−1,3,3−トリメチル−3H−インドリウム パークロレート
A−2:2−[3−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1−プロペニル]−1,3,3−トリメチル−3H−インドリウム クロライド
A−3:2−[5−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1,3−prンタジエニル]−1,3,3−トリメチル−3H−インドリウム アイオダイド
A−4:2−[7−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1,3,5−ヘプタトリエニル]−1,3,3−トリメチル−3H−インドリウム アイオダイド
B:3−エチル−2−[5−(3−エチル−2(3H)−ベンゾチアゾリリデン)−1,3−ペンタジエニル]ベンゾチアゾリウム アイオダイド
C:Janus Green B
Ra:JIS B0601で規定される算術平均粗さ(μm)
RSm:JIS B0601で規定される粗さ曲線要素の平均長さ(μm)
Rw:配線幅(W2)に対するバンプ底部の幅(W1)の比(W1/W2)
Rt:配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比(T1/T2)
Rc:バンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離のバンプ底部幅(W1)に対する比((C1−C2)/W1)
Rd:めっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比(W101/W1)
以下、本発明を図面を引用して、実施例により詳細に説明する。
(実施例1)
図1及び図2、図3は、本発明によるバンプ付き基板の製造方法を示す平面図と断面図である。図1(a)、図2(a)に示すように、厚さ25μmのポリイミドフィルム基板1(東レ・デュポン株式会社製カプトンEN)表面に平均粒径5nmの銀微粒子を分散させた溶液をインクジェット法により吹き付けてバンプ部幅20μm、配線部幅10μm、厚さ0.2μmの下地金属膜2を形成した。その後、基板を200℃で加熱して銀微粒子を融着させた。ここで絶縁基板としては、ポリイミドに限定されず、ポリエステル、ガラスエポキシ、フェノール、アラミドなどの樹脂やセラミックス、ガラスなどを用いることができる。微粒子としては、白金、金、銅、ニッケル、錫などの金属微粒子を用いることができる。
また、下地金属膜の形成方法としては、インクジェット法に限らずスクリーン印刷法、無電解めっき法やスパッタ法、CVD(Chemical Vapor Deposition)法などを用いることが出来る。銀微粒子によって形成された下地金属膜2表面の凹凸を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが0.05μm、粗さ曲線要素の平均長さRSmが0.03μmとなっていた。次に図1(b)、図2(b)に示すように電気めっきを行い、バンプ3及び配線4を形成した。電気めっきは、表2に示す組成のめっき液に添加剤として表1に示す物質を添加して行った。図1(c)は図1(b)の斜視図である。
Figure 0004857832
めっき時間は20分、電流密度は0.5A/dm2、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。電気銅めっき後、酸化防止層として無電解金めっきにより銅表面に金を0.5μm形成した。酸化防止層は、金に限らず白金、銀、パラジウムなどの酸化されにくい貴金属などを用いることが出来る。
めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示す配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、6であった。このことからバンプ形成部分に優先的にめっきが成長し、突起状のバンプが形成できることがわかった。
次に図8(b)及び図8(c)に示すめっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比Rdを計算すると1であった。このことからめっき膜の基板水平方向への成長がなく、短絡せずに微細なバンプと配線とが一度に形成できることがわかった。次に図8(d)に示すバンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離Cのバンプ底部幅(W1)に対する比Rcを求めると、0.005となった。このことから、バンプを形成する下地金属膜の中心とバンプ中心との位置ずれが少なく、接続信頼性の高いバンプが形成できることがわかった。以上の結果、フォトリソグラフィー法を用いるよりも少ない工程で微細かつ信頼性の高いバンプ付き基板が製造できた。
(実施例2)
図4及び図5は、本発明によるバンプ付き基板の製造方法を示すものである。図4(a)、図5(a)に示すように、基板としては厚さ25μmのポリイミドフィルム1を用いた。下地金属膜2としてスパッタ法により厚さ0.05μmのニッケル膜と厚さ0.5μmの銅膜を形成した後、銅膜表面に電気めっきによって銅膜を5μm形成した。スパッタ法によって形成する下地金属膜は、ニッケルと銅の積層膜に限定されず、クロムと銅の積層膜などを用いることができる。
図4(b)、図5(b)に示すように、フォトリソグラフィー法によってレジスト膜を形成し、エッチングにより幅15μmの銅配線パターン2を形成した。この時同時に、幅40μmのバンプパターン3も形成した。銅のエッチングはメック株式会社製メックブライトを用い、その後メック株式会社製メックリムーバーを用いて、ニッケル下地膜を除去した。図4(c)及び図5(c)に示すように、銅粗化処理を行って銅表面に凹凸形状を形成し、粗化された配線パターン2’及び粗化されたバンプパターン3’を形成した。銅粗化処理は日本マクダーミッド株式会社製マルチボンドを用い、表3に示す工程を用いた。銅粗化液としては、上記の他にメック株式会社のメックエッチボンド、シプレイ・ファーイースト株式会社のサーキュボンド、日本アルファメタルズ株式会社のアルファプレップなどを用いることができる。
Figure 0004857832
銅粗化処理後の銅表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さがJIS B0601で規定される算術平均粗さRaが0.05μm、粗さ曲線要素の平均長さRSmが0.04μmとなっていた。図5(d)に示すように、銅表面に凹凸形状をつけた直後に電気めっきを行い、バンプ3を形成した。電気めっきは表2に示すめっき液に表1に示す添加剤を加えた液を用いた。めっき条件としては、めっき時間は5分、電流密度は1.0A/dm2、めっき液の温度は20℃とした。
めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示す配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、40であった。このことからバンプ形成部分に優先的にめっきが成長し、突起状のバンプが形成できることがわかった。次に図8(b)、図8(c)に示すめっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比Rdを計算すると1であった。このことからめっき膜の基板水平方向への成長がなく、短絡せずに微細なバンプと配線とが一度に形成できることがわかった。次に図8(d)に示すバンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離Cのバンプ底部幅(W1)に対する比Rcを求めると、0.005となった。このことから、バンプを形成する下地金属膜の中心とバンプ中心との位置ずれが少なく、接続信頼性の高いバンプが形成できることがわかった。以上の結果、フォトリソグラフィー法を用いるよりも少ない工程で微細かつ信頼性の高いバンプ付き基板が製造できた。
(実施例3)
図6及び図7は、本発明によるバンプ付き基板の製造方法を示すものである。図6(a)、図7(a)に示すように、基板として厚さ12μmの銅箔7を貼り付けたガラスエポキシ樹脂基板1を用いた。図6(b)、図7(b)に示すように、フォトリソグラフィー法によってレジスト膜を形成し、エッチングにより幅50μmの銅配線パターンを形成した。この時同時に、幅250μmのバンプパターンも形成した。
その後、図7(c)に示すように銅表面のバンプ形成部分に凹凸を形成した。凹凸の形成には、マスクを通してアルミナ微粒子を銅表面に吹き付けるサンドブラスト処理を用いた。サンドブラスト処理した銅表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さがJIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。サンドブラスト処理していない銅表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さがJIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。
図7(d)に示すように、バンプ形成部の銅表面に凹凸形状をつけた直後に電気めっきを行い、銅めっき膜(配線部4及びバンプ部3)を形成した。電気めっきは表2に示すめっき液に、表1に示す添加剤を加えためっき液を用いた。電気めっき条件としては、めっき時間は5分、電流密度は0.25A/dm2、めっき液の温度は30℃とした。図7(e)に示すように厚さ100μmのソルダーレジストを形成し、フォトリソグラフィー法によってバンプ部を中心とする開口部径400μmの部分のソルダーレジストを除去した。はんだの拡散防止層として、ソルダーレジストを除去した銅バンプ表面にニッケルを5μm、金を0.1μmの厚さに、それぞれ無電解めっきによって形成した。以上の結果、NSMD(Non Solder Mask Defined)構造のパッドを有する多層配線板を形成できた。
めっき後にバンプ付き多層配線板の表面と断面とを観察した。図8(a)に示す配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、25であった。このことからバンプ形成部分に優先的にめっきが成長し、突起状のバンプが形成できることがわかった。次に図8(b)、図8(c)に示すめっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比Rdを計算すると1であった。このことからめっき膜の基板水平方向への成長がなく、短絡せずに微細なバンプと配線とが一度に形成できることがわかった。
次に図8(d)に示すバンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離Cのバンプ底部幅(W1)に対する比Rcを求めると、0.002となった。このことから、バンプを形成する下地金属膜の中心とバンプ中心との位置ずれが少なく、接続信頼性の高いバンプが形成できることがわかった。以上の結果、フォトリソグラフィー法を用いるよりも少ない工程で微細かつ信頼性の高いバンプ付き基板が製造できた。
(実施例4〜6)
実施例4〜6では添加剤及びRwを変えた以外は実施例1と同様の方法でバンプ付き基板を形成した。バンプ付き基板の表面と断面とを観察した結果、いずれも配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtが1以上となっていた。このことからバンプ形成部分に優先的にめっきが成長し、突起状のバンプが形成できることがわかった。
次に図8(b)、図8(c)に示すめっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比Rdを計算すると1であった。このことからめっき膜の基板水平方向への成長がなく、短絡せずに微細なバンプと配線とが一度に形成できることがわかった。図8(d)に示すバンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離Cのバンプ底部幅(W1)に対する比Rcを求めると、0.01以下となった。このことから、バンプを形成する下地金属膜の中心とバンプ中心との位置ずれが少なく、接続信頼性の高いバンプが形成できることがわかった。以上の結果、フォトリソグラフィー法を用いるよりも少ない工程で微細かつ信頼性の高いバンプ付き基板が製造できることがわかった。
(比較例1)
比較例1では配線幅(W2)に対するバンプ底部の幅(W1)の比(Rw)が1.0であること以外は実施例1と同様の方法でめっきを行い、配線を形成した。めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示すバンプ部分のめっき膜厚(T1)、配線部分のめっき膜厚(T2)を測定し、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、1.0であった。このことからバンプ形成部分に優先的にめっきが成長せず、バンプが形成できなかった。
(比較例2)
比較例1ではめっき液中に添加剤を含まないこと以外は実施例1と同様の方法でめっきを行い、配線を形成した。めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示すバンプ部分のめっき膜厚(T1)、配線部分のめっき膜厚(T2)を測定し、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、1.0であった。このことからバンプ形成部分に優先的にめっきが成長せず、バンプが形成できなかった。
フォトリソグラフィー法を用いたレジストによるマスクなし又はバンプ高さよりも薄いレジストで微細なバンプが形成できることから、Siチップや配線板上のバンプ形成及びそれらの検査に用いるプローブなどへの適用が可能である。
本発明の実施形態によるバンプ付き基板の製造方法における下地金属膜を形成した基板の平面(a)と電気めっき後の基板の平面(b)及び斜視図(c)である。 本発明の実施形態によるバンプ付き基板における下地金属膜を形成した基板の側面(a)と電気めっき後の基板の側面(b)の断面図である。 本発明の実施形態によるバンプ付き基板の平面図(a)及び断面図(b),(c)である。 本発明の他の実施形態によるバンプ付き基板の製造方法を示すフロー図(平面図)である。 図4のバンプ付き基板の製造方法を示すフロー図(断面図)である。 本発明のさらに他の実施形態によるバンプ付き基板の製造方法を示すフロー図(平面図)である。 図6のバンプ付き基板の製造方法を示しフロー図(断面図)である。 本発明の実施形態によるバンプ付き基板の評価方法を示した平面図及び断面図である。
符号の説明
1…基板、2…下地金属膜、3…配線、5…ソルダーレジスト。

Claims (24)

  1. 基板面に、線状部と該線状部の幅よりも大きい幅を有する非線状部とを含む金属膜が形成され、前記線状部と前記非線状部とが連続した電気めっき膜であって、前記非線状部の金属膜の厚さが前記線状部の金属膜の厚さよりも大であり、前記金属膜と前記基板面との間に下地導電膜を有し、前記金属膜と接する前記下地金属膜面に凹凸が形成されていることを特徴とする電子回路基板。
  2. 前記非線状部はバンプであり、前記線状部は配線であることを特徴とする請求項1記載の電子回路基板。
  3. 前記非線状部の金属膜の端面が前記基板面と交叉する方向と前記基板面とのなす内角が90°以下である請求項1記載の電子回路基板。
  4. 前記下地金属膜上に電気めっきによって形成した配線とバンプを有し、バンプ底部の幅(W1)が配線幅(W2)よりも広く、配線とバンプは連続した電気めっき膜によって形成されており、バンプ部分のめっき膜厚(T1)が配線部分のめっき膜厚(T2)より厚いことを特徴とする請求項2記載の電子回路基板。
  5. 請求項4記載の電子回路基板において、配線幅(W2)に対するバンプ底部の幅(W1)の比(Rw)が1.5〜5であることを特徴とする電子回路基板。
  6. 請求項4記載の電子回路基板において、配線部分のめっき膜厚(T2)に対する前記バンプ部分のめっき膜厚(T1)の比(Rt)が5以上であることを特徴とする電子回路基板。
  7. 請求項4記載の電子回路基板において、前記バンプ部分の下地金属膜表面の凹凸を有する部分のJIS B0601で規定される算術平均粗さRaが0.01〜4μmであり、凹凸を有する部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが0.005〜8μmであることを特徴とする電子回路基板。
  8. 請求項7記載の電子回路基板において、前記バンプ部分の下地金属膜表面に凹凸形成処理をした部分のJIS B0601で規定される算術平均粗さRaが、凹凸形成処理をしない部分のRaに比べて大きいことを特徴とする電子回路基板。
  9. 請求項4に記載の電子回路基板において、前記バンプ部分の下地金属膜表面に凹凸を有し、凹凸を有する部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが、凹凸を有さない部分のRSmに比べて小さいことを特徴とする電子回路基板。
  10. 請求項4〜9のいずれかに記載の電子回路基板において、前記バンプ上面に前記基板表面と平行な面を有することを特徴とする電子回路基板。
  11. 請求項4〜10のいずれかに記載の電子回路基板において、前記基板表面とバンプ側壁とのなす角θが90°以下であることを特徴とする電子回路基板。
  12. 請求項4〜11のいずれかに記載の電子回路基板において、バンプの中心とバンプを形成する部分の下地金属膜の中心との距離のバンプ径に対する比が0.01以下であることを特徴とする電子回路基板。
  13. 基板上に電気めっきによって形成した非線状部と該非線状部よりも小さい幅を有する線状部を有する電子回路基板の製造方法であって、
    前記基板上に下地導電膜を形成し、
    前記電気めっきに先立って、前記下地導電膜に凹凸を形成し、
    次いで該下地導電膜上に線状部と該線状部の幅よりも大きい幅を有する非線状部を、電気めっき反応を抑制する添加剤を含むめっき液を用いて、前記添加がめっきの初期においては金属の析出を抑制するが、めっきの進行とともに抑制効果を失うことにより前記線状部と前記非線状部とが連続し、かつ前記非線状部の厚さが前記線状部の厚さよりも大である電気めっき膜を形成することを特徴とする電子回路基板の製造方法。
  14. 前記基板に形成した前記下地導電膜上に電気めっきによって線状部としての配線及び非線状部としてのバンプを形成することを特徴とする請求項13記載の電子回路基板の製造方法。
  15. 前記基板上に少なくともバンプを形成する部分に凹凸を形成し、前記凹凸が投影された下地導電膜を前記基板の凹凸上に形成し、その後電気めっきを行う工程を含むことを特徴とする請求項14記載の電子回路基板の製造方法。
  16. 請求項13又は14記載の電子回路基板の製造方法において、下地導電膜の配線形成部分の幅(W2)に対するバンプ形成部分の幅(W1)の比を1.5〜5とすることを特徴とする電子回路基板の製造方法。
  17. 請求項13又は14記載の電子回路基板の製造方法において、前記電気めっきにより配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を1より大きくすることを特徴とする電子回路基板の製造方法。
  18. 請求項13又は14記載の電子回路基板の製造方法において、前記電気めっきにより配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を5以上とすることを特徴とする電子回路基板の製造方法。
  19. 請求項13又は14記載の電子回路基板の製造方法において、前記バンプを形成する工程がバンプ形成部分の下地金属膜表面に凹凸を形成する工程を含み、凹凸が形成された部分のJIS B0601で規定される算術平均粗さRaを、凹凸を形成しない部分のRaよりも大きくすることを特徴とする電子回路基板の製造方法。
  20. 請求項13又は14記載の電子回路基板の製造方法において、前記バンプを形成する工程がバンプ形成部分の下地金属膜表面に凹凸を形成する工程を含み、凹凸を形成した部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmを、凹凸を形成しない部分のRSmに比べて小さくすることを特徴とする電子回路基板の製造方法。
  21. 請求項13又は14記載の電子回路基板の製造方法において、前記バンプを形成する工程がバンプ形成部分のJIS B0601で規定される算術平均粗さRaを0.01〜4μmとし、
    JIS B061で規定される粗さ曲線要素の平均長さRSmを0.005〜8μmとすることを特徴とする電子回路基板の製造方法。
  22. 請求項13または14記載の電子回路基板の製造方法において、前記添加剤は金属の析出過電圧を大きくする物質であることを特徴とする電子回路基板の製造方法。
  23. 請求項22記載の電子回路基板の製造方法において、前記物質がシアニン色素及びその誘導体の少なくとも1種類であることを特徴とする電子回路基板の製造方法。
  24. 請求項2記載の電子回路基板の製造方法において、前記シアニン色素が下記の化学構造式(Xは陰イオンであり、nは0,1,2,3のいずれか)で表されることを特徴とする電子回路基板の製造方法。
    Figure 0004857832
JP2006069009A 2006-03-14 2006-03-14 電子回路基板及びその製造方法 Expired - Fee Related JP4857832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069009A JP4857832B2 (ja) 2006-03-14 2006-03-14 電子回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069009A JP4857832B2 (ja) 2006-03-14 2006-03-14 電子回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007250625A JP2007250625A (ja) 2007-09-27
JP4857832B2 true JP4857832B2 (ja) 2012-01-18

Family

ID=38594634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069009A Expired - Fee Related JP4857832B2 (ja) 2006-03-14 2006-03-14 電子回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4857832B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112996259B (zh) * 2021-02-09 2022-07-19 盐城维信电子有限公司 一种不同铜厚线路板的制作方法
JP2023020093A (ja) * 2021-07-30 2023-02-09 富士フイルム株式会社 積層体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法

Also Published As

Publication number Publication date
JP2007250625A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
JP4665531B2 (ja) 配線板の製造方法
JP5602584B2 (ja) 配線基板及びその製造方法
JP4682285B2 (ja) 配線及び層間接続ビアの形成方法
JP2010010500A (ja) 銅回路部品およびその製造方法
US20150029689A1 (en) Bump structure, wiring substrate, semiconductor apparatus and bump structure manufacturing method
CN101183668A (zh) 电解电镀形成突起电极的半导体装置及其制造方法
TW201352091A (zh) 印刷電路板及其製造方法
US20100181100A1 (en) Copper circuit wiring board and method for manufacturing the same
KR20090045012A (ko) 실리콘 인터포저 제조 방법, 실리콘 인터포저 및 실리콘 인터포저를 구비하는 반도체 장치 패키지 및 반도체 장치
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP4857832B2 (ja) 電子回路基板及びその製造方法
JP4862508B2 (ja) 導体パターン形成方法
JPH0758201A (ja) 多層配線基板の製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
JPH11298141A (ja) 電子装置の製造方法
JP2003142829A (ja) 多層配線基板及びその製造方法
JP2006253574A (ja) 配線基板の製造方法
JP2004087862A (ja) 半導体装置用テープキャリア
JP2001144398A (ja) 配線基板および配線基板の製造方法
JPH07231151A (ja) 配線基板
JP4038985B2 (ja) 半導体装置用テープキャリア
JP3863534B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2003229668A (ja) 多層配線装置の製造方法
JP4401136B2 (ja) 実装用回路基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees