JP2007250625A - 電子回路基板及びその製造方法 - Google Patents
電子回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007250625A JP2007250625A JP2006069009A JP2006069009A JP2007250625A JP 2007250625 A JP2007250625 A JP 2007250625A JP 2006069009 A JP2006069009 A JP 2006069009A JP 2006069009 A JP2006069009 A JP 2006069009A JP 2007250625 A JP2007250625 A JP 2007250625A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic circuit
- bump
- manufacturing
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】基板面に形成した金属膜が連続した電気めっき膜であって、その電気めっき膜の幅が非線状部とより狭い線状部を有し、前記非線状部の金属膜の厚さが前記線状部の金属膜の厚さよりも大であることを特徴とする電子回路基板に関する。また、基板に形成した下地導電性膜上に電気めっきによって形成した配線及びバンプを有する電子回路基板の製造方法であって、基板上に下地金属膜に配線を形成する部分の幅(W2)よりもバンプを形成する部分の幅(W1)を広く形成し、電気めっき反応を抑制する添加剤を含むめっき液を用いて下地金属膜上に電気めっきを行う工程を含むことを特徴とする電子回路基板の製造方法に関する。
【選択図】図1
Description
A−1:2−[(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−メチル]−1,3,3−トリメチル−3H−インドリウム パークロレート
A−2:2−[3−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1−プロペニル]−1,3,3−トリメチル−3H−インドリウム クロライド
A−3:2−[5−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1,3−prンタジエニル]−1,3,3−トリメチル−3H−インドリウム アイオダイド
A−4:2−[7−(1,3−ジヒドロ−1,3,3−トリメチル−2H−インドール−2−イリデン)−1,3,5−ヘプタトリエニル]−1,3,3−トリメチル−3H−インドリウム アイオダイド
B:3−エチル−2−[5−(3−エチル−2(3H)−ベンゾチアゾリリデン)−1,3−ペンタジエニル]ベンゾチアゾリウム アイオダイド
C:Janus Green B
Ra:JIS B0601で規定される算術平均粗さ(μm)
RSm:JIS B0601で規定される粗さ曲線要素の平均長さ(μm)
Rw:配線幅(W2)に対するバンプ底部の幅(W1)の比(W1/W2)
Rt:配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比(T1/T2)
Rc:バンプの中心C1とバンプを形成する部分の下地金属膜の中心C2との距離のバンプ底部幅(W1)に対する比((C1−C2)/W1)
Rd:めっき後バンプ部分幅(W101)のめっき前下地金属膜幅(W1)に対する比(W101/W1)
以下、本発明を図面を引用して、実施例により詳細に説明する。
図1及び図2、図3は、本発明によるバンプ付き基板の製造方法を示す平面図と断面図である。図1(a)、図2(a)に示すように、厚さ25μmのポリイミドフィルム基板1(東レ・デュポン株式会社製カプトンEN)表面に平均粒径5nmの銀微粒子を分散させた溶液をインクジェット法により吹き付けてバンプ部幅20μm、配線部幅10μm、厚さ0.2μmの下地金属膜2を形成した。その後、基板を200℃で加熱して銀微粒子を融着させた。ここで絶縁基板としては、ポリイミドに限定されず、ポリエステル、ガラスエポキシ、フェノール、アラミドなどの樹脂やセラミックス、ガラスなどを用いることができる。微粒子としては、白金、金、銅、ニッケル、錫などの金属微粒子を用いることができる。
図4及び図5は、本発明によるバンプ付き基板の製造方法を示すものである。図4(a)、図5(a)に示すように、基板としては厚さ25μmのポリイミドフィルム1を用いた。下地金属膜2としてスパッタ法により厚さ0.05μmのニッケル膜と厚さ0.5μmの銅膜を形成した後、銅膜表面に電気めっきによって銅膜を5μm形成した。スパッタ法によって形成する下地金属膜は、ニッケルと銅の積層膜に限定されず、クロムと銅の積層膜などを用いることができる。
図6及び図7は、本発明によるバンプ付き基板の製造方法を示すものである。図6(a)、図7(a)に示すように、基板として厚さ12μmの銅箔7を貼り付けたガラスエポキシ樹脂基板1を用いた。図6(b)、図7(b)に示すように、フォトリソグラフィー法によってレジスト膜を形成し、エッチングにより幅50μmの銅配線パターンを形成した。この時同時に、幅250μmのバンプパターンも形成した。
実施例4〜6では添加剤及びRwを変えた以外は実施例1と同様の方法でバンプ付き基板を形成した。バンプ付き基板の表面と断面とを観察した結果、いずれも配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtが1以上となっていた。このことからバンプ形成部分に優先的にめっきが成長し、突起状のバンプが形成できることがわかった。
比較例1では配線幅(W2)に対するバンプ底部の幅(W1)の比(Rw)が1.0であること以外は実施例1と同様の方法でめっきを行い、配線を形成した。めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示すバンプ部分のめっき膜厚(T1)、配線部分のめっき膜厚(T2)を測定し、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、1.0であった。このことからバンプ形成部分に優先的にめっきが成長せず、バンプが形成できなかった。
比較例1ではめっき液中に添加剤を含まないこと以外は実施例1と同様の方法でめっきを行い、配線を形成した。めっき後にバンプ付き基板の表面と断面とを観察した。図8(a)に示すバンプ部分のめっき膜厚(T1)、配線部分のめっき膜厚(T2)を測定し、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比Rtを求めると、1.0であった。このことからバンプ形成部分に優先的にめっきが成長せず、バンプが形成できなかった。
Claims (27)
- 基板面に、線状部と該線状部の幅よりも大きい幅を有する非線状部とを含む金属膜が形成され、該金属膜は連続した電気めっき膜であって、前記非線状部の金属膜の厚さが線状部の金属膜の厚さよりも大であることを特徴とする電子回路基板。
- 前記非線状部はバンプであり、前記線状部は配線であることを特徴とする請求項1記載の電子回路基板。
- 前記非線状部の金属膜の端面が前記基板面と交叉する方向と前記基板面とのなす内角が90°以下である請求項1記載の電子回路基板。
- 前記金属膜と前記基板面との間に下地導電膜を有する請求項1記載の電子回路基板。
- 前記金属膜と接する前記下地金属膜面に凹凸が形成されていることを特徴とする請求項4記載の電子回路基板。
- 基板に形成した下地金属膜上に電気めっきによって形成した配線とバンプを有する電子回路基板において、バンプ底部の幅(W1)が配線幅(W2)よりも広く、配線とバンプは連続した電気めっき膜によって形成されており、バンプ部分のめっき膜厚(T1)が配線部分のめっき膜厚(T2)より厚いことを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、配線幅(W2)に対するバンプ底部の幅(W1)の比(Rw)が1.5〜5であることを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、配線部分のめっき膜厚(T2)に対するバンプ部分のめっき膜厚(T1)の比(Rt)が5以上であることを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、バンプ部分の下地金属膜表面に凹凸を有し、凹凸を有する部分のJIS B0601で規定される算術平均粗さRaが0.01〜4μmであり、凹凸を有する部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが0.005〜8μmであることを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、バンプ部分の下地金属膜表面に凹凸形成処理をした部分のJIS B0601で規定される算術平均粗さRaが、凹凸形成処理をしない部分のRaに比べて大きいことを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、バンプ部分の下地金属膜表面に凹凸を有し、凹凸を有する部分のJIS B0601で規定される粗さ曲線要素の平均長さRSmが、凹凸を有さない部分のRSmに比べて小さいことを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、バンプ上面に絶縁基板表面と平行な面を有することを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、絶縁基板表面とバンプ側壁とのなす角θが90°以下であることを特徴とする電子回路基板。
- 請求項6記載の電子回路基板において、バンプの中心とバンプを形成する部分の下地金属膜の中心との距離のバンプ径に対する比が0.01以下であることを特徴とする電子回路基板。
- 基板上に電気めっきによって形成した非線状部と該非線状部よりも小さい幅を有する線状部を有する電子回路基板の製造方法において、基板上に下地導電膜を形成し、該下地導電膜上に線状部と非線状部を、電気めっき反応を抑制する添加剤を含むめっき液を用いて電気めっきによって形成することを特徴とする電子回路基板の製造方法。
- 基板に形成した下地導電膜上に電気めっきによって形成した配線及びバンプを有する電子回路基板の製造方法において、基板上に下地導電膜に配線を形成する部分の幅(W2)よりもバンプを形成する部分の幅(W1)を広く形成し、電気めっき反応を抑制する添加剤を含むめっき液を用いて下地導電膜上に電気めっきを行う工程を含むことを特徴とする電子回路基板の製造方法。
- 前記電気めっきに先立って、前記下地導電膜に凹凸を形成し、次いで電気めっきを行う工程を含むことを特徴とする請求項15または16記載の電子回路基板の製造方法。
- 前記基板上に少なくともバンプを形成する部分に凹凸を形成し、前記凹凸が投影された下地導電膜を前記基板の凹凸上に形成し、その後電気めっきを行う工程を含むことを特徴とする請求項15または16記載の電子回路基板の製造方法。
- 請求項16記載の電子回路基板の製造方法において、下地導電膜の配線形成部分の幅(W2)に対するバンプ形成部分の幅(W1)の比を1.5〜5とすることを特徴とする電子回路基板の製造方法。
- 請求項16記載の電子回路基板の製造方法において、前記電気めっきにより配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を1より大きくすることを特徴とする電子回路基板の製造方法。
- 請求項16記載の電子回路基板の製造方法において、前記電気めっきにより配線形成部分のめっき膜厚(T2)に対するバンプ形成部分のめっき膜厚(T1)の比を5以上とすることを特徴とする電子回路基板の製造方法。
- 請求項16記載の電子回路基板の製造方法において、前記バンプを形成する工程がバンプ形成部分の下地金属膜表面に凹凸を形成する工程を含み、凹凸が形成された部分のJIS B0601で規定される算術平均粗さRaを、凹凸を形成しない部分のRaよりも大きくすることを特徴とする電子回路基板の製造方法。
- 請求項16記載の電子回路基板の製造方法において、前記バンプを形成する工程がバンプ形成部分の下地金属膜表面に凹凸を形成する工程を含み、凹凸を形成した部分のJIS
B0601で規定される粗さ曲線要素の平均長さRSmを、凹凸を形成しない部分のRSmに比べて小さくすることを特徴とする電子回路基板の製造方法。 - 請求項16記載の電子回路基板の製造方法において、前記バンプを形成する工程がバン
プ形成部分のJIS B0601で規定される算術平均粗さRaを0.01〜4μmとし、
JIS B061で規定される粗さ曲線要素の平均長さRSmを0.005〜8μmとす
ることを特徴とする電子回路基板の製造方法。 - 請求項15または16記載の電子回路基板の製造方法において、前記添加剤は金属の析出過電圧を大きくする物質であることを特徴とする電子回路基板の製造方法。
- 請求項25記載の電子回路基板の製造方法において、前記物質がシアニン色素及びその誘導体の少なくとも1種類であることを特徴とする電子回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069009A JP4857832B2 (ja) | 2006-03-14 | 2006-03-14 | 電子回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006069009A JP4857832B2 (ja) | 2006-03-14 | 2006-03-14 | 電子回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250625A true JP2007250625A (ja) | 2007-09-27 |
JP4857832B2 JP4857832B2 (ja) | 2012-01-18 |
Family
ID=38594634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006069009A Expired - Fee Related JP4857832B2 (ja) | 2006-03-14 | 2006-03-14 | 電子回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857832B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112996259A (zh) * | 2021-02-09 | 2021-06-18 | 盐城维信电子有限公司 | 一种不同铜厚线路板的制作方法 |
US20230042016A1 (en) * | 2021-07-30 | 2023-02-09 | Fujifilm Corporation | Laminate |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210565A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Cable Ltd | 配線板およびその製造方法 |
-
2006
- 2006-03-14 JP JP2006069009A patent/JP4857832B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006210565A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Cable Ltd | 配線板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112996259A (zh) * | 2021-02-09 | 2021-06-18 | 盐城维信电子有限公司 | 一种不同铜厚线路板的制作方法 |
US20230042016A1 (en) * | 2021-07-30 | 2023-02-09 | Fujifilm Corporation | Laminate |
Also Published As
Publication number | Publication date |
---|---|
JP4857832B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790209B2 (en) | Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device | |
JP4665531B2 (ja) | 配線板の製造方法 | |
JP5602584B2 (ja) | 配線基板及びその製造方法 | |
JP4682285B2 (ja) | 配線及び層間接続ビアの形成方法 | |
TWI504323B (zh) | 2層可撓性基板暨以2層可撓性基板作為基材之印刷佈線板 | |
JP2010010500A (ja) | 銅回路部品およびその製造方法 | |
TW201352091A (zh) | 印刷電路板及其製造方法 | |
US20100181100A1 (en) | Copper circuit wiring board and method for manufacturing the same | |
TWI404465B (zh) | 印刷電路板及其製造方法 | |
KR20090045012A (ko) | 실리콘 인터포저 제조 방법, 실리콘 인터포저 및 실리콘 인터포저를 구비하는 반도체 장치 패키지 및 반도체 장치 | |
JP4857832B2 (ja) | 電子回路基板及びその製造方法 | |
JPH0758201A (ja) | 多層配線基板の製造方法 | |
JP2009117721A (ja) | 配線基板、回路基板、これらの製造方法 | |
JPH11298141A (ja) | 電子装置の製造方法 | |
JP2003142829A (ja) | 多層配線基板及びその製造方法 | |
JP4345742B2 (ja) | 配線基板及びその製造方法 | |
JP5089322B2 (ja) | ビアフィリング方法 | |
JP2004087862A (ja) | 半導体装置用テープキャリア | |
JPH07231151A (ja) | 配線基板 | |
JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
JP2003229668A (ja) | 多層配線装置の製造方法 | |
JP3863534B2 (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
JP4038985B2 (ja) | 半導体装置用テープキャリア | |
JP2003273170A (ja) | 両面配線テープキャリアの製造方法並びにこれを用いたテープキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |