TWI504323B - ２層可撓性基板暨以２層可撓性基板作為基材之印刷佈線板 - Google Patents

２層可撓性基板暨以２層可撓性基板作為基材之印刷佈線板 Download PDF

Info

Publication number
TWI504323B
TWI504323B TW102134478A TW102134478A TWI504323B TW I504323 B TWI504323 B TW I504323B TW 102134478 A TW102134478 A TW 102134478A TW 102134478 A TW102134478 A TW 102134478A TW I504323 B TWI504323 B TW I504323B
Authority
TW
Taiwan
Prior art keywords
film
layer
copper
wiring
flexible substrate
Prior art date
Application number
TW102134478A
Other languages
English (en)
Other versions
TW201424493A (zh
Inventor
Junichi Nagata
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201424493A publication Critical patent/TW201424493A/zh
Application granted granted Critical
Publication of TWI504323B publication Critical patent/TWI504323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12556—Organic component
    • Y10T428/12569—Synthetic resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

2層可撓性基板暨以2層可撓性基板作為基材之印刷佈線板
本發明係關於半加成法用的2層可撓性基板，更具體的說，關於在絕緣體薄膜的表面上不經過黏著劑，藉由半加成法直接能形成佈線圖案的2層可撓性基板。
進而，關於在基材中使用該2層可撓性基板，採用半加成法製造的印刷佈線板。
一般情況下，用於製作可撓性佈線板的基板，大致分為在絕緣體薄膜上使用黏著劑，黏貼作為導體層的銅箔的3層可撓性基板(例如，參照專利文獻1)，以及在該絕緣體薄膜上不使用黏著劑，藉由乾式鍍膜法或濕式鍍覆法，直接形成作為導體層的銅被膜層的2層可撓性基板。
在此，當使用3層可撓性基板情況，可藉由減成法在基板上形成所希望的佈線圖案，製造3層可撓性佈線板，又，當使用2層佈線板時，可藉由減成法或半加成法在基板上形成所希望的佈線圖案，製造2層可撓性佈線板，但迄今，製造方法簡單、可低成本製造的3層可撓性基板的使用佔主流。
圖3為藉由減成法使用2層可撓性基板的的佈線圖案製造步驟的概略圖，在圖3所示的減成法為，基板使用2層可撓性基板， 該2層可撓性基板由圖3(0)所示的絕緣體薄膜1上以乾式鍍膜法設置之薄膜的基底金屬層2與在其上設置之作為佈線且具有膜厚的銅被膜層3所構成；如圖3(1)所示，該2層可撓性基板的銅被膜層3表面的佈線處設置抗蝕劑層5。其次，如圖3(2)所示，在該抗蝕層5上設置開口部5a，如圖3(3)所示，通過開口部5a露出之不需要的銅被膜層3與基底金屬層2，以蝕刻等進行除去。其次，如圖3(4)所示，藉由除去抗蝕層5而形成佈線板之方法。
可是，伴隨著近年來的電子儀器的小型化，即使對上述可撓性佈線板也要求高密度，其佈線間距(佈線寬度/線間寬度)，更加變狹。
然而，在3層可撓性基板的製造時，作為基板的絕緣體薄膜上形成的銅被膜層上，按照所希望的佈線圖案進行蝕刻，進行佈線部的形成以製造佈線板情形時，由於佈線部的側面被蝕刻，即產生所謂側蝕刻，故佈線部的斷面形狀易變成斜切的梯形，因此，為確保佈線部間的電絕緣性而進行蝕刻的話，由於佈線間距寬度變得過寬，故習知僅採用將一般使用的厚度35μm銅箔用黏著劑與絕緣體薄膜粘貼的3層可撓性基板中，使佈線板中的佈線部進行狹間距化具有一定限制。
因此，使用厚度18μm以下的薄銅箔貼合的基板，代替習知之厚度35μm的銅箔貼合的基板，使由側蝕刻而造成的斜切的寬度變小，以求佈線板中佈線部的狹間距化。
然而，由於這種薄壁的銅箔剛性小，處理性差，因此可採用暫時在銅箔上貼合鋁載體等增強材料，提高剛性後，進行該銅箔與聚醯亞胺膜貼合，再除去鋁載體等方法，但該方法費事且花時間，具有作業性、生產性差的問題。
另外，這種薄銅箔亦具有由於發生膜厚偏差或針孔或龜裂等而使被膜缺陷增加等製造技術上的問題，進而，如銅箔愈變薄，則銅箔本身的製造愈困難，製造成本升高，而造成失去3層可撓性佈線板的成本優勢的結果。
特別是，最近由於因不使用厚度10數μm以下或數μm左右的銅箔，就不能製造的具有狹幅、狹間距的佈線部的佈線板的強烈要求，使用3層可撓性基板的佈線板，既存在上述技術上的問題，也產生製造成本上的問題。
因此，採用不施用黏著劑，可直接在絕緣體薄膜上形成銅被覆層的2層可撓性基板的2層可撓性佈線板引起關注。
這種2層可撓性基板，其具有的優點為：不使用黏著劑，直接於絕緣體薄膜上形成銅被膜層，因此，除了使基板本身的厚度變薄，還具有附著的銅被膜層的厚度亦可以調整至任意的厚度的優點。
又，在製造2層可撓性基板時，作為在絕緣體薄膜上形成均等厚度的銅被膜層的手段，通常採用電鍍銅法，為此，一般係在實施電鍍銅覆被膜的絕緣體薄膜上形成薄膜的基底金屬層，於表面全面賦予導電性，在其上進行電鍍銅處理(例如，參照專利文獻2)。
作為形成佈線圖案的方法，為瞭解決上述減成法的問題點，提出半加成法。例如，專利文獻3公開了採用半加成法的印刷佈線板的製造方法。
圖2為表示藉由使用2層可撓性基板的半加成法的佈線圖案製造步驟的概略圖，在圖2所示的半加成法為，基板使用2層可撓性基板，該2層可撓性基板由在圖2(0)所示的絕緣體薄膜1上以乾式鍍膜法設置之薄膜的基底金屬層2與在其上設置的薄膜銅被膜層 3構成，圖2(1)所示的基板的銅被膜層3表面形成抗蝕層5，其次在圖2(2)所示的銅被膜層3上於欲形成佈線圖案之處，設置抗蝕層5的開口部5a，如圖2(3)所示，藉由該開口部5a，以露出的銅被膜層3作為陰極進行電鍍銅，形成所希望的膜厚的佈線部4後，如圖2(4)所示，除去抗蝕層5，藉由圖2(5)所示的閃蝕(flash etching)等，除去佈線部4以外的基板表面的金屬層(基底金屬層、銅被膜層)，從而製成佈線板之方法。
該半加成法，由於不是像減成法那樣，銅被膜層的不需要部位用蝕刻進行除去，形成佈線圖案，故不必留意佈線的側蝕刻，而適合狹間距佈線，但也有問題。
例如，由於在圖2(1)的抗蝕層5形成時，在使用乾膜抗蝕劑代替液態抗蝕劑的情況下，難以完全使其密合於銅被膜表面上，因此，藉由化學研磨液在銅被膜層的極表面留下細微的凹凸，利用錨定效應提高密著性，但存在有例如根據銅被膜層的狀態，存在使凹凸過剩的化學研磨液，反而使密著性惡化的問題。
又，圖2(5)的閃蝕法等，除去佈線部以外的基板表面的金屬層時，有時發生佈線的底部寬度(W2 )比該佈線圖案寬度(W1 )小的狀態，即所謂的底切(undercut)。
當存在這種底切時，對於既定的佈線圖案寬度，絕緣體薄膜上的密著寬度變小，當粘結寬度的比例低至必要以上時，具有得不到充分的佈線密著強度的問題。此外，關於佈線的底部寬度(W2 )及佈線圖案寬度(W1 )的定義，如圖1所述。
進而，關於該底切，當底切量(W1 -W2 )/2與佈線圖案的寬度W1 的比例超過7.5%時，密著強度的降低成為嚴重的問 題，對此在專利文獻4中已經公開。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開平6-132628號公報
[專利文獻2]日本專利特開平8-139448號公報
[專利文獻3]日本專利特開2006-278950號公報
[專利文獻4]日本專利特開2007-123622號公報
本發明鑒於這種情況，在使用半加成法的加工中，提供一種採用細微佈線加工性優良的金屬噴敷法的2層可撓性基板。
本發明的第1發明為一種2層可撓性基板，其具有：在絕緣體薄膜的至少一側之表面上不經由黏著劑而形成包含鎳之合金的基底金屬層、在上述基底金屬層上以乾式鍍膜法所形成的銅薄膜層、以及在上述銅薄膜層上以電鍍法所形成的鍍銅被覆膜，其特徵在於，從上述鍍銅被覆膜表面至絕緣體薄膜方向的至少0.4μm深的範圍，鍍銅被覆膜中所含有之硫黃的含量為10質量ppm~150質量ppm。
本發明的第2發明為2層可撓性基板，其特徵在於，在第1發明中由上述基底金屬層上以乾式鍍膜法所形成的銅薄膜層與在此銅薄膜層上以電鍍法所形成的鍍銅被覆膜而所構成的銅被膜的總膜厚為0.5~4μm。
本發明的第3發明為2層可撓性基板，其特徵在於，第 1發明及第2發明的上述絕緣體薄膜為選自聚醯亞胺系薄膜、聚醯胺系薄膜、聚酯系薄膜、聚四氟乙烯系薄膜、聚苯硫醚系薄膜、聚萘二甲酸乙二醇酯系薄膜、液晶聚合物系薄膜的樹脂薄膜。
本發明的第4發明為印刷佈線板，其特徵在於，利用將金屬膜的積層體使用於通電之半加成法而形成佈線圖案，而該金屬膜的積層體係由在第1至第3發明所記載的2層可撓性基板的絕緣體薄膜上依次所形成的基底金屬層、銅薄膜層及鍍銅被覆膜而所構成。
本發明的第5發明為印刷佈線板，其特徵在於，利用將金屬膜的積層體使用於通電之半加成法而形成佈線圖案，而該金屬膜的積層體係由在第4發明中的2層可撓性基板的絕緣體薄膜上依次所形成的基底金屬層、銅薄膜層及鍍銅被覆膜，而在經除去使用於其通電之金屬膜的積層體以外的2層可撓性基板表面之金屬膜的積層體後的印刷佈線板中，其佈線的底部寬度(W2 )與佈線的佈線圖案寬度(W1 )則具有下列算式(1)的關係。
[算式1](W1 -W2 )/2W1 ≦0.075‧‧‧(1)
如使用本發明的2層可撓性基板，使用半加成法形成佈線，由於可改善基板與乾膜抗蝕劑的黏著狀態，而可獲得抗蝕層缺陷少的佈線板。
進而，由於在形成的佈線上不產生底切，即使是細微佈線，也可以有效獲得佈線之剝離難以發生的可撓性佈線板，在工業上發揮顯著的效果。
1‧‧‧絕緣體薄膜
2‧‧‧基底金屬層
3‧‧‧銅被膜層
4‧‧‧佈線
5‧‧‧抗蝕層
5a‧‧‧抗蝕層的開口部
W1‧‧‧佈線的佈線圖案寬度(銅被膜層的最小寬度上方的最大寬度)
W2‧‧‧佈線的底部寬度(銅被膜層的最小寬度)
圖1為表示底切定義的印刷佈線板的斷面圖，(a)為經正常的閃蝕法，形成長方形斷面的佈線4之情況，(b)為形成梯形狀斷面的佈線4之情況。
圖2(0)至(5)為使用半加成法的印刷佈線板製造步驟的概略圖。
圖3(0)至(4)為採用減成法的印刷佈線板製造步驟的概略圖。
本發明的2層可撓性基板，其係具有：在絕緣體薄膜的至少一面上不經過黏著劑而形成包含含鎳的合金的基底金屬層、及在該基底金屬層的表面上以乾式鍍膜法形成的銅薄膜層，且具有在該銅薄膜層表面上以電鍍法形成的鍍銅被覆膜的2層可撓性基板，其特徵在於，離表面深度0.4μm的範圍內，含硫為10質量ppm~150質量ppm。
(1)絕緣體薄膜
作為基板上使用的絕緣體薄膜，可以舉出選自聚醯亞胺系膜、聚醯胺系膜、聚酯系膜、聚四氟乙烯系膜、聚苯硫醚系膜、聚萘二甲酸乙二醇酯系膜、液晶聚合物系膜的樹脂薄膜，聚醯亞胺系的膜，從亦能適於回流焊(Reflow)等需要高溫連接的用途考慮，是較佳的。
另外，上述膜的膜厚，可較適合使用8~75μm者。
(2)基底金屬層
作為基板使用的基底金屬層，可以舉出含鎳的合金。
進而，為了提高耐腐蝕性，也可以添加其他金屬元素，作為該添 加元素，鉻、釩、鈦、鉬、鈷、鎢等為較佳。
作為用於形成基底金屬層的乾式鍍膜法，未有特別限定，真空蒸鍍法、濺鍍法、或離子鍍法的任何一種皆可，使用濺鍍法更佳。
例如，使用卷取式濺鍍裝置形成基底金屬層時，把具有所希望的基底金屬層之組成的合金靶安裝在濺鍍用陰極上，固定絕緣體薄膜，把裝置內進行真空排氣後，導入Ar氣，使裝置內保持在0.13Pa~1.3Pa左右。在該狀態下，一邊從卷出輥將絕緣體薄膜以每分鐘1~20m左右的速度搬送，一邊藉由陰極上所連接的濺鍍用直流電源供給電力，進行濺鍍放電，在絕緣體薄膜上連續成膜所希望之基底金屬層。
另外，在進行乾式鍍覆前，亦可對絕緣體薄膜表面實施等離子體處理、紫外線照射處理、電暈放電處理、離子束處理、氟氣處理等公知之各種處理。
該基底金屬層的膜厚以3~50nm為較佳。
當基底金屬層的膜厚未滿3nm時，佈線部以外的金屬被膜層以閃蝕等除去，而製作最終佈線時，有時蝕刻液浸蝕金屬被膜，滲入聚醯亞胺膜與金屬被膜層之間，而使佈線發生浮出。另一方面，當基底金屬層的膜厚超過50nm時，以閃蝕等製作最終佈線時，金屬薄膜未被完全除去，而作為殘渣殘留於佈線間，因此，佈線間有可能發生絕緣不良。
(3)銅薄膜層
與基底金屬層的形成同樣，可使用把銅靶安裝在濺鍍用陰極上的濺射裝置，藉由乾式鍍膜法形成銅薄膜層。此時，將基底金屬層與銅 薄膜層在同一真空室內連續並形成為較佳。
作為該銅薄膜層的膜厚，以10nm~0.3μm為較佳。即，當該膜厚未滿10nm時，導電性低，進行電鍍覆處理時，無法確保充分的供電量，因此不建議。另一方面，當該膜厚超過0.3μm的話，成膜時的生產性降低，因此不建議。
(4)鍍銅被覆膜
在使用乾式鍍膜法形成的銅薄膜層上使用電鍍法層積鍍銅被覆膜，從表面至絕緣體薄膜方向之至少深0.4μm的範圍，形成含硫10質量ppm~150質量ppm的鍍銅被覆膜。
使這種鍍銅被覆膜表面附近的硫濃度處在上述範圍，則表面附近的結晶體粒徑為適於半加成法的閃蝕之狀態者。
當該硫未滿10質量ppm時，鍍銅被覆膜中難以蝕刻的粗大結晶增加，佈線圖案形成後的閃蝕時間加長，而促進對佈線圖案側面方向之行蝕刻，讓底切的發生變得顯著。
另一方面，當超過150質量ppm的話，由於黏著乾膜抗蝕劑前的化學研磨時產生的凹凸變得過剩，鍍銅被覆膜層與抗蝕劑層的密著力降低，而有抗蝕層發生剝離的現象。
於此，作為電鍍覆處理的方法，未有特別限定，採用按 照常規方法的諸條件即可。更具體地說，藉由控制銅鍍覆液中具有硫原子的有機化合物濃度及電流密度、傳送速度，可以形成含上述硫濃度的鍍銅被覆膜。
銅鍍覆液中具有硫原子的有機化合物的含有量以2質量ppm~25質量ppm為較佳。
這是由於根據具有該硫原子的有機化合物濃度，鍍銅被覆膜中取得的硫原子量有所增減，當硫原子量未滿2質量ppm或超過25質量ppm的話，即使調節電流密度、搬送速度，仍無法得到從表面至絕緣體薄膜方向至少深0.4μm的範圍內，含硫10質量ppm~150質量ppm的鍍銅被覆膜。
作為可以使用的具有該硫原子的有機化合物，已在各種公報及出版物中作了記載，可以舉出3-(苯並噻唑基-2-硫)丙磺酸及其鈉鹽、3-巰基丙烷-1-磺酸及其鈉鹽、乙烯二硫二丙磺酸及其鈉鹽、二(p-磺苯基)二硫化物及其2鈉鹽、二(4-磺丁基)二硫化物及其2鈉鹽、二(3-磺基-2-羥丙基)二硫化物及其2鈉鹽、二(3-磺丙基)二硫化物及其2鈉鹽、二(2-磺丙基)二硫化物及其2鈉鹽、甲基-(w-磺丙基)-硫化物及其2鈉鹽、甲基-(w-磺丙基)-三硫化物及其2鈉鹽、硫代乙二醇酸、硫代磷酸-鄰-乙基-二(w-磺丙基)-酯及其2鈉鹽、硫代磷酸-三(w-磺丙基)-酯及其2鈉鹽、硫代磷酸-三(w-磺丙基)-酯及其3鈉鹽。
基底金屬層上形成之使用乾式鍍膜法形成的銅薄膜層與該銅薄膜層上使用電鍍覆形成的鍍銅被覆膜合起來的銅被膜層的膜厚以0.5~4μm為較佳。
當該膜厚薄於0.5μm時，採用半加成法形成佈線的步驟中供電困難，因此不建議。又，當超過4μm厚時，閃蝕時間加長，生產性降低，因此不建議。
(5)可撓性佈線板
在上述2層可撓性基板的至少一面上，藉由個別地形成佈線圖案， 而得到可撓性佈線板。又，在基板的既定位置上，也可形成用於層間連接的導通孔，在各種用途中使用。
作為更具體的佈線圖案的形成方法，例如，有以下的(A)~(C)。
(A)在2層可撓性基板的至少一面上個別地形成高密度佈線圖案。
(B)根據需要，在形成該佈線層的2層可撓性基板上，形成貫穿佈線層與2層可撓性基板的導通孔。
(C)根據場合，在該導通孔內填充導電性物質，使孔內導電。
作為該佈線圖案的形成方法，可使用習知公知的半加成法。
例如，準備在至少一面上依次形成基底金屬層和銅被膜層的2層可撓性基板，在對該銅被膜層表面進行過化學研磨後，層疊乾膜抗蝕劑，形成感光性抗蝕膜後，進行曝光、顯影，形成圖案，然後，從得到的電路圖案所露出之用於通電的包含基底金屬層與銅被膜層的金屬膜的積層體上，利用電解鍍銅形成銅鍍覆層。
進而，剝離除去電路圖案後，使用閃蝕法，將銅鍍覆層的周圍所露出的通電用的銅被膜層溶解除去，最後溶解除去銅鍍覆層周圍露出的基底金屬層。
然後，根據需要，在佈線圖案表面實施錫等金屬電鍍覆，形成阻焊層等，得到可撓性佈線板。
於此，示出關於本發明中使用之底切量比率的定義。圖 1為表示底切定義的印刷佈線板的剖面圖，(a)為正常的閃蝕，形成長方形斷面的佈線4的情況，(b)為形成梯形狀斷面的佈線4的情況。
當在該底切時間加長時，發生佈線的底部寬度比佈線圖案的寬度小的底切，如圖1(a)所示，佈線的底部寬度成為銅被膜層的最小寬度(W2 )。如圖1(b)所示，也存在以半加成法形成的銅鍍覆層斷面成為下部變寬的梯形狀的情況，而佈線圖案的寬度為銅被膜層的最小寬度上方的最大寬度(W1 )。
底切量用(W1 -W2 )/2表示，如專利文獻4中所公開的，當與佈線圖案寬度W1 的比率超過7.5%時，則會引起明顯的密著強度降低。因此，底切量比率(W1 -W2 )/2W1 在0.075以下為較佳。
適於在上述閃蝕中使用的藥液，可以舉出硫酸、過氧化氫、鹽酸、氯化銅、氯化鐵及此等之組合。
於此，為使佈線更高密度化，準備兩面形成有金屬層的2層可撓性基板，對兩面進行圖案加工，在基板兩面上形成佈線圖案為較佳。
是否將全部佈線圖案分割成幾個佈線區域，可根據佈線圖案的佈線密度分佈等決定，例如，將佈線圖案分成佈線寬度與佈線間隔分別在50μm以下的高密度佈線區域和其他佈線區域，考慮與印刷基板的熱膨脹差及操作上的方便等，把分割的佈線板尺寸設定在10~65mm左右進行適當分割即可。
作為上述導通孔的形成方法，可以使用習知公知的方法。
例如，藉由鐳射加工等，在佈線圖案的既定位置形成貫穿佈線圖案與2層可撓性基板的導通孔。
導通孔的直徑，在不影響孔內導電化的範圍內使其縮小為較佳，通常在100μm以下、以50μm以下為較佳。此外，導通孔內藉由鍍覆、 蒸鍍、濺鍍等填充銅等導電性金屬，或使用具有既定開孔圖案的遮罩，將導電性糊壓入，乾燥，使孔內導電化而進行層間的電連接。
作為填充的導電性金屬，可以舉出銅、金、鎳等。
[實施例]
以下，藉由本發明的實施例及比較例，更詳細地說明本發明，但本發明不受此等實施例的任何限定。
實施例及比較例中使用的硫濃度測定方法以及中心線平均粗糙度(Ra)的評價方法，使用以下的測定方法、評價方法來進行。
(1)硫濃度的測定：
使用二次離子質量分析裝置(Dinamics-Secondary Ion Mass Spectroscopy)，測定鍍銅被覆膜中的硫含有率。
此外，二次離子質量分析裝置(D-SIMS)，使用ims5f二次離子質量分析裝置(CAMECA製)。
一次離子條件：Cs+ 、14.5keV、30nA、照射區域：150μm×150μm、分析區域：60μm、二次離子極性：負(一般分析電陽性元素(Li、B、Mg、Ti、Cr、Mn、Fe、Ni、Mo、In、Ta等)時，照射氧離子，檢測正的二次離子。相對的，分析電陰性元素(H、C、O、F、Si、S、Cl、As、Te、Au等)時，照射銫離子，檢測負的二次離子的話，可感度更佳的進行測定)、試樣室真空度：8.0×10-8 Pa、濺射速度：約22Å/sec(從銅厚與濺射時間，求出至分析深度的平均的濺射速度。使用該值，將各試樣的濺射時間換算成深度)，進行測定。
(2)中心線平均粗糙度(Ra)的測定：
得到的基板表面，採用Clean Etch CPE-750(Mitsubishi Gas Chemical股份有限公司製)進行化學研磨，使用Optical Profiler(Zygo公司製、NewView6200)，測定該表面的中心線平均粗糙度(Ra)。
[實施例1]
在35μm厚的聚醯亞胺膜(宇部興產股份有限公司製、商品名“UPILEX(註冊商標)35SGA”)的一面，作為基底金屬層，藉由使用20質量%Cr-Ni合金靶(住友金屬礦山股份有限公司製)的直流濺鍍法，將20質量%Cr-Ni合金基底金屬層成膜為20nm的厚度。接著，在其上，作為銅薄膜層，藉由使用Cu靶(住友金屬礦山股份有限公司製)的直流濺鍍法，成膜為200nm的厚度。其後，使用電鍍法，層積鍍銅被覆膜層0.8μm，使與銅薄膜層合計的銅被膜層達到1μm。
使用的銅鍍覆液為溫度：27℃、pH：1以下的硫酸銅溶液，作為具有硫原子的有機化合物，含有SPS(二(3-磺丙基)二硫化物：BiS(3-sulfopropyl)disulfide)8質量ppm。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為60質量ppm。
然後，按照上述中心線平均粗糙度(Ra)的測定方法，測定所得到的基板的中心線平均粗糙度(Ra)。結果示於表1。
接著，在製作的基板上層積乾膜抗蝕劑(日立化成工業股份有限公司製、RY-3315)後進行曝光、顯影，形成電路圖案，使佈線間距為20μm(線寬度；10μm、線間寬度；10μm)。未確認到抗蝕層之剝離。
其次，將由基底金屬層與銅被膜層(包括銅薄膜層及鍍銅被覆膜)所構成的金屬膜積層體通電使用，在露出的鍍銅被覆膜上， 藉由使用以硫酸銅作為主成分的液體的電解電鍍法，形成銅鍍覆層。形成銅鍍覆層後，使用濃度4%的氫氧化鈉水溶液，在50℃的液溫浸漬處理120秒鐘，剝離、除去銅鍍覆層周圍的電路圖案。最後，把露出的鍍銅被覆膜層，用濃度10%的硫酸+濃度30%的過氧化氫溶液進行蝕刻除去，進而，用濃度10%的鹽酸+濃度10%的硫酸溶液，蝕刻除去基底金屬層。
對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 比後述的比較例小，為0.03。
[實施例2]
除層積銅被膜4μm以外，與實施例1同樣操作，得到2層可撓性基板。測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為10質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工後，對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 比後述的比較例小，為0.02。
[實施例3]
除使用38μm厚的聚醯亞胺膜(東麗‧杜邦股份有限公司製、商品名：Kapton(註冊商標)150EN)作為膜以外，與實施例1同樣操作，得到2層可撓性基板。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為60質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積 乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工後，對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 比後述的比較例小，為0.03。
[實施例4]
除在兩面層積銅被膜0.5μm以外，與實施例1同樣操作，得到2層可撓性基板。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為150質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行兩面的佈線加工後，對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 在兩面均比後述的比較例小，為0.03。
(比較例1)
除向銅鍍覆液添加1質量ppm的SPS以外，與實施例1同樣操作，得到2層可撓性基板。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為5質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積 乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工，在閃蝕時，通電用的銅被膜層發生溶解困難，比實施例所要時間多。對佈線的斷面使用SEM觀察，佈線底部的底切量比率(W1 -W2 )/2W1 比實施例大，為0.1。
(比較例2)
除向銅鍍覆液添加40質量ppm的SPS以外，與實施例1同樣操作，得到2層可撓性基板。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為160質量ppm。
化學研磨鍍銅被覆膜表面，測定Ra後，與實施例1相比，為非常大的結果。其後，與實施例1同樣操作，層積乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。確認到一部分抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工後，對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 為0.05。
(比較例3)
除向銅鍍覆液添加5質量ppm的SPS，層積銅被膜0.4μm以外，與實施例1同樣操作，得到2層可撓性基板。測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為150質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工，但因供電困難，需要降低電流密度及搬送速度。
(比較例4)
除向銅鍍覆液添加10質量ppm的SPS，層積銅被膜4.5μm以外，與實施例1同樣操作，得到2層可撓性基板。但是，由於鍍銅被覆膜層變厚，需要降低搬送速度。
測定從鍍銅被覆膜表面至深0.4μm的鍍銅被覆膜中的硫濃度，為10質量ppm。
與實施例1同樣操作，化學研磨鍍銅被覆膜表面，層積乾膜抗蝕劑後，對其進行曝光、顯影，形成電路圖案，使佈線間距為20μm。未確認到抗蝕層的剝離。
進而，與實施例1同樣操作，進行佈線加工，但在閃蝕時，通電用的銅被膜層的溶解所需要時間比實施例多，需要降低搬送速度。
對佈線的斷面使用SEM進行觀察，佈線底部的底切量比率(W1 -W2 )/2W1 比實施例大，為0.05。
上述實施例、比較例的結果匯整於表1。
可知，滿足本發明條件的實施例1~4，化學研磨後的表面粗糙度小，且沒有發生抗蝕層的剝離，以及，閃蝕後的底切量比率也小。另一方面，可知，銅被膜層表面附近的硫濃度未滿本發明下限的比較例 1，底切量比率超過引起嚴重的密著強度降低的0.075，又，銅被膜層表面附近的硫濃度超過本發明上限的比較例2，化學研磨後表面粗糙度加大，引起抗蝕層的剝離。
進而，可知，銅被膜層的膜厚未滿本發明下限的比較例3，佈線加工時供電困難，需要降低電流密度及搬送速度，銅被膜層的膜厚超過本發明上限的比較例4，因銅被膜層形成時及佈線加工後的閃蝕時，需要降低搬送速度，故生產性變差。
1‧‧‧絕緣體薄膜
2‧‧‧基底金屬層
3‧‧‧銅被膜層
4‧‧‧佈線
5‧‧‧抗蝕層
5a‧‧‧抗蝕層的開口部

Claims (4)

  1. 一種2層可撓性基板，其具有：在絕緣體薄膜的至少一側的表面上不經由黏著劑而形成包含鎳之合金的基底金屬層、在上述基底金屬層上以乾式鍍膜法所形成的銅薄膜層、以及在上述銅薄膜層上以電鍍法所形成的鍍銅被覆膜；其特徵在於，上述銅薄膜層與上述鍍銅被覆膜所構成的銅被膜層之總膜厚為0.5~4μm；在從上述鍍銅被覆膜的表面至絕緣體薄膜方向的至少0.4μm深的範圍，鍍銅被覆膜中所含有之硫黃的含量為10質量ppm~150質量ppm。
  2. 如申請專利範圍第1項之2層可撓性基板，其中，上述絕緣體薄膜為選自聚醯亞胺系薄膜、聚醯胺系薄膜、聚酯系薄膜、聚四氟乙烯系薄膜、聚苯硫醚系薄膜、聚萘二甲酸乙二醇酯系薄膜、液晶聚合物系薄膜的樹脂薄膜。
  3. 一種印刷佈線板，其特徵在於，利用將金屬膜的積層體使用於通電之半加成法而形成佈線圖案，而該金屬膜的積層體係由在上述申請專利範圍第1或2項之2層可撓性基板的絕緣體薄膜上依次所形成的基底金屬層、銅薄膜層及鍍銅被覆膜而所構成。
  4. 如申請專利範圍第3項之印刷佈線板，其中，利用將金屬膜的積層體使用於通電之半加成法而形成佈線圖案，而該金屬膜的積層體係由上述2層可撓性基板的絕緣體薄膜上所形成的基底金屬層、銅薄膜層及鍍銅被覆膜，而在經除去使用於上述通電之金屬膜的積層體以外的2層可撓性基板表面之上述金屬膜的積層體後的印刷佈線板中，上述佈線的底部寬度(W2 )與佈線的佈線圖案寬度(W1 )則具有下列算式(1)的關係： [算式1](W1 -W2 )/2W1 ≦0.075．．．(1)。
TW102134478A 2012-10-16 2013-09-25 ２層可撓性基板暨以２層可撓性基板作為基材之印刷佈線板 TWI504323B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012229180A JP5706386B2 (ja) 2012-10-16 2012-10-16 ２層フレキシブル基板、並びに２層フレキシブル基板を基材としたプリント配線板

Publications (2)

Publication Number Publication Date
TW201424493A TW201424493A (zh) 2014-06-16
TWI504323B true TWI504323B (zh) 2015-10-11

Family

ID=50455857

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134478A TWI504323B (zh) 2012-10-16 2013-09-25 ２層可撓性基板暨以２層可撓性基板作為基材之印刷佈線板

Country Status (5)

Country Link
US (1) US9232649B2 (zh)
JP (1) JP5706386B2 (zh)
KR (1) KR101705403B1 (zh)
CN (1) CN103731974B (zh)
TW (1) TWI504323B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102344716B1 (ko) * 2014-07-31 2021-12-30 스미토모 긴조쿠 고잔 가부시키가이샤 터치 패널용 도전성 기판 및 터치 패널용 도전성 기판 제조방법
US10590973B2 (en) * 2015-06-03 2020-03-17 3M Innovative Properties Company Flexible displays with interlocking devices
KR102504252B1 (ko) * 2015-09-03 2023-02-24 에스케이넥실리스 주식회사 연성동박적층필름, 그 제조방법, 및 그것을 이용한 연성인쇄회로기판의 제조방법
JP6687409B2 (ja) * 2016-02-09 2020-04-22 福田金属箔粉工業株式会社 高彩度処理銅箔及び該処理銅箔を用いた銅張積層板並びに該処理銅箔の製造方法
JP2018085465A (ja) * 2016-11-24 2018-05-31 住友金属鉱山株式会社 配線基板
EP3639634A4 (en) * 2017-06-15 2021-07-14 Jabil Inc. SYSTEM, DEVICE AND METHOD FOR USING SURFACE MOUNTING TECHNOLOGY ON METAL SUBSTRATES
JP7087759B2 (ja) * 2018-07-18 2022-06-21 住友金属鉱山株式会社 銅張積層板
JP7215211B2 (ja) * 2019-02-21 2023-01-31 住友金属鉱山株式会社 銅張積層板の製造方法
JP7273366B2 (ja) * 2019-07-01 2023-05-15 住友金属鉱山株式会社 銅張積層板
CN114073170A (zh) * 2020-04-01 2022-02-18 住友电气工业株式会社 柔性印刷布线板及其制造方法
KR20220091831A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 인쇄회로기판
CN112867268A (zh) * 2021-01-05 2021-05-28 中山国昌荣电子有限公司 一种覆铜板减铜工艺
CN114006163A (zh) * 2021-11-22 2022-02-01 上海天马微电子有限公司 液晶天线及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844256A (en) * 2007-03-15 2008-11-16 Nippon Mining Co Copper electrolyte and two-layered flexible substrate obtained by using the same
TW201101947A (en) * 2009-04-24 2011-01-01 Sumitomo Electric Industries Substrate for printed wiring board, printed wiring board and method for manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894124A (en) * 1988-02-16 1990-01-16 Polyonics Corporation Thermally stable dual metal coated laminate products made from textured polyimide film
JPH04176187A (ja) * 1990-11-08 1992-06-23 Sumitomo Metal Mining Co Ltd 両面配線板の製造方法
JPH06132628A (ja) 1992-10-19 1994-05-13 Fujikura Ltd 片面フレキシブル印刷配線板の製法
JP3152331B2 (ja) 1994-11-11 2001-04-03 住友金属鉱山株式会社 フレキシブル基板の製造方法
US6171714B1 (en) * 1996-04-18 2001-01-09 Gould Electronics Inc. Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2006278950A (ja) * 2005-03-30 2006-10-12 Fujikura Ltd プリント配線板およびその製造方法
US20080102305A1 (en) * 2005-08-24 2008-05-01 Sumitomo Metal Mining Co., Ltd. Adhesiveless Copper Clad Laminates And Method For Manufacturing Thereof
TWI328622B (en) * 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
JP4771552B2 (ja) 2005-10-05 2011-09-14 Ｊｘ日鉱日石金属株式会社 ２層フレキシブル基板
JP2007123622A (ja) * 2005-10-28 2007-05-17 Sumitomo Metal Mining Co Ltd フレキシブル配線基板及びその製造方法
JP5532706B2 (ja) * 2009-07-02 2014-06-25 住友金属鉱山株式会社 フレキシブル性銅張積層板の製造方法
US9048296B2 (en) * 2011-02-11 2015-06-02 International Business Machines Corporation Method to fabricate copper wiring structures and structures formed thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200844256A (en) * 2007-03-15 2008-11-16 Nippon Mining Co Copper electrolyte and two-layered flexible substrate obtained by using the same
TW201101947A (en) * 2009-04-24 2011-01-01 Sumitomo Electric Industries Substrate for printed wiring board, printed wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
CN103731974B (zh) 2017-04-05
US9232649B2 (en) 2016-01-05
JP2014082320A (ja) 2014-05-08
US20140102773A1 (en) 2014-04-17
KR101705403B1 (ko) 2017-02-09
KR20140048803A (ko) 2014-04-24
JP5706386B2 (ja) 2015-04-22
CN103731974A (zh) 2014-04-16
TW201424493A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI504323B (zh) ２層可撓性基板暨以２層可撓性基板作為基材之印刷佈線板
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
WO2015108191A1 (ja) 表面処理銅箔、キャリア付銅箔、プリント配線板、銅張積層板、積層体及びプリント配線板の製造方法
JP2001068804A (ja) キャリア箔付電解銅箔及びその電解銅箔の製造方法並びにその電解銅箔を使用した銅張積層板
WO2014136785A1 (ja) キャリア付銅箔、それを用いた銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP2015199355A (ja) キャリア付銅箔、プリント配線板、積層体、積層板、電子機器及びプリント配線板の製造方法
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
JP4955104B2 (ja) 電子回路の形成方法
JP2001181886A (ja) 電解銅箔
JP2019178416A (ja) 金属材、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
TWI487437B (zh) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
KR101156274B1 (ko) 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
JP6975845B2 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板の製造方法
JP2016194112A (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
WO2020246467A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP2012186307A (ja) ２層フレキシブル基板とその製造方法、並びに２層フレキシブル基板を基材とした２層フレキシブルプリント配線板と、その製造方法
KR20220133495A (ko) 비접착 동박적층판을 사용한 친환경 연성회로기판 및 그 제조방법
JP6842232B2 (ja) キャリア付金属箔、積層体、プリント配線板、電子機器、キャリア付金属箔の製造方法及びプリント配線板の製造方法
JP2019178418A (ja) 金属材、プリント配線板、プリント配線板の製造方法及び電子機器の製造方法
TWI808775B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TWI808777B (zh) 粗化處理銅箔、銅箔積層板及印刷佈線板
TW201311068A (zh) 印刷配線板用銅箔及使用其之積層體
JP2008297569A (ja) 表面処理銅箔
TWI576024B (zh) Printed wiring board with copper foil and the use of its laminated board
JP2013028823A (ja) 積層体及びこれを用いたプリント配線板