CN109673112A - 柔性电路板以及柔性电路板的制作方法 - Google Patents

柔性电路板以及柔性电路板的制作方法 Download PDF

Info

Publication number
CN109673112A
CN109673112A CN201710954392.9A CN201710954392A CN109673112A CN 109673112 A CN109673112 A CN 109673112A CN 201710954392 A CN201710954392 A CN 201710954392A CN 109673112 A CN109673112 A CN 109673112A
Authority
CN
China
Prior art keywords
conductive
layer
base
aperture
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710954392.9A
Other languages
English (en)
Other versions
CN109673112B (zh
Inventor
叶子建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201710954392.9A priority Critical patent/CN109673112B/zh
Priority to US15/833,178 priority patent/US10412841B2/en
Priority to TW107121105A priority patent/TWI665951B/zh
Publication of CN109673112A publication Critical patent/CN109673112A/zh
Priority to US16/523,016 priority patent/US20190350091A1/en
Application granted granted Critical
Publication of CN109673112B publication Critical patent/CN109673112B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0064—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a polymeric substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种柔性电路板，包括一绝缘的基层以及形成于所述基层相对的两个表面上的两个第一导电线路层，至少一第一开孔贯穿所述基层，每一第一开孔中形成有一导电膏部，每一导电膏部包括相对设置的第一端部和第二端部，至少所述第一端部伸出所述基层并暴露于所述第一导电线路层，每一第一导电线路层远离所述基层的表面依次覆盖有一绝缘层以及一第二导电线路层，每一绝缘层对应所述导电膏部的位置开设有至少一第二开孔，位于所述第一端部一侧的第二开孔延伸至所述第一端部以在所述第一端部形成一凹陷，每一第二开孔以及凹陷中形成有一导电部，所述导电部与所述导电膏部电性连接。

Description

柔性电路板以及柔性电路板的制作方法
技术领域
本发明涉及电路板技术领域，尤其涉及一种柔性电路板以及所述柔性电路板的制作方法。
背景技术
对于双面柔性电路板，通常需要在两侧电路基板中开设对接的通孔，然后在通孔中镀铜以形成电性连接两侧导电线路的导电部。然而，镀铜过程中容易在通孔内产生空包，而空包在后续烘烤制程中会导致爆板，进而降低柔性电路板的制作良率。
发明内容
因此，有必要提供一种柔性电路板及其制作方法，从而解决以上问题。
一种柔性电路板的制作方法，包括：提供一绝缘的基层，所述基层中开设有贯穿的至少一第一开孔；在每一第一开孔中形成一导电膏部，每一导电膏部包括相对设置的第一端部和第二端部，至少所述第一端部伸出所述基层；在所述基层的每一表面上分别形成一第一导电线路层、一绝缘层以及一第二导电线路层，每一导电膏部的所述第一端部暴露于所述第一导电线路层；在所述绝缘层中对应所述导电膏部的位置开设至少一第二开孔，位于所述第一端部一侧的第二开孔延伸至所述第一端部，从而在所述第一端部形成一凹陷；以及在每一第二开孔以及凹陷中形成一导电部，所述导电部与所述导电膏部电性连接。
一种柔性电路板，包括一绝缘的基层以及形成于所述基层相对的两个表面上的两个第一导电线路层，至少一第一开孔贯穿所述基层，每一第一开孔中形成有一导电膏部，每一导电膏部包括相对设置的第一端部和第二端部，至少所述第一端部伸出所述基层并暴露于所述第一导电线路层，每一第一导电线路层远离所述基层的表面依次覆盖有一绝缘层以及一第二导电线路层，每一绝缘层对应所述导电膏部的位置开设有至少一第二开孔，位于所述第一端部一侧的第二开孔延伸至所述第一端部以在所述第一端部形成一凹陷，每一第二开孔以及凹陷中形成有一导电部，所述导电部与所述导电膏部电性连接。
本发明在柔性电路板的基层中开设第一开孔且在所述第一开孔中形成导电膏部，然后在基层的两侧形成第二开孔且所述第二开孔延伸至所述导电膏部的端部以形成凹陷，从而，在后续填孔步骤之后，第二开孔中形成的导电部可与导电膏部电性连接，在柔性电路板的厚度一致的情况下，本发明的第二开孔的深度可显著减小，因此在后续填孔过程中可有效避免空包的产生。
附图说明
图1为本发明第一较佳实施方式提供的覆铜基板的剖视图。
图2为在图1所示的覆铜基板上开设开孔后的剖视图。
图3为在图2所示的开孔中形成导电膏部后的剖视图。
图4为在图3所示的第一铜箔层上覆盖图形化干膜后的剖视图。
图5为蚀刻图4所示的第一铜箔层以得到第一导电线路层后的剖视图。
图6为在图5所示的第一导电线路层上覆盖绝缘层以及第二铜箔层并开设第二开孔后的剖视图。
图7为在图6所示的第二铜箔层上形成导电层、镀铜层和导电部后的剖视图。
图8为蚀刻图7所示的镀铜层、导电层和第二铜箔层以形成第二导电线路层，从而得到柔性电路板剖视图。
图9为另一实施例中在图6所示的第二开孔中形成导电部后的剖视图。
图10为蚀刻图9所示的第二铜箔层以形成第二导电线路层，从而得到柔性电路板剖视图。
图11为本发明第二较佳实施方式提供的绝缘基板的剖视图。
图12为在图11所示的绝缘基板上开设开孔后的剖视图。
图13为在图12所示的开孔中形成导电膏部并撕除绝缘基板的离型膜后的剖视图。
图14为在提供的电路基板的剖视图。
图15为将图14所示的电路基板压合至图13所示的基层表面后的剖视图。
图16为在图15所示的电路基板的绝缘层中开设第二开孔后的剖视图。
图17为本发明第三较佳实施方式中在图1所示的覆铜基板上开设开孔后的剖视图。
图18为在图17所示的开孔中形成导电膏部后的剖视图。
图19为在图18所示的第一铜箔层上覆盖图形化干膜后的剖视图。
图20为蚀刻图19所示的第一铜箔层以得到第一导电线路层后的剖视图。
图21为在图20所示的第一导电线路层上覆盖绝缘层以及第二铜箔层并开设第二开孔后的剖视图。
图22为在图21所示的第二铜箔层上形成导电层、镀铜层和导电部后的剖视图。
图23为蚀刻图22所示的镀铜层、导电层和第二铜箔层以形成第二导电线路层，从而得到柔性电路板剖视图。
图24为另一实施例中在图21所示的第二开孔中形成导电部后的剖视图。
图25为蚀刻图24所示的第二铜箔层以形成第二导电线路层，从而得到柔性电路板剖视图。
主要元件符号说明
覆铜基板 10a
绝缘基板 10b
基层 11
第一铜箔层 12a
离型膜 12b
开孔 20
导电膏部 21
图形化干膜 30
第一导电线路层 40
第一孔环 41
电路基板 42
绝缘层 50
第二铜箔层 60
第二开孔 61
凹陷 62
导电层 70
镀铜层 71
导电部 72
第二导电线路层 80
第二孔环 81
柔性电路板 100,200
第一端部 211
第二端部 212
第三端部 721
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1～10，本发明第一较佳实施方式提供一种柔性电路板100的制作方法，包括如下步骤：
步骤S11，请参阅图1，提供一覆铜基板10a。所述覆铜基板10a包括一绝缘的基层11以及形成于所述基层11相对的两个表面上的两个第一铜箔层12a。
其中，所述基层11的材质可选自聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇酯(PolyethyleneNaphthalate，PEN)等中的一种。
步骤S12，请参阅图2，在所述覆铜基板10a中开设至少一第一开孔20，每一第一开孔20贯穿所述基层11以及每一第一铜箔层12a。
其中，通过激光打孔的方式形成所述第一开孔20。
步骤S13，请参阅图3，在每一第一开孔20中填充导电膏并固化所述导电膏，从而形成至少一导电膏部21以电性连接所述两个第一铜箔层12a，每一导电膏部21相对设置的第一端部211和第二端部212均伸出所述基层11。
在本实施方式中，所述第一端部211和第二端部212与对应的第一铜箔层12a远离所述基层11的表面齐平。
步骤S14，请参阅图4，在每一第一铜箔层12a远离所述基层11的表面覆盖一图形化干膜30，每一图形化干膜30覆盖所述第一端部211或第二端部212、以及所述第一铜箔层12a围绕所述第一端部211或第二端部212的区域。
步骤S15，请参阅图5，以所述图形化干膜30为光罩蚀刻每一第一铜箔层12a，从而在所述基层11相对的两个表面上形成两个第一导电线路层40。其中，每一第一导电线路层40包括围绕所述第一端部211或第二端部212设置的第一孔环41。所述第一端部211以及第二端部212暴露于所述第一孔环41。
步骤S16，请参阅图6，在每一第一导电线路层40远离所述基层11的表面依次覆盖一绝缘层50以及一第二铜箔层60，并在每一绝缘层50以及第二铜箔层60对应所述导电膏部21的位置开设至少一第二开孔61，每一第二开孔61延伸至所述第一端部211或第二端部212，从而在所述第一端部211以及第二端部212中均形成一凹陷62。
其中，通过激光打孔的方式形成所述第二开孔61。
步骤S17，请参阅图7，在每一第二铜箔层60远离所述基层11的表面以及每一第二开孔61和凹陷62的内壁形成一导电层70，并在每一导电层70远离所述基层11的表面上镀铜以形成一镀铜层71，所述镀铜层71填充于形成有所述导电层70的第二开孔61以及凹陷62中以形成导电部72，所述导电部72通过导电膏部21电性连接所述两个镀铜层71。
在本实施方式中，所述导电层70可为导电晶种层、化学镀铜层或有机导电膜层。所述有机导电膜的材质可为二氧化锰。当然，所述导电层70也可省略。
步骤S18，请参阅图8，蚀刻每一镀铜层71以及对应的导电层70和第二铜箔层60，从而形成两个第二导电线路层80，此时得到所述柔性电路板100。
在另一实施例中，所述导电层70以及所述镀铜层71均可省略。在步骤S16之后，包括如下步骤：
步骤S17’，请参阅图9，在每一第二开孔61以及凹陷62中填充导电膏并固化所述导电膏，从而所述导电部72，所述导电部72通过所述导电膏部21电性连接所述两个第二导电线路层80。
在本实施方式中，所述导电部72包括相对设置的两个第三端部721，每一第三端部721与对应的第二铜箔层60远离所述基层11的表面齐平。
步骤S18’，请参阅图10，蚀刻每一第二铜箔层60，从而在所述基层11相对的两个表面上形成两个第二导电线路层80，此时得到所述柔性电路板100。其中，每一第二导电线路层80包括围绕每一导电部72远离所述基层11的第三端部721设置的第二孔环81。所述第二孔环81和所述第一孔环41的位置对应。
具体的，在每一第二铜箔层60远离所述基层11的表面覆盖一图形化干膜(图未示)，每一图形化干膜覆盖所述导电部72远离所述基层11的第三端部721以及所述第二铜箔层60围绕所述第三端部721的区域；以所述图形化干膜为光罩蚀刻每一第二铜箔层60，从而形成所述第二导电线路层80。
请参阅图11～17，本发明第二较佳实施方式还提供另一种上述柔性电路板100的制作方法，包括如下步骤：
步骤S21，请参阅图11，提供一绝缘基板10b。所述绝缘基板10b包括一绝缘的基层11以及形成于所述基层11相对的两个表面上的两个离型膜12b。
步骤S22，请参阅图12，在所述绝缘基板10b上开设至少一第一开孔20，每一第一开孔20贯穿所述基层11以及每一离型膜12b。
步骤S23，请参阅图13，在每一第一开孔20中填充导电膏并固化所述导电膏，从而形成至少一导电膏部21，并撕除所述离型膜12b，其中，每一导电膏部21相对设置的第一端部211以及第二端部212伸出所述基层11。
步骤S24，请参阅图14，提供两个电路基板42，每一电路基板42包括一绝缘层50以及分别形成于所述绝缘层50相对的两个表面的第一导电线路层40和第二导电线路层80，每一第一导电线路层40包括至少一第一孔环41，所述每一第二导电线路层80包括至少一第二孔环81且每一第二孔环81与其中一第一孔环41位置对应。
步骤S25，请参阅图15，将每一电路基板42通过另一绝缘层(图未示)压合至所述基层11的其中一表面，使得每一第一导电线路层40的第一孔环41围绕所述第一端部211或第二端部212设置。即，所述第一端部211以及第二端部212均暴露于所述第一孔环41。
步骤S26，请参阅图16，在每一绝缘层50对应所述导电膏部21的位置开设至少一第二开孔61，每一第二开孔61延伸至所述第一端部211或第二端部212，从而在所述第一端部211以及第二端部212中均形成一凹陷62。
步骤S27，请参阅图10，在每一第二开孔61以及凹陷62中填充导电膏并固化所述导电膏，从而形成至少一导电部72，所述导电部72通过所述导电膏部21电性连接所述两个第二导电线路层80。此时得到所述柔性电路板100。
请参阅图1和图17～25，本发明第三较佳实施方式提供一种柔性电路板200的制作方法，包括如下步骤：
步骤S31，请参阅图1，提供一覆铜基板10a。所述覆铜基板10a包括一绝缘的基层11以及形成于所述基层11相对的两个表面上的两个第一铜箔层12a。
步骤S32，请参阅图17，在所述覆铜基板10a上开设至少一开孔20，每一第一开孔20仅贯穿所述基层11以及其中一第一铜箔层12a。即，所述第一开孔20并不贯穿另一第一铜箔层12a。
步骤S33，请参阅图18，在每一第一开孔20中填充导电膏并固化所述导电膏，从而形成至少一导电膏部21，每一导电膏部21包括相对设置的第一端部211以及第二端部212，位于被贯穿的第一铜箔层12a一侧的第一端部211伸出所述基层11。
在本实施方式中，所述第一端部211与所述第一铜箔层12a远离所述基层11的表面齐平。
步骤S34，请参阅图19，在每一第一铜箔层12a远离所述基层11的表面覆盖一图形化干膜30，位于所述第一端部211一侧的图形化干膜30覆盖所述第一端部211以及所述第一铜箔层12a围绕所述第一端部211的区域。
步骤S35，请参阅图20，以所述图形化干膜30为光罩蚀刻每一第一铜箔层12a，从而在所述基层11相对的两个表面上形成两个第一导电线路层40。其中，位于所述第一端部211一侧的第一导电线路层40包括围绕所述第一端部211设置的第一孔环41。所述第一端部211暴露于所述第一孔环41。
步骤S36，请参阅图21，在每一第一导电线路层40远离所述基层11的表面依次覆盖一绝缘层50以及一第二铜箔层60，并在每一绝缘层50以及第二铜箔层60对应所述导电膏部21的位置开设至少一第二开孔61，位于所述第一端部211一侧的第二开孔61延伸至所述第一端部211以在所述第一端部211形成一凹陷62，位于所述第二端部212一侧的第二开孔61延伸至所述第一导电线路层40以在所述第一导电线路层40上形成另一凹陷62。
当通过激光打孔的方式形成所述第二开孔61时，在激光能量相同的条件下，由于导电膏部21对激光束的阻挡能力小于第一导电线路层40对激光束的阻挡能力，因此，延伸至导电膏部21的第一端部211的所述凹陷62的深度大于延伸至第一导电线路层40的所述凹陷62的深度(即D>d)。
步骤S37，请参阅图22，在每一第二铜箔层60远离所述基层11的表面以及第二开孔61和凹陷62的内壁形成一导电层70，并在每一导电层70远离所述基层11的表面上镀铜以形成一镀铜层71，所述镀铜层71填充于形成有所述导电层70的第二开孔61以及凹陷62中以形成导电部72。当然，所述导电层70也可省略。
步骤S38，请参阅图23，蚀刻每一第二镀铜层71以及对应的导电层70和镀铜层71，从而形成两个第二导电线路层80，从而得到所述柔性电路板200。
在另一实施例中，所述导电层70以及所述镀铜层71均可省略。在步骤S36之后，包括如下步骤：
步骤S37’，请参阅图24，在每一第二开孔61以及凹陷62中填充导电膏并固化所述导电膏，从而形成至少一导电部72。每一导电部72包括相对设置的两个第三端部721，每一第三端部721与对应的第二铜箔层60远离所述基层11的表面齐平。
步骤S38’，请参阅图25，蚀刻每一第二铜箔层60，从而形成两个第二导电线路层80，此时得到所述柔性电路板200。其中，每一第二导电线路层80包括围绕每一导电部72远离所述基层11的第三端部721设置的第二孔环81。
请参阅图8和图10，本发明第一较佳实施方式提供一种柔性电路板100，包括一绝缘的基层11以及形成于所述基层11相对的两个表面上的两个第一导电线路层40。至少一第一开孔20贯穿所述基层11。每一第一开孔20中形成有一导电膏部21。每一导电膏部21相对设置的第一端部211以及第二端部212伸出所述基层11并暴露于所述第一导电线路层40。在本实施方式中，所述第一端部211以及第二端部212与对应的第一导电线路层40远离所述基层11的表面齐平。其中，每一第一导电线路层40包括围绕所述第一端部211或第二端部212设置的第一孔环41。
每一第一导电线路层40远离所述基层11的表面依次覆盖有一绝缘层50以及一第二导电线路层80，每一绝缘层50对应所述导电膏部21的位置开设有至少一第二开孔61，每一第二开孔61延伸至所述第一端部211或第二端部212，从而在所述第一端部211以及第二端部212均形成一凹陷62。
在本实施例中，每一第二导电线路层80包括依次形成于所述绝缘层50上的一第二铜箔层60、一导电层70以及一镀铜层71。所述导电层70进一步形成于每一第二开孔61和凹陷62的内壁。所述镀铜层71填充于形成有所述导电层70的第二开孔61以及凹陷62中以形成导电部72(如图8所示)。当然，所述导电层70也可省略。
在另一实施例中，所述导电部72的材质为导电膏。每一第二导电线路层80包括围绕每一导电部72远离所述基层11的第三端部721设置的第二孔环81(如图10所示)。在本实施方式中，所述导电部72的第三端部721与对应的第二导电线路层80远离所述基层11的表面齐平。
请参阅图23和图25，本发明第二较佳实施方式提供一种柔性电路板200，与上述柔性电路板100不同的是，所述第一开孔20仅贯穿所述基层11和其中一第一导电线路层40。即，所述第一开孔20并不贯穿另一第一导电线路层40。此时，每一导电膏部21仅有第一端部211伸出所述基层11并暴露于所述第一导电线路层40。位于所述第一端部211一侧的第一导电线路层40包括围绕所述第一端部211设置的第一孔环41。位于所述第一端部211一侧的第二开孔61延伸至所述第一端部211以在所述第一端部211形成一凹陷62，位于所述第二端部212一侧的第二开孔61延伸至所述第一导电线路层40以在所述第一导电线路层40上形成另一凹陷62。延伸至导电膏部21的第一端部211的所述凹陷62的深度大于延伸至第一导电线路层40的所述凹陷62的深度。
本发明在柔性电路板100，200的基层11中开设第一开孔20且在所述第一开孔20中形成导电膏部21，然后在基层11的两侧形成第二开孔61且所述第二开孔61延伸至所述导电膏部21的第一端部211、第二端部212以形成凹陷62，从而，在后续填孔(如在所述第二开孔61中镀铜或填充导电膏)步骤之后，第二开孔61中形成的导电部72可与导电膏部21电性连接。在柔性电路板100，200的厚度一致的情况下，本发明的第二开孔61的深度可显著减小，因此在后续填孔过程中可有效避免空包的产生。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (18)

1.一种柔性电路板的制作方法，包括：
提供一绝缘的基层，所述基层中开设有贯穿的至少一第一开孔；
在每一第一开孔中形成一导电膏部，每一导电膏部包括相对设置的第一端部和第二端部，至少所述第一端部伸出所述基层；
在所述基层的每一表面上分别形成一第一导电线路层、一绝缘层以及一第二导电线路层，每一导电膏部的所述第一端部暴露于所述第一导电线路层；
在所述绝缘层中对应所述导电膏部的位置开设至少一第二开孔，位于所述第一端部一侧的第二开孔延伸至所述第一端部，从而在所述第一端部形成一凹陷；以及
在每一第二开孔以及凹陷中形成一导电部，所述导电部与所述导电膏部电性连接。
2.如权利要求1所述的柔性电路板的制作方法，其特征在于，所述步骤“提供一绝缘的基层，所述基层中开设有贯穿的至少一第一开孔”包括：
提供一覆铜基板，包括所述基层以及形成于所述基层相对的两个表面上的两个第一铜箔层；以及
在所述覆铜基板中开设所述第一开孔，每一第一开孔贯穿所述基层以及至少一第一铜箔层。
3.如权利要求2所述的柔性电路板的制作方法，其特征在于，每一第一开孔贯穿所述基层以及每一第一铜箔层，每一导电膏部的第一端部和第二端部均伸出所述基层，所述第一端部和第二端部上均形成一凹陷。
4.如权利要求3所述的柔性电路板的制作方法，其特征在于，所述第一导电线路层的形成步骤包括：
在每一第一铜箔层远离所述基层的表面覆盖一图形化干膜，每一图形化干膜覆盖所述第一端部或第二端部、以及所述第一铜箔层围绕所述第一端部或第二端部的区域；
以所述图形化干膜为光罩蚀刻每一第一铜箔层，从而所述第一导电线路层，其中，每一第一导电线路层包括围绕所述第一端部或第二端部设置的第一孔环，所述第一端部以及第二端部暴露于所述第一孔环。
5.如权利要求2所述的柔性电路板的制作方法，其特征在于，每一第一开孔仅贯穿所述基层以及其中一第一铜箔层，每一导电膏部仅有所述第一端部伸出所述基层，位于所述第一端端部一侧的第二开孔延伸至所述第一端部以形成所述凹陷，位于所述第二端部一侧的第二开孔延伸至所述第一导电线路层以在所述第一导电线路层上形成另一凹陷，延伸至导电膏部的第一端部的所述凹陷的深度大于延伸至第一导电线路层的所述凹陷的深度。
6.如权利要求5所述的柔性电路板的制作方法，其特征在于，所述第一导电线路层的形成步骤包括：
在每一第一铜箔层远离所述基层的表面覆盖一图形化干膜，位于所述第一端部一侧的图形化干膜覆盖所述第一端部以及所述第一铜箔层围绕所述第一端部的区域；以及
以所述图形化干膜为光罩蚀刻每一第一铜箔层，从而形成所述第一导电线路层，其中，位于所述第一端部一侧的第一导电线路层包括围绕所述第一端部设置的第一孔环，所述第一端部暴露于所述第一孔环。
7.如权利要求3或5所述的柔性电路板的制作方法，其特征在于，还包括：
在每一第二铜箔层远离所述基层的表面以及每一第二开孔和凹陷的内壁形成一导电层，并在每一导电层远离所述基层的表面上镀铜以形成一镀铜层，所述镀铜层填充于形成有所述导电层的第二开孔以及凹陷中以形成所述导电部；以及
蚀刻每一镀铜层以及对应的导电层和第二铜箔层，从而形成两个第二导电线路层。
8.如权利要求3或5所述的柔性电路板的制作方法，其特征在于，还包括：
在每一第二铜箔层远离所述基层的表面上镀铜以形成一镀铜层，所述镀铜层填充于所述第二开孔以及凹陷中以形成所述导电部；以及
蚀刻每一镀铜层以及对应的第二铜箔层，从而形成两个第二导电线路层。
9.如权利要求3或5所述的柔性电路板的制作方法，其特征在于，还包括：
在每一第二开孔以及凹陷中填充导电膏并固化所述导电膏，从而形成所述导电部；以及
蚀刻每一第二铜箔层，从而形成两个第二导电线路层。
10.如权利要求1所述的柔性电路板的制作方法，其特征在于，所述步骤“提供一绝缘的基层，所述基层中开设有贯穿的至少一第一开孔”包括：
提供一绝缘基板，包括所述基层以及形成于所述基层相对的两个表面上的两个离型膜；以及
在所述绝缘基板中开设所述第一开孔，每一第一开孔贯穿所述基层以及每一离型膜；
其中，所述离型膜在形成所述导电膏部后撕除，每一导电膏部的所述第一端部以及第二端部均伸出所述基层。
11.如权利要求10所述的柔性电路板的制作方法，其特征在于，所述第一导电线路层、绝缘层以及第二导电线路层的形成步骤包括：
提供两个电路基板，每一电路基板包括所述绝缘层以及分别形成于所述绝缘层相对的两个表面的所述第一导电线路层和所述第二导电线路层，每一第一导电线路层包括至少一第一孔环；以及
将每一电路基板通过另一绝缘层压合至所述基层的其中一表面，使得每一第一导电线路层的第一孔环围绕所述第一端部或第二端部设置。
12.如权利要求11所述的柔性电路板的制作方法，其特征在于，还包括：
在每一第二开孔以及凹陷中填充导电膏并固化所述导电膏，从而形成所述导电部。
13.一种柔性电路板，包括一绝缘的基层以及形成于所述基层相对的两个表面上的两个第一导电线路层，其特征在于，至少一第一开孔贯穿所述基层，每一第一开孔中形成有一导电膏部，每一导电膏部包括相对设置的第一端部和第二端部，至少所述第一端部伸出所述基层并暴露于所述第一导电线路层，每一第一导电线路层远离所述基层的表面依次覆盖有一绝缘层以及一第二导电线路层，每一绝缘层对应所述导电膏部的位置开设有至少一第二开孔，位于所述第一端部一侧的第二开孔延伸至所述第一端部以在所述第一端部形成一凹陷，每一第二开孔以及凹陷中形成有一导电部，所述导电部与所述导电膏部电性连接。
14.如权利要求13所述的柔性电路板，其特征在于，每一第一开孔贯穿所述基层以及每一第一铜箔层，所述第一端部以及第二端部均伸出所述基层，所述第一端部以及第二端部上均形成一凹陷。
15.如权利要求13所述的柔性电路板，其特征在于，每一第一开孔仅贯穿所述基层以及其中一第一铜箔层，每一导电膏部仅有所述第一端部伸出所述基层，位于所述第二端部一侧的第二开孔延伸至所述第一导电线路层以在所述第一导电线路层上形成另一凹陷，延伸至导电膏部的第一端部的所述凹陷的深度大于延伸至第一导电线路层的所述凹陷的深度。
16.如权利要求14或15所述的柔性电路板，其特征在于，每一第二导电线路层包括依次形成于所述绝缘层上的一第二铜箔层、一导电层以及一镀铜层，所述导电层进一步形成于每一第二开孔和凹陷的内壁，所述镀铜层填充于形成有所述导电层的第二开孔以及凹陷中以形成所述导电部。
17.如权利要求14或15所述的柔性电路板，其特征在于，每一第二导电线路层包括依次形成于所述绝缘层上的一第二铜箔层以及一镀铜层，所述镀铜层填充于所述第二开孔以及凹陷中以形成所述导电部。
18.如权利要求14或15所述的柔性电路板，其特征在于，所述导电部的材质为导电膏。
CN201710954392.9A 2017-10-13 2017-10-13 柔性电路板以及柔性电路板的制作方法 Active CN109673112B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710954392.9A CN109673112B (zh) 2017-10-13 2017-10-13 柔性电路板以及柔性电路板的制作方法
US15/833,178 US10412841B2 (en) 2017-10-13 2017-12-06 Flexible printed circuit board and method for manufacturing the same
TW107121105A TWI665951B (zh) 2017-10-13 2018-06-20 柔性電路板以及柔性電路板的製作方法
US16/523,016 US20190350091A1 (en) 2017-10-13 2019-07-26 Flexible printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954392.9A CN109673112B (zh) 2017-10-13 2017-10-13 柔性电路板以及柔性电路板的制作方法

Publications (2)

Publication Number Publication Date
CN109673112A true CN109673112A (zh) 2019-04-23
CN109673112B CN109673112B (zh) 2021-08-20

Family

ID=66096223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954392.9A Active CN109673112B (zh) 2017-10-13 2017-10-13 柔性电路板以及柔性电路板的制作方法

Country Status (3)

Country Link
US (2) US10412841B2 (zh)
CN (1) CN109673112B (zh)
TW (1) TWI665951B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
CN114980569A (zh) * 2021-02-20 2022-08-30 嘉联益电子(昆山)有限公司 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376052B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its production process, resin composition for filling through-hole
US20070107934A1 (en) * 2005-11-16 2007-05-17 Samsung Electro-Mechanics Co., Ltd. Printed circuit board using paste bump and manufacturing method thereof
CN101351087A (zh) * 2007-07-17 2009-01-21 欣兴电子股份有限公司 内埋式线路结构及其工艺
JP2009188154A (ja) * 2008-02-06 2009-08-20 Meiko:Kk プリント配線板及びその製造方法
CN102123566A (zh) * 2010-01-12 2011-07-13 欣兴电子股份有限公司 内埋式线路板及其制造方法
CN103582295A (zh) * 2012-08-10 2014-02-12 揖斐电株式会社 电路板及其制造方法
CN204968221U (zh) * 2015-08-25 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 柔性电路板
CN105979709A (zh) * 2016-07-15 2016-09-28 武汉华星光电技术有限公司 多层印刷电路板钻孔方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
US6076726A (en) * 1998-07-01 2000-06-20 International Business Machines Corporation Pad-on-via assembly technique
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same
KR100833723B1 (ko) * 1999-10-26 2008-05-29 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조 방법
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
WO2005015966A1 (ja) * 2003-08-12 2005-02-17 Fujikura Ltd. プリント配線板およびその製造方法
JP4280583B2 (ja) * 2003-08-25 2009-06-17 新光電気工業株式会社 ヴィアの形成方法
TWI310670B (en) * 2003-08-28 2009-06-01 Ibm Printed wiring board manufacturing method and printed wiring board
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
KR101654820B1 (ko) * 2008-07-09 2016-09-06 인벤사스 코포레이션 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
CN102484950B (zh) * 2009-08-24 2014-12-31 株式会社村田制作所 树脂多层基板以及该树脂多层基板的制造方法
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
JP4616927B1 (ja) * 2010-02-25 2011-01-19 パナソニック株式会社 配線基板、配線基板の製造方法、及びビアペースト
US8530755B2 (en) * 2010-03-31 2013-09-10 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR20130067008A (ko) * 2011-12-13 2013-06-21 삼성전기주식회사 인쇄회로기판 제조 방법
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
JP6385635B2 (ja) * 2012-05-28 2018-09-05 新光電気工業株式会社 配線基板の製造方法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
DE102013202711A1 (de) * 2013-02-20 2014-08-21 Zf Friedrichshafen Ag Verfahren zum Betreiben einer Getriebevorrichtung
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
CN105517370B (zh) * 2015-11-27 2018-06-22 广州兴森快捷电路科技有限公司 电路板焊盘加工方法
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376052B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its production process, resin composition for filling through-hole
US20070107934A1 (en) * 2005-11-16 2007-05-17 Samsung Electro-Mechanics Co., Ltd. Printed circuit board using paste bump and manufacturing method thereof
CN101351087A (zh) * 2007-07-17 2009-01-21 欣兴电子股份有限公司 内埋式线路结构及其工艺
JP2009188154A (ja) * 2008-02-06 2009-08-20 Meiko:Kk プリント配線板及びその製造方法
CN102123566A (zh) * 2010-01-12 2011-07-13 欣兴电子股份有限公司 内埋式线路板及其制造方法
CN103582295A (zh) * 2012-08-10 2014-02-12 揖斐电株式会社 电路板及其制造方法
CN204968221U (zh) * 2015-08-25 2016-01-13 宏启胜精密电子(秦皇岛)有限公司 柔性电路板
CN105979709A (zh) * 2016-07-15 2016-09-28 武汉华星光电技术有限公司 多层印刷电路板钻孔方法

Also Published As

Publication number Publication date
US10412841B2 (en) 2019-09-10
TWI665951B (zh) 2019-07-11
CN109673112B (zh) 2021-08-20
US20190350091A1 (en) 2019-11-14
TW201916774A (zh) 2019-04-16
US20190116677A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN102686053A (zh) 多层布线基板的制造方法
TWI665949B (zh) 柔性電路板及其製作方法
CN107801310A (zh) 电路板制作方法及电路板
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN109413836A (zh) 电路板及其制备方法
CN105762131B (zh) 封装结构及其制法
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
CN104219876A (zh) 电路板及其制作方法
US9622340B2 (en) Flexible circuit board and method for manufacturing same
CN109673112A (zh) 柔性电路板以及柔性电路板的制作方法
CN105764237B (zh) 一种阶梯槽pcb的制作方法及pcb
CN109788663A (zh) 电路板的制作方法及由该方法制得的电路板
CN103687342A (zh) 一种具有断孔的印制电路板及其制作方法
CN105210462A (zh) 元器件内置基板的制造方法及元器件内置基板
CN105530768B (zh) 一种电路板的制作方法及电路板
CN105491796B (zh) 电路板的制作方法
CN105122449A (zh) 包括氧化层的低成本中介体
US20080308302A1 (en) Printed circuit board with anti-oxidation layer
CN105592639B (zh) 电路板及其制作方法
US6946737B2 (en) Robust interlocking via
CN104812226A (zh) 盖板结构及其制作方法
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
JP6367479B2 (ja) 伝送線路ビア構造
CN104902698B (zh) 电路板金手指的加工方法和具有金手指的电路板
TW201705832A (zh) 柔性電路板及其製作方法、電子裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant