CN109788663A - 电路板的制作方法及由该方法制得的电路板 - Google Patents

电路板的制作方法及由该方法制得的电路板 Download PDF

Info

Publication number
CN109788663A
CN109788663A CN201711107887.4A CN201711107887A CN109788663A CN 109788663 A CN109788663 A CN 109788663A CN 201711107887 A CN201711107887 A CN 201711107887A CN 109788663 A CN109788663 A CN 109788663A
Authority
CN
China
Prior art keywords
conductive
blind hole
layer
insulating layer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711107887.4A
Other languages
English (en)
Other versions
CN109788663B (zh
Inventor
贾梦璐
覃海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201711107887.4A priority Critical patent/CN109788663B/zh
Priority to US15/841,773 priority patent/US10010001B1/en
Priority to TW107121766A priority patent/TWI678136B/zh
Publication of CN109788663A publication Critical patent/CN109788663A/zh
Application granted granted Critical
Publication of CN109788663B publication Critical patent/CN109788663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种电路板，其包括自上而下依次层叠设置的第三导电线路层、第三绝缘层、第一绝缘层、第一导电线路层、基板、第二导电线路层、第二绝缘层、第四绝缘层、及第四导电线路层。该电路板还包括至少一第一导电孔及至少一第二导电孔。第一导电孔包括第一导电盲孔及与第一导电盲孔正对且电性连接的第三导电盲孔，第一导电盲孔依次贯穿第一绝缘层、第一导电线路层及基板，第三导电盲孔依次贯穿第三导电线路层及第三绝缘层；第二导电孔包括第二导电盲孔及与第二导电盲孔正对且电性连接的第四导电盲孔，第二导电盲孔依次贯穿第二绝缘层、第二导电线路层及基板，第四导电盲孔依次贯穿第四导电线路层及第四绝缘层。另，本发明还提供一种所述电路板的制作方法。

Description

电路板的制作方法及由该方法制得的电路板
技术领域
本发明涉及一种电路板的制作方法及由该方法制得的电路板。
背景技术
近年来，随着电子产品的小型化及薄型化趋势，要求其所使用的电路板也具有小型化及薄型化的特点。为满足电子产品的小型化及薄型化，电子产品的电路板需采用密集电路设计，以减小电路板的体积。
电路板中一般具有多个导电盲孔，用于连接不同的导电线路层，以作为不同线路之间的信号连接。导电盲孔一般通过在电路基板上利用机械钻孔或激光钻孔形成孔，然后在孔内壁电镀导电金属制作而成。
高纵横比(孔深与孔径的比值)的微小导电盲孔有助于实现电路板的高可靠性密集线路设计。然而，盲孔的纵横比大于等于1时，难以实现在盲孔内电镀导电金属，限制了电路板高可靠性密集线路的设计。
发明内容
有鉴于此，有必要提供一种新的电路板的制作方法，以解决上述问题。
另，还有必要提供一种应用上述电路板的制作方法制得的电路板。
一种电路板的制作方法，其包括如下步骤：
步骤S1，提供一双面覆铜板，该双面覆铜板包括基板及分别结合于该基板相背两表面的第一铜层及第二铜层；
步骤S2，将所述第一铜层制作成第一导电线路层，将所述第二铜层制作成第二导电线路层；
步骤S3，增层，以在所述第一导电线路层的远离基板的一侧依次形成第一绝缘层及第一导电层，在所述第二导电线路层的远离基板的一侧依次形成第二绝缘层及第二导电层，并开设至少一第一盲孔及至少一第二盲孔，该第一盲孔依次贯穿所述第一导电层、所述第一绝缘层、所述第一导电线路层及所述基板，该第二盲孔依次贯穿所述第二导电层、所述第二绝缘层、所述第二导电线路层及所述基板；
步骤S4，电镀铜，以在所述第一盲孔内形成第一导电盲孔，在所述第二盲孔内形成第二导电盲孔；
步骤S5，去除所述第一导电层及所述第二导电层；
步骤S6，增层，以在所述第一绝缘层的远离第一导电线路层的表面依次形成第三绝缘层及第三铜层，在所述第二绝缘层的远离第二导电线路层的表面依次形成第四绝缘层及第四铜层，并开设至少一第三盲孔及至少一第四盲孔，该第三盲孔依次贯穿所述第三铜层及所述第三绝缘层，且与所述第一盲孔相连通，该第四盲孔依次贯穿所述第四铜层及所述第四绝缘层，且与所述第二盲孔相连通；
步骤S7，电镀铜，以在所述第三盲孔内形成第三导电盲孔，在所述第四盲孔内形成第四导电盲孔；
步骤S8，将所述第三铜层制作成第三导电线路层，将所述第四铜层制作成第四导电线路层。
一种电路板，其包括基板、分别结合于该基板相背两表面的第一导电线路层及第二导电线路层、结合于该第一导电线路层的远离基板的表面的第一绝缘层、结合于该第二导电线路层的远离基板的表面的第二绝缘层、结合于该第一绝缘层的远离第一导电线路层的表面的第三绝缘层、及结合于该第二绝缘层的远离第二导电线路层的表面的第四绝缘层、结合于该第三绝缘层的远离第一绝缘层表面的第三导电线路层、及结合于该第四绝缘层的远离第二绝缘层的表面的第四导电线路层，所述电路板上还开设有至少一第一导电孔及至少一第二导电孔，该第一导电孔将所述第三导电线路层、所述第一导电线路层及所述第二导电线路层电连接在一起，该第二导电孔将所述第四导电线路层、所述第二导电线路层及所述第一导电线路层电连接在一起，该第一导电孔包括第一导电盲孔及与该第一导电盲孔正对且电性连接的第三导电盲孔，该第一导电盲孔依次贯穿所述第一绝缘层、所述第一导电线路层及所述基板，该第三导电盲孔依次贯穿所述第三导电线路层及所述第三绝缘层；该第二导电孔包括第二导电盲孔及与该第二导电盲孔正对且电性连接的第四导电盲孔，该第二导电盲孔依次贯穿所述第二绝缘层、所述第二导电线路层及所述基板，该第四导电盲孔依次贯穿所述第四导电线路层及所述第四绝缘层。
本发明的电路板的制作方法通过先形成第一导电盲孔及第二导电盲孔，然后再形成第三导电盲孔及第四导电盲孔，使第三导电盲孔与第一导电盲孔正对且直接连接在一起，使第四导电盲孔与第二导电盲孔正对且直接连接在一起，从而得到电连接所述第三导电线路层、所述第一导电线路层及所述第二导电线路层的第一导电孔，及电连接所述第四导电线路层、所述第二导电线路层及所述第一导电线路层的第二导电孔。如此，第一导电孔及第二导电孔均分两次电镀形成，可以制得高纵横比的微小导电盲孔，有利于电路板的高可靠性密集线路的设计。
附图说明
图1为双面覆铜板的截面示意图。
图2为内层线路板的截面示意图。
图3为对图2所示的内层线路板增层并开设第一盲孔及第二盲孔的截面示意图。
图4为在图3所示的第一盲孔及第二盲孔内电镀导电金属的截面示意图。
图5为去除图4所示的第一导电层及第二导电层后的截面示意图。
图6为对图5所示的线路板增层并开设第三盲孔及第四盲孔的截面示意图。
图7为在图6所示的第三盲孔及第四盲孔内电镀导电金属的截面示意图。
图8为本发明较佳实施方式的电路板的截面示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。
基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。
请结合参阅图1～8，本发明较佳实施方式提供一种电路板的制作方法，其包括如下步骤：
步骤S1，请参阅图1，提供一双面覆铜板101。
该双面覆铜板101包括基板10及分别结合于该基板10相背两表面的第一铜层1011及第二铜层1012。
所述基板10可以为聚酰亚胺基板。
步骤S2，请参阅图2，将所述第一铜层1011制作成第一导电线路层20，将所述第二铜层1012制作成第二导电线路层30，得到内层线路板102。
所述将所述第一铜层1011制作成第一导电线路层20及将所述第二铜层1012制作成第二导电线路层30的方法可以为蚀刻、镭射等常规应用于电路板导电线路制作的方法。
步骤S3，请参阅图3，对所述内层线路板102进行增层，以在所述第一导电线路层20的远离基板10的一侧依次形成第一绝缘层40及第一导电层103，在所述第二导电线路层30的远离基板10的一侧依次形成第二绝缘层50及第二导电层104，并开设至少一第一盲孔105及至少一第二盲孔106。该第一盲孔105依次贯穿所述第一导电层103、所述第一绝缘层40、所述第一导电线路层20及所述基板10。该第二盲孔106依次贯穿所述第二导电层104、所述第二绝缘层50、所述第二导电线路层30及所述基板10。
在至少一实施例中，所述步骤S3包括：
步骤S31，在所述第一导电线路层20的远离基板10的表面设置第一绝缘层40，在所述第二导电线路层30的远离基板10的表面设置第二绝缘层50。
所述第一绝缘层40部分填充于所述第一导电线路层20的导电线路之间的间隙内。该填充在第一导电线路层20的导电线路之间的间隙内的部分第一绝缘层40与所述基板10相结合。所述第二绝缘层50部分填充于所述第二导电线路层30的导电线路之间的间隙内。该填充在第二导电线路层30的导电线路之间的间隙内的部分第二绝缘层50与所述基板10相结合。
步骤S32，在所述第一绝缘层40的远离第一导电线路层20的表面设置一第一导电层103，在所述第二绝缘层50的远离第二导电线路层30的表面设置一第二导电层104。
所述第一导电层103及第二导电层104的材质可以为铜、铝、金、银、铂等导电金属。所述第一导电层103及第二导电层104的材质还可以为导电塑料、导电橡胶等任意的具有导电性的材料。
步骤S33，开设至少一第一盲孔105及至少一第二盲孔106，使该第一盲孔105依次贯穿所述第一导电层103、所述第一绝缘层40、所述第一导电线路层20及所述基板10，使该第二盲孔106依次贯穿所述第二导电层104、所述第二绝缘层50、所述第二导电线路层30及所述基板10。
所述开设第一盲孔105及第二盲孔106的方法为常规应用于电路板制作的机械钻孔或激光钻孔等方法。
可以理解的，在其它实施例中，还可以直接提供一包括所述第一绝缘层40及所述第一导电层103的第一单面覆铜板，一包括所述第二绝缘层50及所述第二导电层104的第二单面覆铜板，然后直接将该第一单面覆铜板及第二单面覆铜板分别结合于内层线路板102的相背两表面，以得到所述第一绝缘层40、所述第一导电层103、所述第二绝缘层50及所述第二导电层104。
步骤S4，请参阅图4，电镀铜，以在所述第一盲孔105内形成第一导电盲孔1001，在所述第二盲孔106内形成第二导电盲孔1002。
可以理解的，在其它实施例中，还可以用铝、金、银、铂等导电金属替换所述铜。
步骤S5，请参阅图5，去除所述第一导电层103及所述第二导电层104。
在至少一实施例中，所述去除所述第一导电层103及所述第二导电层104的方法可以为常规用于电路板制作的曝光显影等方法。
步骤S6，请参阅图6，增层，以在所述第一绝缘层40的远离第一导电线路层20的表面依次形成第三绝缘层60及第三铜层81，在所述第二绝缘层50的远离第二导电线路层30的表面依次形成第四绝缘层70及第四铜层91，并开设至少一第三盲孔107及至少一第四盲孔108。该第三盲孔107依次贯穿所述第三铜层81及所述第三绝缘层60，且与所述第一盲孔105相连通，换言之，该第三盲孔107的底面为所述第一导电盲孔1001的表面。该第四盲孔108依次贯穿所述第四铜层91及所述第四绝缘层70，且与所述第二盲孔106相连通，换言之，该第四盲孔108的底面为所述第二导电盲孔1002的表面。
具体的，所述步骤S6包括：
步骤S61，在所述第一绝缘层40的远离第一导电线路层20的表面设置第三绝缘层60，在所述第二绝缘层50的远离第二导电线路层30的表面设置第四绝缘层70。
步骤S62，在所述第三绝缘层60的远离第一绝缘层40的表面设置一第三铜层81，在所述第四绝缘层70的远离第二绝缘层50的表面设置一第四铜层91。
步骤S63，开设至少一第三盲孔107及至少一第四盲孔108，使该第三盲孔107依次贯穿所述第三铜层81及所述第三绝缘层60，且与所述第一盲孔105相连通，使该第四盲孔108依次贯穿所述第四铜层91及所述第四绝缘层70，且与所述第二盲孔106相连通。
所述开设第三盲孔107及第四盲孔108的方法为常规应用于电路板制作的机械钻孔或激光钻孔等方法。
可以理解的，在其它实施例中，还可以直接提供一包括第三绝缘层60及第三铜层81的第三单面覆铜板，一包括第四绝缘层70及第四铜层91的第四单面覆铜板，然后直接将该第三单面覆铜板及第四单面覆铜板分别结合于第一绝缘层40的远离第一导电线路层20的表面及第二绝缘层50的远离第二导电线路层30的表面，以得到所述第三绝缘层60、所述第三铜层81、所述第四绝缘层70及所述第四铜层91。
步骤S7，请参阅图7，电镀铜，以在所述第三盲孔107内形成第三导电盲孔1003，在所述第四盲孔108内形成第四导电盲孔1004。
所述每一第三导电盲孔1003与一第一导电盲孔1001正对且电性连接，该每一第三导电盲孔1003与一第一导电盲孔1001配合形成一第一导电孔110。所述每一第四导电盲孔1004与一第二导电盲孔1002正对且电性连接，该每一第四导电盲孔1004与一第二导电盲孔1002配合形成一第二导电孔120。
所述第一导电盲孔1001的孔径在沿着自第一绝缘层40向着第二导电线路层30的方向上逐渐减小。所述第三导电盲孔1003的孔径在沿着自第三铜层81向着第一绝缘层40的方向上逐渐减小。在该第一导电盲孔1001与该第三导电盲孔1003的连接处，该第一导电盲孔1001的孔径大于该第三导电盲孔1003的孔径。
所述第二导电盲孔1002的孔径在沿着自第二绝缘层50向着第一导电线路层20的方向上逐渐减小。所述第四导电盲孔1004的孔径在沿着自第四铜层91向着第二绝缘层50的方向上逐渐减小。在该第二导电盲孔1002与该第四导电盲孔1004的连接处，该第二导电盲孔1002的孔径大于该第四导电盲孔1004的孔径。
所述第一导电孔110及所述第二导电孔120均为导电盲孔，该第一导电孔110的纵横比(孔深与孔径的比值)及第二导电孔120的纵横比均大于等于1。
可以理解的，在其它实施例中，还可以用铝、金、银、铂等导电金属替换所述铜。
步骤S8，请参阅图8，将所述第三铜层81制作成第三导电线路层80，将所述第四铜层91制作成第四导电线路层90，即制得电路板100。
所述将所述第三铜层81制作成第三导电线路层80及所述第四铜层91制作成第四导电线路层90的方法可以为蚀刻、镭射等常规应用于电路板导电线路制作的方法。
所述第三导电盲孔1003依次贯穿所述第三导电线路层80及所述第三绝缘层60。所述第四导电盲孔1004依次贯穿所述第四导电线路层90及所述第四绝缘层70。所述第一导电孔110电性连接所述第三导电线路层80、所述第一导电线路层20及所述第二导电线路层30，所述第二导电孔120电性连接所述第四导电线路层90、所述第二导电线路层30及所述第一导电线路层20。
可以理解的，在步骤S7中电镀铜的时候，还会在所述第三铜层81的远离所述第三绝缘层60的表面形成第五铜层82，在所述第四铜层91的远离所述第四绝缘层70的表面形成第六铜层92。此时，步骤S8为：将所述第三铜层81及第五铜层82蚀刻成第三导电线路层80，将所述第四铜层91及第六铜层92制作成第四导电线路层90。
可以理解的，所述步骤S8之后还包括在所述第三导电线路层80的远离所述第三绝缘层60的表面及所述第四导电线路层90的远离所述第四绝缘层70的表面形成覆盖膜(图未示)的步骤。
可以理解的，在所述步骤S8后还可以继续增层并形成导电孔，以形成具有更多层的电路板。
请进一步参阅图8，一种电路板100，其可以为软性电路板、印刷电路板、软硬结合板等，其用于电脑、手机、智能手表、电子阅读器等电子装置(图未示)中。
该电路板100包括基板10、分别结合于该基板10相背两表面的第一导电线路层20及第二导电线路层30、结合于该第一导电线路层20的远离基板10的表面的第一绝缘层40、结合于该第二导电线路层30的远离基板10的表面的第二绝缘层50、结合于该第一绝缘层40的远离第一导电线路层20的表面的第三绝缘层60、及结合于该第二绝缘层50的远离第二导电线路层30的表面的第四绝缘层70、结合于该第三绝缘层60的远离第一绝缘层40表面的第三导电线路层80、及结合于该第四绝缘层70的远离第二绝缘层50的表面的第四导电线路层90。
所述电路板100上还开设有至少一第一导电孔110及至少一第二导电孔120。该第一导电孔110包括第一导电盲孔1001及与该第一导电盲孔1001正对且电性连接的第三导电盲孔1003。该第一导电盲孔1001依次贯穿所述第一绝缘层40、所述第一导电线路层20及所述基板10，该第三导电盲孔1003依次贯穿所述第三导电线路层80及所述第三绝缘层60。该第二导电孔120包括第二导电盲孔1002及与该第二导电盲孔1002正对且电性连接的第四导电盲孔1004。该第二导电盲孔1002依次贯穿所述第二绝缘层50、所述第二导电线路层30及所述基板10，该第四导电盲孔1004依次贯穿所述第四导电线路层90及所述第四绝缘层70。如此，所述第一导电孔110将所述第三导电线路层80、所述第一导电线路层20及所述第二导电线路层30电连接在一起，所述第二导电孔120将所述第四导电线路层90、所述第二导电线路层30及所述第一导电线路层20电连接在一起。
所述第一导电盲孔1001的孔径在沿着自第一绝缘层40向着第二导电线路层30的方向上逐渐减小。所述第三导电盲孔1003的孔径在沿着第三导电线路层80向着第一绝缘层40的方向上逐渐减小。在该第一导电盲孔1001与该第三导电盲孔1003的连接处，该第一导电盲孔1001的孔径大于该第三导电盲孔1003的孔径。
所述第二导电盲孔1002的孔径在沿着自第二绝缘层50向着第一导电线路层20的方向上逐渐减小。所述第四导电盲孔1004的孔径在沿着自第四导电线路层90向着第二绝缘层50的方向上逐渐减小。在该第二导电盲孔1002与该第四导电盲孔1004的连接处，该第二导电盲孔1002的孔径大于该第四导电盲孔1004的孔径。
所述第一导电孔110及所述第二导电孔120均为导电盲孔，该第一导电孔110的纵横比及第二导电孔120的纵横比均大于等于1。
所述基板10可以为聚酰亚胺基板。
所述电路板100还包括结合于所述第三导电线路层80的远离所述第三绝缘层60的表面及结合于所述第四导电线路层90的远离所述第四绝缘层70的表面的覆盖膜(图未示)。
本发明的电路板100的制作方法通过先形成第一导电盲孔1001及第二导电盲孔1002，然后再形成第三导电盲孔1003及第四导电盲孔1004，使第三导电盲孔1003与第一导电盲孔1001正对且直接连接在一起，使第四导电盲孔1004与第二导电盲孔1002正对且直接连接在一起，从而得到电连接所述第三导电线路层80、所述第一导电线路层20及所述第二导电线路层30的第一导电孔110，及电连接所述第四导电线路层90、所述第二导电线路层30及所述第一导电线路层20的第二导电孔120。如此，第一导电孔110及第二导电孔120均分两次电镀形成，可以制得高纵横比的微小导电盲孔，有利于电路板的高可靠性密集线路的设计。
另外，以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已将较佳实施方式揭露如上，但并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板的制作方法，其包括如下步骤：
步骤S1，提供一双面覆铜板，该双面覆铜板包括基板及分别结合于该基板相背两表面的第一铜层及第二铜层；
步骤S2，将所述第一铜层制作成第一导电线路层，将所述第二铜层制作成第二导电线路层；
步骤S3，增层，以在所述第一导电线路层的远离基板的一侧依次形成第一绝缘层及第一导电层，在所述第二导电线路层的远离基板的一侧依次形成第二绝缘层及第二导电层，并开设至少一第一盲孔及至少一第二盲孔，该第一盲孔依次贯穿所述第一导电层、所述第一绝缘层、所述第一导电线路层及所述基板，该第二盲孔依次贯穿所述第二导电层、所述第二绝缘层、所述第二导电线路层及所述基板；
步骤S4，电镀铜，以在所述第一盲孔内形成第一导电盲孔，在所述第二盲孔内形成第二导电盲孔；
步骤S5，去除所述第一导电层及所述第二导电层；
步骤S6，增层，以在所述第一绝缘层的远离第一导电线路层的表面依次形成第三绝缘层及第三铜层，在所述第二绝缘层的远离第二导电线路层的表面依次形成第四绝缘层及第四铜层，并开设至少一第三盲孔及至少一第四盲孔，该第三盲孔依次贯穿所述第三铜层及所述第三绝缘层，且与所述第一盲孔相连通，该第四盲孔依次贯穿所述第四铜层及所述第四绝缘层，且与所述第二盲孔相连通；
步骤S7，电镀铜，以在所述第三盲孔内形成第三导电盲孔，在所述第四盲孔内形成第四导电盲孔；
步骤S8，将所述第三铜层制作成第三导电线路层，将所述第四铜层制作成第四导电线路层。
2.如权利要求1所述的电路板的制作方法，其特征在于：所述步骤S8后还包括在所述第三导电线路层的远离所述第三绝缘层的表面及所述第四导电线路层的远离所述第四绝缘层的表面形成覆盖膜的步骤。
3.如权利要求1所述的电路板的制作方法，其特征在于：所述第一导电层及第二导电层的材质为导电金属、导电塑料或导电橡胶。
4.如权利要求1所述的电路板的制作方法，其特征在于：所述步骤S3包括：
步骤S31，在所述第一导电线路层的远离基板的表面设置第一绝缘层，在所述第二导电线路层的远离基板的表面设置第二绝缘层；
步骤S32，在所述第一绝缘层的远离第一导电线路层的表面设置一第一导电层，在所述第二绝缘层的远离第二导电线路层的表面设置一第二导电层；
步骤S33，开设至少一第一盲孔及至少一第二盲孔，使该第一盲孔依次贯穿所述第一导电层、所述第一绝缘层、所述第一导电线路层及所述基板，使该第二盲孔依次贯穿所述第二导电层、所述第二绝缘层、所述第二导电线路层及所述基板。
5.如权利要求1所述的电路板的制作方法，其特征在于：所述步骤S6包括：
步骤S61，在所述第一绝缘层的远离第一导电线路层的表面设置第三绝缘层，在所述第二绝缘层的远离第二导电线路层的表面设置第四绝缘层；
步骤S62，在所述第三绝缘层的远离第一绝缘层的表面设置第三铜层，在所述第四绝缘层的远离第二绝缘层的表面设置第四铜层；
步骤S63，开设至少一第三盲孔及至少一第四盲孔，使该第三盲孔依次贯穿所述第三铜层及所述第三绝缘层，且与所述第一盲孔相连通，使该第四盲孔依次贯穿所述第四铜层及所述第四绝缘层，且与所述第二盲孔相连通。
6.如权利要求1所述的电路板的制作方法，其特征在于：所述第一导电盲孔的孔径在沿着自第一绝缘层向着第二导电线路层的方向上逐渐减小，所述第三导电盲孔的孔径在沿着第三导电线路层向着第一绝缘层的方向上逐渐减小，在所述第一导电盲孔与所述第三导电盲孔的连接处，所述第一导电盲孔的孔径大于所述第三导电盲孔的孔径；所述第二导电盲孔的孔径在沿着自第二绝缘层向着第一导电线路层的方向上逐渐减小，所述第四导电盲孔的孔径在沿着自第四导电线路层向着第二绝缘层的方向上逐渐减小，在所述第二导电盲孔与所述第四导电盲孔的连接处，所述第二导电盲孔的孔径大于所述第四导电盲孔的孔径。
7.一种电路板，其包括基板、分别结合于该基板相背两表面的第一导电线路层及第二导电线路层、结合于该第一导电线路层的远离基板的表面的第一绝缘层、结合于该第二导电线路层的远离基板的表面的第二绝缘层、结合于该第一绝缘层的远离第一导电线路层的表面的第三绝缘层、及结合于该第二绝缘层的远离第二导电线路层的表面的第四绝缘层、结合于该第三绝缘层的远离第一绝缘层表面的第三导电线路层、及结合于该第四绝缘层的远离第二绝缘层的表面的第四导电线路层，所述电路板上还开设有至少一第一导电孔及至少一第二导电孔，该第一导电孔将所述第三导电线路层、所述第一导电线路层及所述第二导电线路层电连接在一起，该第二导电孔将所述第四导电线路层、所述第二导电线路层及所述第一导电线路层电连接在一起，其特征在于：该第一导电孔包括第一导电盲孔及与该第一导电盲孔正对且电性连接的第三导电盲孔，该第一导电盲孔依次贯穿所述第一绝缘层、所述第一导电线路层及所述基板，该第三导电盲孔依次贯穿所述第三导电线路层及所述第三绝缘层；该第二导电孔包括第二导电盲孔及与该第二导电盲孔正对且电性连接的第四导电盲孔，该第二导电盲孔依次贯穿所述第二绝缘层、所述第二导电线路层及所述基板，该第四导电盲孔依次贯穿所述第四导电线路层及所述第四绝缘层。
8.如权利要求7所述的电路板，其特征在于：所述第一导电盲孔的孔径在沿着自第一绝缘层向着第二导电线路层的方向上逐渐减小，所述第三导电盲孔的孔径在沿着第三导电线路层向着第一绝缘层的方向上逐渐减小，在所述第一导电盲孔与所述第三导电盲孔的连接处，所述第一导电盲孔的孔径大于所述第三导电盲孔的孔径；所述第二导电盲孔的孔径在沿着自第二绝缘层向着第一导电线路层的方向上逐渐减小，所述第四导电盲孔的孔径在沿着自第四导电线路层向着第二绝缘层的方向上逐渐减小，在所述第二导电盲孔与所述第四导电盲孔的连接处，所述第二导电盲孔的孔径大于所述第四导电盲孔的孔径。
9.如权利要求7所述的电路板，其特征在于：所述第一导电孔的纵横比及第二导电孔的纵横比均大于等于1。
10.如权利要求7所述的电路板，其特征在于：所述电路板还包括至少一覆盖膜，该覆盖膜结合于所述第三导电线路层的远离所述第三绝缘层的表面及所述第四导电线路层的远离所述第四绝缘层的表面。
CN201711107887.4A 2017-11-10 2017-11-10 电路板的制作方法及由该方法制得的电路板 Active CN109788663B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711107887.4A CN109788663B (zh) 2017-11-10 2017-11-10 电路板的制作方法及由该方法制得的电路板
US15/841,773 US10010001B1 (en) 2017-11-10 2017-12-14 Circuit board and method for making the same
TW107121766A TWI678136B (zh) 2017-11-10 2018-06-25 電路板的製作方法及由該方法製得的電路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711107887.4A CN109788663B (zh) 2017-11-10 2017-11-10 电路板的制作方法及由该方法制得的电路板

Publications (2)

Publication Number Publication Date
CN109788663A true CN109788663A (zh) 2019-05-21
CN109788663B CN109788663B (zh) 2021-08-24

Family

ID=62599067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711107887.4A Active CN109788663B (zh) 2017-11-10 2017-11-10 电路板的制作方法及由该方法制得的电路板

Country Status (3)

Country Link
US (1) US10010001B1 (zh)
CN (1) CN109788663B (zh)
TW (1) TWI678136B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110536566A (zh) * 2019-08-29 2019-12-03 江苏上达电子有限公司 一种柔性双面板的成孔方法
CN112601369A (zh) * 2021-02-24 2021-04-02 福莱盈电子股份有限公司 提高盲孔可靠性的柔性线路板的加工方法
CN114430624A (zh) * 2020-10-29 2022-05-03 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563963A (zh) * 2006-12-13 2009-10-21 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN103313532A (zh) * 2013-05-20 2013-09-18 江苏迈世达电子有限公司 用于加工电路板盲孔的直接镭射钻孔方法
CN103906354A (zh) * 2012-12-26 2014-07-02 南亚电路板股份有限公司 电路板及其制造方法
CN104105337A (zh) * 2013-04-11 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 高密度线路的电路板及其制作方法
CN104902697A (zh) * 2014-03-05 2015-09-09 深南电路有限公司 金属化盲孔的制作方法和具有金属化盲孔的电路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102076180B (zh) * 2009-11-20 2012-06-27 南亚电路板股份有限公司 电路板结构及其形成方法
KR20130057314A (ko) * 2011-11-23 2013-05-31 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
CN103442529B (zh) * 2013-08-22 2016-08-10 电子科技大学 一种印制电路高密度叠孔互连方法
KR20150046615A (ko) * 2013-10-22 2015-04-30 삼성전기주식회사 다층 인쇄회로기판
CN206490890U (zh) * 2017-01-04 2017-09-12 信丰利裕达电子科技有限公司 一种可任意层互连的高密度hdi线路板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563963A (zh) * 2006-12-13 2009-10-21 英特尔公司 包括与无源嵌入式结构的顶部导电层的桥接互连的微电子器件及其制造方法
CN103906354A (zh) * 2012-12-26 2014-07-02 南亚电路板股份有限公司 电路板及其制造方法
CN104105337A (zh) * 2013-04-11 2014-10-15 宏启胜精密电子(秦皇岛)有限公司 高密度线路的电路板及其制作方法
CN103313532A (zh) * 2013-05-20 2013-09-18 江苏迈世达电子有限公司 用于加工电路板盲孔的直接镭射钻孔方法
CN104902697A (zh) * 2014-03-05 2015-09-09 深南电路有限公司 金属化盲孔的制作方法和具有金属化盲孔的电路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110536566A (zh) * 2019-08-29 2019-12-03 江苏上达电子有限公司 一种柔性双面板的成孔方法
CN110536566B (zh) * 2019-08-29 2021-04-02 江苏上达电子有限公司 一种柔性双面板的成孔方法
CN114430624A (zh) * 2020-10-29 2022-05-03 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN114430624B (zh) * 2020-10-29 2024-03-15 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板
CN112601369A (zh) * 2021-02-24 2021-04-02 福莱盈电子股份有限公司 提高盲孔可靠性的柔性线路板的加工方法

Also Published As

Publication number Publication date
TWI678136B (zh) 2019-11-21
CN109788663B (zh) 2021-08-24
US10010001B1 (en) 2018-06-26
TW201924504A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
CN109788663A (zh) 电路板的制作方法及由该方法制得的电路板
US7388448B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
CN108093554A (zh) 高频信号传输结构及其制作方法
CN107801310A (zh) 电路板制作方法及电路板
CN104768326B (zh) 印刷电路板及印刷电路板制造方法
CN109413836A (zh) 电路板及其制备方法
CN105764269A (zh) 一种pcb的加工方法及pcb
CN101365294B (zh) 覆铜基材及使用该覆铜基材的柔性电路板
CN205071432U (zh) 柔性线路板
JP2016514909A (ja) 酸化層を備える低コストインターポーザ
CN105491796B (zh) 电路板的制作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
CN102131340A (zh) 挠性印刷配线板、挠性印刷配线板的制造方法、具有挠性印刷配线板的电子设备
CN107666782A (zh) 具厚铜线路的电路板及其制作方法
CN106851977B (zh) 印刷电路板及其制作方法
CN109673112A (zh) 柔性电路板以及柔性电路板的制作方法
CN109757037A (zh) 高密度电路板及其制作方法
CN102149255B (zh) 多引线通孔的形成方法
CN104768319B (zh) 印刷电路板及其制作方法
US10653015B2 (en) Multilayer circuit board and method of manufacturing the same
CN104768325B (zh) 印刷电路板及其制作方法
US20050042851A1 (en) Connector terminal device and its fabrication method
CN106332435B (zh) 柔性电路板及其制作方法
US11234331B2 (en) Multilayer printed circuit board and method for manufacturing the same
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant