KR100869723B1 - 도금인입선이 없는 반도체 패키지 기판 제조방법 - Google Patents
도금인입선이 없는 반도체 패키지 기판 제조방법 Download PDFInfo
- Publication number
- KR100869723B1 KR100869723B1 KR1020070107575A KR20070107575A KR100869723B1 KR 100869723 B1 KR100869723 B1 KR 100869723B1 KR 1020070107575 A KR1020070107575 A KR 1020070107575A KR 20070107575 A KR20070107575 A KR 20070107575A KR 100869723 B1 KR100869723 B1 KR 100869723B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- masking
- plating
- pattern
- dry film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009713 electroplating Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000007747 plating Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000000873 masking effect Effects 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010931 gold Substances 0.000 claims abstract description 11
- 229910052737 gold Inorganic materials 0.000 claims abstract description 11
- 238000001035 drying Methods 0.000 claims abstract description 6
- 238000010030 laminating Methods 0.000 claims abstract description 4
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 claims description 12
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000654 additive Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 abstract 1
- 102100022050 Protein canopy homolog 2 Human genes 0.000 abstract 1
- 238000005553 drilling Methods 0.000 abstract 1
- 206010040844 Skin exfoliation Diseases 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
가공된 베이스 기판상에 형성한 동 적층판에 복수의 도통홀을 형성하는 드릴공정과, 상기 드릴 공정으로 가공된 베이스 기판을 과수 황산이 타입이 추가된 용액을 이용해 부식시키는 제 1차 플래시 에칭 공정 후 베이스 기판의 전면을 씨드레이어층을 형성하여 동도금을 하는 동도금 공정과, 상기 동도금된 기판상에 드라이 필름을 제 1차 마스킹 하고, 상기 기판상에 패턴이 형성될 부분에 드라이 필름을 개방한 후 노광 및 현상하여, 상기 제 1차 마스킹 된 기판상에 패턴도금을 수행하여 패턴을 형성하는 패턴도금공정과, 상기 패턴도금공정 후 상기 기판상에 형성한 드라이필름 마스킹을 제거하는 제 1차 박리 공정과, 상기 제 1차 박리 공정 후 기판상에 드라이 필름을 적층하고 노광 및 현상하는 제 2차 마스킹 공정과, 상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭 공정과, 상기 제 2차 플래시 에칭 공정 후 제 2차 마스킹을 박리액을 사용하여 제거하는 제 2차 박리 공정과, 상기 2차 박리 공정 후, 상기 패턴 및 솔더볼이 형성될 부분을 제외한 나머지 부분을 드라이 필름으로 마스킹하여 노광 및 현상하는 제 3차 마스킹 공정과, 상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금 공정과, 상기 니켈·금도금 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산타입이 추가된 용액으로 에칭하는 제 3차 플래시 에칭 공정과, 상기 제 3차 플래시 에칭공정 후 솔더 레지스트를 상기 금도금된 기판의 소정 부위에 도포하고 이를 노광, 현상 및 건조 시 키는 솔더 레지스트 공정;으로 이루어지는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
인쇄회로기판, 도금 인입선, 드라이 필름, 니켈·금도금
Description
본 발명은 MSAP(Modified Semi-Additive Process) 공정의 Seed Layer를 이용하여 금도금 공정시 추가적인 전도층의 사용 없이 마스킹 공정만을 통해 동(Copper)의 감소를 최소화 시키는 도금 인입선이 없는 반도체 패키지 기판 제조방법에 관한 것이다.
종래에는 일반적으로 Lead Line이 없이 L1 면 및 L2 면의 패턴을 형성한 후 추가적인 전도층을 사용하여 전기적인 전도체를 만들고 금도금을 한 뒤, 마스킹 공정 및 에칭 공정을 통해 전도층을 제거하는 방식으로 도금인입선이 없는 반도체 패키지 기판을 제조하였다.
그러나 도 1에서 도시된 공정은 전도층을 제거하기 위한 에칭 공정이 추가되며, 마스킹 공정시 중첩구간의 과도한 에칭으로 인하여 동의두께 (Copper Thickness) 및 패턴 폭 (Pattern Width)의 확보가 어려웠으며 Fine Pattern 화에 따른 적용 가능성이 낮은 문제가 있었다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 발명한 것으로써, 그 목적은 MSAP(Modified Semi-Additive Process) 공정의 Seed Layer를 이용하여 금도금 공정시 회로의 Net 를 연결하기 위하여 얇게 도금되는 무전해 동도금층인 추가적인 전도층의 사용 없이 마스킹 공정만을 통해 동(Copper)의 감소를 최소화 시킬 수 있고, 또한 MSAP(Modified Semi-Additive Process) 공정을 사용하여 Fine Pattern 형성을 가능하게 하는 도금인입선이 없는 반도체 패키지 기판 제조방법을 제공하는데 그 목적이 있다.
본 발명은 과제를 해결하기 위해 가공된 베이스 기판상에 형성한 동 적층판에 복수의 도통홀을 형성하는 드릴공정과, 상기 드릴 공정으로 가공된 베이스 기판을 과수 황산이 타입이 추가된 용액을 이용해 부식시키는 제 1차 플래시 에칭 공정 후 베이스 기판의 전면을 씨드레이어층을 형성하여 동도금을 하는 동도금 공정과, 상기 동도금된 기판상에 드라이 필름을 제 1차 마스킹 하고, 상기 기판상에 패턴이 형성될 부분에 드라이 필름을 개방한 후 노광 및 현상하여, 상기 제 1차 마스킹 된 기판상에 패턴도금을 수행하여 패턴을 형성하는 패턴도금공정과, 상기 패턴도금공 정 후 상기 기판상에 형성한 드라이필름 마스킹을 제거하는 제 1차 박리 공정과, 상기 제 1차 박리 공정 후 기판상에 드라이 필름을 적층하고 노광 및 현상하는 제 2차 마스킹 공정과, 상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭 공정과, 상기 제 2차 플래시 에칭 공정 후 제 2차 마스킹을 박리액을 사용하여 제거하는 제 2차 박리 공정과, 상기 2차 박리 공정 후, 상기 패턴 및 솔더볼이 형성될 부분을 제외한 나머지 부분을 드라이 필름으로 마스킹하여 노광 및 현상하는 제 3차 마스킹 공정과, 상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금 공정과, 상기 니켈·금도금 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산타입이 추가된 용액으로 에칭하는 제 3차 플래시 에칭 공정과, 상기 제 3차 플래시 에칭공정 후 솔더 레지스트를 상기 금도금된 기판의 소정 부위에 도포하고 이를 노광, 현상 및 건조 시키는 솔더 레지스트 공정으로 과제를 해결한다.
본 발명은 MSAP(Modified Semi-Additive Process) 공정의 Seed Layer를 이용하여 금도금 공정시 회로의 Net 를 연결하기 위하여 얇게 도금되는 무전해 동도금층인 추가적인 전도층의 사용 없이 마스킹 공정만을 통해 동(Copper)의 감소를 최소화 시킬 수 있으며, Fine Patterning에 적용이 가능하며 반도체 패키지 기판의 특정부분이 과다 에칭됨으로 인하여 패턴의 폭 과 두께가 불균일 해지는 것을 방지하여 제품의 신뢰성 및 품질을 향상시키는 효과가 있다.
또한 종래기술에 따른 전도층을 사용하지 않으므로 공정이 단순화되어 제조비용이 절감되고 인력 손실을 줄일 수 있는 효과가 있다.
가공된 베이스 기판상에 형성한 동 적층판에 복수의 도통홀을 형성하는 드릴공정;
상기 드릴 공정으로 가공된 베이스 기판을 과수 황산이 타입이 추가된 용액을 이용해 부식시키는 제 1차 플래시 에칭 공정 후 베이스 기판의 전면을 씨드레이어층을 형성하여 동도금을 하는 동도금 공정;
상기 동도금된 기판상에 드라이 필름을 제 1차 마스킹 하고, 상기 기판상에 패턴이 형성될 부분에 드라이 필름을 개방한 후 노광 및 현상하여, 상기 제 1차 마스킹 된 기판상에 패턴도금을 수행하여 패턴을 형성하는 패턴도금공정;
상기 패턴도금공정 후 상기 기판상에 형성한 드라이필름 마스킹을 제거하는 제 1차 박리 공정;
상기 제 1차 박리 공정 후 기판상에 드라이 필름을 적층하고 노광 및 현상하는 제 2차 마스킹 공정;
상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭 공정;
상기 제 2차 플래시 에칭 공정 후 제 2차 마스킹을 박리액을 사용하여 제거 하는 제 2차 박리 공정;
상기 2차 박리 공정 후, 상기 패턴 및 솔더볼이 형성될 부분을 제외한 나머지 부분을 드라이 필름으로 마스킹하여 노광 및 현상하는 제 3차 마스킹 공정;
상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금 공정;
상기 니켈·금도금 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산타입이 추가된 용액으로 에칭하는 제 3차 플래시 에칭 공정;
상기 제 3차 플래시 에칭공정 후 솔더 레지스트를 상기 금도금된 기판의 소정 부위에 도포하고 이를 노광, 현상 및 건조 시키는 솔더 레지스트 공정;으로 이루어지는 것을 특징으로 한다.
또한, 상기 제 2차 마스킹공정에서 상기 기판의 상부면은 비아홀 및 패드부분만 마스킹 되고, 상기 반도체 패키지 기판의 하부면은 전면 마스킹 된다.
상기 제 2차 플래시 에칭 공정 시 반도체 패키지 기판 상부면의 씨드레이어(Seed Layer)가 제거되는 것을 특징으로 한다.
또한, 상기 제 3차 플래시 에칭 공정 시 반도체 패키지 기판 하부면은 전도체 역할을 하며 씨드 레이어가(Seed Layer)가 제거된다.
이하, 본 발명을 구체적으로 설명하기 위해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도2j는 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 의 제조공정도이고, 도 3은 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 순서도이다.
상기 도 2와 도 3에서 도시된 바와 같이, 동 적층판(1) 상에 복수의 도통홀을 형성하는 드릴공정(S1)을 하고, 상기 드릴 공정으로 가공된 베이스 기판을 과수 황산 타입이 추가된 용액을 부식시키는 제 1차 플래시 에칭 공정을하며, 베이스 기판 전면에 씨드레이어층(3)을 형성하여 패턴 동도금(4)공정(S2)을 한다.
상기 패턴 동도금(4)된 기판상에 드라이 필름(5)을 제 1차 마스킹 하고, 패턴이 형성될 부분의 드라이 필름(5)을 개방한 후 자외선을 이용해 노광을 시키고 상기 노광후 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상하고, 상기 제 1차 마스킹 된 기판에 패턴도금을 수행(S3)하여 드라이필름(5) 마스킹을 제거하는 제 1차 박리 공정(S4)을 한다.
상기 제 1차 박리 공정(S4)후 기판상에 드라이 필름(5)을 적층하고 자외선을 이용해 노광 시킨다음 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상하 는 제 2차 마스킹 공정(S5)을 한다. 이때, 상기 기판의 상부면은 비아홀 및 패드부분만 마스킹 되고, 상기 반도체 패키지 기판의 하부면은 전면 마스킹이 된다.
상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭(S6) 공정을 한다. 상기 제 2차 플래시 에칭 공정 시 반도체 패키지 기판 상부면의 씨드레이어층(3)(Seed Layer)은 제거된다.
상기 제 2차 플래시 에칭 공정 후 박리액을 사용하여 제 2차 마스킹을 제거하는 제 2차 박리 공정(S7)을 하고, 상기 패턴이 형성될 부분을 제외한 나머지 부분을 드라이 필름(5)으로 마스킹하여 자외선을 이용해 노광을 시키고 상기 노광후 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상하여 제 3차 마스킹 공정(S8)을 한다.
상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금(6) 공정(S9)을 실시하고, 상기 니켈·금도금(6) 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산타입이 추가된 용액으로 제 3차 플래시 에칭 공정(S10)을 한 후 솔더 레지스트를 상기 니켈·금도금(6)된 기판의 소정 부위에 도포하며, 이를 자외선을 이용해 노광을 시키고 노광 후 기판상에 남아있는 잔여분을 처리하여 패턴이미지를 현상 및 건조 시키는 솔더 레지스트 공정(S11)을 한다.
상기 제 3차 플래시 에칭 공정 시 반도체 패키지 기판 하부면은 전도체 역할을 하며 씨드 레이어가(Seed Layer)가 제거되는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 방법적 정신이 있다고 할 것이다.
도 1은 종래기술에 따른 반도체 패키지 기판의 제조 방법의 전체구성도.
도 2a 내지 도 2j는 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 제조공정도.
도 3은 본 발명에 따른 도금인입선이 없는 반도체 패키지 기판 제조방법의 순서도.
** 도면의 주요 부분에 대한 부호 **
1 : 동 적층판 2 : 프리프레그
3 : 씨드레이어 층 4 : 패턴 동도금
5 : 드라이 필름 6 : 니켈·금도금
Claims (4)
- 가공된 베이스 기판상에 형성한 동 적층판에 복수의 도통홀을 형성하는 드릴공정;상기 드릴 공정으로 가공된 베이스 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 1차 플래시 에칭 공정 후 베이스 기판의 전면을 씨드레이어층을 형성하여 동도금을 하는 동도금 공정;상기 동도금된 기판상에 드라이 필름을 제 1차 마스킹 하고, 상기 기판상에 패턴이 형성될 부분에 드라이 필름을 개방한 후 노광 및 현상하여, 상기 제 1차 마스킹 된 기판상에 패턴도금을 수행하여 패턴을 형성하는 패턴도금공정;상기 패턴도금공정 후 상기 기판상에 형성한 드라이필름 마스킹을 제거하는 제 1차 박리 공정;상기 제 1차 박리 공정 후 기판상에 드라이 필름을 적층하고 노광 및 현상하는 제 2차 마스킹 공정;상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭 공정;상기 제 2차 플래시 에칭 공정 후 제 2차 마스킹을 박리액을 사용하여 제거하는 제 2차 박리 공정;상기 2차 박리 공정 후, 상기 패턴 및 솔더볼이 형성될 부분을 제외한 나머지 부분을 드라이 필름으로 마스킹하여 노광 및 현상하는 제 3차 마스킹 공정;상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금 공정;상기 니켈·금도금 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산 타입이 추가된 용액으로 에칭하는 제 3차 플래시 에칭 공정;상기 제 3차 플래시 에칭공정 후 솔더 레지스트를 상기 금도금된 기판의 소정 부위에 도포하고 이를 노광, 현상 및 건조 시키는 솔더 레지스트 공정;으로 이루어지는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 2차 마스킹 공정에서 상기 기판의 상부면은 비아홀 및 패드부분만 마스킹 되고, 상기 반도체 패키지 기판의 하부면은 전면 마스킹 되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 2차 플래시 에칭 공정 시 반도체 패키지 기판 상부면의 씨드레이어(Seed Layer)가 제거되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 3차 플래시 에칭 공정 시 반도체 패키지 기판 하부면은 전도체 역할을 하며 씨드 레이어(Seed Layer)가 제거되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100869723B1 true KR100869723B1 (ko) | 2008-11-21 |
Family
ID=40284556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100869723B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633855B1 (ko) | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
| KR20070097721A (ko) * | 2006-03-29 | 2007-10-05 | 삼성전기주식회사 | 플립칩 접속용 기판 및 그 제조방법 |
-
2007
- 2007-10-25 KR KR1020070107575A patent/KR100869723B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100633855B1 (ko) | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
| KR20070097721A (ko) * | 2006-03-29 | 2007-10-05 | 삼성전기주식회사 | 플립칩 접속용 기판 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI223348B (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
| US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
| JPH09246719A (ja) | 基板の導体層の形成方法 | |
| TWI606765B (zh) | 電路板及其製作方法 | |
| KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| KR101063519B1 (ko) | 미세 피치의 구리 범프 제조 방법 | |
| TW201446084A (zh) | 電路板及其製作方法 | |
| KR101082778B1 (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
| KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
| US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR100869723B1 (ko) | 도금인입선이 없는 반도체 패키지 기판 제조방법 | |
| JP2007324568A (ja) | パッケージ基板の製造方法 | |
| KR100584966B1 (ko) | 패키지 기판 및 그 제조 방법 | |
| KR20190043757A (ko) | 인쇄회로기판의 제조방법 | |
| KR101194552B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| KR20160107435A (ko) | 인쇄회로기판 제조방법 | |
| KR100942820B1 (ko) | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 | |
| KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
| KR100841777B1 (ko) | 솔더 범프 제조공정 | |
| JP2003273510A (ja) | プリント基板の製造方法 | |
| JP2000307217A (ja) | 配線パターンの形成方法及び半導体装置 | |
| KR20100032698A (ko) | 인쇄 회로 기판의 제조 방법 | |
| JP3750603B2 (ja) | 半導体装置用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121106 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131107 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151106 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171106 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181017 Year of fee payment: 11 |