KR100869723B1 - 도금인입선이 없는 반도체 패키지 기판 제조방법 - Google Patents
도금인입선이 없는 반도체 패키지 기판 제조방법 Download PDFInfo
- Publication number
- KR100869723B1 KR100869723B1 KR1020070107575A KR20070107575A KR100869723B1 KR 100869723 B1 KR100869723 B1 KR 100869723B1 KR 1020070107575 A KR1020070107575 A KR 1020070107575A KR 20070107575 A KR20070107575 A KR 20070107575A KR 100869723 B1 KR100869723 B1 KR 100869723B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- masking
- plating
- pattern
- dry film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000009713 electroplating Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000007747 plating Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 35
- 230000000873 masking effect Effects 0.000 claims abstract description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010931 gold Substances 0.000 claims abstract description 11
- 229910052737 gold Inorganic materials 0.000 claims abstract description 11
- 238000001035 drying Methods 0.000 claims abstract description 6
- 238000010030 laminating Methods 0.000 claims abstract description 4
- JRKICGRDRMAZLK-UHFFFAOYSA-L peroxydisulfate Chemical compound [O-]S(=O)(=O)OOS([O-])(=O)=O JRKICGRDRMAZLK-UHFFFAOYSA-L 0.000 claims description 12
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 9
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 239000000654 additive Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 abstract 1
- 102100022050 Protein canopy homolog 2 Human genes 0.000 abstract 1
- 238000005553 drilling Methods 0.000 abstract 1
- 206010040844 Skin exfoliation Diseases 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
Claims (4)
- 가공된 베이스 기판상에 형성한 동 적층판에 복수의 도통홀을 형성하는 드릴공정;상기 드릴 공정으로 가공된 베이스 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 1차 플래시 에칭 공정 후 베이스 기판의 전면을 씨드레이어층을 형성하여 동도금을 하는 동도금 공정;상기 동도금된 기판상에 드라이 필름을 제 1차 마스킹 하고, 상기 기판상에 패턴이 형성될 부분에 드라이 필름을 개방한 후 노광 및 현상하여, 상기 제 1차 마스킹 된 기판상에 패턴도금을 수행하여 패턴을 형성하는 패턴도금공정;상기 패턴도금공정 후 상기 기판상에 형성한 드라이필름 마스킹을 제거하는 제 1차 박리 공정;상기 제 1차 박리 공정 후 기판상에 드라이 필름을 적층하고 노광 및 현상하는 제 2차 마스킹 공정;상기 제 2차 마스킹 된 기판을 과수 황산 타입이 추가된 용액을 이용해 부식시키는 제 2차 플래시 에칭 공정;상기 제 2차 플래시 에칭 공정 후 제 2차 마스킹을 박리액을 사용하여 제거하는 제 2차 박리 공정;상기 2차 박리 공정 후, 상기 패턴 및 솔더볼이 형성될 부분을 제외한 나머지 부분을 드라이 필름으로 마스킹하여 노광 및 현상하는 제 3차 마스킹 공정;상기 패턴이 형성된 부분에 솔더볼 패드 및 와이어 본딩패드에 전해 금도금을 하는 니켈·금도금 공정;상기 니켈·금도금 공정 후 마스킹 필름을 제거하여, 상기 금도금된 기판을 과수 황산 타입이 추가된 용액으로 에칭하는 제 3차 플래시 에칭 공정;상기 제 3차 플래시 에칭공정 후 솔더 레지스트를 상기 금도금된 기판의 소정 부위에 도포하고 이를 노광, 현상 및 건조 시키는 솔더 레지스트 공정;으로 이루어지는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 2차 마스킹 공정에서 상기 기판의 상부면은 비아홀 및 패드부분만 마스킹 되고, 상기 반도체 패키지 기판의 하부면은 전면 마스킹 되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 2차 플래시 에칭 공정 시 반도체 패키지 기판 상부면의 씨드레이어(Seed Layer)가 제거되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
- 제 1항에 있어서,상기 제 3차 플래시 에칭 공정 시 반도체 패키지 기판 하부면은 전도체 역할을 하며 씨드 레이어(Seed Layer)가 제거되는 것을 특징으로 하는 도금 인입선이 없는 반도체 패키지 기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100869723B1 true KR100869723B1 (ko) | 2008-11-21 |
Family
ID=40284556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070107575A KR100869723B1 (ko) | 2007-10-25 | 2007-10-25 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100869723B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100633855B1 (ko) | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
KR20070097721A (ko) * | 2006-03-29 | 2007-10-05 | 삼성전기주식회사 | 플립칩 접속용 기판 및 그 제조방법 |
-
2007
- 2007-10-25 KR KR1020070107575A patent/KR100869723B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100633855B1 (ko) | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
KR20070097721A (ko) * | 2006-03-29 | 2007-10-05 | 삼성전기주식회사 | 플립칩 접속용 기판 및 그 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI223348B (en) | Package substrate manufactured using electrolytic leadless plating process, and method for manufacturing the same | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
JPH09246719A (ja) | 基板の導体層の形成方法 | |
TWI606765B (zh) | 電路板及其製作方法 | |
KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
KR101063519B1 (ko) | 미세 피치의 구리 범프 제조 방법 | |
TW201446084A (zh) | 電路板及其製作方法 | |
KR101082778B1 (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
US20150053457A1 (en) | Printed circuit board and method of manufacturing the same | |
KR100869723B1 (ko) | 도금인입선이 없는 반도체 패키지 기판 제조방법 | |
JP2007324568A (ja) | パッケージ基板の製造方法 | |
KR100584966B1 (ko) | 패키지 기판 및 그 제조 방법 | |
KR20190043757A (ko) | 인쇄회로기판의 제조방법 | |
KR101194552B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101044106B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
JP2003273510A (ja) | プリント基板の製造方法 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
KR20160107435A (ko) | 인쇄회로기판 제조방법 | |
KR100942820B1 (ko) | 도금 인입선이 없는 반도체 패키지 기판 제조 방법 | |
KR100576652B1 (ko) | 양면 배선기판의 제조방법 | |
JP2000307217A (ja) | 配線パターンの形成方法及び半導体装置 | |
KR100841777B1 (ko) | 솔더 범프 제조공정 | |
KR20100040068A (ko) | 단면기판의 양면구조에 의한 기판의 휨 및 열 방출 특성 개선방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121106 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131107 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151106 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161024 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171106 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181017 Year of fee payment: 11 |