KR20070097721A - 플립칩 접속용 기판 및 그 제조방법 - Google Patents
플립칩 접속용 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20070097721A KR20070097721A KR1020060028330A KR20060028330A KR20070097721A KR 20070097721 A KR20070097721 A KR 20070097721A KR 1020060028330 A KR1020060028330 A KR 1020060028330A KR 20060028330 A KR20060028330 A KR 20060028330A KR 20070097721 A KR20070097721 A KR 20070097721A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- core substrate
- seed layer
- via hole
- circuit
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims description 35
- 238000007747 plating Methods 0.000 claims description 19
- 238000005553 drilling Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052802 copper Inorganic materials 0.000 abstract description 10
- 239000010949 copper Substances 0.000 abstract description 10
- 238000004080 punching Methods 0.000 abstract description 3
- 230000005012 migration Effects 0.000 abstract description 2
- 238000013508 migration Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
- H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Claims (12)
- (a) 절연층을 포함하는 코어기판에, 시드층(seed layer)의 표면에 회로패턴이 형성되어 있는 매립(buried)패턴 기판을, 상기 회로패턴이 상기 코어기판에 대향하도록 적층하는 단계;(b) 상기 시드층, 또는 상기 시드층 및 상기 코어기판의 일부를 천공하여 비아홀을 형성하는 단계;(c) 상기 비아홀에 도전성 페이스트를 충전하는 단계; 및(d) 상기 시드층을 제거하는 단계를 포함하는 플립칩 접속용 기판 제조방법.
- 제1항에 있어서,상기 단계 (a) 이전에 상기 절연층의 표면에 내층회로를 형성하고, 상기 절연층을 관통하는 IVH(interstitial via hole)를 형성하는 단계를 더 포함하는 플립칩 접속용 기판 제조방법.
- 제2항에 있어서,상기 단계 (a) 이전에 상기 시드층이 적층되어 있는 캐리어(carrier) 필름상에 MSAP(modified semi additive process) 공법을 적용하여 상기 회로패턴을 형성 하는 단계를 더 포함하고,상기 단계 (a)는 상기 매립패턴 기판을 절연재를 개재하여 상기 코어기판에 적층하고, 상기 캐리어 필름을 제거하는 단계를 포함하는 플립칩 접속용 기판 제조방법.
- 제3항에 있어서,상기 단계 (b)는(b1) 상기 시드층의 표면에 드라이 필름을 적층하는 단계;(b2) 상기 비아홀이 형성될 위치에 대응하여 상기 드라이 필름의 일부를 제거하는 단계;(b3) 상기 드라이 필름이 제거된 부분의 상기 시드층을 에칭하는 단계;(b4) 상기 시드층의 표면에 잔존하는 상기 드라이 필름을 박리하는 단계; 및(b5) 상기 비아홀을 천공하여 상기 절연재를 제거하고 상기 내층회로를 노출시키는 단계를 포함하는 플립칩 접속용 기판 제조방법.
- 제4항에 있어서,상기 단계 (b5) 이후에 상기 비아홀의 표면을 도금하는 단계를 더 포함하는 플립칩 접속용 기판 제조방법.
- 제1항에 있어서,상기 단계 (b)는(b6) 상기 시드층의 표면에 드라이 필름을 적층하는 단계;(b7) 상기 비아홀이 형성될 위치에 대응하여 상기 드라이 필름의 일부를 제거하는 단계;(b8) 상기 드라이 필름이 제거된 부분의 상기 시드층을 에칭하는 단계; 및(b9) 상기 시드층의 표면에 잔존하는 상기 드라이 필름을 박리하는 단계를 포함하는 플립칩 접속용 기판 제조방법.
- 절연층을 포함하는 코어기판과;상기 코어기판에 매립되고, 그 일부가 상기 코어기판의 표면에 노출되는 매립(buried) 회로패턴과;상기 코어기판의 표면으로부터 소정 높이 돌설되며, 상기 매립 회로패턴과 전기적으로 연결되는 접속패드를 포함하는 플립칩 접속용 기판.
- 제7항에 있어서,상기 코어기판은상기 절연층의 표면에 적층되는 내층회로와;상기 절연층을 관통하는 IVH(interstitial via hole)와;상기 내층회로에 적층되는 절연재를 더 포함하는 플립칩 접속용 기판.
- 제8항에 있어서,상기 내층회로의 일부가 노출되도록 상기 절연재를 천공하여 형성되는 비아홀과;상기 비아홀에 도전성 페이스트를 충전하여 형성되며, 상기 내층회로와 전기적으로 연결되고, 상기 코어기판의 표면으로부터 소정 높이 돌출되는 접속비아를 더 포함하는 플립칩 접속용 기판.
- 제9항에 있어서,상기 비아홀의 표면과 상기 도전성 페이스트 사이에 도금층이 개재되는 플립칩 접속용 기판.
- 제7항에 있어서,상기 접속패드는 도전성 페이스트를 충전하여 형성되는 플립칩 접속용 기판.
- 절연층과, 상기 절연층의 표면에 적층되는 내층회로와, 상기 절연층을 관통하는 IVH와, 상기 내층회로에 적층되는 절연재를 포함하는 코어기판과;상기 코어기판에 매립되고, 그 일부가 상기 코어기판의 표면에 노출되는 매립 회로패턴과;상기 내층회로의 일부가 노출되도록 상기 절연재를 천공하여 형성되는 비아홀과;상기 비아홀에 도전성 페이스트를 충전하여 형성되며, 상기 내층회로와 전기적으로 연결되고, 상기 코어기판의 표면으로부터 소정 높이 돌출되는 접속비아와;상기 코어기판의 표면으로부터 소정 높이 돌설되며, 상기 매립 회로패턴과 전기적으로 연결되는 접속패드와;상기 접속비아, 또는 상기 접속패드, 또는 상기 접속비아 및 상기 접속패드와 전기적으로 연결되도록 상기 코어기판의 표면에 실장되는 전자소자와;상기 코어기판과 상기 전자소자 사이에 충전되는 언더필(under-fill) 수지를 포함하는 플립칩 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060028330A KR100773331B1 (ko) | 2006-03-29 | 2006-03-29 | 플립칩 접속용 기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060028330A KR100773331B1 (ko) | 2006-03-29 | 2006-03-29 | 플립칩 접속용 기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070097721A true KR20070097721A (ko) | 2007-10-05 |
KR100773331B1 KR100773331B1 (ko) | 2007-11-05 |
Family
ID=38803872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060028330A KR100773331B1 (ko) | 2006-03-29 | 2006-03-29 | 플립칩 접속용 기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100773331B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100869723B1 (ko) * | 2007-10-25 | 2008-11-21 | 주식회사 심텍 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050104960A (ko) * | 2004-04-30 | 2005-11-03 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
-
2006
- 2006-03-29 KR KR1020060028330A patent/KR100773331B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100869723B1 (ko) * | 2007-10-25 | 2008-11-21 | 주식회사 심텍 | 도금인입선이 없는 반도체 패키지 기판 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100773331B1 (ko) | 2007-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5932056B2 (ja) | 基板コア層を製造する方法 | |
JP4361826B2 (ja) | 半導体装置 | |
KR100811034B1 (ko) | 전자소자 내장 인쇄회로기판의 제조방법 | |
US7923367B2 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
US20080296056A1 (en) | Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor | |
US20080102410A1 (en) | Method of manufacturing printed circuit board | |
KR101204233B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP5048005B2 (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
KR102254874B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
CN108093572A (zh) | 一种带有无孔盘盲孔结构的印制电路板的制作方法 | |
KR100857165B1 (ko) | 회로기판 제조방법 | |
JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR20150081155A (ko) | 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지 | |
KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
JP2012151154A (ja) | 部品内蔵配線基板の製造方法 | |
KR100773331B1 (ko) | 플립칩 접속용 기판 및 그 제조방법 | |
JP2004356219A (ja) | 配線基板及びその製造方法 | |
CN110349934B (zh) | 线路板、封装结构及其制造方法 | |
JP2008244029A (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
JP5172410B2 (ja) | 部品内蔵配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 12 |