JP4343675B2 - プリント配線基板の製造方法 - Google Patents

プリント配線基板の製造方法 Download PDF

Info

Publication number
JP4343675B2
JP4343675B2 JP2003421466A JP2003421466A JP4343675B2 JP 4343675 B2 JP4343675 B2 JP 4343675B2 JP 2003421466 A JP2003421466 A JP 2003421466A JP 2003421466 A JP2003421466 A JP 2003421466A JP 4343675 B2 JP4343675 B2 JP 4343675B2
Authority
JP
Japan
Prior art keywords
catalyst
metal film
thiourea
substrate
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003421466A
Other languages
English (en)
Other versions
JP2005183631A (ja
Inventor
秀一 田中
規貴 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003421466A priority Critical patent/JP4343675B2/ja
Publication of JP2005183631A publication Critical patent/JP2005183631A/ja
Application granted granted Critical
Publication of JP4343675B2 publication Critical patent/JP4343675B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明はプリント配線基板の製造方法に係り、特に基板上に電解めっきで形成された第1の金属膜の表面に第2の金属膜を無電解めっきで形成するプリント配線基板の製造方法に関する。
例えば、アディティブ法を用いてプリント配線基板を製造する場合、製造工程中に基板に対して無電解めっきを用いてシード層を形成し、このシード層に給電を行なうことにより電解めっきを行ない、これによりシード層上に電解めっき膜(第1の金属膜)を形成することが行なわれる。図1及び図2は、従来のアディティブ法を用いたプリント配線基板の製造方法の一例を示している。
プリント配線基板を製造するには、先ず図1(A)に示す樹脂基板10(以下、単に基板という)を用意する。この基板10は、例えばガラス不織布等に熱硬化性樹脂を含浸させたものである。この基板10の上面には、図1(B)に示すように触媒11が付与される。本例では、基板10にCuパターン15を形成するため、触媒11としてはPd(パラジウム)或いはPd化合物を用いる(特許文献1参照)。
触媒11が付与されると、続いて無電解銅めっきが実施される。これにより、基板10の上部には、図1(C)に示すように銅の層12(以下、シード層12という)が形成される(シード層形成工程)。このシード層12が形成されると、図1(D)に示すように、シード層12の上面全面にレジスト13が形成される。
このレジスト13は感光性を有しており、このレジスト13に露光・現像処理を行なうことにより、後述するCuパターン15の形成位置と対応する位置に開口パターン14を形成する。図1(E)は、レジスト13に開口パターン14が形成された状態を示している。この状態において、シード層12は開口パターン14から露出した状態となっている。
上記のようにレジスト13に開口パターン14が形成されると、続いて基板10を電解めっき液に浸漬すると共にシード層12に給電を行ない、電解銅めっきを実施する。前記のように、シード層12は開口パターン14の形成位置のみがレジスト13から露出しているため銅めっきはこの開口パターン14内に成長する。これにより、図2(A)に示すように開口パターン14内に第1の金属膜となるCuパターン15が形成される(第1の金属膜形成工程)。
Cuパターン15が形成されると、図2(B)に示すようにレジスト13が剥離され、続いてCuパターン15の形成位置を除き不要なシード層12のエッチング処理が実施される(除去工程)。これにより、図2(C)に示すようにCuパターン15はそれぞれ電気的に独立した状態となる。また、Cuパターン15は変質し易いため、図2(D)に示すようにCuパターン15上にこれを保護する第2の金属膜(ニッケルめっきと金めっきが順次施された2層の金属膜)として金属Ni/Au膜16が形成される(第2の金属膜形成工程)。
特願平7−11448号公報
ここで、シード層12の無電解めっきに用いた触媒11に注目すると、シード層12をエッチング処理により除去した後も基板表面に触媒11は残存しており、よってシード層12を除去すると、基板10上のシード層12の除去位置に触媒11が再び現れた状態となる(図2(C)参照)。このように、基板10上に触媒11が残存した状態でNi/Au膜16の無電解めっきを実施すると、触媒11はNi/Au膜16の析出用の触媒としても機能してしまい、よって図2(D)に示すように隣接する一対のCuパターン15間にもNi/Au膜16が形成されてしまうという問題点があった。
このため、従来では不要なシード層12の除去工程が終了した後、Cuパターン15を露出しつつ触媒11を覆うようソルダーレジストを配設し、Ni/Au膜16を無電解めっきしても隣接する一対のCuパターン15がNi/Au膜16により短絡しないようにしていた。しかしながら、近年の電子機器の高密度化及び小型化に伴いプリント配線基板も高密度化しており、よって隣接するCuパターン15間の距離(図2(C)に矢印Lで示す。以下、パターンピッチという)も狭くなってきている。
このため、従来のようパターンピッチLが広い場合(例えば30μm以上)には隣接する一対のCuパターン15の間にソルダーレジストを形成することができたが、高密度に伴いパターンピッチLが狭くなると(30μm未満)、一対のCuパターン15の間にソルダーレジストを確実に形成することができなくなってきた。このため、従来のソルダーレジストを用いて触媒11の影響を防止する方法では、一対のCuパターン15間の触媒11を確実にソルダーレジストで封止することができず、よって一対のCuパターン15間にNi/Au膜16が形成されてしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、高密度化を図りつつ無電解めっき時に使用する触媒によりパターン間に短絡が発生するのを確実に防止しうるプリント配線基板の製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項1記載の発明では、
基板上に触媒を付与すると共に、該触媒を用いて基板上に無電解めっきによりシード層を形成するシード層形成工程と、
該シード層に給電することにより、該シード層上の配線パターンの形成領域に電解めっきにより第1の金属膜を形成する第1の金属膜形成工程と、
表面に露出する前記シード層を除去する除去工程と、
前記第1の金属膜の表面に第2の金属膜を無電解めっきにより形成する第2の金属膜形成工程とを有するプリント配線基板の製造方法であって、
前記除去工程の後で、前記第2の金属膜形成工程の前に、前記基板上に残存する前記触媒に対し不活性化処理を行なう触媒不活性化工程を実施し、
かつ、前記触媒不活性化工程は、
前記除去工程終了後に前記基板上に残存する前記触媒にチオ尿素を吸着させるチオ尿素吸着工程と、
前記第1の金属膜に付着したチオ尿素を除去するチオ尿素除去工程とを含むことを特徴とするものである。
上記発明によれば、除去工程の後で第2の金属膜形成工程の前に、基板上に残存する触媒に対し不活性化処理を行なう触媒不活性化工程を実施したことにより、第2の金属膜を無電解めっきする際、触媒は不活性化処理が行なわれているため、この触媒により第2の金属膜が生成されることを防止できる。これにより、隣接する第1の金属膜同士が第2の金属膜で短絡してしまうことを防止でき、製造されるプリント配線基板の信頼性を高めることができる。
また、除去工程終了後に基板上に残存する触媒にチオ尿素を吸着させることにより触媒の触媒活性力を有効に低減することができ、よって第2の金属膜を無電解めっきする際、隣接する一対の第1の金属膜間で短絡が発生することを防止することができる。
また、請求項2記載の発明は、
請求項1記載のプリント配線基板の製造方法において、
前記触媒に前記チオ尿素を吸着させる際、該チオ尿素に界面活性剤を添加することを特徴とするものである。
上記発明によれば、チオ尿素に界面活性剤を添加することにより、濡れ性が向上し、プリント配線基板の高密度化により第1の金属膜間が狭くなっても、触媒が残存する一対の第1の金属膜間に確実に界面活性剤を添加したチオ尿素を導入することができる。これにより、触媒の触媒活性力を確実に低減することができる。
また、請求項3記載の発明は、
請求項1又は2記載のプリント配線基板の製造方法において、
前記除去工程の後で、前記触媒不活性化工程の前に、前記基板上に残存する前記触媒に対しアッシング処理を行なうアッシング工程を実施することを特徴とするものである。
上記発明によれば、第1の金属膜形成工程の後で触媒不活性化工程の前に、基板上に残存する触媒に対しアッシング処理を行なうアッシング工程を実施することにより、触媒の表面はアッシングにより粗面化されるため、触媒に対する不活性化処理を確実に行なうことができ、これにより隣接する一対の第1の金属膜間で短絡が発生することを防止することができる。
上述の如く本発明によれば、触媒が不活性化されるため、第1の金属膜に第2の金属膜を無電解めっきする際に触媒上に第2の金属膜が生成することを防止できる。これにより、隣接する第1の金属膜同士が第2の金属膜で短絡してしまうことを防止でき、製造されるプリント配線基板の信頼性を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図3は本発明の一実施例であるプリント配線基板の製造工程を示す図であり、図4及び図5は本発明の一実施例であるプリント配線基板の製造方法を具体的に説明するための図である。
尚、本発明に係るプリント配線基板の製造工程は、その一部の工程は従来と同一の工程を用いている。このため、図4及び図5において、図1及び図2に示した構成と同一構成については同一符号を付して説明するものとする。
図3に示すステップ1(図では、ステップをSと略称している)で示すシード層形成工程からステップ3で示す除去工程は、図1及び図2(A)〜(C)を用いて説明した従来の製造方法と同一の製造方法である。即ち、樹脂基板10を用意し(図1(A)参照)、この基板10の上面にPd(パラジウム)或いはPd化合物等の触媒11を付与し(図1(B)参照)、この触媒11を用いて基板10の上部にシード層12(厚さが1μm程度)を形成(図1(C)参照)するシード層形成工程を実施する(ステップ1)。
続いて、シード層12の上面に開口パターン14を有したレジスト13を形成(図1(D),(E)参照)し、この基板10を電解めっき液に浸漬すると共にシード層12に給電を行ない、開口パターン14内に配線パターンとなる厚さが20μm程度のCuパターン15を電解めっきにより形成する第1の金属膜形成工程を実施する(ステップ2)。
第1の金属膜形成工程が終了すると、図2(B)に示すようにレジスト13を剥離し、続いてCuパターン15の形成位置を除き不要なシード層12をエッチングにより除去する除去工程を実施する(ステップ3)。
図4(A)は、前記したステップ1〜ステップ3の処理が終了した状態を示している。しかしながら、この図4(A)に示す状態から直ちに図3にステップ6で示す第2の金属膜形成工程(無電解めっき工程)を実施すると、一対のCuパターン15間に残存する触媒11に起因して一対のCuパターン15間に第2の金属膜(Ni/Au膜)が形成されてしまい、一対のCuパターン15間で短絡(ブリッジ)が発生してしまうことは前述した通りである。
そこで、本実施例に係るプリント配線基板の製造方法では、除去工程(ステップ3)の実施後で、第2の金属膜形成工程(ステップ6)の実施前に、ステップ5で示す基板10上に残存する触媒11に対し不活性化処理を行なう触媒不活性化工程(ステップ5)を実施することを特徴とするものである。更に本実施例では、除去工程(ステップ3)の実施後で、触媒不活性化工程(ステップ5)の実施前に、プラズマアッシング工程(ステップ4)を実施することも特徴としている。以下、具体的な製造方法について説明する。
図4(A)に示す基板10は、先ずプラズマアッシング装置に装着し、活性化した反応性ガス(Oガス,CFガス等)を用いて触媒11に対しプラズマアッシングを行なう(ステップ4)。図4(B)は、触媒11に対しプラズマアッシングを行なっている状態を示している。
このプラズマアッシングを行なうことにより、ある程度の触媒11は基板10から除去される。また、除去されなかった触媒11は、その表面が反応性ガスにより粗面化される。この際、触媒11の表面ばかりでなく基板10及びCuパターン15もプラズマアッシングされるため、基板10の表面及びCuパターン15の表面も粗面化される。
プラズマアッシングが終了すると、続いて触媒不活性化工程(ステップ5)が実施される。触媒不活性化工程では、先ずアッシングが終了した基板10に対して水洗処理(ステップ5−1)が実施される。水洗処理が終了すると、続いて図4(C)に示すチオ尿素吸着工程が実施される(ステップ5−2)。
このチオ尿素吸着工程では、液槽17に装填されたPd不活性処理液18内に基板10が浸漬される。このPd不活性処理液18は、チオ尿素と界面活性剤とが混合された溶液である。この際、界面活性剤としては、アニオン界面活性剤、カチオン界面活性剤、及び非イオン界面活性剤を用いることができる。
上記のように、基板10をPd不活性処理液18に浸漬することにより、チオ尿素は触媒11の表面に吸着されチオ尿素膜19が形成される。また、チオ尿素は触媒11ばかりでなく金属にも吸着される性質を有しているため、図5(B)に示すように、チオ尿素膜19はCuパターン15の表面にも形成される。
この際、プラズマアッシング工程において基板10の表面、及びCuパターン15の表面は粗面化されているため、一対のCuパターン15間の距離Lが狭くても、この一対のCuパターン15間にPd不活性処理液18を確実に進入させることができる。これは、Cuパターン15の粗面化された部分の濡れ性が向上しているためであると考えられる。
また、本実施例では、Pd不活性処理液18としてチオ尿素に界面活性剤を添加したものを用いている。チオ尿素に界面活性剤を添加すると濡れ性が向上し、離間距離Lが狭くても一対のCuパターン15間にPd不活性処理液18を確実に進入させることが可能となる。これにより、触媒11に対しチオ尿素を確実に吸着させることができる。このように触媒11の表面がチオ尿素膜19により覆われることにより、触媒の触媒活性力を低減することができる。
上記のチオ尿素吸着工程(ステップ5−2)が終了すると、水洗処理(ステップ5−3)を実施した後、不要なチオ尿素膜19を除去するチオ尿素除去工程(ステップ5−4)が実施される。不要なチオ尿素膜19とは、Cuパターン15の表面に形成されたチオ尿素膜19である。
このチオ尿素膜19の除去は、図5(B)に示すようにエッチングを用いて除去される。但し、このエッチング処理を実施しても、エッチング液は銅をエッチングするものを用いているため、触媒11に吸着されているチオ尿素膜19は除去されない。このチオ尿素除去工程(ステップ5−4)が終了すると、水洗処理(ステップ5−5)が実施され、これにより触媒不活性化工程(ステップ5が終了する)。図5(C)は、触媒不活性化工程が終了した状態を示している。
続いて、Cuパターン15の表面に第2の金属膜を形成する第2の金属膜形成工程(ステップ6)を実施する。本実施例では、第2の金属膜としてニッケルめっきと金めっきとが順次施された2層の金属膜であるNi/Au膜20を形成する。また、このNi/Au膜20は、無電解めっきにより形成される。
本実施例では、上記のように第2の金属膜形成工程(ステップ6)を実施する際、基板10上に残存する触媒11はアッシング処理により従来に比べて少なくなっており、かつ触媒不活性化工程(ステップ5)を実施することにより、残存する触媒11の表面には確実にチオ尿素膜19が形成されている。
従って、Ni/Au膜20の無電解めっき時において、触媒11の残存位置にNi/Au膜が形成されるようなことはない。これにより、隣接するCuパターン15がNi/Au膜で短絡することを防止でき、よって製造されるプリント配線基板の信頼性を高めることができる。
尚、上記した実施例では第1の金属膜としてCuを用い、第2の金属としてNi/Auを用い、また無電解めっき用の触媒としてPdを用いた例を示したが、各材料はこれに限定されるものではなく、適宜選定が可能であり、またその場合でも本願発明を適用できることは勿論である。
図1は、従来の一例であるプリント配線基板の製造方法を説明するための図である(その1)。 図2は、従来の一例であるプリント配線基板の製造方法を説明するための図である(その2)。 図3は、本発明の一実施例であるプリント配線基板の製造方法を示す工程図である。 図4は、本発明の一実施例であるプリント配線基板の製造方法を説明するための図である(その1)。 図5は、本発明の一実施例であるプリント配線基板の製造方法を説明するための図である(その2)。
符号の説明
10 基板
11 触媒
12 シード層
13 レジスト
14 開口パターン
15 Cuパターン
16 Ni/Au膜
17 液槽
18 Pd不活性処理液
19 チオ尿素膜
20 Ni/Au膜

Claims (3)

  1. 基板上に触媒を付与すると共に、該触媒を用いて基板上に無電解めっきによりシード層を形成するシード層形成工程と、
    該シード層に給電することにより、該シード層上の配線パターンの形成領域に電解めっきにより第1の金属膜を形成する第1の金属膜形成工程と、
    表面に露出する前記シード層を除去する除去工程と、
    前記第1の金属膜の表面に第2の金属膜を無電解めっきにより形成する第2の金属膜形成工程とを有するプリント配線基板の製造方法であって、
    前記除去工程の後で、前記第2の金属膜形成工程の前に、前記基板上に残存する前記触媒に対し不活性化処理を行なう触媒不活性化工程を実施し、
    かつ、前記触媒不活性化工程は、
    前記除去工程終了後に前記基板上に残存する前記触媒にチオ尿素を吸着させるチオ尿素吸着工程と、
    前記第1の金属膜に付着したチオ尿素を除去するチオ尿素除去工程とを含むことを特徴とするプリント配線基板の製造方法。
  2. 請求項1記載のプリント配線基板の製造方法において、
    前記触媒に前記チオ尿素を吸着させる際、該チオ尿素に界面活性剤を添加することを特徴とするプリント配線基板の製造方法。
  3. 請求項1又は2に記載のプリント配線基板の製造方法において、
    前記除去工程の後で、前記触媒不活性化工程の前に、前記基板上に残存する前記触媒に対しアッシング処理を行なうアッシング工程を実施することを特徴とするプリント配線基板の製造方法。
JP2003421466A 2003-12-18 2003-12-18 プリント配線基板の製造方法 Expired - Fee Related JP4343675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003421466A JP4343675B2 (ja) 2003-12-18 2003-12-18 プリント配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003421466A JP4343675B2 (ja) 2003-12-18 2003-12-18 プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005183631A JP2005183631A (ja) 2005-07-07
JP4343675B2 true JP4343675B2 (ja) 2009-10-14

Family

ID=34782686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421466A Expired - Fee Related JP4343675B2 (ja) 2003-12-18 2003-12-18 プリント配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4343675B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7348486B2 (ja) 2019-07-25 2023-09-21 日亜化学工業株式会社 発光装置の製造方法及び発光装置、並びに、素子載置用配線基板及び素子載置用配線基板の製造方法

Also Published As

Publication number Publication date
JP2005183631A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
US5302492A (en) Method of manufacturing printing circuit boards
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH0575246A (ja) プリント回路の作成法
KR100756261B1 (ko) 배선 기판의 제조 방법
JP3606785B2 (ja) 配線基板の製造方法
JP2760952B2 (ja) 回路板の製造方法
JP2796270B2 (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
JP4343675B2 (ja) プリント配線基板の製造方法
JP2001110940A (ja) 半導体パッケージ用基板とその製造法
US6544584B1 (en) Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
US5922517A (en) Method of preparing a substrate surface for conformal plating
EP0402811B1 (en) Method of manufacturing printed circuit boards
KR101555014B1 (ko) 미세배선용 인쇄회로기판 및 이의 제조방법
JP2002324968A (ja) 配線基板の製造方法
JP4705972B2 (ja) プリント配線板及びその製造方法
KR101170753B1 (ko) 연성회로기판의 제조 방법
JP2009081212A (ja) プリント配線板の製造方法
JP2002164390A (ja) テープキャリア及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
CN112867273B (zh) 线路板的制造方法及其线路板
JPH08139435A (ja) プリント配線板の製造方法
KR20220082481A (ko) 배선 기판의 제조 방법
JPH1022612A (ja) 印刷配線板の製造方法
JP3843695B2 (ja) スズ−はんだ2色めっきtabテープの製造方法
JP4986072B2 (ja) チップ搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees