WO2019022284A1 - 방열 기판 및 이의 제조방법 - Google Patents

방열 기판 및 이의 제조방법 Download PDF

Info

Publication number
WO2019022284A1
WO2019022284A1 PCT/KR2017/009374 KR2017009374W WO2019022284A1 WO 2019022284 A1 WO2019022284 A1 WO 2019022284A1 KR 2017009374 W KR2017009374 W KR 2017009374W WO 2019022284 A1 WO2019022284 A1 WO 2019022284A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
base substrate
substrate
tio
present
Prior art date
Application number
PCT/KR2017/009374
Other languages
English (en)
French (fr)
Inventor
임재홍
김지원
이주열
임동찬
최승목
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Publication of WO2019022284A1 publication Critical patent/WO2019022284A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Definitions

  • the present invention relates to a heat dissipation substrate and a manufacturing method thereof, and more particularly, to a heat dissipation substrate capable of miniaturization and high radiation of a circuit pattern and a manufacturing method thereof.
  • a cold cathode tube has been used as an edge light as a backlight of a liquid crystal television or the like.
  • the edge light means a bar-shaped light that illuminates the light guide plate set on the side of the liquid crystal panel or the back surface of the liquid crystal panel from the side, that is, the edge portion.
  • semiconductor light emitting devices such as LEDs (light emitting diodes) and lasers have been used as backlights.
  • the semiconductor light emitting device is used as a backlight, the light emitting devices are mounted on a heat dissipating substrate in a straight line.
  • Japanese Unexamined Patent Publication (Kokai) No. 1993-283831 discloses a heat dissipation substrate in which an insulation layer is formed on a heat dissipation metal plate and a circuit pattern made of copper is formed on the insulation layer.
  • the light emitting element when a light emitting element is mounted on the above-mentioned heat dissipation board and a current is applied to the copper circuit pattern, the light emitting element emits light and is used as a backlight.
  • the thickness of the insulating layer is important to minimize.
  • the thickness of the insulating layer is too small, the possibility of occurrence of pinholes increases, so that the withstand voltage is generated. Therefore, There is a limit, and ultimately, there is a limit to the high heat dissipation of the heat dissipation substrate.
  • the above-described semiconductor light emitting device when used as a backlight, a plurality of light emitting devices are turned on in a row, and thus, a plurality of circuit patterns for controlling currents of a plurality of light emitting devices are required. In order to implement the pattern, it is required that the circuit pattern is miniaturized.
  • the present invention provides a semiconductor device comprising: a silicon nitride (Si 3 N 4 ) substrate; The silicon nitride (Si 3 N 4) Pd- TiO 2 layer formed on a substrate; And a circuit pattern formed on the Pd-TiO 2 layer.
  • the circuit pattern may be a laminated structure of a first electroless plated layer and an electrolytic plated layer formed on the first electroless plated layer or may be a laminated structure of a first electroless plated layer and a first electroless plated layer Or a laminated structure of a first electroless plated layer, a second electroless plated layer formed on the first electroless plated layer, and an electrolytic plated layer formed on the second electroless plated layer, Is provided.
  • the present invention also provides a heat dissipation substrate formed by the electroless plating method using the Pd-TiO 2 layer as a seed layer in the electroless plating layer.
  • the present invention also provides a method of manufacturing a semiconductor device, comprising: providing a base substrate; Forming a hydroxyl group (-OH) on the base substrate; Forming an amine (-NH 2 ) group on the base substrate; Forming a PdCl 2 -TiO 2 layer on the amine (-NH 2 ) group of the base substrate; Sintering the base substrate on which the PdCl 2 -TiO 2 is formed to form a PdO-TiO 2 layer on the base substrate; And reducing the PdO-TiO 2 layer on the base substrate to form a Pd-TiO 2 layer on the base substrate.
  • the present invention also provides a method of manufacturing heat dissipation board including forming a circuit pattern on the top of the step Thereafter, the Pd-TiO 2 layer to form a Pd-TiO 2 layer on top of the base substrate.
  • the step of forming a hydroxyl group (-OH) on the base substrate is performed by immersing the base substrate in a nitric acid (HNO 3 ) solution or a pyranha solution
  • the base substrate is a silicon nitride (Si 3 N 4 ) substrate.
  • the step of forming an amine (-NH 2 ) group on the base substrate may include a step of forming a surface of the base substrate on which the hydroxyl group (-OH) is formed by a solution of APTES ((3-Aminopropyl) triethoxysilane) Wherein the surface of the base substrate is substituted with an amine (-NH 2 ) group by bonding the epoxy group of the APTES with the hydroxyl group (-OH).
  • APTES ((3-Aminopropyl) triethoxysilane
  • the Pd-TiO 2 layer can serve as an insulating layer. That is, since the Pd-TiO 2 layer functions as an insulating layer and has excellent thermal conductivity for heat radiation, a problem of thinning the insulating layer It is possible to perform high-temperature deterioration.
  • the Pd-TiO 2 layer serves not only as an insulating layer of the heat dissipation substrate but also serves as a seed layer for forming a circuit pattern of the electroless plating layer.
  • the electroless plating layer and the electrolytic plating layer can be formed to have a thickness of several tens of micrometers.
  • FIG. 1 is a flowchart for explaining a method of manufacturing a heat radiating board according to the present invention.
  • FIGS. 2 to 8 are schematic cross-sectional views for explaining a method for manufacturing a heat radiating board according to the present invention.
  • FIG. 10 is a graph showing the thermal resistance according to the thickness of the base substrate.
  • 11 to 13 are diagrams showing the formation of a hydroxyl group (-OH) on the top of a silicon nitride (Si 3 N 4 ) substrate according to the type of solution.
  • 16 and 17 are actual views showing a case where nitric acid (HNO 3 , nitric acid) solution is treated on the silicon nitride (Si 3 N 4 ) substrate of the present invention.
  • FIGS. 18 and 19 are diagrams showing the formation of a hydroxyl group (-OH) when a glass substrate is treated with a sulfuric acid (H 2 SO 4 ) solution.
  • spatially relative can be used to easily describe a correlation between an element and other elements.
  • Spatially relative terms should be understood in terms of the directions shown in the drawings, including the different directions of components at the time of use or operation. For example, when inverting an element shown in the figures, an element described as “below” or “beneath” of another element may be placed “above” another element .
  • the exemplary term “ below” can include both downward and upward directions.
  • the components can also be oriented in different directions, so that spatially relative terms can be interpreted according to orientation.
  • FIG. 1 is a flow chart for explaining a method of manufacturing a heat radiating board according to the present invention
  • FIGS. 2 to 8 are schematic cross-sectional views for explaining a method of manufacturing a heat radiating board according to the present invention.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes providing a base substrate 110 (S110).
  • the base substrate is a silicon nitride (Si 3 N 4 ) substrate.
  • the base substrate may serve as a heat dissipation plate in the conventional technology.
  • the method may further comprise cleaning the base substrate.
  • the cleaning of the base substrate may be ultrasonicated in ethanol, acetone, and / or DI water.
  • the present invention does not limit the cleaning of the base substrate.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes forming a hydroxyl group (-OH) 120 on the base substrate 110 (S120 ).
  • forming the hydroxyl group (-OH) 120 on the base substrate 110 is performed by immersing the base substrate 110 in a nitric acid (HNO 3 ) solution for a predetermined time .
  • a hydroxyl group (-OH) 120 on the base substrate 110 can be defined as a hydrolysis process.
  • the predetermined time may be about 10 minutes to about 1 hour.
  • the time for immersing the base substrate in a nitric acid (HNO 3 ) solution may be varied as needed. In the present invention, It does not limit the time.
  • the nitric acid (HNO 3 ) solution may be an aqueous solution containing 5 to 30% nitric acid. However, in the present invention, the concentration of nitric acid in the nitric acid (HNO 3 ) It is not.
  • the Hydrolysis process may be performed by immersing the base substrate 110 in a 10% HNO 3 solution at a temperature of 80 ° C for 20 minutes.
  • the formation of the hydroxyl group (-OH) 120 on the base substrate 110 of the silicon nitride (Si 3 N 4 ) may be performed by immersing the substrate in a Piranha solution
  • the formation of the hydroxyl group (-OH) 120 on the base substrate 110 of the silicon nitride (Si 3 N 4 ) according to the present invention may be performed using a nitric acid (HNO 3 ) solution Or a Piranha solution is preferably used.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes forming an amine (-NH 2 ) group 130 on the base substrate 110 (S 130 ).
  • the formation of the amine (-NH 2 ) group 130 on the upper portion of the base substrate 110 can be performed by forming the surface of the base substrate on which the hydroxyl group (-OH) (-NH 2 ) by reacting the APTES ethoxysilane group with the hydroxyl group (-OH) 120 to react the surface of the base substrate 110 with an amine (-NH 2 ) -aminopropyltriethoxysilane solution for a predetermined time, (130).
  • the formation of the amine (-NH 2 ) group 130 on the base substrate 110 can be defined as a silanization process.
  • the predetermined time may be about 30 minutes to about 2 hours.
  • the surface of the base substrate on which the amine (-NH 2 ) group 130 is formed is reacted with APTES ((3-Aminopropyl) triethoxysilane)
  • APTES ((3-Aminopropyl) triethoxysilane)
  • the time may be varied according to need, and the present invention does not limit the predetermined time.
  • the base substrate 110 is immersed in a 5 mM APTES (in toluene solvent) solution (221.37 g / mol of 3-aminopropyl triethoxysilane, 5 mM: 1.107 g / Or may be reacted.
  • APTES in toluene solvent
  • the method may further include a step of rinsing the base substrate 110 on which the amine (-NH 2 ) group 130 is formed.
  • the rinsing process may be a process of sequentially rinsing through toluene, ethanol, and DI water, followed by drying in an atmosphere of nitrogen (N 2 ).
  • N 2 nitrogen
  • the rinsing process But does not limit the presence or absence of the process.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes forming a PdCl 2 -TiO 2 layer (not shown) on the amine (-NH 2 ) group 130 of the base substrate 110 140) (S140).
  • the PdCl 2 -TiO 2 layer 140 may be formed on the amine (-NH 2 ) group 130 by applying a PdCl 2 -TiO 2 ink solution.
  • the PdCl 2 - The TiO 2 ink solution contained 1.1 mM titanium (IV) butoxide 340.32 g / mol, 1.1 mM 0.374 g / l and 1.1 mM PdCl 2 (177.33 g / mol PdCl 2 ) , 1.1 mM: 0.195 g / l).
  • the base substrate 110 coated with the PdCl 2 -TiO 2 ink may be further dried.
  • the drying process is performed in an oven at a temperature of 130 ° C for 15 minutes.
  • the present invention does not limit the presence or absence of the drying step.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes sintering the base substrate 110 on which the PdCl 2 -TiO 2 layer 140 is formed, and forming a PdO-TiO 2 layer (150) (S150).
  • the base substrate may be sintered at a high temperature for a certain period of time.
  • the high temperature may be 400 to 600 ° C
  • the predetermined time may be 20 minutes to 1 hour
  • the predetermined time may be different according to need.
  • the high temperature and the predetermined time are not limited.
  • the sintering of the base substrate may be performed in a furnace at a temperature of 450 ° C for 30 minutes.
  • the base substrate 110 having the PdO-TiO 2 layer formed thereon may be rinsed.
  • the rinsing process may be a sequential rinse process through sulfuric acid and DI water. At this time, rinsing with sulfuric acid is performed using 2M sulfuric acid (sulfuric acid 98.079 g / mol, 2M: 196.158 g / l) for 2 minutes, and the present invention does not limit the presence or absence of the rinse treatment process.
  • 2M sulfuric acid sulfuric acid 98.079 g / mol, 2M: 196.158 g / l
  • a method of manufacturing a heat dissipation substrate according to the present invention includes reducing a PdO-TiO 2 layer on the base substrate to a Pd-TiO 2 layer ( 160) (S160).
  • a reducing agent may be used for reducing the PdO-TiO 2 layer on the base substrate.
  • the reducing agent may include at least one selected from the group consisting of formaldehyde (HCHO), DMAB (DIMETHYLAMINE BORANE) and hydrazine It is preferable to use DMAB (DIMETHYLAMINE BORANE).
  • the reduction treatment may be performed by reducing the solution through a reducing agent of 0.5 M DMAB (Dimethylamine Borane 58.92 g / mol, 0.5 M: 29.46 / 1) for 2 minutes.
  • DMAB Dimethylamine Borane 58.92 g / mol, 0.5 M: 29.46 / 1
  • a Pd-TiO 2 layer can be formed on a silicon nitride (Si 3 N 4 ) substrate as a base substrate in the present invention.
  • the base substrate can serve as a heat dissipating metal plate in the above-described conventional technology, and the Pd-TiO 2 layer can serve as an insulating layer in the above- have.
  • an insulating layer is formed on a heat-radiating metal plate, and a light emitting element is mounted on a heat radiating board on which a circuit pattern composed of copper is formed on the insulating layer.
  • the Pd-TiO 2 layer in the present invention can serve as an insulating layer in the above-described prior art, that is, it has an excellent thermal conductivity for heat radiation while functioning as an insulating layer, The problem of thinning of the thickness of the insulating layer of the prior art does not arise, and high-temperature deterioration is possible.
  • the silicon nitride (Si 3 N 4 ) substrate as the base substrate in the present invention serves as a heat dissipating metal plate in the heat dissipating substrate.
  • the thermal fatigue that is, the insulation resistance / ⁇ T depending on the temperature difference applied to the metal plate for heat dissipation, is important.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention and the comparative AlN substrate according to the present invention are compared with each other.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention has an insulation resistance , And it can be confirmed that the insulation resistance is still maintained although there is some difference even at? 400 ° C.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention has excellent insulation resistance ( ⁇ T) according to the temperature difference, and has very excellent characteristics as a heat-dissipating metal plate in the heat radiation substrate.
  • the heat-dissipating metal plate when the heat-dissipating metal plate is made thin, it can not withstand heat. Therefore, it is important to reduce the thickness of the heat-dissipating metal plate while maintaining thermal resistance.
  • FIG. 10 is a graph showing the thermal resistance according to the thickness of the base substrate.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention and the AlN substrate according to the comparative example are compared with each other.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention maintains a thickness of about 0.3 mm , And thermal resistance (50).
  • the thickness of about 0.3 mm should be maintained to about 0.6 mm in order to satisfy the thermal resistance of 50.
  • the silicon nitride (Si 3 N 4 ) substrate according to the present invention it can be confirmed that the same thermal resistance characteristic can be exhibited only by the thickness of 50% of the AlN substrate of the comparative example.
  • a silicon nitride (Si 3 N 4) a substrate, and used in place of the silicon nitride (Si 3 N 4) substrate by heat radiation plate for the Pd -TiO 2 layer is replaced with an insulating layer, it is possible to provide a heat dissipation substrate capable of high degree of deterioration.
  • a method of manufacturing a heat dissipation substrate according to the present invention includes forming circuit patterns 170 and 180 on the Pd-TiO 2 layer 160 (S170 ).
  • the circuit pattern may include a first electroless plated layer 170 and an electrolytic plated layer 180 formed on the first electroless plated layer 170.
  • the circuit pattern may include a first electroless plated layer and a second electroless plated layer formed on the first electroless plated layer.
  • the circuit pattern may comprise a first electroless plated layer, a second electroless plated layer formed on the first electroless plated layer, and an electrolytic plated layer formed on the second electroless plated layer.
  • the circuit pattern may further include at least one of an electroless plating layer and an electrolytic plating layer on the first electroless plating layer, depending on the thickness of the circuit pattern to be formed.
  • the present invention is not limited thereto.
  • the first electroless plating layer is formed first on the Pd-TiO 2 layer 160. This will be described later.
  • an insulating layer is formed on a heat-radiating metal plate, and a light emitting element is mounted on a heat radiating substrate on which a circuit pattern made of copper is formed on the insulating layer and used as a backlight.
  • the first electroless plating layer 170 and the electrolytic plating layer 180 may be used as a circuit pattern.
  • a circuit pattern can be formed by a laminated structure of the first electroless plated layer / the second electroless plated layer or a laminated structure of the first electroless plated layer / the second electroless plated layer / the electrolytic plated layer .
  • the heat dissipation substrate includes a silicon nitride (Si 3 N 4 ) substrate 110; A Pd-TiO 2 layer 160 formed on the silicon nitride (Si 3 N 4 ) substrate 110; And circuit patterns 170 and 180 formed on the Pd-TiO 2 layer 170.
  • the first electroless plated layer 170 is formed first on the Pd-TiO 2 layer 160.
  • the present invention is a plating layer 170 formed by the electroless plating on top of the Pd-TiO 2 layer 160, the electroless plated layer 170 is the Pd-TiO 2 layer 160, the seed layer As shown in FIG. 4A.
  • the electroless plating layer 170 is first formed on the Pd-TiO 2 layer 160.
  • the Pd-TiO 2 layer 160 serves not only as an insulating layer of the heat dissipation substrate, but also serves as a seed layer for forming a circuit pattern of the electroless plating layer.
  • the source material used in the electroless plating process may include copper (Cu), nickel (Ni), silver (Ag), or an alloy thereof. That is, (170) may be different.
  • the source material is copper (Cu)
  • the electroless plating layer 170 is a copper layer.
  • an electric field is applied to the electroless plating layer 170 to form an electroplating layer 180 on the electroless plating layer 170.
  • the source material used in the electroplating process may include copper (Cu), nickel (Ni), silver (Ag), or an alloy thereof. That is, the electroplating layer 180 ) May be different.
  • the source material is copper (Cu)
  • the electroplating layer 180 is a copper layer.
  • the electroless plating layer 170 may have a thickness of several tens of nanometers to several hundreds of nanometers, and the electroplating layer 180 may have a thickness of several tens of micrometers.
  • the electroless plating layer 170 and the electrolytic plating layer 180 used in a circuit pattern can be formed to have a thickness of several tens of micrometers, thereby achieving miniaturization of the circuit pattern.
  • 11 to 13 are diagrams showing the formation of a hydroxyl group (-OH) on the top of a silicon nitride (Si 3 N 4 ) substrate according to the type of solution.
  • FIG. 11 shows a case where a solution of nitric acid (HNO 3 , nitric acid) is used
  • FIG. 12 shows a case of using a Piranha solution
  • FIG. 13 shows a case of using a KOH solution .
  • the formation of the hydroxyl group (-OH) 120 on the base substrate 110 of the silicon nitride (Si 3 N 4 ) may be performed by using a nitric acid (HNO 3 ) Piranha solution) is preferably used.
  • FIG. 14 shows the AlN specimen before the HNO 3 solution was treated
  • FIG. 15 shows the AlN specimen after the HNO 3 solution was treated.
  • the base substrate is silicon nitride (Si 3 N 4 ).
  • 16 and 17 are actual views showing a case where nitric acid (HNO 3 , nitric acid) solution is treated on the silicon nitride (Si 3 N 4 ) substrate of the present invention.
  • 16 is nitric acid (HNO 3, nitric acid), and shows the silicon nitride (Si 3 N 4) sample prior to the treatment solution
  • 17 is a silicon nitride (Si 3 N after treatment with nitric acid (HNO 3, nitric acid) solution 4 ) Psalms are shown.
  • FIGS. 18 and 19 are diagrams showing the formation of a hydroxyl group (-OH) when a glass substrate is treated with a sulfuric acid (H 2 SO 4 ) solution.
  • FIG. 18 shows a state in which the background peak is measured with a glass substrate
  • FIG. 19 shows a state in which the background peak is measured with air.
  • nitric acid (HNO 3 , nitric acid) solution on the AlN substrate does not form a hydroxyl group (-OH) but rather peeling occurs by surface etching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 질화규소(Si3N4) 기판; 상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및 상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판 및 이의 제조방법에 관한 것으로, 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판을 제공할 수 있다.

Description

방열 기판 및 이의 제조방법
본 발명은 방열 기판 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 회로패턴의 미세화 및 고방열화가 가능한 방열 기판 및 이의 제조방법에 관한 것이다.
종래, 액정 텔레비전 등의 백라이트로서의 에지 라이트로서 냉음극관 등이 사용되어 왔다.
상기 에지 라이트는 액정 패널측면이나 액정 패널의 이면에 세트된 도광판을 측면, 즉 에지부에서 비추는 봉형 라이트를 의미한다.
하지만, 최근에는 LED(발광 다이오드)나 레이저 등의 반도체 발광 소자를 백라이트로 사용하는 추세이며, 상기 반도체 발광 소자를 백라이트로 사용하는 경우, 방열성 기판 위에 발광소자를 직선형으로 실장하여 사용되고 있다.
예를 들어, 일본공개특허 제1993-283831호에는 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판이 개시되어 있다.
즉, 종래에는 상술한 방열 기판에 발광 소자를 실장하고, 상기 구리의 회로패턴에 전류를 인가하면, 상기 발광소자가 발광하여 백라이트로 사용되고 있다.
이때, 상기 발광소자에서 발열이 이루어지면, 상기 발광소자에서 발생된 열은 상기 구리의 회로패턴 및 상기 절연층에 전달되고, 상기 방열용 금속판을 통해 최종 방열되게 된다.
하지만, 이러한 방열기판에서 상기 구리의 회로패턴은 일반적으로 15 내지 50㎛ 정도로 매우 얇기 때문에, 상기 발광소자에서 발생된 열을 상기 방열용 금속판에 전달하는 데 한계가 있으며, 특히, 상기 절연층의 경우, 방열을 위한 열전도를 저해하는 매우 큰 요인이 된다.
따라서, 상기 절연층의 두께를 최소한으로 하는 것이 중요하나, 상기 절연층의 두께가 너무 얇은 경우, 핀홀의 발생 가능성이 커지므로, 절연 내압이 발생하며, 따라서, 상기 절연층의 두께의 박층화에도 한계가 있어, 결국, 방열 기판의 고방열화에 한계가 있다.
한편, 상술한 반도체 발광 소자를 백라이트로 사용하는 경우, 다수개의 발광 소자를 일렬로 점등시키게 되며, 따라서, 다수개의 발광 소자를 각각 전류 제어하기 위한 복수개의 회로패턴이 필요하며, 결국, 복수개의 회로패턴을 구현하기 위해서는 상기 회로패턴이 미세화될 것이 요구된다.
본 발명이 해결하고자 하는 과제는 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판 및 이의 제조방법을 제공하는데 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 질화규소(Si3N4) 기판; 상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및 상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판을 제공한다.
또한, 본 발명은 상기 회로 패턴은, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층의 적층구조인 방열 기판을 제공한다.
또한, 본 발명은 상기 무전해 도금층은 상기 Pd-TiO2 층을 시드층으로 하여 무전해 도금법에 의해 형성되는 방열 기판을 제공한다.
또한, 본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계; 상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계; 상기 베이스 기판의 상기 아민(-NH2)기의 상부에 PdCl2-TiO2 층을 형성하는 단계; 상기 PdCl2-TiO2 이 형성된 상기 베이스 기판을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층을 형성하는 단계; 및 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계를 포함하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계 이후, 상기 Pd-TiO2 층의 상부에 회로패턴을 형성하는 단계를 더 포함하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계는, 상기 베이스 기판을 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)에 침지하여 진행하며, 상기 베이스 기판은 질화규소(Si3N4) 기판인 것을 특징으로 하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계는, 상기 히드록실기(-OH)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)를 결합시킴으로써, 상기 베이스 기판의 표면을 아민(-NH2)기로 치환하는 것인 방열 기판의 제조방법을 제공한다.
상기한 바와 같은 본 발명에 따르면, 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판을 제공할 수 있다.
보다 구체적으로, 상기 Pd-TiO2 층은 절연층의 역할을 할 수 있는 것으로, 즉, 절연층의 기능을 하면서도 방열을 위한 열전도도가 우수하기 때문에, 절연층의 두께의 박층화에 대한 문제점이 대두되지 않아 고방열화가 가능하다.
또한, 상기 Pd-TiO2 층은 방열 기판의 절연층으로 역할을 할 뿐만 아니라, 무전해 도금층의 회로패턴을 형성하기 위한 시드층의 역할을 동시에 할 수 있고, 본 발명에서는 회로패턴으로 사용되는 상기 무전해 도금층 및 상기 전해 도금층의 두께를 수십마이크로미터로 형성할 수 있으므로, 회포 패턴의 미세화를 달성할 수 있다.
도 1은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 흐름도이다.
도 2 내지 도 8은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 개략적인 단면도이다.
도 9는 베이스 기판에 가해지는 온도차이에 따른 절연 내성을 도시하는 그래프이다.
도 10은 베이스 기판의 두께에 따른 열 저항(Thermal resistance)을 도시하는 그래프이다.
도 11 내지 도 13은 용액의 종류에 따른 질화규소(Si3N4) 기판의 상부에 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
도 14 및 도 15는 AlN 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 16 및 도 17은 본 발명의 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 18 및 도 19는 glass 기판에 황산(H2SO4) 용액을 처리한 경우의 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 흐름도이고, 도 2 내지 도 8은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 개략적인 단면도이다.
먼저, 도 1 및 도 2를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 베이스 기판(110)을 제공하는 단계를 포함한다(S110).
본 발명에서 상기 베이스 기판은 질화규소(Si3N4) 기판인 것이 바람직하며, 이때, 상기 베이스 기판은 상술한 종래기술에서의 방열용 금속판의 역할을 할 수 있다.
또한, 상기 베이스 기판을 세정하는 단계를 더 포함할 수 있으며, 상기 베이스 기판을 세정하는 것은, ethanol, acetone 및/또는 DI Water 내에서 초음파 처리한 것일 수 있다.
다만, 본 발명에서 상기 베이스 기판의 세정유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 3를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 단계를 포함한다(S120).
이때, 본 발명에서 상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액에 일정 시간 동안 상기 베이스 기판(110)을 침지함으로써 진행하는 것을 특징으로 한다.
상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 Hydrolysis 공정으로 정의할 수 있다.
한편, 상기 일정 시간은 10분 내지 1시간 가량일 수 있으며, 다만, 상기 베이스 기판을 질산(HNO3, nitric acid) 용액에 침지하는 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 일정 시간을 제한하는 것은 아니다.
또한, 상기 질산(HNO3, nitric acid) 용액은 5 내지 30%의 질산을 포함하는 수용액일 수 있으며, 다만, 본 발명에서 상기 질산(HNO3, nitric acid) 용액에서의 질산의 농도를 제한하는 것은 아니다.
예를 들어, 상기 Hydrolysis 공정은 상기 베이스 기판(110)을 10%의 HNO3 용액에 80℃의 온도에서 20분간 침지시킨 것일 수 있다.
또한, 본 발명에서, 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 피라나 용액(Piranha solution)에 일정 시간동안 침지하는 단계일 수 있으며, 따라서, 본 발명에서 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 사용하는 것이 바람직하다.
다음으로, 도 1 및 도 4를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 단계를 포함한다(S130).
본 발명에서 상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 것은, 상기 히드록실기(-OH)(120)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 일정 시간동안 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)(120)를 결합시킴으로써, 상기 베이스 기판(110)의 표면을 아민(-NH2)기(130)로 치환할 수 있다.
상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 것은 Silanization 공정으로 정의할 수 있다.
한편, 상기 일정 시간은 30분 내지 2시간 가량일 수 있으며, 다만, 상기 아민(-NH2)기(130)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시키는 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 일정 시간을 제한하는 것은 아니다.
예를 들어, 상기 Silanization 공정은 상기 베이스 기판(110)을 5mM APTES(in toluene solvent) 용액((3-Aminopropyl)triethoxysilane 221.37 g/mol, 5mM : 1.107 g/l)에 25℃의 온도에서 60분간 반응시킨 것일 수 있다.
이후, 상기 아민(-NH2)기(130)가 형성된 베이스 기판(110)을 린스(rinse) 처리하는 공정을 더 포함할 수 있다.
상기 린스(rinse) 처리 공정은 toluene, ethanol 및 DI Water를 통해 순차적인 린스 공정을 진행한 후, 질소(N2) 분위기 하에서 건조하는 공정일 수 있으며, 다만, 본 발명에서 상기 린스(rinse) 처리 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 5를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상기 아민(-NH2)기(130)의 상부에 PdCl2-TiO2 층(140)을 형성하는 단계를 포함한다(S140).
본 발명에서 상기 아민(-NH2)기(130)의 상부에 상기 PdCl2-TiO2 층(140)을 형성하는 것은 PdCl2-TiO2 잉크용액을 도포하여 형성할 수 있으며, 상기 PdCl2-TiO2 잉크 용액은 1.1mM titanium(Ⅳ) butoxide(titanium(Ⅳ) butoxide 340.32 g/mol, 1.1mM : 0.374 g/l) 및 1.1mM PdCl2(in n-butanol solvent)(PdCl2 177.33 g/mol, 1.1mM : 0.195g/l)을 포함할 수 있다.
이후, 상기 PdCl2-TiO2 잉크가 도포된 베이스 기판(110)을 건조하는 공정을 더 포함할 수 있으며, 상기 건조 공정은 오븐(Oven)에서 130℃의 온도에서 15분간 건조공정을 진행한 것일 수 있으며, 다만, 본 발명에서 상기 건조 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 6를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 PdCl2-TiO2 층(140)이 형성된 상기 베이스 기판(110)을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층(150)을 형성하는 단계를 포함한다(S150).
본 발명에서 상기 베이스 기판을 소결하는 것은 고온에서 일정 시간동안 열처리하는 단계일 수 있으며, 상기 고온은 400 내지 600℃의 온도일 수 있고, 상기 일정 시간은 20분 내지 1시간일 수 있으며, 상기 고온의 온도와 상기 일정 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 고온의 온도 및 상기 일정 시간을 제한하는 것은 아니다.
예를 들어, 상기 베이스 기판을 소결하는 것은, 로(furnace)에서 450℃의 온도로 30분간 Sintering 공정을 진행한 것일 수 있다.
이후, 상기 PdO-TiO2 층이 형성된 베이스 기판(110)을 린스(rinse) 처리하는 공정을 더 포함할 수 있다.
상기 린스(rinse) 처리 공정은 Sulfuric acid 및 DI Water를 통해 순차적인 린스 공정을 진행한 것일 수 있으며, 이때, 상기 Sulfuric acid을 통해 린스 공정을 진행하는 것은 2M sulfuric acid(Sulfuric acid 98.079 g/mol, 2M : 196.158g/l)을 통해 2분동안 진행한 것일 수 있으며, 본 발명에서 상기 린스(rinse) 처리 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 7를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층(160)을 형성하는 단계를 포함한다(S160).
본 발명에서 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하는 것은 환원제를 사용할 수 있으며, 상기 환원제는 포름알데히드(HCHO), DMAB(DIMETHYLAMINE BORANE), 히드라진(Hydrazine) 중에서 선택된 하나 이상을 포함할 수 있고, 바람직하게는 DMAB(DIMETHYLAMINE BORANE)를 사용하는 것이 바람직하다.
예를 들어, 상기 환원처리는 0.5M DMAB(DIMETHYLAMINE BORANE) 용액(Dimethylamine Borane 58.92g/mol, 0.5M : 29.46/l)의 환원제를 통해 2분간 Reduction 공정을 진행한 것일 수 있다.
이와 같은 공정을 통해, 본 발명에서는 베이스 기판인 질화규소(Si3N4) 기판 상에 Pd-TiO2 층을 형성할 수 있다.
상술한 바와 같이, 본 발명에서 상기 베이스 기판은 상술한 종래기술에서의 방열용 금속판의 역할을 할 수 있으며, 또한, 상기 Pd-TiO2 층은 상술한 종래기술에서의 절연층의 역할을 할 수 있다.
즉, 종래의 경우, 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판의 상부에 발광 소자를 실장하여 백라이트로 사용하였다.
이때, 종래의 상기 절연층의 경우, 방열을 위한 열전도를 저해하는 매우 큰 요인이 되었으나, 상기 절연층의 두께가 너무 얇은 경우, 핀홀의 발생 가능성이 커져 절연 내압이 발생하므로, 상기 절연층의 두께의 박층화에도 한계가 있어, 결국, 방열 기판의 고방열화에 한계가 있다.
하지만, 본 발명에서의 상기 Pd-TiO2 층은 상술한 종래기술에서의 절연층의 역할을 할 수 있는 것으로, 즉, 절연층의 기능을 하면서도 방열을 위한 열전도도가 우수하기 때문에, 상술한 바와 같은 종래기술의 절연층의 두께의 박층화에 대한 문제점이 대두되지 않아 고방열화가 가능하다.
한편, 상술한 바와 같이, 본 발명에서 상기 베이스 기판인 질화규소(Si3N4) 기판은 방열 기판에서의 방열용 금속판의 역할을 하는 것을 특징으로 한다.
이때, 방열 기판에서의 방열용 금속판의 경우, 열피로, 즉, 방열용 금속판에 가해지는 온도차이에 따른 절연 내성(Insulation resistance/ΔT)이 중요하다.
도 9는 베이스 기판에 가해지는 온도차이에 따른 절연 내성을 도시하는 그래프이다.
도 9를 참조하여, 본 발명에 따른 질화규소(Si3N4) 기판과 비교예인 AlN 기판을 비교하면, 본 발명에 따른 질화규소(Si3N4) 기판은 Δ200℃에서도 절연 내성(Insulation resistance)을 유지하고 있으며, Δ400℃에서도 일부 차이는 있지만 여전히 절연 내성(Insulation resistance)을 유지하고 있는 것을 확인할 수 있다.
하지만, 비교예인 AlN 기판의 경우, Δ200℃에서 Δ300℃로 변하는 구간에서 절연 내성(Insulation resistance)이 현저하게 감소하는 것을 확인할 수 있으며, 특히, Δ400℃에서는 절연파괴(breakdowm)가 일어나는 것을 확인할 수 있다.
즉, 본 발명에 따른 질화규소(Si3N4) 기판은 온도차이에 따른 절연 내성(Insulation resistance/ΔT)이 우수하여, 방열 기판에서의 방열용 금속판으로 매우 우수한 특성을 가짐을 확인할 수 있다.
한편, 반도체 발광 소자의 박형화를 구현하기 위해, 상기 방열용 금속판의 두께를 최소화하는 것이 중요하다.
하지만, 상기 방열용 금속판을 얇게 하는 경우, 열에 견디지 못하기 때문에, 따라서, Thermal resistance를 유지하면서 방열용 금속판의 두께를 얇게 하는 것이 중요하다.
도 10은 베이스 기판의 두께에 따른 열 저항(Thermal resistance)을 도시하는 그래프이다.
도 10을 참조하여, 본 발명에 따른 질화규소(Si3N4) 기판과 비교예인 AlN 기판을 비교하면, 본 발명에 따른 질화규소(Si3N4) 기판은 약 0,3mm의 두께를 유지하는 경우, 열 저항(Thermal resistance) 50을 만족하는 것을 확인할 수 있다.
하지만, 비교예인 AlN 기판의 경우, 약 0,3mm의 두께를 유지하는 경우, 열 저항(Thermal resistance) 50을 만족하기 위해서는 약 0.6mm의 두께를 유지해야 함을 확인할 수 있다.
즉, 본 발명에 따른 질화규소(Si3N4) 기판의 경우, 비교예인 AlN 기판의 50%의 두께만으로 동일한 열 저항특성을 나타낼 수 있음을 확인할 수 있다.
이상과 같이, 본 발명에서는 베이스 기판인 질화규소(Si3N4) 기판 상에 Pd-TiO2 층을 형성하여, 상기 질화규소(Si3N4) 기판을 방열용 금속판으로 대체하여 사용하고, 상기 Pd-TiO2 층을 절연층으로 대체하여 사용함으로써, 고방열화가 가능한 방열 기판을 제공할 수 있다.
계속해서, 도 1 및 도 8을 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 Pd-TiO2 층(160)의 상부에 회로패턴(170, 180)을 형성하는 단계를 포함한다(S170).
이때, 상기 회로패턴은 제1무전해 도금층(170) 및 상기 제1무전해 도금층(170) 상에 형성되는 전해 도금층(180)으로 이루어질 수 있다.
또한, 도면에는 도시하지 않았으나, 상기 회로패턴은 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층으로 이루어질 수 있다.
또한, 이와는 달리, 상기 회로패턴은 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층으로 이루어질 수 있다.
즉, 상기 회로패턴은 형성하고자 하는 회로패턴의 두께에 따라, 제1무전해 도금층의 상부에 무전해도금층 및 전해도금층 중 적어도 1 이상의 층을 더 형성할 수 있으며, 다만, 본 발명에서 상기 회로패턴의 적층 구조를 제한하는 것은 아니다.
한편, 후술할 바와 같이, 본 발명에서의 회로패턴은 상기 Pd-TiO2 층(160)의 상부에 제1무전해 도금층이 가장 먼저 형성되게 된다. 이에 대해서는 후술하기로 한다.
상술한 바와 같이, 종래의 경우, 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판의 상부에 발광 소자를 실장하여 백라이트로 사용하였다.
즉, 본 발명에서는 상기 제1무전해 도금층(170) 및 상기 전해 도금층(180)을 회로 패턴으로 사용할 수 있다.
또한, 상술한 바와 같이, 본 발명에서는 제1무전해 도금층/제2무전해 도금층의 적층구조 또는 제1무전해 도금층/제2무전해도금층/전해도금층의 적층구조로 회로패턴이 형성될 수 있다.
따라서, 도 8에 도시된 바와 같이, 본 발명에 따른 방열 기판은 질화규소(Si3N4) 기판(110); 상기 질화규소(Si3N4) 기판(110) 상에 형성되는 Pd-TiO2 층(160); 및 상기 Pd-TiO2 층(170) 상에 형성되는 회로 패턴(170, 180)으로 이루어질 수 있다.
이때, 상술한 바와 같이, 본 발명에서의 회로패턴은 상기 Pd-TiO2 층(160)의 상부에 제1무전해 도금층(170)이 가장 먼저 형성되게 된다.
보다 구체적으로, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 상기 무전해 도금층(170)이 형성되며, 상기 무전해 도금층(170)은 상기 Pd-TiO2 층(160)을 시드층으로 하여 무전해 도금법(metal electroless plating)에 의해 형성될 수 있다.
즉, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 곧바로 전해 도금층을 형성하는 것은 어려우나, 상기 Pd-TiO2 층(160)을 시드층으로 하는 경우 무전해 도금층은 용이하게 형성할 수 있으므로, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 무전해 도금층(170)을 가장 먼저 형성하는 것이다.
따라서, 본 발명에서 상기 Pd-TiO2 층(160)은 방열 기판의 절연층으로 역할을 할 뿐만 아니라, 무전해 도금층의 회로패턴을 형성하기 위한 시드층의 역할을 동시에 하는 것을 특징으로 한다.
이때, 상기 무전해 도금 공정에 사용되는 소스 물질은 구리(Cu), 니켈(Ni), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 즉, 상기 소스 물질의 종류에 따라 상기 무전해 도금층(170)의 재질이 상이해 질 수 있다.
도 8에서는 상기 소스 물질을 구리(Cu)를 사용하여, 상기 무전해 도금층(170)이 구리층인 것을 도시하고 있다.
이후, 상기 무전해 도금층(170)에 전계를 인가하여, 상기 무전해 도금층(170)의 상부에 전해 도금층(180)을 형성한다.
이때, 상기 전해 도금 공정에 사용되는 소스 물질은 구리(Cu), 니켈(Ni), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 즉, 상기 소스 물질의 종류에 따라상기 전해 도금층(180)의 재질이 상이해 질 수 있다.
도 8에서는 상기 소스 물질을 구리(Cu)를 사용하여, 상기 전해 도금층(180)이 구리층인 것을 도시하고 있다.
한편, 상기 무전해 도금층(170)은 수십나노미터에서 수백나노미터의 두께로 형성될 수 있으며, 상기 전해 도금층(180)은 수십마이크로미터의 두께로 형성가능하다.
즉, 상술한 반도체 발광 소자를 백라이트로 사용하는 경우, 다수개의 발광 소자를 각각 전류 제어하기 위한 복수개의 회로패턴이 필요하며, 결국, 복수개의 회로패턴을 구현하기 위해서는 상기 회로패턴이 미세화될 것이 요구된다.
본 발명에서는 예를 들어, 회로패턴으로 사용되는 상기 무전해 도금층(170) 및 상기 전해 도금층(180)의 두께를 수십마이크로미터로 형성할 수 있으므로, 회로 패턴의 미세화를 달성할 수 있다.
이하에서는 본 발명에 따른 실험예를 기재하기로 하며, 다만, 본 발명은 하기의 실험예에 제한되는 것은 아니다.
도 11 내지 도 13은 용액의 종류에 따른 질화규소(Si3N4) 기판의 상부에 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
이때, 도 11은 질산(HNO3, nitric acid) 용액을 사용한 경우를 도시하고 있고, 도 12는 피라나 용액(Piranha solution)을 사용한 경우를 도시하고 있으며, 도 13은 KOH 용액을 사용한 경우를 도시하고 있다.
도 11 및 도 12를 참조하면, 상기 질화규소(Si3N4) 기판을 질산(HNO3, nitric acid) 용액 및 피라나 용액(Piranha solution)에 침지시킨 경우에는 상기 질화규소(Si3N4) 기판에 히드록실기(-OH)가 형성되었음을 확인할 수 있다.
하지만, 도 13을 참조하면, 상기 질화규소(Si3N4) 기판을 상기 KOH 용액에 침지한 경우에는 상기 질화규소(Si3N4) 기판에 히드록실기(-OH)가 형성되지 않음을 확인할 수 있다.
따라서, 본 발명에서 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 사용하는 것이 바람직하다.
도 14 및 도 15는 AlN 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 14는 질산(HNO3, nitric acid) 용액을 처리하기 전의 AlN 시편을 도시하고 있고, 도 15는 질산(HNO3, nitric acid) 용액을 처리한 후의 AlN 시편을 도시하고 있다.
도 14 및 도 15를 참조하면, AlN 시편에 질산(HNO3, nitric acid) 용액을 처리하는 경우, 시편이 에칭되어 박리가 일어남을 확인할 수 있으며, 따라서, AlN 시편에 질산(HNO3, nitric acid) 용액을 처리하는 것에 의하여는 히드록실기(-OH)가 형성되지 않음을 확인할 수 있다.
따라서, 본 발명에서 상기 베이스 기판은 질화규소(Si3N4)인 것이 바람직하다.
도 16 및 도 17은 본 발명의 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 16은 질산(HNO3, nitric acid) 용액을 처리하기 전의 질화규소(Si3N4) 시편을 도시하고 있고, 도 17은 질산(HNO3, nitric acid) 용액을 처리한 후의 질화규소(Si3N4) 시편을 도시하고 있다.
도 16 및 도 17를 참조하면, 질화규소(Si3N4) 시편에 질산(HNO3, nitric acid) 용액을 처리하는 경우, 처리 전후의 morphology가 크게 변함이 없음을 확인할 수 있으며, 즉, 본 발명에 따른 질화규소(Si3N4)은 질산(HNO3, nitric acid) 용액 처리에 의하여, 기판의 손상은 없는 상태에서, 용이하게 히드록실기(-OH)가 형성됨을 확인할 수 있다.
도 18 및 도 19는 glass 기판에 황산(H2SO4) 용액을 처리한 경우의 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
도 18은 백그라운드 피크를 glass 기판으로 하여 측정한 상태를 도시하고 있고, 도 19는 백그라운드 피크를 air로 하여 측정한 상태를 도시하고 있다.
먼저, 도 18을 참조하면, 백그라운드 피크를 glass 기판으로 하여 측정한 경우, 백그라운드 피크를 잡은 glass 기판의 자체가 OH기가 많기 때문에, OH기 피크가 잘 관찰되지 않음을 확인할 수 있고, Concentrated H2SO4를 처리한 기판과 처리하지 않은 기판의 피크강도 차이가 거의 없는 것으로 보아 처리 전, 후의 OH기 형성 정도 차이가 없는 것으로 판단된다.
다음으로, 도 19를 참조하면, 백그라운드 피크를 air로 하여 측정한 경우에도, 공기 중의 수분 등에 의해 OH기의 피크가 잘 관찰되지 않는 것으로 보여지며, 또한, Concentrated H2SO4를 처리한 기판도 OH기 피크가 관찰되지 않는 것으로 보아 처리전 glass 기판에 비해 OH기가 더 형성되지는 않는 것으로 판단된다.
결국, glass 기판에 황산(H2SO4) 용액 처리하는 것은 히드록실기(-OH)의 형성에 거의 기여를 하지 않는 것으로 판단된다.
이상과 같은 결과에 따라, 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 처리하는 경우, 용이하게 히드록실기(-OH)를 형성할 수 있음을 확인할 수 있다.
하지만, AlN기판에 질산(HNO3, nitric acid) 용액을 처리하는 것은 히드록실기(-OH)의 형성이 되지 않고 오히려 표면에칭에 의한 박리가 일어남을 확인할 수 있다.
또한, glass 기판에 황산(H2SO4) 용액 처리하는 것은 히드록실기(-OH)의 형성에 거의 기여를 하지 않는 것을 확인할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (7)

  1. 질화규소(Si3N4) 기판;
    상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및
    상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판.
  2. 제 1 항에 있어서,
    상기 회로 패턴은, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층의 적층구조인 방열 기판.
  3. 제 1 항에 있어서,
    상기 무전해 도금층은 상기 Pd-TiO2 층을 시드층으로 하여 무전해 도금법에 의해 형성되는 방열 기판.
  4. 베이스 기판을 제공하는 단계;
    상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계;
    상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계;
    상기 베이스 기판의 상기 아민(-NH2)기의 상부에 PdCl2-TiO2 층을 형성하는 단계;
    상기 PdCl2-TiO2 이 형성된 상기 베이스 기판을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층을 형성하는 단계; 및
    상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계를 포함하는 방열 기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계 이후,
    상기 Pd-TiO2 층의 상부에 회로패턴을 형성하는 단계를 더 포함하는 방열 기판의 제조방법.
  6. 제 4 항에 있어서,
    상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계는,
    상기 베이스 기판을 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)에 침지하여 진행하며,
    상기 베이스 기판은 질화규소(Si3N4) 기판인 것을 특징으로 하는 방열 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계는,
    상기 히드록실기(-OH)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)를 결합시킴으로써, 상기 베이스 기판의 표면을 아민(-NH2)기로 치환하는 것인 방열 기판의 제조방법.
PCT/KR2017/009374 2017-07-24 2017-08-28 방열 기판 및 이의 제조방법 WO2019022284A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0093253 2017-07-24
KR1020170093253A KR102071264B1 (ko) 2017-07-24 2017-07-24 방열 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
WO2019022284A1 true WO2019022284A1 (ko) 2019-01-31

Family

ID=65041233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/009374 WO2019022284A1 (ko) 2017-07-24 2017-08-28 방열 기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR102071264B1 (ko)
WO (1) WO2019022284A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
US20130051062A1 (en) * 2011-08-30 2013-02-28 Song Eun Lee Light emitting module and backlight unit having the same
KR20130046723A (ko) * 2011-10-28 2013-05-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR101391187B1 (ko) * 2013-01-24 2014-05-07 하이쎌(주) 방열특성이 향상된 플렉서블 모듈 및 이의 제조 방법
KR101399980B1 (ko) * 2012-12-28 2014-05-29 하이쎌(주) 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283831A (ja) 1992-03-31 1993-10-29 Nippon Rika Kogyosho:Kk 銅張積層板
JP4544964B2 (ja) 2004-10-27 2010-09-15 京セラ株式会社 放熱基板
JP5426188B2 (ja) 2009-02-19 2014-02-26 株式会社Ｋｅｌｋ 熱電変換モジュール及び熱電半導体素子
KR101781985B1 (ko) * 2016-01-04 2017-09-28 한국기계연구원 전기화학공정을 이용한 유기-무기 복합 반도체 소자 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
US20130051062A1 (en) * 2011-08-30 2013-02-28 Song Eun Lee Light emitting module and backlight unit having the same
KR20130046723A (ko) * 2011-10-28 2013-05-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR101399980B1 (ko) * 2012-12-28 2014-05-29 하이쎌(주) 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법
KR101391187B1 (ko) * 2013-01-24 2014-05-07 하이쎌(주) 방열특성이 향상된 플렉서블 모듈 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20190010959A (ko) 2019-02-01
KR102071264B1 (ko) 2020-01-30

Similar Documents

Publication Publication Date Title
WO2020222501A1 (ko) 세라믹 기판 및 그의 제조방법
WO2010011009A1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈 및 전자부품 모듈용 금속 기판 제조방법
WO2009131346A9 (ko) Ｍｅｍｓ 프로브 카드 및 그의 제조 방법
WO2013137668A1 (en) The printed circuit board and the method for manufacturing the same
WO2023003316A1 (ko) 단면 또는 양면 접촉이 가능한 박막 필름형 안테나 및 이의 제조방법
WO2014104559A1 (ko) 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법
WO2019022284A1 (ko) 방열 기판 및 이의 제조방법
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
JP3563832B2 (ja) 表面還元を用いたフェライトの金属化方法
WO2013133560A1 (en) Printed circuit board and method of manufacturing the same
WO2022045694A1 (ko) 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
WO2013133473A1 (ko) Ｌｅｄ 램프 모듈의 방열기판구조 및 그 제조방법
WO2017209325A1 (ko) 정전척 및 그 제조방법
WO2021235721A1 (ko) 세라믹 회로 기판의 제조방법
WO2009145462A2 (ko) 금속 인쇄회로기판의 원판 및 그 원판의 제조 방법
WO2015056880A1 (ko) 회로기판의 제조방법
WO2013141611A1 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
WO2020204623A1 (ko) 플렉서블 케이블 점퍼 장치 및 이를 제조하는 방법
WO2009145461A2 (ko) 세라믹 인쇄회로기판의 원판 및 그 원판의 제조 방법
WO2019004561A1 (ko) 고방열 박막 및 그 제조 방법
WO2019088637A1 (ko) 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지
WO2013036026A2 (en) Printed circuit board, display device including the same, and method of fabricating the same
WO2017065407A1 (ko) 세라믹 회로기판 및 이의 제조방법
WO2017122966A1 (ko) 세라믹 회로기판 및 이의 제조방법
US4936010A (en) Method of forming dielectric layer on a metal substrate having improved adhesion

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17919188

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17919188

Country of ref document: EP

Kind code of ref document: A1