WO2022045694A1 - 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈 - Google Patents

양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈 Download PDF

Info

Publication number
WO2022045694A1
WO2022045694A1 PCT/KR2021/011178 KR2021011178W WO2022045694A1 WO 2022045694 A1 WO2022045694 A1 WO 2022045694A1 KR 2021011178 W KR2021011178 W KR 2021011178W WO 2022045694 A1 WO2022045694 A1 WO 2022045694A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper
layer
paste
pattern
circuit board
Prior art date
Application number
PCT/KR2021/011178
Other languages
English (en)
French (fr)
Inventor
김민수
배일석
박진수
Original Assignee
주식회사 코멧네트워크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코멧네트워크 filed Critical 주식회사 코멧네트워크
Priority to CN202180039309.XA priority Critical patent/CN115700012A/zh
Publication of WO2022045694A1 publication Critical patent/WO2022045694A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods

Definitions

  • the present invention relates to a ceramic circuit board, and more particularly, to a ceramic circuit board used as a substrate in a double-sided cooling type power module.
  • Power semiconductors which are widely used in mobiles, home appliances, and automobiles, play a role in converting, processing, and controlling power.
  • substrates on which they are mounted include Al 2 O 3 , AlN, Zirconia Toughened Alumina (ZTA), Si 3 N 4 , etc.
  • a substrate made of a ceramic material is used. Ceramics such as Al 2 O 3 , AlN, ZTA, and Si 3 N 4 have high insulation, mechanical strength, and relatively high heat dissipation performance, so they are suitable as substrates for high-power power semiconductors.
  • the ceramic circuit board should have a conductive pattern formed on the ceramic substrate. As the conductive pattern, an Al or Cu pattern is mainly used.
  • DBC Direct Bonded Copper
  • AMB Active Metal Brazing Copper
  • DPC Direct Plating Copper
  • DBC technology is a method of manufacturing a ceramic circuit board by bonding copper foil to one or both sides of a ceramic through a high-temperature oxidation process and then patterning the copper foil.
  • a copper-oxygen process eutectic is used in order to bond the substrate and the copper foil. Bonding is performed in a nitrogen atmosphere containing about 30 ppm oxygen at a temperature of 1083° C. or less, which is the melting point of copper.
  • the DBC method uses an etching process to form a bonded copper foil in a uniform pattern. After etching, Ni, Ag and Au are plated on the surface of the Cu pattern.
  • DBC technology has the advantage of good mechanical strength and adhesion.
  • a pattern that can be formed through etching is limited, and pores exist in the junction surface where copper oxide is not generated, thereby reducing stability to thermal cycles.
  • the AMB technology joins the ceramic and copper foil by sandwiching an active metal alloy whose melting point is lowered by adding Cu, Ag, etc. to a high-melting-point metal (Ti, Zr, Hf, etc.) that is active against oxygen between the ceramic and copper foil interface.
  • the Cu pattern after bonding is formed by etching the copper foil similarly to DBC.
  • DPC technology is a method of manufacturing a ceramic circuit board using a thin film process, an etching process, and a plating process. After depositing a seed layer with Ti, TiW, or the like, a photoresist (PR) is applied, patterning is performed, and then a Cu layer is formed through Cu plating. The thickness of the Cu layer is limited to about 150 ⁇ m.
  • PR photoresist
  • Patent Document 1 Korean Patent No. 0477866
  • Patent Document 2 Korean Patent Publication No. 2014-0127228
  • Patent Document 3 Korean Patent No. 1393760
  • Patent Document 4 Korean Patent Publication No. 2014-0095083
  • Patent Document 5 Korean Patent Publication No. 2020-0069017
  • Patent Document 6 Korean Patent No. 1956996
  • An object of the present invention is to provide a ceramic circuit board for a double-sided cooling type power module that does not require a separate spacer to solve the above problems.
  • Another object of the present invention is to provide a method of manufacturing such a ceramic circuit board for a double-sided cooling type power module.
  • Another object of the present invention is to provide a double-sided cooling power module that does not require a separate spacer.
  • the present invention provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module, comprising the steps of: a) preparing a ceramic substrate having a first surface and a second surface parallel to the first surface; , b) forming a three-dimensional copper pattern having a step difference on the first surface, wherein step b) includes: b-1) forming a base copper layer on the first surface of the ceramic substrate; , b-2) printing and drying a copper paste on a part of the base copper layer to form a copper paste layer, compressing the copper paste layer to reduce the height difference between the copper paste layers, and then heat-treating at least one It provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module comprising the step of forming a copper layer to form a first-stage copper structure protruding from the base copper layer.
  • step b) b-3) forming at least one copper layer by a method of printing a copper paste on a portion of the first-stage copper structure and then heat-treating it to form a second stage on the first-stage copper structure It provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module, characterized in that it further comprises the step of forming a copper structure.
  • the thermal expansion coefficient of the first-stage copper structure and the second-stage copper structure provides a method of manufacturing a ceramic circuit board for double-sided cooling power module, characterized in that less than 10 ⁇ 10 -6 / °C.
  • the surface layer copper layer of the first-stage copper structure and the second-stage copper structure is formed by heat-treating the surface layer paste after printing, and the surface layer paste does not include a glass frit, and contains copper oxide (Cu 2 O) particles. It provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module, which is a copper paste having a shrinkage ratio of 10% to 15%, including 5 to 60% by weight of fine copper particles having an average particle diameter of 1 to 5 ⁇ m.
  • the step b-1) provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module, characterized in that it comprises the step of bonding a copper foil on the first surface of the ceramic substrate.
  • step b-1) includes printing a bonding paste on the first surface of the ceramic substrate and then heat-treating it to form a bonding copper layer, wherein the bonding paste includes glass frit and inorganic particles. It provides a method of manufacturing a ceramic circuit board for a double-sided cooling type power module, characterized in that the paste containing copper oxide particles and copper particles having a shrinkage ratio of 3% or less.
  • step b-1) includes printing a surface paste on the bonded copper layer or on the intermediate layer formed on the bonded copper layer and then heat-treating to form a surface copper layer, wherein the surface paste is made of glass frit.
  • the surface paste is made of glass frit.
  • the present invention includes a ceramic substrate having a first surface and a second surface parallel to the first surface, and a three-dimensional copper pattern having a step formed on the first surface, wherein the three-dimensional copper pattern is , a base copper layer formed on the first surface of the ceramic substrate, a copper paste layer is formed by printing and drying a copper paste on a portion of the base copper layer, and the copper paste layer is compressed to form a height difference between the copper paste layer
  • a ceramic circuit board for a double-sided cooling type power module comprising at least one copper layer formed by a heat treatment method after reducing , and comprising a first-stage copper structure protruding from the base copper layer.
  • the ceramic circuit for double-sided cooling power module characterized in that it further comprises a second-stage copper structure comprising at least one copper layer formed by a method of heat-treating after printing copper paste on a part of the first-stage copper structure.
  • a substrate is provided.
  • the present invention includes a first ceramic substrate having a first surface and a second surface parallel to the first surface, and a three-dimensional first copper pattern having a step formed on the first surface of the first ceramic substrate.
  • a first ceramic circuit board comprising: a second ceramic substrate having a third surface facing the first surface at a predetermined distance and a fourth surface parallel to the third surface; and a third surface of the second ceramic substrate
  • a second ceramic circuit board including a three-dimensional second copper pattern having a step formed thereon, and disposed between the three-dimensional first copper pattern and the three-dimensional second copper pattern, one surface of the three-dimensional copper pattern and at least one power element bonded to the surface of the first copper pattern and the other surface bonded to the surface of the three-dimensional second copper pattern, wherein the three-dimensional first copper pattern includes the first ceramic substrate
  • a copper paste layer is formed by printing and drying a base copper layer formed on the first surface of
  • a double-sided cooling type power module comprising at least one copper layer formed by the following method and including a first-
  • a double-sided cooling type power module further comprising a second-stage copper structure comprising at least one copper layer formed by a method of heat-treating a portion of the first-stage copper structure after printing copper paste.
  • the method of manufacturing a ceramic circuit board for a double-sided cooling type power module according to the present invention has an advantage in that a three-dimensional pattern can be formed on the ceramic substrate to be able to respond to various types of semiconductor devices mounted on the substrate.
  • the double-sided cooling power module according to the present invention does not use a spacer having low thermal conductivity, heat dissipation performance is improved.
  • FIG. 1 is a conceptual diagram of a double-sided cooling type power module according to an embodiment of the present invention.
  • FIG. 2 is a perspective view of a first ceramic circuit board and a second ceramic circuit board shown in FIG. 1 .
  • FIG. 3 is a view showing the base copper layer shown in FIG. 1 .
  • FIG. 4 is a view showing a part of the first ceramic circuit board shown in FIG. 1 .
  • FIG. 5 is a flowchart of a method of manufacturing a ceramic circuit board according to an embodiment of the present invention.
  • FIG. 6 is a flowchart of a copper pattern forming step of FIG. 5 .
  • a layer formed "on" another layer herein may refer to a layer formed directly on the other layer, or may refer to an intermediate layer formed on another layer or a layer formed over intermediate layers.
  • the double-sided cooling power module 100 includes at least one power element 30 , a first ceramic circuit board 10 , and a second ceramic circuit board 20 . ), the bonding layer 40 and the mold 50 .
  • the power device 30 may be, for example, a gate turn-off thyristor (GTO) semiconductor device or an insulated gate bipolar mode transistor (IGBT) semiconductor device.
  • the power device 30 may convert power supplied from a power supply such as a battery into power for driving a motor through a switching operation and supply the converted power.
  • the power device 30 includes a semiconductor layer and electrodes respectively formed above and below the semiconductor layer.
  • the first ceramic circuit board 10 and the second ceramic circuit board 20 serve to transfer heat generated from the power element 30 to a heat sink (not shown).
  • the first ceramic circuit board 10 includes a first ceramic substrate 11 , a first copper pattern 12 , and a first warpage prevention pattern 13 .
  • the first ceramic substrate 11 includes a first surface 111 and a second surface 112 parallel to the first surface 111 .
  • the first ceramic substrate 11 should have excellent thermal conductivity and excellent electrical insulation.
  • the first ceramic substrate 11 is made of, for example, Al 2 O 3 , AlN, ZTA, Si 3 N 4 , or the like.
  • the substrate may be made of a ceramic material.
  • the first copper pattern 12 is formed on the first surface 111 of the first ceramic substrate 11 in three dimensions with different heights for each location. That is, the first copper pattern 12 has a two-dimensional pattern corresponding to the shape of the electrode of the mounted power element 30 , and the height of the first copper pattern 12 may vary depending on the thickness difference of the power elements 30 .
  • the first copper pattern 12 should allow a high current to flow.
  • the first copper pattern 12 includes a base copper layer 121 formed on the first surface 111 of the first ceramic substrate 11 and a first copper structure 122 formed on the base copper layer 121 , , a second-stage copper structure 123 formed over the first-stage copper structure 122 .
  • the first-stage copper structure 122 is formed on a portion of the base copper layer 121 rather than the entirety, and the second-stage copper structure 123 is formed on a portion of the first-stage copper structure 122 .
  • the second-stage copper structure 123 is formed only on the first-stage copper structure 122 having a smaller rectangular cross-section.
  • the base copper layer 121 may be formed by bonding a copper foil to the first surface 111 of the first ceramic substrate 11 using a high-temperature oxidation process and patterning the bonded copper foil.
  • a copper-oxygen process eutectic is used.
  • the bonding may be performed in a nitrogen atmosphere containing about 30 ppm oxygen at a temperature of 1083° C. or less, which is the melting point of copper.
  • the base copper layer 121 may also be formed by printing copper paste on the first surface 111 of the first ceramic substrate 11 and then drying and sintering.
  • the base copper layer 121 may be formed by forming a plurality of copper layers using a plurality of copper pastes.
  • the base copper layer 121 may include a bonded copper layer 121a, a laminated copper layer 121b, and a surface copper layer 121c.
  • the bonding copper layer 121a may be formed by printing a bonding paste using a screen printing method and then performing heat treatment.
  • the bonding paste includes glass frit, inorganic particles, copper oxide particles, copper particles, a solvent and a binder.
  • the glass frit serves as a sintering aid that helps sinter the copper (Cu) particles, and serves to bond the bonding copper layer 121a and the first ceramic substrate 10 .
  • the inorganic particles may include at least one powder selected from among Al 2 O 3 , CaO, and ZrO 2 powders. Inorganic particles are used to lower the shrinkage of the bonding paste.
  • the shrinkage rate of the paste is measured by printing the paste in the form of a disk, drying and sintering, and comparing the diameter of the disk after drying and sintering.
  • the shrinkage ratio of the bonding paste is preferably 3% or less.
  • Copper oxide (CuO, Cu 2 O) particles are added to supplement bonding properties with the first ceramic substrate 10 .
  • copper oxide reacts with alumina to form CuAlO 2 , CuAl 2 O 4 , thereby improving bonding properties.
  • the bonding copper layer 121a is formed by sintering the bonding paste layer by heat-treating the first ceramic substrate 10 on which the pressed bonding paste layer is formed.
  • the laminated copper layer 121b is formed by printing a laminated paste on the bonding copper layer 121a, followed by drying, pressing, and sintering.
  • the multilayer copper layer 121b serves to increase the thickness of the base copper layer 121 .
  • the lamination paste contains inorganic particles, copper particles, a solvent and a binder.
  • the inorganic particles may include at least one selected from among Al 2 O 3 , CaO, and ZrO 2 particles. Inorganic particles are used to lower the shrinkage of the bonding paste.
  • Lamination paste does not contain glass frit unlike bonding paste. Lamination pastes have a higher shrinkage rate than bonding pastes. It is preferable that the shrinkage ratio of the lamination paste is 3% to 9%.
  • the step of forming the multilayer copper layer 121b may be performed multiple times, or only the printing, drying, and compression processes may be performed multiple times.
  • the surface copper layer 121c is formed by printing the surface paste on the laminated copper layer 121b, then drying, pressing, and sintering.
  • the surface copper layer 121c serves to provide a dense surface.
  • the surface layer paste does not include a glass frit, but includes copper oxide (Cu 2 O) particles, copper particles, a solvent, and a binder.
  • the copper particles include fine copper particles having an average particle diameter of 1 to 5 ⁇ m.
  • the fine copper particles are contained in an amount of 5 to 60% by weight in the surface layer paste.
  • the fine copper particles serve to increase the density of the third copper layer 23 .
  • Copper oxide (Cu 2 O) particles may form a process liquid phase during the sintering process.
  • the surface layer paste preferably has a shrinkage ratio of 10% to 15%.
  • the base copper layer 121 may be formed of only the bonded copper layer 121a and the surface copper layer 121c.
  • the surface copper layer 121c may not be formed.
  • the first-stage copper structure 122 and the second-stage copper structure 123 are formed by a copper paste printing method.
  • the first-stage copper structure 122 and the second-stage copper structure 123 may include a plurality of copper layers.
  • the coefficient of thermal expansion of the first-stage copper structure 122 and the second-stage copper structure 123 is preferably 10 ⁇ 10 -6 /°C or less. This is to reduce a difference in the coefficient of thermal expansion with the power element 30 .
  • the first copper structure 122 may include a junction copper layer 122a, a laminated copper layer 122b, and a surface copper layer 122c.
  • the surface copper layer 122c is preferably included.
  • copper foil is used as the base copper layer 121 , it is preferable that the bonded copper layer 122a is also included.
  • the thickness of the first stage copper structure 122 may be controlled by the number of layers of the multilayer copper layer 122b.
  • the bonded copper layer 122a, the laminated copper layer 122b, and the surface copper layer 122c form the bonded copper layer 121a, the laminated copper layer 121b, and the surface copper layer 121c of the base copper layer 121 . It can be formed by using a paste having the same composition as the bonding paste, lamination paste, and surface layer paste used for the purpose. In addition, in order to control the coefficient of thermal expansion or shrinkage, the bonding paste, lamination paste, or surface layer paste may be used in which the content of inorganic particles or copper particles is partially adjusted within a predetermined range.
  • the second-stage copper structure 123 may include a junction copper layer 123a, a multilayer copper layer 123b, and a surface copper layer 123c.
  • the surface copper layer 123c is preferably included.
  • the thickness of the second copper structure may be controlled by the number of layers of the multilayer copper layer 123c.
  • the junction copper layer 123a may be omitted.
  • the bonded copper layer 123a, the laminated copper layer 123b, and the surface copper layer 123c form the bonded copper layer 121a, the laminated copper layer 121b, and the surface copper layer 121c of the base copper layer 121 . It can be formed by using a paste having the same composition as the bonding paste, lamination paste, and surface layer paste used for the purpose.
  • the bonding paste, lamination paste, or surface layer paste may be used in which the content of inorganic particles or copper particles is partially adjusted within a predetermined range.
  • the first bending prevention pattern 13 is formed on the second surface 112 of the first ceramic substrate 11 .
  • a heat sink may be bonded to the first bending prevention pattern 13 .
  • the first bending prevention pattern 13 serves to prevent the first ceramic substrate 11 from being bent during the sintering process of forming the first copper pattern 12 .
  • the second ceramic circuit board 20 includes a second ceramic substrate 21 , a second copper pattern 22 , and a second warpage prevention pattern 23 .
  • the second ceramic substrate 21 includes a third surface 211 facing the first surface 111 at a predetermined distance and a fourth surface 212 parallel to the third surface 211 .
  • the second copper pattern 22 is formed on the third surface 211 of the second ceramic substrate 20 in three dimensions with different heights for each position.
  • the second bending prevention pattern 23 is formed on the fourth surface 212 of the second ceramic substrate 21 .
  • a heat sink may be bonded to the second bending prevention pattern 23 .
  • the second ceramic circuit board 20 is different from the first ceramic circuit board 10 in some forms, but has substantially the same configuration, and thus a detailed description thereof will be omitted.
  • the present invention provides a power device 30 when manufacturing a power module using power devices 30 having different thicknesses using a first copper pattern 12 and a second copper pattern 22 having different heights for each location. It is possible to correct the step difference due to the thickness deviation between the two.
  • the power device 30 is disposed between the first copper pattern 12 and the second copper pattern 22 .
  • One surface of the power element 30 is bonded to the surface of the first copper pattern 12 , and the other surface is bonded to the surface of the second copper pattern 22 .
  • the thick left power device 30 includes the first copper structure 122 of the first copper pattern 10 and the first copper structure 222 of the second copper pattern 20 , and are joined
  • the thin right power device 30 is bonded to the second-stage copper structure 123 of the first copper pattern 10 and the second-stage copper structure 223 of the second copper pattern 20 .
  • the power device 30 is bonded to the first copper pattern 12 and the second copper pattern 22 through the bonding layer 40 .
  • the bonding layer 40 may be a solder layer.
  • the mold 50 is filled between the first ceramic circuit board 10 and the second ceramic circuit board 20 for insulation between the first ceramic circuit board 10 and the second ceramic circuit board 20 .
  • FIG. 5 is a flowchart of a method of manufacturing a ceramic circuit board according to an embodiment of the present invention.
  • a method of manufacturing the first ceramic circuit board 10 shown in FIG. 1 will be briefly described with reference to FIG. 5 .
  • the method of manufacturing a ceramic circuit board includes the steps of preparing a ceramic substrate having a first surface and a second surface parallel to the first surface (S1); It includes a step (S2) of forming a three-dimensional copper pattern having a step difference on one surface, and a step (S3) of forming a warpage prevention pattern on a second surface.
  • step S1 of preparing the ceramic substrate 11 will be described.
  • the ceramic substrate 11 is made of Al 2 O 3 , AlN, Zirconia Toughened Alumina (ZTA), Si 3 N 4 , or the like.
  • the substrate may be made of a ceramic material.
  • the ceramic substrate 11 includes a first surface 111 and a second surface 112 parallel to the first surface 111 .
  • step S2 of forming the three-dimensional copper pattern 12 having a step on the first surface 111 will be described.
  • the base copper layer 121 is formed on the first surface 111 of the ceramic substrate 11 ( S21 ), and the first copper structure 122 is formed on a part of the base copper layer 121 . and a step (S23) of forming a second-stage copper structure 123 on a portion of the first-stage copper structure 122 (S23).
  • the forming of the base copper layer 121 may be performed by attaching a copper foil to the first surface 111 through a high-temperature oxidation process and then patterning the attached copper foil.
  • this step may be formed by the following paste printing method.
  • the copper paste is printed by screen printing and then dried to remove the solvent.
  • the dried copper paste layer is compressed to reduce the height difference between the copper paste layers.
  • the heat treatment profile includes a bake out step of supplying a small amount of water vapor or oxygen to a nitrogen atmosphere to remove the binder, liquid phase sintering of copper (Cu) particles, and cooling.
  • the liquid phase sintering of the copper (Cu) particles is preferably performed in a nitrogen atmosphere in order to prevent oxidation of copper (Cu).
  • the total sintering time is about 50 to 90 minutes, and may be performed in a continuous heat treatment furnace such as a muffle type heat treatment furnace or a batch type heat treatment furnace such as a box oven.
  • the base copper layer 121 is formed of several copper layers having different compositions, the above steps are repeated for each copper paste.
  • the above-described bonding paste, lamination paste, and surface layer paste may be used as the copper paste.
  • step (S3) of forming the bending prevention pattern 13 on the second surface 112 will be described.
  • the warpage prevention pattern 13 is different from the copper pattern 12 in that it is a simple rectangular cross-section pattern.
  • the warpage prevention pattern 13 is formed step by step together with the copper pattern 12 .
  • a corresponding anti-warpage pattern layer is formed on the second surface 112 in the same manner.
  • the base copper layer 121 is formed by the paste printing method, the paste is printed on both sides 111 and 112 of the ceramic substrate 11, dried and compressed, and then sintered at once to correspond to the base copper layer 121 to form a warpage prevention pattern layer at once.
  • the corresponding anti-warpage pattern layer is also formed of several layers.
  • the thickness of the anti-warpage pattern layer is adjusted so that the ratio of the volume of the base copper layer 121 to the volume of the base copper layer 121 is 0.9 to 1.1. This is to prevent the ceramic substrate 11 from being bent to one side during the sintering process.
  • the ratio of the volume of the sub-copper layer of the base copper layer 121 to the sub-copper layer of the corresponding anti-warpage pattern layer is Preferably, the thickness of the sub copper layers of each anti-warpage pattern layer is adjusted to be 0.9 to 1.1, respectively.
  • corresponding warpage-preventing pattern layers are formed by a paste printing method. Even at this time, the thickness of the anti-warping pattern is adjusted so that the ratio of the volume of the anti-warping pattern to the volume of the copper structure is 0.9 to 1.1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 세라믹 회로 기판에 관한 것으로서, 더욱 상세하게는 양면 냉각형 파워 모듈에서 기판으로 사용되는 세라믹 회로 기판에 관한 것이다. 본 발명은 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법으로서, a) 제1면과 그 제1면에 나란한 제2면을 구비하는 세라믹 기판을 준비하는 단계와, b) 상기 제1면 위에 단차가 있는 3차원의 구리 패턴을 형성하는 단계를 포함하며, 상기 b) 단계는, b-1) 상기 세라믹 기판의 제1면 위에 베이스 구리층을 형성하는 단계와, b-2) 상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 적어도 하나의 구리층을 형성하여 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다. 본 발명에 따른 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법은 기판 위에 실장되는 다양한 형태의 반도체 소자에 대응 가능하도록 세라믹 기판 위에 입체적인 패턴을 형성할 수 있다는 장점이 있다.

Description

양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
본 발명은 세라믹 회로 기판에 관한 것으로서, 더욱 상세하게는 양면 냉각형 파워 모듈에서 기판으로 사용되는 세라믹 회로 기판에 관한 것이다.
모바일, 가전 및 자동차 등에 폭넓게 활용되고 있는 전력 반도체(Power Semiconductor)는 전력을 변환·처리·제어하는 역할을 한다.
전력 공급을 위한 파워 소자 등 대전류, 고전압이 요구되는 전력 반도체 소자는 발열량이 매우 크기 때문에, 이것을 탑재하는 기판으로는 Al2O3, AlN, ZTA(Zirconia Toughened Alumina), Si3N4 등의 세라믹 재질로 이루어진 기판을 사용한다. Al2O3, AlN, ZTA, Si3N4 등의 세라믹은 높은 절연성과 기계적 강도 및 비교적 높은 방열 성능을 갖추고 있기에 고전력 전력 반도체의 기판으로 적합하다. 또한, 세라믹 회로 기판은 세라믹 기판 위에 형성된 전도성 패턴을 갖추어야 한다. 전도성 패턴으로는 Al이나 Cu 패턴이 주로 사용된다.
세라믹 회로 기판을 제조하는 종래의 기술은 DBC(Direct Bonded Copper), AMB(Active Metal Brazing Copper), DPC(Direct Plating Copper)가 있으며, 가장 보편적인 방법은 DBC 기술이다.
DBC 기술은 세라믹의 한 면 혹은 양면에 동박(Copper Foil)을 고온 산화공정으로 접합한 후 동박을 패터닝하여 세라믹 회로 기판을 제조하는 방법이다. 기판과 동박을 접착하기 위하여 구리-산소(copper-oxygen) 공정 액상(eutectic)을 이용한다. 접합은 구리의 융점인 1083℃ 이하의 온도에서, 약 30ppm의 산소를 포함하는 질소분위기에서 수행된다. DBC 방법은 접합된 동박을 일정한 패턴으로 형성하기 위하여 식각공정을 이용한다. 그리고 식각 후 Cu 패턴의 표면에 Ni, Ag와 Au를 도금한다. DBC 기술은 기계적 강도와 접착력이 양호하다는 장점이 있다. 그러나 동박의 최소 두께에 한계가 있으며, 에칭을 통해서 형성할 수 있는 패턴이 제한되며, 산화구리가 생성되지 않은 접합면에서는 기공이 존재하여 열 사이클에 대한 안정성이 떨어진다는 단점이 있다.
AMB 기술은 산소에 대해 활성인 고융점 금속(Ti, Zr, Hf 등)에 Cu, Ag 등을 첨가해 융점을 낮춘 활성금속합금을 세라믹과 동박 계면 사이에 끼워서 세라믹과 동박을 접합한다. 접합 후의 Cu 패턴은 DBC와 마찬가지로 동박을 에칭하여 형성한다.
DPC 기술은 박막 필름공정, 식각공정 및 도금공정을 활용하여 세라믹 회로 기판을 제조하는 방법이다. 시드(Seed) 층을 Ti, TiW 등으로 증착한 후에 포토레지스트(PR, Photo Resist)를 도포하고, 패터닝을 실시한 후에 Cu 도금을 통해서, Cu 층을 형성한다. Cu 층의 두께는 약 150㎛까지로 제한된다.
이러한 종래의 세라믹 회로 기판을 제작하는 기술들은, 패턴 형성을 위하여 식각공정을 이용하기 때문에 패턴 형태에 제한이 있다는 한계가 있었다.
특히, 다양한 형태의 반도체 소자에 대응하기 위해서 패턴 간에 두께의 차이를 두거나, 패턴 위에 2차 패턴 및 3차 패턴을 형성하기가 어렵기 때문에 양면 냉각형 파워 모듈용 세라믹 회로 기판을 제작하기 어렵다는 문제가 있었다.
종래의 세라믹 회로 기판에서는 패턴 간의 두께의 차이를 형성하기 어렵기 때문에, 패턴 중 일부에 스페이서를 배치하는 방법으로 단차를 형성하였다. 그러나 Mo-Cu 합금으로 이루지는 전도성 스페이서의 열전도도가 낮으며, 스페이서를 패턴 위에 실장하는 부가적인 공정이 필요하다는 문제점이 있었다.
[선행기술문헌]
(특허문헌 1) 한국등록특허 제0477866호
(특허문헌 2) 한국공개특허 제2014-0127228호
(특허문헌 3) 한국등록특허 제1393760호
(특허문헌 4) 한국공개특허 제2014-0095083호
(특허문헌 5) 한국공개특허 제2020-0069017호
(특허문헌 6) 한국등록특허 제1956996호
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 별도의 스페이서가 필요 없는 양면 냉각형 파워 모듈용 세라믹 회로 기판을 제공하는 것을 목적으로 한다.
또한, 이러한 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
또한, 별도의 스페이서가 필요 없는 양면 냉각형 파워 모듈을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서, 본 발명은 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법으로서, a) 제1면과 그 제1면에 나란한 제2면을 구비하는 세라믹 기판을 준비하는 단계와, b) 상기 제1면 위에 단차가 있는 3차원의 구리 패턴을 형성하는 단계를 포함하며, 상기 b) 단계는, b-1) 상기 세라믹 기판의 제1면 위에 베이스 구리층을 형성하는 단계와, b-2) 상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 적어도 하나의 구리층을 형성하여 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 b) 단계는, b-3) 상기 제1단 구리 구조 중 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 적어도 하나의 구리층을 형성하여 상기 제1단 구리 구조 위에 제2단 구리 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 제1단 구리 구조와 제2단 구리 구조의 열팽창 계수는 10×10-6/℃ 이하인 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 제1단 구리 구조와 제2단 구리 구조의 표층 구리층은 표층 페이스트를 인쇄한 후 열처리하여 형성하며, 상기 표층 페이스트는 글라스 프릿을 포함하지 않으며, 산화구리(Cu2O) 입자들과 평균 입경이 1 내지 5㎛인 미세 구리 입자들을 5 내지 60중량% 포함하는 수축률이 10% 내지 15%인 구리 페이스트인 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 b-1) 단계는, 상기 세라믹 기판의 제1면 위에 구리 포일을 접합하는 단계를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 b-1) 단계는, 상기 세라믹 기판의 제1면 위에 접합 페이스트를 인쇄한 후 열처리하여 접합 구리층을 형성하는 단계를 포함하며, 상기 접합 페이스트는 글라스 프릿(Glass Frit), 무기물 입자들, 산화구리 입자들 및 구리 입자들을 포함하는 수축률이 3% 이하인 페이스트인 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 상기 b-1) 단계는, 상기 접합 구리층 위 또는 상기 접합 구리층 위에 형성된 중간층 위에 표층 페이스트를 인쇄한 후 열처리하여 표층 구리층을 형성하는 단계를 포함하며, 상기 표층 페이스트는 글라스 프릿을 포함하지 않으며, 산화구리(Cu2O) 입자들과 평균 입경이 1 내지 5㎛인 미세 구리 입자들을 5 내지 60중량% 포함하는 수축률이 10% 내지 15%인 구리 페이스트인 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법을 제공한다.
또한, 본 발명은 제1면과 그 제1면과 나란한 제2면을 구비한 세라믹 기판과, 상기 제1면 위에 형성된 단차가 있는 3차원의 구리 패턴을 포함하며, 상기 3차원의 구리 패턴은, 상기 세라믹 기판의 제1면 위에 형성된 베이스 구리층과, 상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어지며, 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판을 제공한다.
또한, 상기 제1단 구리 구조 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어진 제2단 구리 구조를 더 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판을 제공한다.
또한, 본 발명은 제1면과 그 제1면과 나란한 제2면을 구비한 제1 세라믹 기판과, 상기 제1 세라믹 기판의 제1면 위에 형성된 단차가 있는 3차원의 제1 구리 패턴을 포함하는 제1 세라믹 회로 기판과, 상기 제1면과 일정한 거리를 두고 마주보는 제3면과 그 제3면과 나란한 제4면을 구비한 제2 세라믹 기판과, 상기 제2 세라믹 기판의 제3면 위에 형성된 단차가 있는 3차원의 제2 구리 패턴을 포함하는 제2 세라믹 회로 기판과, 상기 3차원의 제1 구리 패턴과 상기 3차원의 제2 구리 패턴 사이에 배치되어, 일면은 상기 3차원의 제1 구리 패턴의 표면과 접합되고, 다른 면은 상기 3차원의 제2 구리 패턴의 표면과 접합되는 적어도 하나의 파워 소자를 포함하며, 상기 3차원의 제1 구리 패턴은, 상기 제1 세라믹 기판의 제1면 위에 형성된 베이스 구리층과, 상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어지며, 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 포함하는 양면 냉각형 파워 모듈을 제공한다.
또한, 상기 제1단 구리 구조 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어진 제2단 구리 구조를 더 포함하는 양면 냉각형 파워 모듈을 제공한다.
본 발명에 따른 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법은 기판 위에 실장되는 다양한 형태의 반도체 소자에 대응 가능하도록 세라믹 기판 위에 입체적인 패턴을 형성할 수 있다는 장점이 있다.
본 발명에 따른 양면 냉각형 파워 모듈은 열전도도가 낮은 스페이서를 사용하지 않으므로, 방열성능이 향상된다.
도 1은 본 발명의 일실시예에 따른 양면 냉각형 파워 모듈의 개념도이다.
도 2는 도 1에 도시된 제1 세라믹 회로 기판과 제2 세라믹 회로 기판의 사시도이다.
도 3은 도 1에 도시된 베이스 구리층을 나타낸 도면이다.
도 4는 도 1에 도시된 제1 세라믹 회로 기판의 일부를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 세라믹 회로 기판의 제조방법의 흐름도이다.
도 6은 도 5의 구리 패턴 형성 단계의 흐름도이다.
이하에서 첨부된 도면들을 참조하여 본 발명의 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 명세서에서 다른 층 "위에" 형성된 층은 다른 층의 바로 위에 형성된 층을 지칭하거나, 다른 층 상에 형성된 중간층 또는 중간층들 위에 형성된 층을 지칭할 수도 있다.
도 1은 본 발명의 일실시예에 따른 양면 냉각형 파워 모듈의 개념도이다. 도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 양면 냉각형 파워 모듈(100)은 적어도 하나의 파워 소자(30), 제1 세라믹 회로 기판(10), 제2 세라믹 회로 기판(20), 접합 층(40) 및 몰드(50)를 포함한다.
파워 소자(30)는, 예를 들어, GTO(gate turn-offthyristor) 반도체 소자나 IGBT(insulated gate bipolar mode transistor) 반도체 소자 등일 수 있다. 파워 소자(30)는 배터리 등의 전원 공급부로부터 공급되는 전원을 스위칭 동작을 통해 모터를 구동하기 위한 전원으로 변환하여 공급하는 동작을 수행할 수 있다.
자세히 도시하지 않았으나, 파워 소자(30)는 반도체 층과 반도체 층의 위와 아래에 각각 형성되는 전극들을 포함한다.
제1 세라믹 회로기판(10)과 제2 세라믹 회로기판(20)은 파워 소자(30)에서 발생하는 열을 방열판(미도시)에 전달하는 역할을 한다.
제1 세라믹 회로기판(10)은 제1 세라믹 기판(11), 제1 구리 패턴(12) 및 제1 휨 방지 패턴(13)을 포함한다.
제1 세라믹 기판(11)은 제1면(111)과 이 제1면(111)과 나란한 제2면(112)을 구비한다. 제1 세라믹 기판(11)은 열전도성이 우수하고, 전기 절연성이 뛰어나야 한다. 제1 세라믹 기판(11)은, 예를 들어, Al2O3, AlN, ZTA, Si3N4 등의 세라믹 재질로 이루어진 기판일 수 있다.
제1 구리 패턴(12)은 제1 세라믹 기판(11)의 제1면(111) 위에 위치별로 높이가 다르게 3차원으로 형성된다. 즉, 제1 구리 패턴(12)은 실장되는 파워 소자(30)의 전극 등의 형태에 대응하는 2차원 패턴을 가지며, 파워 소자(30)들의 두께 차이에 따라 위치별로 높이도 달리할 수 있다. 제1 구리 패턴(12)은 고전류가 흐를 수 있어야 한다.
제1 구리 패턴(12)은 제1 세라믹 기판(11)의 제1면(111) 위에 형성되는 베이스 구리층(121)과 베이스 구리층(121) 위에 형성되는 제1단 구리 구조(122)와, 제1단 구리 구조(122) 위에 형성되는 제2단 구리 구조(123)를 구비한다. 제1단 구리 구조(122)는 베이스 구리층(121) 전체가 아닌 일부의 위에 형성되며, 제2단 구리 구조(123)는 제1단 구리 구조(122) 일부의 위에 형성된다. 본 실시예에서는 면적이 더 작은 직사각형 단면을 가지는 제1단 구리 구조(122) 위에만 제2단 구리 구조(123)가 형성된다.
베이스 구리층(121)은 제1 세라믹 기판(11)의 제1면(111) 위에 고온 산화 공정으로 구리 호일을 접착하고, 접착된 구리 호일을 패터닝하여 형성할 수 있다. 제1 세라믹 기판(11)과 구리 호일을 접착하기 위해서는 구리-산소(copper-oxygen) 공정 액상(eutectic)을 이용한다. 접합은 구리의 융점인 1083℃ 이하의 온도에서, 약 30ppm의 산소를 포함하는 질소분위기에서 수행될 수 있다.
베이스 구리층(121)은, 또한, 구리 페이스트를 제1 세라믹 기판(11)의 제1면 (111)위에 인쇄한 후 건조 소결하여 형성할 수도 있다. 복수의 구리 페이스트를 이용하여 복수의 구리층을 형성하여 베이스 구리층(121)을 형성할 수도 있다.
예를 들어, 도 3에 도시된 바와 같이, 베이스 구리층(121)은 접합 구리층(121a), 적층 구리층(121b), 표층 구리층(121c)을 포함할 수 있다.
접합 구리층(121a)은 접합 페이스트를 스크린 프린팅 방법으로 인쇄한 후 열처리하는 방법으로 형성할 수 있다.
접합 페이스트는 글라스 프릿(Glass Frit), 무기물 입자들, 산화구리 입자들, 구리 입자들, 용제 및 바인더를 포함한다. 글라스 프릿은 구리(Cu) 입자들의 소결을 돕는 소결조제인 동시에, 접합 구리층(121a)과 제1 세라믹 기판(10)을 접합하는 역할을 한다.
무기물 입자들은 Al2O3, CaO, ZrO2 분말들 중 선택된 적어도 하나의 분말을 포함할 수 있다. 무기물 입자들은 접합 페이스트의 수축률을 낮추기 위해서 사용된다. 본 발명에서 페이스트의 수축률은 페이스트를 디스크 형태로 인쇄한 후 건조 및 소결하고, 건조 후와 소결 후의 디스크의 지름을 비교하는 방법으로 측정한다. 접합 페이스트의 수축률은 3% 이하인 것이 바람직하다.
산화구리(CuO, Cu2O) 입자들은 제1 세라믹 기판(10)과의 접합 특성을 보완하기 위해서 첨가된다. 예를 들어, 제1 세라믹 기판(10)으로 알루미나(Al2O3) 기판을 사용할 경우 산화구리가 알루미나와 반응하여 CuAlO2, CuAl2O4를 형성함으로써 접합 특성이 향상될 수 있다.
인쇄 후 접합 페이스트 층을 건조하여, 용제를 제거한다. 그리고 건조된 접합 페이스트 층을 압착하여, 접합 페이스트 층의 높이 차이를 줄인다. 압착된 접합 페이스트 층이 형성된 제1 세라믹 기판(10)을 열처리하여 접합 페이스트 층을 소결함으로써 접합 구리층(121a)을 형성한다.
적층 구리층(121b)은 접합 구리층(121a) 위에 적층 페이스트를 인쇄한 후 건조, 압착 및 소결하여 형성한다. 적층 구리층(121b)은 베이스 구리층(121)의 두께를 증가시키는 역할을 한다.
적층 페이스트는 무기물 입자들, 구리 입자들, 용제 및 바인더를 포함한다. 무기물 입자들은 Al2O3, CaO, ZrO2 입자들 중 선택된 적어도 하나의 입자들을 포함할 수 있다. 무기물 입자들은 접합 페이스트의 수축률을 낮추기 위해서 사용된다. 적층 페이스트는 접합 페이스트와 달리 글라스 프릿을 포함하지 않는다. 적층 페이스트는 접합 페이스트에 비해서 수축률이 높다. 적층 페이스트의 수축률은 3% 내지 9%인 것이 바람직하다.
300㎛ 이상의 두꺼운 베이스 구리층(121)이 요구되는 경우에는 적층 구리층(121b)을 형성하는 단계를 복수 회 실시하거나, 인쇄, 건조, 압착 과정만을 복수 회 실시할 수도 있다.
표층 구리층(121c)은 적층 구리층(121b) 위에 표층 페이스트를 인쇄한 후 건조, 압착 및 소결하여 형성한다. 표층 구리층(121c)은 치밀한 표면을 제공하는 역할을 한다.
표층 페이스트는 글라스 프릿을 포함하지 않으며, 산화구리(Cu2O) 입자들, 구리 입자들, 용제 및 바인더를 포함한다. 구리 입자들은 평균 입경이 1 내지 5㎛ 미세 구리 입자들을 포함한다. 미세 구리 입자들은 표층 페이스트에 5 내지 60중량% 포함된다. 미세 구리 입자들은 제3 구리층(23)의 밀도를 높이는 역할을 한다. 산화구리(Cu2O) 입자들은 소결 과정에서 공정 액상을 형성할 수 있다. 표층 페이스트는 수축률은 10% 내지 15%인 것이 바람직하다.
또한, 베이스 구리층(121)이 두꺼울 필요가 없는 경우에는 베이스 구리층(121)은 접합 구리층(121a)과 표층 구리층(121c)만으로 이루어질 수도 있다. 또한, 파워 소자(30) 등이 베이스 구리층(121)과 접합되지 않는 경우에는 표층 구리층(121c)을 형성하지 않을 수도 있다.
제1단 구리 구조(122)와 제2단 구리 구조(123)는 구리 페이스트 인쇄 공법으로 형성된다. 제1단 구리 구조(122)와 제2단 구리 구조(123)는 복수의 구리층으로 이루어질 수 있다. 제1단 구리 구조(122)와 제2단 구리 구조(123)의 열팽창 계수는 10×10-6/℃ 이하인 것이 바람직하다. 파워 소자(30)와의 열팽창 계수 차이를 줄이기 위함이다.
도 4에 도시된 바와 같이, 제1단 구리 구조(122)는 접합 구리층(122a), 적층 구리층(122b), 표층 구리층(122c)을 포함할 수 있다. 표층 구리층(122c)은 포함되는 것이 바람직하다. 베이스 구리층(121)으로 구리 호일을 사용한 경우에는 접합 구리층(122a)도 포함되는 것이 바람직하다. 제1단 구리 구조(122)의 두께는 적층 구리층(122b)의 층수로 조절할 수 있다.
접합 구리층(122a), 적층 구리층(122b), 표층 구리층(122c)은 베이스 구리층(121)의 접합 구리층(121a), 적층 구리층(121b), 표층 구리층(121c)을 형성하는데 사용된 접합 페이스트, 적층 페이스트, 표층 페이스트와 동일한 조성의 페이스트를 이용하여 형성할 수 있다. 또한, 열팽창 계수나, 수축률을 제어하기 위해서 무기물 입자나 구리 입자의 함량이 정해진 범위 내에서 일부 조절된 접합 페이스트, 적층 페이스트, 표층 페이스트를 사용하여 형성할 수도 있다.
도 4에 도시된 바와 같이, 제2단 구리 구조(123)는 접합 구리층(123a), 적층 구리층(123b), 표층 구리층(123c)을 포함할 수 있다. 표층 구리층(123c)은 포함되는 것이 바람직하다. 제2단 구리 구조의 두께는 적층 구리층(123c)의 층수로 조절할 수 있다. 접합 구리층(123a)은 생략될 수 있다. 접합 구리층(123a), 적층 구리층(123b), 표층 구리층(123c)은 베이스 구리층(121)의 접합 구리층(121a), 적층 구리층(121b), 표층 구리층(121c)을 형성하는데 사용된 접합 페이스트, 적층 페이스트, 표층 페이스트와 동일한 조성의 페이스트를 이용하여 형성할 수 있다. 또한, 열팽창 계수나, 수축률을 제어하기 위해서 무기물 입자나 구리 입자의 함량이 정해진 범위 내에서 일부 조절된 접합 페이스트, 적층 페이스트, 표층 페이스트를 사용하여 형성할 수도 있다.
다시, 도 1을 참고하면, 제1 휨 방지 패턴(13)은 제1 세라믹 기판(11)의 제2면(112)에 형성된다. 제1 휨 방지 패턴(13)에는 방열판이 접합될 수 있다. 제1 휨 방지 패턴(13)은 제1 구리 패턴(12)의 형성하는 소결 과정에서 제1 세라믹 기판(11)이 휘는 것을 방지하는 역할을 한다.
제2 세라믹 회로기판(20)은 제2 세라믹 기판(21)과, 제2 구리 패턴(22) 및 제2 휨 방지 패턴(23)을 포함한다.
제2 세라믹 기판(21)은 제1면(111)과 일정한 거리를 두고 마주보는 제3면(211)과 이 제3면(211)과 나란한 제4면(212)을 구비한다.
제2 구리 패턴(22)은 제2 세라믹 기판(20)의 제3면(211) 위에 위치별로 높이가 다르게 3차원으로 형성된다. 제2 휨 방지 패턴(23)은 제2 세라믹 기판(21)의 제4면(212)에 형성된다. 제2 휨 방지 패턴(23)에는 방열판이 접합될 수 있다.
제2 세라믹 회로기판(20)은 제1 세라믹 회로기판(10)과 일부 형태에 차이가 있으나, 실질적으로 구성이 동일하므로 자세한 설명은 생략한다.
본 발명은 위치별로 높이가 다르게 형성된 제1 구리 패턴(12)과 제2 구리 패턴(22)을 이용하여 서로 다른 두께의 파워 소자(30)들을 이용하여 파워 모듈을 제조할 때 파워 소자(30)들 간의 두께 편차에 따른 단차를 보정할 수 있다.
파워 소자(30)는 제1 구리 패턴(12)과 제2 구리 패턴(22) 사이에 배치된다. 파워 소자(30)의 일면은 제1 구리 패턴(12)의 표면과 접합되고, 다른 면은 제2 구리 패턴(22)의 표면과 접합된다.
도 1에 도시된 바와 같이, 두꺼운 좌측 파워 소자(30)는 제1 구리 패턴(10)의 제1단 구리 구조(122)와 제2 구리 패턴(20)의 제1단 구리 구조(222)와 접합된다. 그리고 얇은 우측 파워 소자(30)는 제1 구리 패턴(10)의 제2단 구리 구조(123)와 제2 구리 패턴(20)의 제2단 구리 구조(223)와 접합된다.
파워 소자(30)는 접합 층(40)을 통해서 제1 구리 패턴(12) 및 제2 구리 패턴(22)과 접합된다. 접합 층(40)은 솔더 층일 수 있다.
몰드(50)는 제1 세라믹 회로 기판(10)과 제2 세라믹 회로 기판(20) 사이의 절연을 위해 제1 세라믹 회로 기판(10)과 제2 세라믹 회로 기판(20) 사이에 채워진다.
도 5는 본 발명의 일실시예에 따른 세라믹 회로 기판의 제조방법의 흐름도이다. 이하에서는 도 5를 참고하여, 도 1에 도시된 제1 세라믹 회로 기판(10)의 제조방법을 간단히 설명한다.
도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 세라믹 회로 기판의 제조방법은 제1면과 제1면에 나란한 제2면을 구비하는 세라믹 기판을 준비하는 단계(S1)와, 제1면 위에 단차가 있는 3차원의 구리 패턴을 형성하는 단계(S2)와, 제2면 위에 휨 방지 패턴을 형성하는 단계(S3)를 포함한다.
먼저, 세라믹 기판(11)을 준비하는 단계(S1)에 대해서 설명한다.
세라믹 기판(11)은, 상술한 바와 같이, Al2O3, AlN, ZTA(Zirconia Toughened Alumina), Si3N4 등의 세라믹 재질로 이루어진 기판일 수 있다. 세라믹 기판(11)은 제1면(111)과 제1면(111)에 나란한 제2면(112)을 구비한다.
다음, 도 6을 참고하여, 제1면(111) 위에 단차가 있는 3차원의 구리 패턴(12)을 형성하는 단계(S2)를 설명한다.
본 단계는 세라믹 기판(11)의 제1면(111) 위에 베이스 구리층(121)을 형성하는 단계(S21)와, 베이스 구리층(121) 일부의 위에 제1단 구리 구조(122)를 형성하는 단계(S22)와, 제1단 구리 구조(122) 중 일부의 위에 제2단 구리 구조(123)를 형성하는 단계(S23)를 포함한다.
베이스 구리층(121)을 형성하는 단계는 고온 산화 공정을 통해서 구리 호일을 제1면(111) 위에 부착한 후 부착된 구리 호일을 패터닝하는 방법으로 형성할 수 있다.
또한, 본 단계는 아래와 같은 페이스트 인쇄 방법으로 형성할 수도 있다.
먼저, 구리 페이스트를 스크린 프린팅 방법으로 인쇄한 후 건조하여, 용제를 제거한다.
다음으로, 건조된 구리 페이스트 층을 압착하여, 구리 페이스트 층의 높이 차이를 줄인다.
다음으로, 압착된 구리 페이스트 층이 형성된 세라믹 기판(11)을 열처리하여 구리 페이스트 층을 소결한다. 열처리 프로파일은, 바인더를 제거하기 위해서 질소 분위기에 수증기나 산소를 소량 공급하는 베이크 아웃(bake out) 단계와, 구리(Cu) 입자들을 액상 소결하는 단계와, 냉각하는 단계를 포함한다.
구리(Cu) 입자들을 액상 소결하는 단계는 구리(Cu)의 산화를 방지하기 위해서, 질소분위기에서 진행하는 것이 바람직하다.
전체 소결에 소요되는 시간은 대략 50 내지 90분 정도이며, 머플 타입 열처리로와 같은 연속식 열처리로에서 진행되거나 박스 오븐과 같은 배치 타입 열처리로에서 진행될 수 있다.
베이스 구리층(121)을 조성이 다른 여러 구리층들로 형성하는 경우에는 구리 페이스트 별로 위 단계를 반복한다. 구리 페이스트로는 상술한 접합 페이스트, 적층 페이스트, 표층 페이스트를 사용할 수 있다.
다음으로, 제2면(112) 위에 휨 방지 패턴(13)을 형성하는 단계(S3)를 설명한다.
휨 방지 패턴(13)은 단순한 직사각형 단면의 패턴이라는 점에서 구리 패턴(12)과 차이가 있다. 휨 방지 패턴(13)은 구리 패턴(12)과 함께 단계별로 형성된다.
즉, 베이스 구리층(121)을 형성하는 단계에서는 대응하는 휨 방지 패턴 층이 동일한 방법으로 제2면(112) 위에 형성된다. 베이스 구리층(121)을 페이스트 인쇄 공법으로 형성하는 경우에는 세라믹 기판(11)의 양면(111, 112)에 페이스트를 인쇄하고, 건조 및 압착한 후 한꺼번에 소결하여, 베이스 구리층(121)과 대응하는 휨 방지 패턴 층을 한 번에 형성한다. 베이스 구리층(121)이 여러 층으로 이루어질 경우에는 대응하는 휨 방지 패턴 층도 여러 층으로 이루어진다.
이때, 베이스 구리층(121) 대응하는 휨 방지 패턴 층의 부피와 베이스 구리층(121)의 부피의 비가 0.9 내지 1.1이 되도록 휨 방지 패턴 층의 두께가 조절된다. 소결 과정에서 세라믹 기판(11)이 한쪽으로 휘는 것을 방지하기 위함이다. 베이스 구리층(121)과 대응하는 휨 방지 패턴 층이 복수의 서브 구리층들로 이루어지는 경우에는 베이스 구리층(121)의 서브 구리층과 이에 대응하는 휨 방지 패턴 층의 서브 구리층의 부피의 비가 각각 0.9 내지 1.1이 되도록 각각의 휨 방지 패턴 층의 서브 구리층들의 두께가 조절되는 것이 바람직하다.
제1단 구리 구조(122)를 형성하는 단계와 제2단 구리 구조(123)를 형성하는 단계에서도 대응하는 휨 방지 패턴 층들이 페이스트 인쇄 방법으로 형성된다. 이때에도, 휨 방지 패턴의 부피와 구리 구조의 부피의 비가 0.9 내지 1.1이 되도록 휨 방지 패턴의 두께가 조절된다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
[부호의 설명]
100: 양면 냉각형 파워 모듈
10: 제1 세라믹 회로 기판
11: 제1 세라믹 기판
12: 제1 구리 패턴
121: 베이스 구리층
122: 제1단 구리 구조
123: 제2단 구리 구조
13: 제1 휨 방지 패턴
20: 제2 세라믹 회로 기판
21: 제2 세라믹 기판
22: 제2 구리 패턴
23: 제2 휨 방지 패턴

Claims (11)

  1. 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법으로서,
    a) 제1면과 그 제1면에 나란한 제2면을 구비하는 세라믹 기판을 준비하는 단계와,
    b) 상기 제1면 위에 단차가 있는 3차원의 구리 패턴을 형성하는 단계를 포함하며,
    상기 b) 단계는,
    b-1) 상기 세라믹 기판의 제1면 위에 베이스 구리층을 형성하는 단계와,
    b-2) 상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 적어도 하나의 구리층을 형성하여 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 형성하는 단계를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  2. 제1항에 있어서,
    상기 b) 단계는,
    b-3) 상기 제1단 구리 구조 중 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 적어도 하나의 구리층을 형성하여 상기 제1단 구리 구조 위에 제2단 구리 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  3. 제1항에 있어서,
    상기 제1단 구리 구조와 제2단 구리 구조의 열팽창 계수는 10×10-6/℃ 이하인 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  4. 제3항에 있어서,
    상기 제1단 구리 구조와 제2단 구리 구조의 표층 구리층은 표층 페이스트를 인쇄한 후 열처리하여 형성하며,
    상기 표층 페이스트는 글라스 프릿을 포함하지 않으며, 산화구리(Cu2O) 입자들과 평균 입경이 1 내지 5㎛인 미세 구리 입자들을 5 내지 60중량% 포함하는 수축률이 10% 내지 15%인 구리 페이스트인 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  5. 제1항에 있어서,
    상기 b-1) 단계는,
    상기 세라믹 기판의 제1면 위에 구리 포일을 접합하는 단계를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  6. 제1항에 있어서,
    상기 b-1) 단계는,
    상기 세라믹 기판의 제1면 위에 접합 페이스트를 인쇄한 후 열처리하여 접합 구리층을 형성하는 단계를 포함하며,
    상기 접합 페이스트는 글라스 프릿(Glass Frit), 무기물 입자들, 산화구리 입자들 및 구리 입자들을 포함하는 수축률이 3% 이하인 페이스트인 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  7. 제6항에 있어서,
    상기 b-1) 단계는,
    상기 접합 구리층 위 또는 상기 접합 구리층 위에 형성된 중간층 위에 표층 페이스트를 인쇄한 후 열처리하여 표층 구리층을 형성하는 단계를 포함하며,
    상기 표층 페이스트는 글라스 프릿을 포함하지 않으며, 산화구리(Cu2O) 입자들과 평균 입경이 1 내지 5㎛인 미세 구리 입자들을 5 내지 60중량% 포함하는 수축률이 10% 내지 15%인 구리 페이스트인 양면 냉각형 파워 모듈용 세라믹 회로 기판의 제조방법.
  8. 제1면과 그 제1면과 나란한 제2면을 구비한 세라믹 기판과,
    상기 제1면 위에 형성된 단차가 있는 3차원의 구리 패턴을 포함하며,
    상기 3차원의 구리 패턴은,
    상기 세라믹 기판의 제1면 위에 형성된 베이스 구리층과,
    상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어지며, 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판.
  9. 제8항에 있어서,
    상기 제1단 구리 구조 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어진 제2단 구리 구조를 더 포함하는 것을 특징으로 하는 양면 냉각형 파워 모듈용 세라믹 회로 기판.
  10. 제1면과 그 제1면과 나란한 제2면을 구비한 제1 세라믹 기판과, 상기 제1 세라믹 기판의 제1면 위에 형성된 단차가 있는 3차원의 제1 구리 패턴을 포함하는 제1 세라믹 회로 기판과,
    상기 제1면과 일정한 거리를 두고 마주보는 제3면과 그 제3면과 나란한 제4면을 구비한 제2 세라믹 기판과, 상기 제2 세라믹 기판의 제3면 위에 형성된 단차가 있는 3차원의 제2 구리 패턴을 포함하는 제2 세라믹 회로 기판과,
    상기 3차원의 제1 구리 패턴과 상기 3차원의 제2 구리 패턴 사이에 배치되어, 일면은 상기 3차원의 제1 구리 패턴의 표면과 접합되고, 다른 면은 상기 3차원의 제2 구리 패턴의 표면과 접합되는 적어도 하나의 파워 소자를 포함하며,
    상기 3차원의 제1 구리 패턴은,
    상기 제1 세라믹 기판의 제1면 위에 형성된 베이스 구리층과,
    상기 베이스 구리층 일부의 위에 구리 페이스트를 인쇄 및 건조하여 구리 페이스트 층을 형성하고, 상기 구리 페이스트 층을 압착하여 상기 구리 페이스트 층의 높이 차이를 줄인 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어지며, 상기 베이스 구리층으로부터 돌출된 제1단 구리 구조를 포함하는 양면 냉각형 파워 모듈.
  11. 제10항에 있어서,
    상기 제1단 구리 구조 일부의 위에 구리 페이스트를 인쇄한 후 열처리하는 방법으로 형성된 적어도 하나의 구리층으로 이루어진 제2단 구리 구조를 더 포함하는 양면 냉각형 파워 모듈.
PCT/KR2021/011178 2020-08-27 2021-08-23 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈 WO2022045694A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202180039309.XA CN115700012A (zh) 2020-08-27 2021-08-23 双面冷却型功率模块用陶瓷电路基板、其制造方法及具有其的双面冷却型功率模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0108317 2020-08-27
KR1020200108317A KR102293181B1 (ko) 2020-08-27 2020-08-27 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈

Publications (1)

Publication Number Publication Date
WO2022045694A1 true WO2022045694A1 (ko) 2022-03-03

Family

ID=77495003

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/011178 WO2022045694A1 (ko) 2020-08-27 2021-08-23 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈

Country Status (3)

Country Link
KR (1) KR102293181B1 (ko)
CN (1) CN115700012A (ko)
WO (1) WO2022045694A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114899154A (zh) * 2022-06-02 2022-08-12 江苏富乐华功率半导体研究院有限公司 一种高效率双面散热功率模块封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661089B1 (ko) * 2021-09-03 2024-04-26 주식회사 아모센스 파워모듈용 세라믹 기판, 그 제조방법 및 이를 구비한 파워모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP5677585B2 (ja) * 2011-10-28 2015-02-25 京セラ株式会社 回路基板およびこれを備える電子装置
JP6096094B2 (ja) * 2013-10-28 2017-03-15 日本発條株式会社 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP6346518B2 (ja) * 2014-07-28 2018-06-20 株式会社ノリタケカンパニーリミテド 放熱性基板
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3682552B2 (ja) 1997-03-12 2005-08-10 同和鉱業株式会社 金属−セラミックス複合基板の製造方法
KR101393760B1 (ko) 2007-04-17 2014-05-30 엘지이노텍 주식회사 세라믹스 기판과 금속 박막의 접합방법
US9717149B2 (en) 2011-11-03 2017-07-25 Ceramtec Gmbh Circuit board made of AIN with copper structures
WO2013115359A1 (ja) 2012-02-01 2013-08-08 三菱マテリアル株式会社 パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、パワーモジュール用基板の製造方法、および銅部材接合用ペースト
KR101956996B1 (ko) 2016-12-15 2019-06-24 현대자동차주식회사 양면냉각형 파워모듈
KR20200069017A (ko) 2018-12-06 2020-06-16 현대자동차주식회사 양면 냉각형 파워모듈 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
JP5677585B2 (ja) * 2011-10-28 2015-02-25 京セラ株式会社 回路基板およびこれを備える電子装置
JP6096094B2 (ja) * 2013-10-28 2017-03-15 日本発條株式会社 積層体、絶縁性冷却板、パワーモジュールおよび積層体の製造方法
JP6346518B2 (ja) * 2014-07-28 2018-06-20 株式会社ノリタケカンパニーリミテド 放熱性基板
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114899154A (zh) * 2022-06-02 2022-08-12 江苏富乐华功率半导体研究院有限公司 一种高效率双面散热功率模块封装方法

Also Published As

Publication number Publication date
KR102293181B1 (ko) 2021-08-25
CN115700012A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
WO2022045694A1 (ko) 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
US4563383A (en) Direct bond copper ceramic substrate for electronic applications
WO2020036452A1 (ko) 접합강도가 우수한 질화물 세라믹스 활성금속 브레이징 기판의 제조방법
JP4334054B2 (ja) セラミックス回路基板
WO2021235721A1 (ko) 세라믹 회로 기판의 제조방법
WO2020159031A1 (ko) 전력 반도체 모듈 패키지 및 이의 제조방법
US6787706B2 (en) Ceramic circuit board
WO2021162369A1 (ko) 파워모듈 및 그 제조방법
JPH10308584A (ja) セラミック多層基板およびその製造方法
WO2022250358A1 (ko) 인버터 파워모듈
JPH0568877B2 (ko)
JPS617647A (ja) 回路基板
WO2024034896A1 (ko) 세라믹 기판 및 그 제조방법
KR20220109171A (ko) 냉각 핀을 구비한 양면 냉각형 파워 모듈용 세라믹 회로 기판, 그 제조방법 및 이를 구비한 양면 냉각형 파워 모듈
WO2017200174A1 (ko) 후막인쇄기법을 이용한 절연기판
WO2023128414A1 (ko) 세라믹 기판 유닛 및 그 제조방법
WO2018135755A2 (ko) 세라믹 회로기판 및 이의 제조방법
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JP2000277662A (ja) セラミックス回路基板
WO2024144121A1 (ko) 파워모듈용 세라믹 기판 및 이를 포함하는 파워모듈
WO2023234590A1 (ko) 세라믹 기판 및 그 제조방법
WO2024210582A2 (ko) 다층 금속접합 세라믹 기판 및 그 제조방법
WO2024144120A1 (ko) 세라믹 기판 및 이를 포함하는 파워모듈
WO2022039441A1 (ko) 파워모듈 및 그 제조방법
JP2703426B2 (ja) 回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21861991

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21861991

Country of ref document: EP

Kind code of ref document: A1