KR102071264B1 - 방열 기판 및 이의 제조방법 - Google Patents

방열 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR102071264B1
KR102071264B1 KR1020170093253A KR20170093253A KR102071264B1 KR 102071264 B1 KR102071264 B1 KR 102071264B1 KR 1020170093253 A KR1020170093253 A KR 1020170093253A KR 20170093253 A KR20170093253 A KR 20170093253A KR 102071264 B1 KR102071264 B1 KR 102071264B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
base substrate
tio
electroless plating
Prior art date
Application number
KR1020170093253A
Other languages
English (en)
Other versions
KR20190010959A (ko
Inventor
임재홍
김지원
이주열
임동찬
최승목
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020170093253A priority Critical patent/KR102071264B1/ko
Priority to PCT/KR2017/009374 priority patent/WO2019022284A1/ko
Publication of KR20190010959A publication Critical patent/KR20190010959A/ko
Application granted granted Critical
Publication of KR102071264B1 publication Critical patent/KR102071264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 질화규소(Si3N4) 기판; 상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및 상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판 및 이의 제조방법에 관한 것으로, 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판을 제공할 수 있다.

Description

방열 기판 및 이의 제조방법{A HEAT-DISSIPATING SUBSTRATE AND FABRICATING METHOD OF THE SAME}
본 발명은 방열 기판 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 회로패턴의 미세화 및 고방열화가 가능한 방열 기판 및 이의 제조방법에 관한 것이다.
종래, 액정 텔레비전 등의 백라이트로서의 에지 라이트로서 냉음극관 등이 사용되어 왔다.
상기 에지 라이트는 액정 패널측면이나 액정 패널의 이면에 세트된 도광판을 측면, 즉 에지부에서 비추는 봉형 라이트를 의미한다.
하지만, 최근에는 LED(발광 다이오드)나 레이저 등의 반도체 발광 소자를 백라이트로 사용하는 추세이며, 상기 반도체 발광 소자를 백라이트로 사용하는 경우, 방열성 기판 위에 발광소자를 직선형으로 실장하여 사용되고 있다.
예를 들어, 일본공개특허 제1993-283831호에는 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판이 개시되어 있다.
즉, 종래에는 상술한 방열 기판에 발광 소자를 실장하고, 상기 구리의 회로패턴에 전류를 인가하면, 상기 발광소자가 발광하여 백라이트로 사용되고 있다.
이때, 상기 발광소자에서 발열이 이루어지면, 상기 발광소자에서 발생된 열은 상기 구리의 회로패턴 및 상기 절연층에 전달되고, 상기 방열용 금속판을 통해 최종 방열되게 된다.
하지만, 이러한 방열기판에서 상기 구리의 회로패턴은 일반적으로 15 내지 50㎛ 정도로 매우 얇기 때문에, 상기 발광소자에서 발생된 열을 상기 방열용 금속판에 전달하는 데 한계가 있으며, 특히, 상기 절연층의 경우, 방열을 위한 열전도를 저해하는 매우 큰 요인이 된다.
따라서, 상기 절연층의 두께를 최소한으로 하는 것이 중요하나, 상기 절연층의 두께가 너무 얇은 경우, 핀홀의 발생 가능성이 커지므로, 절연 내압이 발생하며, 따라서, 상기 절연층의 두께의 박층화에도 한계가 있어, 결국, 방열 기판의 고방열화에 한계가 있다.
한편, 상술한 반도체 발광 소자를 백라이트로 사용하는 경우, 다수개의 발광 소자를 일렬로 점등시키게 되며, 따라서, 다수개의 발광 소자를 각각 전류 제어하기 위한 복수개의 회로패턴이 필요하며, 결국, 복수개의 회로패턴을 구현하기 위해서는 상기 회로패턴이 미세화될 것이 요구된다.
일본공개특허 1993-283831
본 발명이 해결하고자 하는 과제는 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판 및 이의 제조방법을 제공하는데 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 지적된 문제점을 해결하기 위해서 본 발명은 질화규소(Si3N4) 기판; 상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및 상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판을 제공한다.
또한, 본 발명은 상기 회로 패턴은, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층의 적층구조인 방열 기판을 제공한다.
또한, 본 발명은 상기 무전해 도금층은 상기 Pd-TiO2 층을 시드층으로 하여 무전해 도금법에 의해 형성되는 방열 기판을 제공한다.
또한, 본 발명은 베이스 기판을 제공하는 단계; 상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계; 상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계; 상기 베이스 기판의 상기 아민(-NH2)기의 상부에 PdCl2-TiO2 층을 형성하는 단계; 상기 PdCl2-TiO2 이 형성된 상기 베이스 기판을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층을 형성하는 단계; 및 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계를 포함하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계 이후, 상기 Pd-TiO2 층의 상부에 회로패턴을 형성하는 단계를 더 포함하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계는, 상기 베이스 기판을 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)에 침지하여 진행하며, 상기 베이스 기판은 질화규소(Si3N4) 기판인 것을 특징으로 하는 방열 기판의 제조방법을 제공한다.
또한, 본 발명은 상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계는, 상기 히드록실기(-OH)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)를 결합시킴으로써, 상기 베이스 기판의 표면을 아민(-NH2)기로 치환하는 것인 방열 기판의 제조방법을 제공한다.
상기한 바와 같은 본 발명에 따르면, 회로패턴의 미세화가 가능하고, 이와 동시에 고방열화가 가능한 방열 기판을 제공할 수 있다.
보다 구체적으로, 상기 Pd-TiO2 층은 절연층의 역할을 할 수 있는 것으로, 즉, 절연층의 기능을 하면서도 방열을 위한 열전도도가 우수하기 때문에, 절연층의 두께의 박층화에 대한 문제점이 대두되지 않아 고방열화가 가능하다.
또한, 상기 Pd-TiO2 층은 방열 기판의 절연층으로 역할을 할 뿐만 아니라, 무전해 도금층의 회로패턴을 형성하기 위한 시드층의 역할을 동시에 할 수 있고, 본 발명에서는 회로패턴으로 사용되는 상기 무전해 도금층 및 상기 전해 도금층의 두께를 수십마이크로미터로 형성할 수 있으므로, 회포 패턴의 미세화를 달성할 수 있다.
도 1은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 흐름도이다.
도 2a 내지 도 2g는 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 개략적인 단면도이다.
도 3은 베이스 기판에 가해지는 온도차이에 따른 절연 내성을 도시하는 그래프이다.
도 4는 베이스 기판의 두께에 따른 열 저항(Thermal resistance)을 도시하는 그래프이다.
도 5a 내지 도 5c는 용액의 종류에 따른 질화규소(Si3N4) 기판의 상부에 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
도 6a 및 도 6b는 AlN 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 7a 및 도 7b는 본 발명의 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 8a 및 도 8b는 glass 기판에 황산(H2SO4) 용액을 처리한 경우의 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
아래 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 상세히 설명한다. 도면에 관계없이 동일한 부재번호는 동일한 구성요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 구성 요소와 다른 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 구성요소들의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 구성요소를 뒤집을 경우, 다른 구성요소의 "아래(below)" 또는 "아래(beneath)"로 기술된 구성요소는 다른 구성요소의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 구성요소는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 흐름도이고, 도 2a 내지 도 2g는 본 발명에 따른 방열 기판의 제조방법을 설명하기 위한 개략적인 단면도이다.
먼저, 도 1 및 도 2a를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 베이스 기판(110)을 제공하는 단계를 포함한다(S110).
본 발명에서 상기 베이스 기판은 질화규소(Si3N4) 기판인 것이 바람직하며, 이때, 상기 베이스 기판은 상술한 종래기술에서의 방열용 금속판의 역할을 할 수 있다.
또한, 상기 베이스 기판을 세정하는 단계를 더 포함할 수 있으며, 상기 베이스 기판을 세정하는 것은, ethanol, acetone 및/또는 DI Water 내에서 초음파 처리한 것일 수 있다.
다만, 본 발명에서 상기 베이스 기판의 세정유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 2b를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 단계를 포함한다(S120).
이때, 본 발명에서 상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액에 일정 시간 동안 상기 베이스 기판(110)을 침지함으로써 진행하는 것을 특징으로 한다.
상기 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 Hydrolysis 공정으로 정의할 수 있다.
한편, 상기 일정 시간은 10분 내지 1시간 가량일 수 있으며, 다만, 상기 베이스 기판을 질산(HNO3, nitric acid) 용액에 침지하는 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 일정 시간을 제한하는 것은 아니다.
또한, 상기 질산(HNO3, nitric acid) 용액은 5 내지 30%의 질산을 포함하는 수용액일 수 있으며, 다만, 본 발명에서 상기 질산(HNO3, nitric acid) 용액에서의 질산의 농도를 제한하는 것은 아니다.
예를 들어, 상기 Hydrolysis 공정은 상기 베이스 기판(110)을 10%의 HNO3 용액에 80℃의 온도에서 20분간 침지시킨 것일 수 있다.
또한, 본 발명에서, 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 피라나 용액(Piranha solution)에 일정 시간동안 침지하는 단계일 수 있으며, 따라서, 본 발명에서 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 사용하는 것이 바람직하다.
다음으로, 도 1 및 도 2c를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 단계를 포함한다(S130).
본 발명에서 상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 것은, 상기 히드록실기(-OH)(120)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 일정 시간동안 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)(120)를 결합시킴으로써, 상기 베이스 기판(110)의 표면을 아민(-NH2)기(130)로 치환할 수 있다.
상기 베이스 기판(110)의 상부에 아민(-NH2)기(130)를 형성하는 것은 Silanization 공정으로 정의할 수 있다.
한편, 상기 일정 시간은 30분 내지 2시간 가량일 수 있으며, 다만, 상기 아민(-NH2)기(130)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시키는 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 일정 시간을 제한하는 것은 아니다.
예를 들어, 상기 Silanization 공정은 상기 베이스 기판(110)을 5mM APTES(in toluene solvent) 용액((3-Aminopropyl)triethoxysilane 221.37 g/mol, 5mM : 1.107 g/l)에 25℃의 온도에서 60분간 반응시킨 것일 수 있다.
이후, 상기 아민(-NH2)기(130)가 형성된 베이스 기판(110)을 린스(rinse) 처리하는 공정을 더 포함할 수 있다.
상기 린스(rinse) 처리 공정은 toluene, ethanol 및 DI Water를 통해 순차적인 린스 공정을 진행한 후, 질소(N2) 분위기 하에서 건조하는 공정일 수 있으며, 다만, 본 발명에서 상기 린스(rinse) 처리 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 2d를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판(110)의 상기 아민(-NH2)기(130)의 상부에 PdCl2-TiO2 층(140)을 형성하는 단계를 포함한다(S140).
본 발명에서 상기 아민(-NH2)기(130)의 상부에 상기 PdCl2-TiO2 층(140)을 형성하는 것은 PdCl2-TiO2 잉크용액을 도포하여 형성할 수 있으며, 상기 PdCl2-TiO2 잉크 용액은 1.1mM titanium(Ⅳ) butoxide(titanium(Ⅳ) butoxide 340.32 g/mol, 1.1mM : 0.374 g/l) 및 1.1mM PdCl2(in n-butanol solvent)(PdCl2 177.33 g/mol, 1.1mM : 0.195g/l)을 포함할 수 있다.
이후, 상기 PdCl2-TiO2 잉크가 도포된 베이스 기판(110)을 건조하는 공정을 더 포함할 수 있으며, 상기 건조 공정은 오븐(Oven)에서 130℃의 온도에서 15분간 건조공정을 진행한 것일 수 있으며, 다만, 본 발명에서 상기 건조 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 2e를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 PdCl2-TiO2 층(140)이 형성된 상기 베이스 기판(110)을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층(150)을 형성하는 단계를 포함한다(S150).
본 발명에서 상기 베이스 기판을 소결하는 것은 고온에서 일정 시간동안 열처리하는 단계일 수 있으며, 상기 고온은 400 내지 600℃의 온도일 수 있고, 상기 일정 시간은 20분 내지 1시간일 수 있으며, 상기 고온의 온도와 상기 일정 시간은 필요에 따라 달리할 수 있는 것으로, 본 발명에서 상기 고온의 온도 및 상기 일정 시간을 제한하는 것은 아니다.
예를 들어, 상기 베이스 기판을 소결하는 것은, 로(furnace)에서 450℃의 온도로 30분간 Sintering 공정을 진행한 것일 수 있다.
이후, 상기 PdO-TiO2 층이 형성된 베이스 기판(110)을 린스(rinse) 처리하는 공정을 더 포함할 수 있다.
상기 린스(rinse) 처리 공정은 Sulfuric acid 및 DI Water를 통해 순차적인 린스 공정을 진행한 것일 수 있으며, 이때, 상기 Sulfuric acid을 통해 린스 공정을 진행하는 것은 2M sulfuric acid(Sulfuric acid 98.079 g/mol, 2M : 196.158g/l)을 통해 2분동안 진행한 것일 수 있으며, 본 발명에서 상기 린스(rinse) 처리 공정의 유무를 제한하는 것은 아니다.
다음으로, 도 1 및 도 2f를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층(160)을 형성하는 단계를 포함한다(S160).
본 발명에서 상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하는 것은 환원제를 사용할 수 있으며, 상기 환원제는 포름알데히드(HCHO), DMAB(DIMETHYLAMINE BORANE), 히드라진(Hydrazine) 중에서 선택된 하나 이상을 포함할 수 있고, 바람직하게는 DMAB(DIMETHYLAMINE BORANE)를 사용하는 것이 바람직하다.
예를 들어, 상기 환원처리는 0.5M DMAB(DIMETHYLAMINE BORANE) 용액(Dimethylamine Borane 58.92g/mol, 0.5M : 29.46g/l)의 환원제를 통해 2분간 Reduction 공정을 진행한 것일 수 있다.
이와 같은 공정을 통해, 본 발명에서는 베이스 기판인 질화규소(Si3N4) 기판 상에 Pd-TiO2 층을 형성할 수 있다.
상술한 바와 같이, 본 발명에서 상기 베이스 기판은 상술한 종래기술에서의 방열용 금속판의 역할을 할 수 있으며, 또한, 상기 Pd-TiO2 층은 상술한 종래기술에서의 절연층의 역할을 할 수 있다.
즉, 종래의 경우, 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판의 상부에 발광 소자를 실장하여 백라이트로 사용하였다.
이때, 종래의 상기 절연층의 경우, 방열을 위한 열전도를 저해하는 매우 큰 요인이 되었으나, 상기 절연층의 두께가 너무 얇은 경우, 핀홀의 발생 가능성이 커져 절연 내압이 발생하므로, 상기 절연층의 두께의 박층화에도 한계가 있어, 결국, 방열 기판의 고방열화에 한계가 있다.
하지만, 본 발명에서의 상기 Pd-TiO2 층은 상술한 종래기술에서의 절연층의 역할을 할 수 있는 것으로, 즉, 절연층의 기능을 하면서도 방열을 위한 열전도도가 우수하기 때문에, 상술한 바와 같은 종래기술의 절연층의 두께의 박층화에 대한 문제점이 대두되지 않아 고방열화가 가능하다.
한편, 상술한 바와 같이, 본 발명에서 상기 베이스 기판인 질화규소(Si3N4) 기판은 방열 기판에서의 방열용 금속판의 역할을 하는 것을 특징으로 한다.
이때, 방열 기판에서의 방열용 금속판의 경우, 열피로, 즉, 방열용 금속판에 가해지는 온도차이에 따른 절연 내성(Insulation resistance/ΔT)이 중요하다.
도 3은 베이스 기판에 가해지는 온도차이에 따른 절연 내성을 도시하는 그래프이다.
도 3을 참조하여, 본 발명에 따른 질화규소(Si3N4) 기판과 비교예인 AlN 기판을 비교하면, 본 발명에 따른 질화규소(Si3N4) 기판은 Δ200℃에서도 절연 내성(Insulation resistance)을 유지하고 있으며, Δ400℃에서도 일부 차이는 있지만 여전히 절연 내성(Insulation resistance)을 유지하고 있는 것을 확인할 수 있다.
하지만, 비교예인 AlN 기판의 경우, Δ200℃에서 Δ300℃로 변하는 구간에서 절연 내성(Insulation resistance)이 현저하게 감소하는 것을 확인할 수 있으며, 특히, Δ400℃에서는 절연파괴(breakdowm)가 일어나는 것을 확인할 수 있다.
즉, 본 발명에 따른 질화규소(Si3N4) 기판은 온도차이에 따른 절연 내성(Insulation resistance/ΔT)이 우수하여, 방열 기판에서의 방열용 금속판으로 매우 우수한 특성을 가짐을 확인할 수 있다.
한편, 반도체 발광 소자의 박형화를 구현하기 위해, 상기 방열용 금속판의 두께를 최소화하는 것이 중요하다.
하지만, 상기 방열용 금속판을 얇게 하는 경우, 열에 견디지 못하기 때문에, 따라서, Thermal resistance를 유지하면서 방열용 금속판의 두께를 얇게 하는 것이 중요하다.
도 4는 베이스 기판의 두께에 따른 열 저항(Thermal resistance)을 도시하는 그래프이다.
도 4를 참조하여, 본 발명에 따른 질화규소(Si3N4) 기판과 비교예인 AlN 기판을 비교하면, 본 발명에 따른 질화규소(Si3N4) 기판은 약 0,3mm의 두께를 유지하는 경우, 열 저항(Thermal resistance) 50을 만족하는 것을 확인할 수 있다.
하지만, 비교예인 AlN 기판의 경우, 약 0,3mm의 두께를 유지하는 경우, 열 저항(Thermal resistance) 50을 만족하기 위해서는 약 0.6mm의 두께를 유지해야 함을 확인할 수 있다.
즉, 본 발명에 따른 질화규소(Si3N4) 기판의 경우, 비교예인 AlN 기판의 50%의 두께만으로 동일한 열 저항특성을 나타낼 수 있음을 확인할 수 있다.
이상과 같이, 본 발명에서는 베이스 기판인 질화규소(Si3N4) 기판 상에 Pd-TiO2 층을 형성하여, 상기 질화규소(Si3N4) 기판을 방열용 금속판으로 대체하여 사용하고, 상기 Pd-TiO2 층을 절연층으로 대체하여 사용함으로써, 고방열화가 가능한 방열 기판을 제공할 수 있다.
계속해서, 도 1 및 도 2g를 참조하면, 본 발명에 따른 방열 기판의 제조방법은 상기 Pd-TiO2 층(160)의 상부에 회로패턴(170, 180)을 형성하는 단계를 포함한다(S170).
이때, 상기 회로패턴은 제1무전해 도금층(170) 및 상기 제1무전해 도금층(170) 상에 형성되는 전해 도금층(180)으로 이루어질 수 있다.
또한, 도면에는 도시하지 않았으나, 상기 회로패턴은 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층으로 이루어질 수 있다.
또한, 이와는 달리, 상기 회로패턴은 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층으로 이루어질 수 있다.
즉, 상기 회로패턴은 형성하고자 하는 회로패턴의 두께에 따라, 제1무전해 도금층의 상부에 무전해도금층 및 전해도금층 중 적어도 1 이상의 층을 더 형성할 수 있으며, 다만, 본 발명에서 상기 회로패턴의 적층 구조를 제한하는 것은 아니다.
한편, 후술할 바와 같이, 본 발명에서의 회로패턴은 상기 Pd-TiO2 층(160)의 상부에 제1무전해 도금층이 가장 먼저 형성되게 된다. 이에 대해서는 후술하기로 한다.
상술한 바와 같이, 종래의 경우, 방열용 금속판 위에 절연층을 형성하고, 상기 절연층의 상부에, 구리로 구성되는 회로 패턴을 형성한 방열 기판의 상부에 발광 소자를 실장하여 백라이트로 사용하였다.
즉, 본 발명에서는 상기 제1무전해 도금층(170) 및 상기 전해 도금층(180)을 회로 패턴으로 사용할 수 있다.
또한, 상술한 바와 같이, 본 발명에서는 제1무전해 도금층/제2무전해 도금층의 적층구조 또는 제1무전해 도금층/제2무전해도금층/전해도금층의 적층구조로 회로패턴이 형성될 수 있다.
따라서, 도 2g에 도시된 바와 같이, 본 발명에 따른 방열 기판은 질화규소(Si3N4) 기판(110); 상기 질화규소(Si3N4) 기판(110) 상에 형성되는 Pd-TiO2 층(160); 및 상기 Pd-TiO2 층(170) 상에 형성되는 회로 패턴(170, 180)으로 이루어질 수 있다.
이때, 상술한 바와 같이, 본 발명에서의 회로패턴은 상기 Pd-TiO2 층(160)의 상부에 제1무전해 도금층(170)이 가장 먼저 형성되게 된다.
보다 구체적으로, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 상기 무전해 도금층(170)이 형성되며, 상기 무전해 도금층(170)은 상기 Pd-TiO2 층(160)을 시드층으로 하여 무전해 도금법(metal electroless plating)에 의해 형성될 수 있다.
즉, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 곧바로 전해 도금층을 형성하는 것은 어려우나, 상기 Pd-TiO2 층(160)을 시드층으로 하는 경우 무전해 도금층은 용이하게 형성할 수 있으므로, 본 발명에서는 상기 Pd-TiO2 층(160)의 상부에 무전해 도금층(170)을 가장 먼저 형성하는 것이다.
따라서, 본 발명에서 상기 Pd-TiO2 층(160)은 방열 기판의 절연층으로 역할을 할 뿐만 아니라, 무전해 도금층의 회로패턴을 형성하기 위한 시드층의 역할을 동시에 하는 것을 특징으로 한다.
이때, 상기 무전해 도금 공정에 사용되는 소스 물질은 구리(Cu), 니켈(Ni), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 즉, 상기 소스 물질의 종류에 따라 상기 무전해 도금층(170)의 재질이 상이해 질 수 있다.
도 2g에서는 상기 소스 물질을 구리(Cu)를 사용하여, 상기 무전해 도금층(170)이 구리층인 것을 도시하고 있다.
이후, 상기 무전해 도금층(170)에 전계를 인가하여, 상기 무전해 도금층(170)의 상부에 전해 도금층(180)을 형성한다.
이때, 상기 전해 도금 공정에 사용되는 소스 물질은 구리(Cu), 니켈(Ni), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 즉, 상기 소스 물질의 종류에 따라 상기 전해 도금층(180)의 재질이 상이해 질 수 있다.
도 2g에서는 상기 소스 물질을 구리(Cu)를 사용하여, 상기 전해 도금층(180)이 구리층인 것을 도시하고 있다.
한편, 상기 무전해 도금층(170)은 수십나노미터에서 수백나노미터의 두께로 형성될 수 있으며, 상기 전해 도금층(180)은 수십마이크로미터의 두께로 형성가능하다.
즉, 상술한 반도체 발광 소자를 백라이트로 사용하는 경우, 다수개의 발광 소자를 각각 전류 제어하기 위한 복수개의 회로패턴이 필요하며, 결국, 복수개의 회로패턴을 구현하기 위해서는 상기 회로패턴이 미세화될 것이 요구된다.
본 발명에서는 예를 들어, 회로패턴으로 사용되는 상기 무전해 도금층(170) 및 상기 전해 도금층(180)의 두께를 수십마이크로미터로 형성할 수 있으므로, 회로 패턴의 미세화를 달성할 수 있다.
이하에서는 본 발명에 따른 실험예를 기재하기로 하며, 다만, 본 발명은 하기의 실험예에 제한되는 것은 아니다.
도 5a 내지 도 5c는 용액의 종류에 따른 질화규소(Si3N4) 기판의 상부에 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
이때, 도 5a는 질산(HNO3, nitric acid) 용액을 사용한 경우를 도시하고 있고, 도 5b는 피라나 용액(Piranha solution)을 사용한 경우를 도시하고 있으며, 도 5c는 KOH 용액을 사용한 경우를 도시하고 있다.
도 5a 및 도 5b를 참조하면, 상기 질화규소(Si3N4) 기판을 질산(HNO3, nitric acid) 용액 및 피라나 용액(Piranha solution)에 침지시킨 경우에는 상기 질화규소(Si3N4) 기판에 히드록실기(-OH)가 형성되었음을 확인할 수 있다.
하지만, 도 5c를 참조하면, 상기 질화규소(Si3N4) 기판을 상기 KOH 용액에 침지한 경우에는 상기 질화규소(Si3N4) 기판에 히드록실기(-OH)가 형성되지 않음을 확인할 수 있다.
따라서, 본 발명에서 상기 질화규소(Si3N4)의 베이스 기판(110)의 상부에 히드록실기(-OH)(120)를 형성하는 것은 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 사용하는 것이 바람직하다.
도 6a 및 도 6b는 AlN 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 6a는 질산(HNO3, nitric acid) 용액을 처리하기 전의 AlN 시편을 도시하고 있고, 도 6b는 질산(HNO3, nitric acid) 용액을 처리한 후의 AlN 시편을 도시하고 있다.
도 6a 및 도 6b를 참조하면, AlN 시편에 질산(HNO3, nitric acid) 용액을 처리하는 경우, 시편이 에칭되어 박리가 일어남을 확인할 수 있으며, 따라서, AlN 시편에 질산(HNO3, nitric acid) 용액을 처리하는 것에 의하여는 히드록실기(-OH)가 형성되지 않음을 확인할 수 있다.
따라서, 본 발명에서 상기 베이스 기판은 질화규소(Si3N4)인 것이 바람직하다.
도 7a 및 도 7b는 본 발명의 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액을 처리한 경우를 도시하는 실사진이다.
도 7a는 질산(HNO3, nitric acid) 용액을 처리하기 전의 질화규소(Si3N4) 시편을 도시하고 있고, 도 7b는 질산(HNO3, nitric acid) 용액을 처리한 후의 질화규소(Si3N4) 시편을 도시하고 있다.
도 7a 및 도 7b를 참조하면, 질화규소(Si3N4) 시편에 질산(HNO3, nitric acid) 용액을 처리하는 경우, 처리 전후의 morphology가 크게 변함이 없음을 확인할 수 있으며, 즉, 본 발명에 따른 질화규소(Si3N4)은 질산(HNO3, nitric acid) 용액 처리에 의하여, 기판의 손상은 없는 상태에서, 용이하게 히드록실기(-OH)가 형성됨을 확인할 수 있다.
도 8a 및 도 8b는 glass 기판에 황산(H2SO4) 용액을 처리한 경우의 히드록실기(-OH)의 형성여부를 나타내는 도면이다.
도 8a는 백그라운드 피크를 glass 기판으로 하여 측정한 상태를 도시하고 있고, 도 8b는 백그라운드 피크를 air로 하여 측정한 상태를 도시하고 있다.
먼저, 도 8a를 참조하면, 백그라운드 피크를 glass 기판으로 하여 측정한 경우, 백그라운드 피크를 잡은 glass 기판의 자체가 OH기가 많기 때문에, OH기 피크가 잘 관찰되지 않음을 확인할 수 있고, Concentrated H2SO4를 처리한 기판과 처리하지 않은 기판의 피크강도 차이가 거의 없는 것으로 보아 처리 전, 후의 OH기 형성 정도 차이가 없는 것으로 판단된다.
다음으로, 도 8b를 참조하면, 백그라운드 피크를 air로 하여 측정한 경우에도, 공기 중의 수분 등에 의해 OH기의 피크가 잘 관찰되지 않는 것으로 보여지며, 또한, Concentrated H2SO4를 처리한 기판도 OH기 피크가 관찰되지 않는 것으로 보아 처리전 glass 기판에 비해 OH기가 더 형성되지는 않는 것으로 판단된다.
결국, glass 기판에 황산(H2SO4) 용액 처리하는 것은 히드록실기(-OH)의 형성에 거의 기여를 하지 않는 것으로 판단된다.
이상과 같은 결과에 따라, 질화규소(Si3N4) 기판에 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)을 처리하는 경우, 용이하게 히드록실기(-OH)를 형성할 수 있음을 확인할 수 있다.
하지만, AlN기판에 질산(HNO3, nitric acid) 용액을 처리하는 것은 히드록실기(-OH)의 형성이 되지 않고 오히려 표면에칭에 의한 박리가 일어남을 확인할 수 있다.
또한, glass 기판에 황산(H2SO4) 용액 처리하는 것은 히드록실기(-OH)의 형성에 거의 기여를 하지 않는 것을 확인할 수 있다.
이상과 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (7)

  1. 질화규소(Si3N4) 기판;
    상기 질화규소(Si3N4) 기판 상에 형성되는 Pd-TiO2 층; 및
    상기 Pd-TiO2 층 상에 형성되는 회로 패턴을 포함하는 방열 기판.
  2. 제 1 항에 있어서,
    상기 회로 패턴은, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층 및 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층의 적층구조이거나, 또는, 제1무전해 도금층, 상기 제1무전해 도금층 상에 형성되는 제2무전해 도금층 및 상기 제2무전해 도금층 상에 형성되는 전해도금층의 적층구조인 방열 기판.
  3. 제 2 항에 있어서,
    상기 제1무전해 도금층은 상기 Pd-TiO2 층을 시드층으로 하여 무전해 도금법에 의해 형성되는 방열 기판.
  4. 베이스 기판을 제공하는 단계;
    상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계;
    상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계;
    상기 베이스 기판의 상기 아민(-NH2)기의 상부에 PdCl2-TiO2 층을 형성하는 단계;
    상기 PdCl2-TiO2 이 형성된 상기 베이스 기판을 소결하여, 상기 베이스 기판의 상부에 PdO-TiO2 층을 형성하는 단계; 및
    상기 베이스 기판의 상부의 PdO-TiO2 층을 환원처리하여, 상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계를 포함하는 방열 기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 베이스 기판의 상부에 Pd-TiO2 층을 형성하는 단계 이후,
    상기 Pd-TiO2 층의 상부에 회로패턴을 형성하는 단계를 더 포함하는 방열 기판의 제조방법.
  6. 제 4 항에 있어서,
    상기 베이스 기판의 상부에 히드록실기(-OH)를 형성하는 단계는,
    상기 베이스 기판을 질산(HNO3, nitric acid) 용액 또는 피라나 용액(Piranha solution)에 침지하여 진행하며,
    상기 베이스 기판은 질화규소(Si3N4) 기판인 것을 특징으로 하는 방열 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 베이스 기판의 상부에 아민(-NH2)기를 형성하는 단계는,
    상기 히드록실기(-OH)가 형성된 상기 베이스 기판의 표면을 APTES ((3-Aminopropyl)triethoxysilane) 용액으로 반응시켜, 상기 APTES의 에톡시실란기와 상기 히드록실기(-OH)를 결합시킴으로써, 상기 베이스 기판의 표면을 아민(-NH2)기로 치환하는 것인 방열 기판의 제조방법.
KR1020170093253A 2017-07-24 2017-07-24 방열 기판 및 이의 제조방법 KR102071264B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170093253A KR102071264B1 (ko) 2017-07-24 2017-07-24 방열 기판 및 이의 제조방법
PCT/KR2017/009374 WO2019022284A1 (ko) 2017-07-24 2017-08-28 방열 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170093253A KR102071264B1 (ko) 2017-07-24 2017-07-24 방열 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20190010959A KR20190010959A (ko) 2019-02-01
KR102071264B1 true KR102071264B1 (ko) 2020-01-30

Family

ID=65041233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170093253A KR102071264B1 (ko) 2017-07-24 2017-07-24 방열 기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR102071264B1 (ko)
WO (1) WO2019022284A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128286A (ja) 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2010192764A (ja) 2009-02-19 2010-09-02 Kelk Ltd 熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4788627A (en) * 1986-06-06 1988-11-29 Tektronix, Inc. Heat sink device using composite metal alloy
JPH05283831A (ja) 1992-03-31 1993-10-29 Nippon Rika Kogyosho:Kk 銅張積層板
US8851736B2 (en) * 2011-08-30 2014-10-07 Lg Innotek Co., Ltd. Light emitting module with heatsink plate having coupling protrusions
KR20130046723A (ko) * 2011-10-28 2013-05-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR101399980B1 (ko) * 2012-12-28 2014-05-29 하이쎌(주) 탄소 섬유 기판을 이용한 led용 방열 플렉서블 모듈 및 이의 제조 방법
KR101391187B1 (ko) * 2013-01-24 2014-05-07 하이쎌(주) 방열특성이 향상된 플렉서블 모듈 및 이의 제조 방법
KR101781985B1 (ko) * 2016-01-04 2017-09-28 한국기계연구원 전기화학공정을 이용한 유기-무기 복합 반도체 소자 및 이의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128286A (ja) 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2010192764A (ja) 2009-02-19 2010-09-02 Kelk Ltd 熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子

Also Published As

Publication number Publication date
WO2019022284A1 (ko) 2019-01-31
KR20190010959A (ko) 2019-02-01

Similar Documents

Publication Publication Date Title
TWI436436B (zh) 金屬-陶瓷複合基板及其製造方法
TW201541529A (zh) 熱管理電路材料、其製造方法、及其形成的製品
WO2004079792B1 (en) Electrical bus with associated porous metal heat sink and method of manufacturing same
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
JP4819150B2 (ja) セラミック基板の電極パターン形成方法
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
KR101227020B1 (ko) 반도체장치의 제조방법
KR20050104712A (ko) 히트 싱크 및 그 표면처리방법
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
US10568214B2 (en) Method for producing multi-level metalization on a ceramic substrate
KR102071264B1 (ko) 방열 기판 및 이의 제조방법
US9510446B2 (en) Printed circuit board and manufacture method thereof
US20150295137A1 (en) Method for producing a connection region of an optoelectronic semiconductor chip
JP2013098481A (ja) 半導体装置
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
CN109075132A (zh) 功率模块用基板、功率模块及功率模块用基板的制造方法
RU2405229C2 (ru) Корпус полупроводникового прибора
CN113678232A (zh) 半导体装置及其制造方法
KR101460749B1 (ko) 우수한 방열성을 갖는 Ｍｅｔａｌ ＰＣＢ 적층 기술 개발
TWI781772B (zh) 用於天線之陶瓷電路基板
JP2011082269A (ja) 発光ダイオード基板及びその製造方法
KR101942657B1 (ko) 방열기판 제조방법
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant