TW201541529A - 熱管理電路材料、其製造方法、及其形成的製品 - Google Patents

熱管理電路材料、其製造方法、及其形成的製品 Download PDF

Info

Publication number
TW201541529A
TW201541529A TW104113196A TW104113196A TW201541529A TW 201541529 A TW201541529 A TW 201541529A TW 104113196 A TW104113196 A TW 104113196A TW 104113196 A TW104113196 A TW 104113196A TW 201541529 A TW201541529 A TW 201541529A
Authority
TW
Taiwan
Prior art keywords
metal
layer
dielectric layer
conductive metal
core substrate
Prior art date
Application number
TW104113196A
Other languages
English (en)
Inventor
布萊特Ｗ 柯漢尼
Original Assignee
羅傑斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅傑斯公司 filed Critical 羅傑斯公司
Publication of TW201541529A publication Critical patent/TW201541529A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition

Abstract

一種熱管理電路材料，包含：一導熱性金屬芯體基板，具有至少一個貫穿孔通路；複數個非金屬介電層，沈積於該金屬芯體基板之二側上以及該貫穿孔通路之圍阻壁上；複數個導電性金屬層，位於該等非金屬介電層上；以及一導電性含金屬之芯體元件，該導電性含金屬之芯體元件填充絕緣貫穿孔通路並連接各該導電性金屬層之至少一部分。本發明亦揭露製作此種電路材料之方法，包含：在金屬芯體基板之表面上藉由氣相沈積一非金屬材料而形成複數個非金屬介電層，例如藉由使一含氧之前驅物與一含鋁之前驅物反應及/或使一含氮之前驅物與一含鋁或含硼之前驅物反應。本發明亦揭露具有安裝於電路材料中之一發熱電子裝置(例如一高亮度發光二極體)之製品。

Description

熱管理電路材料、其製造方法、及其形成的製品
本發明係關於包含一或多個導電性通路之熱管理電路材料。該等電路材料可用於支撐光電、微波、射頻(RF)、功率半導體、或其他電子裝置。
儘管現今有各種可用之電路材料，然而尤其需要用於高功率應用(亦即，會產生高比能(specific energy)或涉及高運作溫度(operating temperature)之應用)之電路材料。具體而言，被設計成載送相對大的電流負載(current load)之半導體可具有一運作溫度上限，高於該運作溫度之上限時半導體便可能會發生故障，進而危及整個電路之運作可靠性。已將設計用於熱管理之電路材料用於需要散熱之處，以使運作溫度保持於一期望之範圍內。該等散熱(heat-dissipating)熱管理電路材料可適用於高功率二極體、電晶體或類似之元件。舉例而言，可將光電裝置、微波裝置、RF裝置、開關裝置、放大裝置、或其他電子裝置安裝於一提供支撐並用於將熱量自該裝置移除之基板上。此種基板需要足夠之介電強度以及一良好的導熱率(thermal conductivity)。
一熱管理電路材料通常具有一用於將熱量自一高功率組件(component)傳導出來之導熱性基底、或芯體基板(通常為一導熱性金屬，例如鋁)。一介電層使芯體基板自設置於該介電層上之一可圖案化或已圖案化導電性金屬層(通常為一金屬，例如銅)絕緣。此種電路材料有時被稱為一絕緣金屬基板(insulated metal substrate)或IMS。已知利用一介電材料來使一或二個側上之導熱性基底絕緣。該等絕緣之金屬基板亦可被稱作金屬芯體印刷電路板(Metal Core Printed Circuit Board；MCPCB)。熱管理電路材料亦可包含視需要藉由一層熱介面材料而被附裝至一散熱片(heat sink)之一基板層。然而，一熱管理電路材料可包含一金屬板或支撐框架作為芯體基板，且既可具有亦可不具有一單獨配置之散熱片。
熱管理電路材料上之介電材料應應具有一高的介電強度，以保證與電子裝置之相關聯電路系統(circuitry)電絕緣，藉此避免或防止短路。然而，設置於一導熱性芯體基板上之該或該等介電層可限制電路材料之期望導熱率。因此，介電材料應應具有足夠之導熱率來耗散由裝置產生之熱量，否則可對安裝於電路材料上之裝置之效能、可靠性以及壽命產生負面影響。一般而言，一介電材料之介電強度增大會使一電路材料具有一更薄之絕緣層，進而可減小熱阻(對於同一絕緣材料而言)。介電材料之其他電子特性亦可係為相關的。舉例而言，對於RF及微波應用而言，熱管理電路材料包含一具有高介電常數之介電材料亦可係為有益的。
在先前技術中已知許多不同之有機及無機介電材料。具體而言，已知利用一介電聚合材料(例如充有導熱性陶瓷粉末之環氧樹脂、含氟聚合物、聚醯亞胺或其組成物(composite))來使一導熱性基底絕緣。然而，該等聚合物介電材料可具有低的導熱率，此外，無法呈現出達到高的 運作溫度(例如，高於150℃)所必需之足夠的熱穩定性。
另一方面，無機介電材料可具有較高之導熱率(通常大於或等於約20瓦/米．開氏度(watt per meter-degree Kelvin或W/m-K))、低的熱膨脹係數(通常小於或等於百萬分之10/攝氏度(parts per million per degree centigrade，ppm/℃))、以及高的熱穩定性(例如，高達約900℃)。無機介電材料可包括例如氮化鋁、氧化鋁、氧化鈹、氮化矽等。
然而，無機介電材料可能需要一黏著增強層(adhesion-improving layer)，以與一上覆導電性金屬層或一下伏金屬基板表面達成充分之黏著。同樣地，依所使用之介電材料或製程而定，無機介電材料可能需要一黏著增強層以與下伏金屬基板達成充分之黏著。此外，無機介電材料可具有較低的介電強度(通常小於或等於20千伏/每毫米介電厚度(伏/密耳(V/mil))，並因此可能需要一相對厚之層(大於或等於10密耳/250微米)，此又可降低導熱率。此對於日益需要組件變小以及導熱率升高之應用而言可較為不利。無機材料之介電強度可取決於其製造製程-在製造製程中期望得到一緻密及均勻之層。
可藉由各種技術獲得用於一絕緣金屬基板之一無機介電層。可藉由如在GB 2162694中所述之一陽極氧化(anodizing)製程或如在美國專利2008257585A1中所述之電漿電解氧化(Plasma Electrolytic Oxidation；PEO)而直接於一散熱片上形成一介電層。沙科沃(Shashkov)等人在WO 2012/107754中已揭露一種方法，該方法藉由施加具有交替之極性之一系列電壓脈波以對一金屬基板相對於一電極施加一電性偏壓而在一沈積室中之該金屬基板上形成一非金屬塗層或層。亦頒予沙科沃等人之WO 2012/1077555揭露：一種藉由WO 2012/107754之製程所製作之絕緣金屬基 板可被用於支撐一裝置且可在一側上被固定至一散熱片。絕緣金屬基板上之陶瓷介電塗層可具有一大於50千伏/毫米(KV mm-1)之介電強度以及一大於5瓦/米．開氏度(Wm-1K-1)之一導熱率。沙科沃等人呈現了一種用於一封裝裝置或晶片(例如一有機發光二極體(LED))之絕緣金屬基板(insulated metal substrate；IMS)，其在一個側上絕緣並在另一側上具有一散熱片。穿過陶瓷塗層之複數個熱通路可連接至金屬散熱片來進一步提供熱遞送。WO 2012/107754大體揭露在形成介電塗層之前可藉由一遮罩(masking)製程形成該等熱通路，在已形成該塗層後可藉由一蝕刻(etching)製程形成該等熱通路，或可藉由對陶瓷介電塗層進行雷射燒蝕(ablation)來形成該等熱通路。
需要相對薄且具有適於與高功率裝置(例如一高亮度發光二極體(high-brightness light-emitting diode；HB LED))一起使用之熱特性及電性特性之熱管理電路材料。此外，期望此種熱管理電路材料能夠被高效地及經濟地製作。
可藉由一種電路材料來克服或改善先前技術之熱管理電路材料之上述及其他缺點及不足，該電路材料包含：一導熱性金屬芯體基板；一第一非金屬介電層，位於該金屬芯體基板之一第一側上；一第二非金屬介電基板層，位於該導熱性金屬芯體基板之一第二側上，該第二側係與該金屬芯體基板之該第一側相對；一第一導電性金屬層，位於該第一非金屬介電層上；一第二導電性金屬層，位於該第二非金屬介電層上；至少一個貫穿孔通路(through-hole via)，位於該金屬芯體基板中，填充有一導電性含金屬之芯體元件，該導電性含金屬之芯體元件電性連接該第一導電性金 屬層及該第二導電性金屬層每一者之至少一部分，其中界定該貫穿孔通路之複數個壁係被一中間非金屬介電層覆蓋，該中間非金屬介電層橫向地接合該第一非金屬介電層與該第二非金屬介電層，該等非金屬介電層使該金屬芯體基板相對於該導電性金屬絕緣。因此，該第一非金屬介電層、該第二非金屬介電層及該中間非金屬介電層(統稱為「非金屬介電層」)可形成一連續之非金屬介電整體層(在該等介電層中未形成可導致短路之孔)，該連續之非金屬介電整體層使該導熱性金屬芯體基板相對於該等導電性金屬層以及該貫穿孔通路中之該含金屬之芯體元件絕緣，其中該等介電層係藉由一製程而製成，該製程包含藉由一沈積製程而將該等非金屬介電層沈積於該金屬芯體基板上，在該沈積製程中，蒸氣或氣體形式之陶瓷化前體化合物(ceramicizing precursor compounds)反應以形成同時沈積於金屬芯體基板之二側上以及導電性貫穿孔通路之圍阻壁上之一固體非金屬層。在一個實施例中，該非金屬介電層可具有大於或等於約5瓦/米．開氏度之一導熱率及/或大於或等於20千伏/毫米之一介電強度。
視需要，在該等非金屬介電層與該等導電性金屬層之間可存在位於非金屬介電層外側之一外側黏著增強金屬種籽層(outer adhesion-improving metallic seed layer)。
視需要，在金屬芯體基板與非金屬介電層之間存在位於非金屬介電層內側之一內側黏著增強層(inner adhesion-improving layer)。在一個實施例中，該內側黏著增強層係藉由以電解方式預處理金屬芯體基板以氧化該金屬芯體基板之一表面區域部分而形成。
具體而言，本發明之一態樣係關於一種熱管理電路材料，能夠用於安裝一電子裝置，該熱管理電路材料包含：一導熱性金屬芯體基板； 一第一非金屬介電層，位於該金屬芯體基板之一第一側上；一第二非金屬介電基板層，位於該導熱性金屬芯體基板之一第二側上，該第二側係與該金屬芯體基板之該第一側相對；一第一導電性金屬層，位於該第一氧化物非金屬介電層上；一第二導電性金屬層，位於該第二非金屬介電層上；至少一個貫穿孔通路，填充有一導電性金屬，該導電性金屬形成一含金屬之芯體元件，該含金屬之芯體元件電性連接該第一導電性金屬層及該第二導電性金屬層每一者之至少一部分，其中界定該貫穿孔通路之壁具有一中間非金屬介電層，該中間非金屬介電層橫向地接合該第一非金屬介電層與該第二非金屬介電層，該中間非金屬介電層使該貫穿孔通路中之該含金屬之芯體元件相對於該導熱性金屬芯體基板絕緣；其中該第一非金屬介電層、該第二非金屬介電層及該中間非金屬介電層係藉由一製程而形成，該製程包含將揮發性前體化合物之反應產物沈積於該金屬芯體基板之至少一表面區域部分上，其中所沈積之反應產物包含選自由以下組成之群組中之一非金屬化合物：金屬氧化物、金屬氮化物、氧化硼、氮化硼、及其組合。
本發明之另一態樣係關於一種製作一電路材料之方法，包含：提供一導熱性金屬芯體基板；在該金屬芯體基板中形成至少一個貫穿孔通路；藉由在該金屬芯體基板之表面上沈積一非金屬材料而在該金屬芯體基板之相對側上及該金屬芯體基板之複數個貫穿孔通路中形成複數個非金屬介電層；以及至少在該金屬芯體基板之相對側上在該等非金屬介電層之該表面上施用複數個導電性金屬層。
本發明之另一態樣係關於一種製品，該製品包含一電子裝置，該電子裝置選自由以下組成之群組：一光電裝置(optoelectronic device)(例如一LED(發光二極體)，尤其包含HB LED(高亮度LED))、一射頻 (RF)裝置、一微波裝置、一開關裝置、放大裝置或其他電子裝置，其中該電子裝置被支撐於上述具有一圖案化導電層之電路材料上，即，其中該電路材料係用於安裝一電子裝置，例如，以獲得一包含一絕緣基板之經封裝有機發光二極體。該電子裝置可係為一發熱半導體、二極體、或電晶體。
本發明之又一態樣係關於一種製作一電路材料之方法，該方法包含：提供一導熱性金屬芯體基板；在該金屬芯體基板中(例如，藉由鑽孔(drilling))形成至少一個貫穿孔通路；藉由一製程而在該金屬芯體基板之相對側上及該等貫穿孔通路中形成複數個非金屬介電層，該製程包含將一非金屬層沈積於該金屬芯體基板之金屬之一表面區域上；以及隨後在絕緣金屬芯體基板之相對側上施用一導電性金屬(例如銅)。由此製作而成之電路材料可具有大於或等於約50瓦/米．開氏度之一導熱率。
本發明之一具體實施例係關於一種製作一電路材料之方法，該方法包含：提供一鋁芯體基板；在該鋁芯體基板中藉由鑽孔而形成複數個導電性貫穿孔通路之一圖案；將由氧化鋁、氮化鋁、硼化鋁或其一組合形成之複數個介電層沈積於該鋁芯體基板之相對側上及該鋁芯體基板之該等通路中，其中該方法包含將該鋁芯體基板置於一沈積室中以藉由揮發性前體化合物之表面反應而沈積一非金屬材料，其中鋁芯體基板之二側上之表面區域之至少一部分以及貫穿孔通路之內壁被暴露至揮發性前體化合物達一預定時間段，以有效地使鋁芯體基板之表面區域之至少一部分(包含貫穿孔通路之圍阻壁)陶瓷化，在此之後可視需要在一金屬種籽塗層之後選擇性地以銅鍍覆該絕緣表面區域。
「沈積」意指在其中將材料添加至一表面上(在此種情形中即芯體金屬基板之一表面)之一製程。
該熱管理電路材料可具有各種特性之一所期望組合，包含如由非金屬介電層所提供之相對高之導熱率、低的導電率以及高的熱穩定性及尺寸穩定性(dimensional stability)，其中該特性組合優於類似電路材料中所見之特性組合。有利地，該等電路材料亦可設置於薄的橫截面中。此外，該等電路材料可被製作成較大之面板，該等較大之面板隨後可被細分，藉此達成用於製作一優良產品(superior product)之一更加經濟之製程。
熟習此項技術者藉由以下之詳細說明以及圖式將得知並瞭解本發明之特徵及優點。
3‧‧‧導熱性金屬芯體基板
5‧‧‧第一非金屬介電層
7‧‧‧第二非金屬介電基板層/第二非金屬介電層
9‧‧‧第一導電性金屬層
11‧‧‧第二導電性金屬層
13‧‧‧貫穿孔通路
15‧‧‧含金屬之芯體元件
17‧‧‧中間或第三非金屬介電層
18‧‧‧金屬芯體基板
20‧‧‧貫穿孔通路
22‧‧‧熱管理電路材料
24‧‧‧第一導電性金屬層
24a‧‧‧部分
24b‧‧‧部分
25‧‧‧第二導電性金屬層
25a‧‧‧部分
25b‧‧‧部分
26‧‧‧貫穿孔通路
28‧‧‧第一非金屬介電層
29‧‧‧第二非金屬介電層
30‧‧‧製品
32‧‧‧有機發光二極體裝置
34‧‧‧引線
36‧‧‧引線
38‧‧‧接觸焊墊
40‧‧‧接觸焊墊
42‧‧‧第一導電性金屬層
44‧‧‧金屬芯體元件
46‧‧‧金屬芯體元件
48‧‧‧貫穿孔通路
50‧‧‧貫穿孔通路
52‧‧‧電性接觸焊墊
54‧‧‧電性接觸焊墊
57‧‧‧非金屬介電層
58‧‧‧非金屬介電層
60‧‧‧金屬芯體基板
62‧‧‧中間非金屬介電層
現在，請參照實例性圖式，其中在各個圖中以相同之編號來表示相同之元件：第1圖係為根據本發明一實施例之一熱管理電路材料之立體圖；第2A圖、第2B圖、以及第2C圖顯示根據本發明一實施例可被用於安裝一有機發光二極體封裝之一熱管理電路材料，其中第2A圖至第2C圖係為一俯視圖、一仰視圖以及一剖視圖，其中電路材料芯體基板已藉由鑽孔而形成複數個貫穿孔通路；以及第3A圖及第3B圖係為一其中已安裝有一有機發光二極體裝置之熱管理電路材料之二個替代實施例之剖視圖。
一種熱管理電路材料可有利地包含：一導熱性金屬芯體基板，具有至少一個貫穿孔通路；複數個非金屬介電層，位於該金屬芯體基板之實質上平坦之相對側上且位於該貫穿孔通路之圍阻壁上；複數個導電 性金屬層，位於各該非金屬介電層上；以及一導電性含金屬之芯體元件，該導電性含金屬之芯體元件填充該貫穿孔通路並連接各該導電性金屬層之至少一部分。金屬芯體基板上之該等非金屬介電層共同形成「非金屬絕緣」，其使金屬芯體基板相對於導電性金屬層及貫穿孔通路中導電性含金屬之芯體元件絕緣。此非金屬介電絕緣可藉由一如下製程製成：該製程包含將非金屬絕緣材料沈積於金屬芯體基板之表面上，其中一揮發性含鋁及/或含硼之前體化合物與一揮發性含氧之前體化合物及/或含氮之前體化合物反應。本發明亦揭露具有一安裝於該電路材料上之電子裝置(例如一高亮度發光二極體)之製品。
本發明之另一態樣係關於一種製造含有至少一如下層之電子裝置之方法：該層包含藉由化學氣相沈積(chemical vapor deposition；CVD)或原子層沈積(atomic layer deposition；ALD)而沈積之非金屬氧化物及/或氮化物。在一個實施例中，將氧化鋁沈積於一鋁金屬芯體基板上。本發明亦係關於一種包含安裝於一熱管理電路材料上之一電子裝置之製品。
本發明寬泛地講係關於可將一金屬芯體基板陶瓷化之氧化物或氮化物化學氣相沈積或原子層沈積，且係關於包含藉由此種方法所沈積之一膜之電子裝置之製造。
可使用傳統遞送(delivery)方式藉由一化學氣相沈積或原子層沈積製程來達成一非金屬介電材料之沈積。該製程並非僅限於一特定化學氣相沈積或原子層沈積設備或遞送系統。化學氣相沈積(CVD)之特徵在於將多種試劑同時引入至一反應器中，而原子層沈積(ALD)之特徵在於將多種試劑依序引入至一反應器中，包含(但並非僅限於)原子層磊 晶(atomic layer epitaxy)、數位化學氣相沈積、脈波化學氣相沈積等方法。原子層沈積亦可被稱為原子層化學氣相沈積或循環沈積(cyclical deposition)。化學氣相沈積可被視為任何及所有化學形式之氣相沈積，且因此原子層沈積可被視為化學氣相沈積之一形式。另一方面，當同時提及化學氣相沈積及原子層沈積時，原子層沈積被用於與化學氣相沈積之非原子層沈積形式相區分。總之，根據本製程，氣相沈積可藉由化學氣相沈積或原子層沈積而執行，其中化學氣相沈積及原子層沈積二者皆涉及氣相沈積，原子層沈積包含厚度為分子尺寸級別之交替層之氣相沈積。
一原子層沈積型(ALD-type)製程係指相較於其他沈積製程更類似於原子層沈積製程之技術。若一製程係基於循環的，則其可被歸類為原子層沈積。在某些情形中，由被設計用於其他目的之工具執行之製程可用於一原子層沈積製程。舉例而言，在利用自限制特徵(self-limiting features)以前驅物材料之交替脈波執行時，化學氣相沈積(CVD)、分子束磊晶(molecular beam epitaxy；MBE)、氣體源分子束磊晶、有機金屬分子束磊晶、及化學束磊晶對於本發明之目的而言可被歸類為原子層沈積製程，而不過細地區分各種可能之變型。因此，在本申請案中，原子層沈積(或縮寫為ALD)亦包含原子層沈積型製程，在該等製程中揮發性前驅物在一循環製程中被沈積於一金屬表面上。
術語「層」或「膜」係指一單層或多層材料。膜之厚度取決於應用且可在一寬的範圍內變化。原子層沈積常常與所謂的薄膜結合使用。原子層沈積之厚度範圍可在一個原子層與數十微米之間變化。然而，原子層沈積技術亦可用於生產厚度高達數十毫米之材料。對於本發明之目的，沈積於金屬芯體基板上之非金屬絕緣必須具有至少50奈米且可至多50 微米之厚度，具體而言，1微米至30微米之厚度，更具體而言，1微米至15微米之厚度，其中厚度是預定的以獲得所期望之電壓擊穿(voltage breakdown)效能或其他針對既定應用要求之電性特性。此外，厚度可基於介電材料之具體成分而變化。藉由原子層沈積製成之膜具有特殊特性，例如基本上不存在針孔(pinhole)且即使在具有極高縱橫比(aspect ratio)之結構中仍具有優異之台階覆蓋性(step coverage)。原子層沈積技術亦可能夠精確調整極薄之膜之材料成分及其特性。
當提及一非金屬材料(例如，氧化物或氮化物)時，包含各種化學組成物及晶體結構。當使用一化學計量化學式時(此係為本領域之慣常做法)，此並不一定暗指所討論之層具有對應的絕對化學計量組成，而是可具有金屬/氧之比率不同之各種相態。
更具體而言，在一個實施例中，製程可包含氧化鋁之化學氣相沈積或原子層沈積。此製程可利用溶解、乳化或懸浮於一液體中之一烷氧化鋁前驅物，使該烷氧化鋁前驅物氣化以形成一氣化前驅物，並使該氣化前驅物之一組分在一高溫下沈積於一基板上以形成一膜。在一個實施例中，在自約500℃至約1200℃之一溫度下執行該沈積，之後可視需要利用任何傳統退火製程使該氧化鋁膜退火。
具體而言，一含鋁之前驅物可為任何烷氧化鋁。可由Al(OR)3來表示此類前驅物之化學式，其中R係為選自線型或支鏈型C1-C12烷基之配位基(ligand)。可用於本發明之烷氧化鋁前驅物包含(但不限於)：異丙醇鋁、仲丁醇鋁、乙醇鋁、異丁醇鋁、甲醇鋁、新五氧化鋁(aluminum neo-pentoxide)、丙醇鋁、丁醇鋁、叔丁醇鋁、以及苯氧化鋁。
用於分散含鋁之前驅物之一液體可係為例如選自以下之一 有機溶劑：脂肪烴、芳香烴、醇類、醚類、醛類、酮類、酸類、酚類、酯類、氨類、烷腈類、鹵代烴類、甲矽烷基化烴類(silylated hydrocarbons)、硫醚類、氨類、氰酸酯類、異氰酸酯類、硫氰酸酯類、矽油類(silicone oils)、硝烷基類(nitroalkyls)、硝酸烷酯類(alkylnitrates)及/或上述一或多者之混合物。可使用熟習此項技術者眾所習知之技術使該前驅物溶解、乳化或懸浮於液體中。
可藉由將含鋁之前驅物及液體加熱至自約40℃至約250℃之溫度達足以獲得氣化前驅物之時間段而執行氣化。可在存在一惰性氣體(例如氦氣(He)、氮氣(N2)或氬氣(Ar))之情況下執行該氣化，在沈積氧化鋁期間亦可使用該氣體。
舉例而言，在包含原子層沈積之一製程之一實施例中，可將一鋁芯體基板置於一沈積反應器(例如可商購獲得之沈積反應器)中，且可藉由氣化烷氧化鋁、反應物及沖洗氣體(purge gas)之依序交替之脈波(及/或在引入烷氧化鋁或反應物之前對反應器室進行真空抽空)以一循環方式執行原子層沈積。
因此，一原子層沈積製程包含藉由複數個循環將材料沈積至一表面上。在一傳統原子層沈積循環中，二交替之前驅物間之反應會添加一新的原子層至先前所沈積之層以形成一累積層(cumulative layer)。該循環可根據需要而多次重複以逐漸形成所期望之層厚度。近來，已經引入了更複雜之沈積循環，如例如在美國專利第8,367,56號中所揭露，該美國專利闡述一種方法，該方法藉由使用一金屬鹵化物作為一第一前驅物以及使用一含氧之第二前驅物(例如水(H2O)、過氧化氫(H2O2)或叔丁醇)在原子層沈積或原子層沈積型製程中改良層之均勻性，其中在一劑量之含氧之 前驅物之後引入一劑量之乙醇或甲醇作為「改性劑(modificator)」。
在另一實施例中，可藉由化學氣相沈積或原子層沈積製成氮化物膜，以使一金屬芯體基板電性絕緣。通常經由化學氣相沈積(CVD)而形成氮化物膜。在形成氮化物膜期間，可視需要使用一高能量源來破壞或裂解氣態化合物之化學鍵以產生氮反應物。可利用高溫(例如700℃至1000℃間之溫度)或利用電漿或離子束沈積來裂解此等化合物，其中氣相高能量氮離子被投射至一欲被塗覆或覆蓋之材料。然後，氮反應物與該材料表面之元素結合以形成氮化物膜。舉例而言，可使用乙硼烷(B2H6)氣體來形成高品質氮化硼(boron nitride；BN)膜，其中乙硼烷氣體與來自起泡器(bubbler)之肼氣體一起被送入至一反應器中。
舉例而言，如美國專利US 2008/0292798 A1所揭露，可藉由一種將各種膜前驅物同時引入至一室中之沈積方法將氮化硼膜形成為具有介於1.1與10間之一介電常數，該等氮化硼膜具有高的台階覆蓋性及低的圖案負載效果(pattern loading effect)。如本文中所定義，相較於具有低的台階覆蓋性之膜，具有高的台階覆蓋性之膜在一特徵之不同表面(即側壁、頂面、底面)之間具有一較低之膜厚度差異百分比。圖案負載效果被定義為以下二者間膜厚度差異之百分比：在僅具有幾個特徵之一基板區域(一隔絕區域)中之一特徵之一部分(例如底部、頂部、或側壁)上之一膜厚度、與在具有高的特徵密度之一基板區域(一緻密區域)中之一特徵之一對應部分上之一膜厚度；因此，一較低之圖案負載效果百分比反映出在整個基板上具有一較高之膜厚度均勻性。被引入含硼之前驅物之室可係為任何化學氣相沈積室或電漿增強化學氣相沈積室。可使用之氣相沈積室之實例包含可購自芬蘭萬塔市之倍耐克公司(Beneq Oy)及可購自美國加利福 尼亞州聖克拉拉市之應用材料有限公司(Applied Materials,Inc.of Santa Clara,Calif)者。
含硼之前驅物可係為乙硼烷(B2H6)、硼嗪(B3N3H6)、或硼嗪之烷基取代衍生物。含硼之前驅物可與作為一稀釋氣體之氮氣(N2)、氫氣(H2)、氬氣(Ar)或其一組合一起被引入該室中。在不存在電漿之室中沈積含硼之膜時，該室中一基板支架之溫度可被設定於約100℃與約1000℃之間(例如具體而言，約300℃與約500℃之間)，且該室中之壓力可介於約10毫托(mTorr)與約760托之間。
在沈積含硼之膜之後，處理該含硼之膜，以藉由將氮氧包含入該膜中而改變其成分並形成一氮化硼膜或氧化硼膜。該處理可選自由以下組成之群組：一電漿製程、一紫外線(ultraviolet；UV)固化製程、一熱退火製程、及其組合；且該處理包含將含硼之膜暴露至一含氮之前驅物，以將氮包含入該膜並形成氮化硼膜。
舉例而言，含氮之前驅物可係為氮氣(N2)、氨氣(NH3)、或肼(N2H4)。含氮之前驅物可由一稀釋氣體(例如氬氣、氦氣、氫氣、或氙氣)稀釋。將含硼之膜暴露至含氧之前驅物使得能夠將氧包含入該膜中並形成氧化硼膜。含氧之前驅物可係為例如氧氣(O2)、一氧化二氮(N2O)、或二氧化碳(CO2)。
在另一實施例中，可藉由具有高密度之氮化鋁膜來形成介電層，其中將含鋁原子之氣體及含氮原子之氣體與含氧原子之氣體混合，然後將該混合物饋送至一含有金屬芯體基板之沈積室中。舉例而言，美國專利申請案2012/0100698 A1揭露此種藉由將一含氮之氣體(例如氨氣)、一含氧之氣體(例如O2、H2O、NOX或COX)、及三甲基氨氣體或氯化鋁氣體饋 送至一沈積室中而形成氮化鋁膜之製程，其中該沈積室可被控制為具有例如1000℃之一溫度以及100帕(Pa)之一壓力。
上述非金屬介電層可被設計成提供優異之導熱率以及介電強度、以及其他所期望之電性特性。該電路材料可具有一大於或等於約50瓦/米．開氏度之導熱率。亦可獲得有利之物理特性，包含小於或等於25ppm/℃之一z軸熱擴散係數。此外，該等非金屬介電層可提供優異之熱穩定性，例如，達500℃或更高之運作溫度。最後，該等非金屬介電層可為該電路材料之後續管理提供所期望之化學穩定性。無論使用有機材料、無機材料、抑或有機/基於填料之(filler-based)介電材料，各種特性之此種平衡優於在類似電路材料中所見者。在一個實施例中，該等非金屬介電層包含氧化鋁或氮化鋁。
有利地，可利用相對廉價之材料及製造(manufacture)來製作本發明之非金屬介電層，同時提供導熱率、膜密度、介電強度、及/或介電擊穿電壓間之一優異平衡。此外，該製程使金屬芯體基板之相對側以及貫穿孔通路之圍阻壁在同一製程期間同時且有效地被覆蓋以同一非金屬材料-此被稱為「陶瓷化」製程。此係為出人意料的，尤其是考慮到貫穿孔通路之配置以及若金屬芯體基板之表面絕緣不充分則會發生之短路危險。此外，本製程可消除藉由(可能需要使用雷射鑽孔)鑽透一非金屬介電層及一金屬芯體基板二者而更加困難地生產一貫穿孔通路之需要。相反，可藉由一如下製程來製作該等電路材料：該製程包含對不具有一陶瓷或其他無機介電層之金屬芯體基板進行鑽孔。因此，可利用機械鑽孔來節省雷射鑽孔之費用，同時亦將鑽孔製程之碎屑影響(scrap impact)主要限制於表面已被陶瓷化之低成本之鋁(而非完全由一導熱性陶瓷材料形成之更加昂 貴之基板)。
本製程之又一優點係為可將一電路材料製造成一有機發光二極體面板形式，該面板之尺寸實質上大於當前業內之4.5英吋×4.5英吋(4.5×4.5英吋)。在本發明之方法中，可製造一面板並可接著將該面板細分成多個具有該標準大小並分別用於一高亮度發光二極體或其他發光二極體之面板。作為另外一種選擇，可考慮用於安裝有機發光二極體之較大材料規格(format)，例如8英吋晶圓。相比之下，先前技術中之陶瓷坯板(blank)難以被製造成實質上大於4.5×4.5規格之大小。
欲在上面形成介電層之金屬芯體基板可被有利地遮蔽，以使非金屬塗層僅被沈積至期望具有介電功能之一預定區域。作為另外一種選擇，金屬芯體基板可被完全且附加地塗覆有非金屬層。金屬芯體基板可係為任何期望之形狀。具體而言，金屬芯體基板可係為一如在高亮度發光二極體中所使用之實質上平坦之薄板(board)。
本文中所用術語「金屬(metallic或metal)」旨在闡述此種材料之廣泛類別，並包含半導體組成物在內。因此，該等術語闡述例如純鋁或純鎂等元素金屬(elemental metal)、以及一或多種元素之合金、以及金屬間化合物(intermetallic compound)。實際上，金屬芯體基板可係為可商購獲得之可在本上下文中發揮作用之金屬或半金屬(semi-metallic)組成物。具體而言，用於芯體金屬基板之金屬可係為鋁、鎂、鈦、鋯、鉭、鈹、以及該等金屬之一合金或金屬間化合物。更具體而言，該金屬實質為鋁或鋁之一合金，具體而言該金屬主要或本質上為鋁。
在提及一介電層或絕緣時所用之術語「非金屬」係指各種金屬或非金屬之氧化物及/或氮化物，例如在藉由氧化鋁層、氮化鋁層、氮化 硼層及/或氧化硼層、及其組合而將鋁金屬陶瓷化基礎上形成之介電層。亦可利用碳化物成分。亦可採用不同成分之複數個(例如2至5個)層來提供各種特性。
可藉由自導熱性金屬芯體基板選擇性地移除金屬以產生一自金屬芯體基板之一側延伸至另一側之孔來形成金屬芯體基板中之該一或多個貫穿孔通路。此可在形成非金屬介電層之前完成。具體而言，可藉由以機械方式鑽透金屬芯體基板來形成貫穿孔通路。作為另外一種選擇，可藉由蝕刻或雷射鑽孔來形成貫穿孔通路。因此，有利地，不需要藉由鑽透或蝕刻一硬陶瓷介電層來形成貫穿孔通路，以免增加費用及難度。
一貫穿孔通路之橫截面可具有各種橫截面形狀，包括圓形或非圓形形狀。貫穿孔通路可具有各種直徑或等效直徑，例如，處於10微米至1000微米、具體而言50微米至500微米、更具體而言100微米至300微米、最具體而言150微米至250微米之範圍內。可獨立地預先確定複數個貫穿孔通路其中每一者之、或貫穿孔通路圖案之橫截面形狀及/或尺寸。在一個實施例中，電路材料中之貫穿孔通路具有一直徑實質上均勻之圓形形狀。
為達成第一導電性金屬層與第二導電性金屬層間之連接，電路材料中可存在複數個通路，例如每個單獨之電路具有1至40個、具體而言2至16個通路，其中每個面板(例如一4.5英吋×4.5英吋之面板)具有50至35000個電路。因此，舉例而言，可將一電路材料製作成具有1,000個單獨電路之面板形式，每一電路包含4個通路，進而使每個4.5×4.5面板具有4,000個通路。在經封裝之有機發光二極體之製造中，隨後可例如利用一金剛石刀片(diamond blade)將每一面板劃分成許多單元，每一單元具有例如30個用於一60瓦燈泡之發光二極體。
由於貫穿孔通路可在形成絕緣介電層之前形成，故一介電層亦可形成於該等通路中，因此，稍後在該等介電層上施用一外側黏著增強層(例如一金屬種籽層)時亦可使該外側黏著增強層亦存在於貫穿孔通路之壁上之介電層上以及位於被施用至絕緣芯體金屬基板之導電性金屬之下。因此，在一個實施例中，在貫穿孔通路中，在通路中之導電性含金屬之芯體元件與貫穿孔通路之圍阻壁上之非金屬層之間具有一黏著促進層(adhesive-promoting layer)，例如，一金屬種籽層，該黏著促進層可被均勻地同時施用至導熱性芯體基板上之介電層之整個表面並隨後在不期望具有銅或其他金屬鍍層之處被移除。可藉由具體而言濺鍍、化學氣相沈積或原子層沈積一濺鍍金屬種籽層而施用該金屬種籽塗層。
非金屬介電層可具有能提供所期望之擊穿效能之厚度，從而在具體應用中使金屬芯體基板絕緣。在一個實施例中，介電基板具有為約1微米至50微米(約0.04密耳(mil)至約2密耳)、具體而言約1微米至15微米、且更具體而言0.13密耳至約0.6密耳(約5微米至約15微米)之一厚度。在一實施例中，在金屬芯體基板之相對側上以及在貫穿孔通路中之第一介電層及第二介電層之平均厚度可為實質上均勻的，例如，處於彼此之50%、更具體而言25%、最具體而言10%以內。因此，可避免非均勻之表面負載。
在一個實施例中，非金屬介電層之厚度係為具體而言小於40微米、具體而言小於20微米、且更具體而言小於15微米。非金屬介電層越薄，在該層上之熱傳遞便越有效。因此，提供一具有甚至更小厚度(例如，1微米至15微米)之非金屬介電層可係為有利的。
根據本發明一態樣之一電路材料可包含已被選擇性地施用至一金屬芯體基板之一部分或整個金屬芯體基板之複數個非金屬介電層。 因此，在一個實施例中，藉由一種如下方法來形成金屬芯體基板上之非金屬介電絕緣，該方法包含：將其中形成有一或多個貫穿孔通路之一金屬芯體基板置於一沈積室中。該金屬芯體基板可係為例如一電路板、具體而言一薄面板之形式，該薄面板具有至少二個實質上平坦之側，在該二個實質上平坦之側中，已藉由鑽孔形成或以其他方式製得一或多個貫穿孔通路。該金屬芯體基板的至少期望在上面形成一非金屬介電層之表面(具體而言該金屬芯體基板之二個側以及貫穿孔通路之圍阻壁)接觸化學氣相沈積或原子層沈積共反應物(co-reactant)。
在一個實施例中，為改良非金屬絕緣之內側黏著性，已藉由電解氧化來預處理金屬芯體基板以產生一初始或初步(preliminary)金屬氧化物塗層(例如氧化鋁)。舉例而言，可使用被適當地最佳化之傳統陽極氧化在金屬芯體基板上形成一金屬氧化物介電層，如對於傳統陽極氧化所理解。另一種氧化金屬芯體基板之表面之方法係藉由電漿電解氧化(plasma electrolytic oxidation；PEO)，如熟習此項技術者所理解，電漿電解氧化係為一種陽極氧化方法。在一種具體類型之電解預處理中，在含有一水性電解液及一電極之一電解反應器中可將具有交替極性之一系列電壓脈波施加至金屬芯體基板達一預定週期。正電壓脈波對基板相對於該電極施加正偏壓，且負電壓脈波對基板相對於該電極施加負偏壓。該等正電壓脈波之幅值可被以恆電壓方式(potentiostatically)控制，亦即，參照電壓而被控制，且該等負電壓脈波之幅值可被以恆電流(galvanostatically)方式控制，亦即，參照電流而被控制。此種在該等電路材料中形成一非金屬介電層之方法係，舉例而言，被詳細揭露於WO 2012/1077555以及WO 2012/107754中。藉由施加具有交替極性之一系列電壓脈波(其中正脈波被以恆電壓方式控制且負脈波被以恆電流方式控制)，可將高電壓脈波施加至芯體金屬基板而不 會引起明顯程度之微放電(micro-discharge)。藉由在形成非金屬介電層期間最小化或避免微放電事件，可控制表面粗糙度以及塗層孔隙率大小。已發現，此會有效且連續地對貫穿孔通路(儘管其具有形狀精細之性質)塗覆以一非金屬絕緣層，以在一所安裝電子裝置之運作期間避免通路中出現短路。此外，單一或連續之鍍覆操作可同時「塗覆」金屬基板層之相對側以及貫穿孔通路，而非必需單獨或獨立(independently)地進行單元操作(unit operation)，進而使得製造非常高效。形成金屬氧化物黏著促進初步塗層之方法可在一電解液中執行，該電解液係為一鹼性水溶液，具體而言係為一pH為9或更大之電解液。具體而言，該電解液具有大於1毫西/公分(mS cm-1)之一導電率。電解液可包含鹼金屬氫氧化物，尤其是包含氫氧化鉀或氫氧化鈉。該電解液可係為膠狀的並包含散佈於一水相中之固體粒子，其中在所施加之電壓脈波期間產生之一電場可使散佈於水相中之帶靜電(electrostatically charged)固體粒子被朝著上面正開始藉由氧化而生長金屬氧化物層之金屬芯體基板之表面運送。當該等固體粒子接觸所生長之金屬氧化物層時，該等固體粒子可與該初步層反應及/或與該初步層物理混合，並被包含入該初步層中。
如上所述，形成該初步金屬氧化物黏著促進層之方法可持續一預定時間。具體而言，可執行該製程達為提供金屬氧化物之一所期望或所預先選擇之厚度而需要之時間。在一個實施例中，該預定時間可處於1分鐘與1小時之間、具體而言係為1分鐘至20分鐘。金屬氧化物材料之層之形成速率可依許多因素而定，該等因素包含：電壓、用於對基板相對於電極施加偏壓之波形、及/或當該方法採用一膠狀電解液時該膠狀電解液中之粒子之密度及晶粒大小、以及所涉及之時間。
在可選的預處理之後，可將金屬芯體基板引入至一適於將非金屬介電層沈積於金屬芯體基板之表面上之沈積設備中。如熟習此項技術者所理解，一沈積室可包含一或多個供共反應物進入之入口以及一供載體氣體(carrier gas)排出之出口。
期望在非金屬絕緣中消除孔隙率，此可有助於達成所期望之以及有益之機械特性及電性特性並使貫穿孔通路之絕緣更加有效。舉例而言，一低的平均孔隙直徑可增大層之介電強度。一高的介電強度可意味著為在一特定應用中達成一預定最小介電強度所需之非金屬介電厚度可降低，進而相應地又可增大該層之導熱率。此外，一較小之孔隙大小亦可藉由改良穿過該層之熱量流動路徑(heat flow path)而提高一非金屬介電層之導熱率。
設置於非金屬介電層上之導電性金屬層有利地既具有導電性又具有導熱性。適用於形成本文所揭露之電路材料之導電性金屬層包含不銹鋼、銅、鍍鎳之銅、鋁、銅覆(copper-clad)鋁、鋅、鋅覆銅、鐵、過渡金屬、以及包含以上金屬至少其中之一之合金，其中銅特別適用且在本文中作為導電性金屬之代表。導電性金屬層之厚度並無特別限制，而且對導電金屬層之表面之形狀、大小或紋理(texture)亦無任何限制。在一實例性實施例中，導電金屬層具有一約3微米至約200微米、具體而言約5微米至約180微米、更具體而言約7微米至約75微米之厚度。當存在二或更多個導電金屬層時，該二個層之厚度可係為相同的或不同的。
包含鍍覆金屬(具體而言，電鍍銅)之導電性金屬層係為特別適用的。
在一個實施例中，第一導電性金屬層以及第二導電性金屬層 以及貫穿孔通路中含金屬之芯體元件包含銅。鍍銅之導電性金屬層可更被塗覆以銀或金。第一導電金屬層及第二導電金屬層可具有一1微米至250微米之總厚度，而金屬芯體基板可具有一0.5毫米至1.5毫米、具體而言0.38毫米至1毫米之厚度，該厚度對應於所存在之貫穿孔通路之厚度。
位於金屬芯體基板之相對側上之第一導電性金屬層及第二導電性金屬層可藉由一選自如下之製程而形成：絲網印刷(screen printing)、金屬油墨印刷(metal ink printing)、無電金屬化(electroless metallization)、電金屬化(galvanic metallization)、化學氣相沈積(CVD)、以及電漿氣相沈積(plasma vapor deposition；PVD)金屬化。因此，可取消金屬箔或撓性電路。導電性金屬層可如以下所進一步論述而被圖案化，或不被圖案化。電路材料可有利地係為一面板之形式，該面板所具有之一面積係為4.5英吋×4.5英吋之傳統面板(影像面積為4英吋×4英吋之陶瓷坯板)之面積之15倍至20倍。隨後，該較大之面板可被劃分成複數個單獨之單元或被用於製作較大之單獨面板。舉例而言，可製成一14英吋×22英吋之電路材料。舉例而言，尺寸為14英吋×22英吋之一面板可達成由3×5個面板影像形成之一陣列(array)或相當於15個4.5英吋×4.5英吋之面板。
一般而言，可藉由一種包含如下之方法製作電路材料：提供一導熱性金屬芯體基板；在該金屬芯體基板中形成至少一個貫穿孔通路；藉由一沈積製程在該金屬芯體基板之相對側上以及該貫穿孔通路中形成複數個非金屬介電層，該製程包含化學氣相沈積或原子層沈積；然後在金屬芯體基板之相對側上之至少由此形成之複數個經氣相沈積非金屬介電層上之表面上施用銅或其他導電性金屬。(在以下對該方法之論述中，將使用銅來代表一導電性金屬，但應理解並非將該方法限制於銅。)
在一個實施例中，可在鍍覆導電性金屬層期間將貫穿孔通路填充以一含金屬之芯體元件，該含金屬之芯體元件電性連接位於金屬芯體基板之相對側上之該等導電層，藉此形成一塊狀金屬形式之含金屬之芯體元件。作為另外一種選擇，可在施用導電性金屬層之後將貫穿孔通路填充以一含金屬之芯體元件，該含金屬之芯體元件電性連接位於金屬芯體基板之相對側上之導電層，其中該含金屬之芯體元件係藉由將該貫穿孔通路填充以一金屬膏糊而製成，該金屬膏糊包含金屬粒子及一有機樹脂，如熟習此項技術者所理解。因此，可在鍍覆導電性金屬層之後、之前、或同時填充貫穿孔通路。具體而言，可在形成非金屬介電層之後以及在將銅施用於該等非金屬介電層之表面上之前，將第一非金屬介電層、第二非金屬介電層、及/或貫穿孔通路中之介電層塗覆以一外側黏著增強材料。舉例而言，可將一金屬種籽層塗覆於非金屬介電層之表面上，以促進後續所施用之導電性金屬之黏著或啟動導電性金屬之鍍覆來形成導電性金屬層。在一個實施例中，金屬種籽層係為一濺鍍層，該濺鍍層包含厚度為100奈米至150奈米之鈦(Ti)、然後為1微米至2微米厚之銅(Cu)。
在一實施例中，該製作一電路材料之方法可更包含：在形成非金屬介電層以及視需要塗覆以一黏著增強材料之後、但在鍍覆或以其他方式施用銅之前，將一抗蝕劑(resist)塗層施用至經塗覆或未經塗覆之非金屬介電層，對該抗蝕劑曝光，並顯影該抗蝕劑。因此，在將銅鍍覆於非金屬介電層之表面上之後，可剝除抗蝕劑以形成一圖案化導電性金屬層。作為另外一種選擇，可在鍍覆銅或其他金屬時不對其圖案化，而是然後藉由印刷及蝕刻銅來選擇性地進行圖案化。然而，加性鍍覆可更具成本效益(cost-effective)。
在將一可選之金屬種籽層施用(例如藉由原子層沈積、化學氣相沈積或濺鍍)於介電層之表面上以增強後續銅層之黏著性之情形中，可在將銅鍍覆及圖案化於非金屬介電層之表面上之後，(例如，藉由蝕刻)將該金屬種籽層移除。
在一個實施例中，該製造電路材料之方法包含：在形成非金屬介電層之後，將該等層塗覆以一金屬種籽層，且在施用導電性金屬層之前，將一抗蝕劑塗層施用至經塗覆之非金屬介電層，對該抗蝕劑進行曝光，顯影該抗蝕劑，將導電性金屬層鍍覆於非金屬介電層上其中抗蝕劑已被顯影之區域中，剝除該抗蝕劑，並將金屬種籽層自未被鍍覆以導電性金屬層之區域移除。在一替代實施例中，可將貫穿孔通路填充以一金屬膏糊(例如，一銅膏糊)，且對金屬芯體基板之相對側上之導電性金屬層進行絲網印刷。該方法可更包含將銅層之表面鍍覆以另一金屬(例如，銀)，以保護銅不被陶瓷化並增強可焊性(solderability)。隨後，在將一或多種金屬鍍覆於非金屬介電層之表面上之後，可施用一焊接終止層(solder stop layer)，如熟習此項技術者所理解。
該方法可更包含：在將銅鍍覆於非金屬介電層之表面上之後，將電路材料劃分成複數個單獨之面板，各該單獨之面板係為約4.5英吋×4.5英吋(或每一尺寸之50%以內、具體而言30%以內、更具體而言10%以內)-此係為一單獨有機發光二極體單元或封裝之標準大小。
該方法可更包含：在將銅鍍覆於經絕緣之金屬芯體基板之表面上之後，將一電子裝置安裝於電路材料之一表面上以提供一包含該電子裝置之產品單元。在一個實施例中，該電子裝置可係為一高亮度有機發光二極體，如以下所進一步論述。
在一更具體之實施例中，該製作一電路材料之方法可包含：提供一導熱性金屬芯體基板；以及在該金屬芯體基板中藉由鑽孔或以其他方式形成至少一個貫穿孔通路。除形成該等通路以外，亦可在該基板中提供複數個穿孔(perforation)，以備將該基板分離或劃分成複數個單獨之面板，如本文中所述。此後，藉由一製程而在該金屬芯體基板之相對側上以及該金屬芯體基板之通路中形成複數個非金屬介電層，該製程包含：將一非金屬介電材料氣相沈積於該金屬芯體基板上，以及視需要將該等非金屬介電層塗覆以一無機外側黏著增強材料，其中該方法更包含將複數個導電性金屬層圖案化。視需要，在氣相沈積之前，該金屬芯體基板可以氧化方式被預處理以改良經氣相沈積之材料之黏著性。在一個實施例中，可藉由將一抗蝕劑塗層施用至塗覆有種籽層之非金屬介電層而將導電金屬層圖案化，然後，在對該抗蝕劑曝光及顯影之後，將銅鍍覆於非金屬介電層之表面上，剝除該抗蝕劑，然後蝕刻或以其他方式自非金屬介電層之未經鍍覆之區域移除無機外側黏著增強材料(例如，一經濺鍍塗覆之金屬種籽層)。在將非金屬介電層塗覆以一包含一經濺鍍鍍覆之金屬種籽層之無機外側黏著增強層以增強銅對於一介電層之黏著性之情形中，可隨後將該金屬種籽層自非金屬介電層之未經鍍覆之區域移除，以防止發生短路。
可藉由在一樣本上量測多個點處之介電擊穿電壓來確定非金屬介電層之(並因此電路材料之)介電強度，量測係藉由在與介電材料之二個表面其中之任一表面以及內芯體金屬接觸之二個電極之間施加一電壓而進行，俾使該等電極被間隔開一距離，該距離等於在量測點處之非金屬介電層之厚度，其中可經由側面或藉由移除非金屬層之一部分而接近該介電層下之電極。將一直流電勢置於該等電極之間，且隨著電壓增大而量測對於電流之電阻。電流開始在該等電極之間流動時之電壓被稱作介電擊 穿電壓，且以伏/密耳厚度(volts per mil of thickness，V/mil)或伏/毫米為單位來計量。不同之介電擊穿電壓與不同之構造材料相關聯，且可因介電層之組成(包含導熱性金屬之金屬)、將一表面部分轉變成一介電層之製程、以及其他組成或管理因素而異。厚度均勻性亦可影響介電擊穿電壓，且較薄之區域會顯示出較低之介電擊穿電壓。然而，在任何情形中，連續及有效之覆蓋範圍(coverage)在必要時對於防止短路發生而言皆頗為重要。
在一實施例中，可將電路材料供應至一製造商以附裝至一表面，進而提供一路徑以使熱量進一步自電子裝置(例如，一半導體裝置)擴散掉。該等表面之實例包含散熱片(heat sink)及類似器件之表面。可使用任何合適之手段(means)將熱管理電路材料或源自熱管理電路材料之一電路附裝至該表面。在一實施例中，可利用一合適之導熱層或管理((例如一導熱性黏著劑)將熱管理電路材料附裝至一表面。該等導熱性黏著劑在使用時可係為導電性的、半導電性的、或非導電性的。
在一實施例中，可將電路材料附裝至一實質上厚於金屬芯體基板層並包含一高導熱率金屬之導熱性散熱片或類似器件。具有該等特性之合適之金屬包含：鋁、銅、鋁覆銅、及類似之金屬；或工程化導熱材料(例如AlSiC、Cu/Mo合金、及類似材料)。該等導熱性散熱片可包含一單一層、一單一材料之多個層、或包含二或更多種不同材料之多個層。散熱片可具有一單一均勻厚度、或可具有可變之厚度。導熱性基座層可包含例如冷卻鰭片(cooling fin)及管(tube)等特徵，或具有鑽透散熱片之複數個管，一冷卻劑(coolant)可穿過該等管以進一步增大熱傳遞。
在又一實施例中，可將至少一個附加層以一適當方式設置於圖案化導電層或電路上以形成一多層式電路，該至少一個附加層包含一介 電層、一黏結複合片(bond ply)、一導電金屬層、一電路層、或一包含前述至少其中之一之組合。
本文所述之電路材料尤其在高溫下可具有優異之特性，例如良好的尺寸穩定性以及增強之可靠性(例如經鍍覆貫穿孔之可靠性)、以及優異之銅(金屬)剝離強度(peel strength)。
在一實施例中，該等電路材料(具體而言非金屬介電層)在一高於或等於150℃、具體而言高於或等於400℃、更具體而言達500℃或更高之溫度下係為熱穩定的。尤其在與高功率型固態(solid-state)裝置結合使用時，電路材料可具有可耐受暴露於在例如針焊(soldering)、銅焊(brazing)以及熔焊(welding)等加工操作期間所遇到之溫度之熱特性。可遇到在惰性氣氛(inert atmosphere)或氫氧氣氛(hydrogen atmosphere)中約為400℃之溫度。通常，針焊操作係為約200℃之較低溫度，而銅焊操作可具有超過約425℃之較高溫度。可藉由利用一金屬(例如，鎳、鋅、或其他可減少氧化物在銅表面上之形成之適宜金屬)之一鍍層來減少由於利用該等高溫製程而引起之氧化銅之形成。
具有非金屬介電層之電路材料可對在印刷電路製程中所遇到之化學品表現出優異之抵抗力，以及對由切割、模塑(molding)、拉孔(broaching)、壓印(coining)或折疊(folding)造成之機械故障(mechanical breakdown)表現出優異之抵抗力，該等機械故障可引起對一或多個層之損壞(例如切割、裂開、破裂、或刺穿)。電路材料之機械特性及電性特性可提供一電性安裝座(electrical mount)，該電性安裝座可承受在後續組裝期間以及在最終產品(end product)之功能操作(functional operation)期間所預期之加工條件。舉例而言，電路材料可承受暴露於在印刷電路製造期間 所遇到之化學品，且最終產品(finished product)可具有足以承受例如在有機發光二極體製造中之安裝技術及條件之機械耐用性。
第1圖係為一熱管理電路材料之剖視圖，該熱管理電路材料係根據一種製作電路材料之一製程之一實施例所製作。參照第1圖，電路材料1包含：一導熱性金屬芯體基板3、一第一非金屬介電層5，位於金屬芯體基板3之一第一實質平坦之側上；以及一第二非金屬介電基板層7，位於導熱性金屬芯體基板之一第二側上，該第二側與該金屬芯體基板之該第一側相對。已藉由反應性氣相沈積(reactive vapor deposition)形成該等非金屬介電層。一第一導電性金屬層9(在此實施例中未經圖案化)包含位於第一非金屬介電層5上之一導電金屬(例如銅)。一第二導電性金屬層11係設置於第二非金屬介電層7上。
一貫穿孔通路13被填充(例如，被鍍覆)以一導電性金屬(亦可係為銅)，藉此同時在該貫穿孔通路中形成一含金屬之芯體元件15，含金屬之芯體元件15可電性連接第一導電性金屬層9與第二導電性金屬層11中每一者之至少一部分，其中貫穿孔通路13係形成(界定)於導熱性金屬芯體基板(及其非金屬介電層)中並自其一側延伸至另一側。
因此，用於界定貫穿孔通路之複數個圍阻壁被一中間或第三非金屬介電層17覆蓋，中間或第三非金屬介電層17將第一非金屬介電層9以物理方式接合(連續地連接)至第二非金屬介電層11，而不包含可造成短路之空隙(gap)。
如上所述，可在施用導電性金屬層之前將一可選之外側黏著增強層(例如一金屬種籽層)施用於非金屬介電層上，該可選之外側黏著增強層之厚度實質小於非金屬介電層之厚度，具體而言小於該等介電層之 厚度之四分之一。因此，在第1圖之熱管理電路材料中，一外側黏著增強層(未圖示)可存在於第一導電性金屬層9與第一非金屬介電層5之間、第二導電金屬層11與第二非金屬介電層7之間、以及貫穿孔通路15之非金屬層17與貫穿孔通路13中之導電性含金屬之芯體元件15之間。在一個實施例中，外側黏著增強層係為一包含濺鍍金屬(例如銅及/或鈦)之金屬種籽金屬。同樣地，可選之內側黏著增強層(例如藉由電解氧化而形成)之厚度可實質小於非金屬介電層之厚度，具體而言小於該等介電層之厚度之四分之一。
第2A圖至第2C圖顯示可被用作一發光二極體裝置封裝之一子安裝座(submount)之一熱管理電路材料，該熱管理電路材料包含一具有藉由鑽孔而形成之複數個貫穿孔通路20之金屬芯體基板18，該等貫穿孔通路20能夠在形成非金屬介電層及銅鍍層之前藉由鑽孔而形成。第2A圖顯示在第2B圖中以仰視圖顯示且在第2C圖中以剖視圖(沿第2B圖中之線C-C)顯示之熱管理電路材料之俯視平面圖。具體而言，第23A圖顯示被鍍覆以一第一導電性金屬層24以及一第二導電性金屬層25之一熱管理電路材料22之一實施例之俯視平面圖，第一導電性金屬層24被圖案化成部分24a及24b，且第二導電性金屬層25被圖案化成部分25a及25b。在第2A圖中，虛線表示位於第一導電性金屬層24之下之複數個貫穿孔通路26之位置，第一導電性金屬層24之某些部分係藉由第一非金屬介電層28之區域而被劃分。在第2B圖中，第二非金屬介電層29可在仰視圖中被看到。在第2C圖中，明顯看到被填充以一含金屬之芯體元件26之貫穿孔通路20。
對於某些應用而言，電路材料可具有一多層結構。舉例而言，然後可在第1圖之電路材料中之第一導電性金屬層9及/或第二導電性金屬層11之頂上由介電材料形成一或多個附加層以及相關聯之金屬導電層 (未圖示)。該或該等附加介電層可包含例如複數個FR-4玻璃纖維積層體(laminate)或包含一有機樹脂，該有機樹脂例如可選自由含氟聚合物、聚醯亞胺、聚丁二烯、聚異戊二烯、聚芳醚(poly(arylene ether))以及其組合物組成之群組。形成於一基楚電路材料上之一多層結構可使得能夠製作大量之外部連接。
如上所述，可將一電子裝置有利地附裝至一如第2B圖所示之熱管理電路材料，以提供高的導熱率。因此，本發明之另一態樣係關於包含一電子裝置(例如，一光電裝置、一射頻裝置、一微波裝置、一電源開關、一功率放大器、或一電路之其他發熱組件)之製品。該電子組件或裝置可被支撐於電路材料之第一導電性金屬層上。具體而言，該電子裝置可係為半導體型(例如，一有機發光二極體、一高亮度有機發光二極體、一非金屬半導體場效電晶體(metal-oxide-semiconductor field-effect transistor；MOSFET)、一絕緣閘極雙極電晶體(insulated-gate bipolar transistor；IGBT)、或用於功率應用之其他發熱組件)，如熟習此項技術者所理解。在某些應用中，該製品可包含射頻組件，其中形成於電路材料表面上之電路包含高品質因數(high-Q)輸入/輸出傳輸線、射頻解耦及匹配電路。
在一有機發光二極體裝置(包含具體而言一高亮度發光二極體)之情形中，可例如藉由一金屬絲或以一倒裝晶片結構(flip clip arrangement)將該有機發光二極體裝置電性連接至第一導電性金屬層之至少一部分。可將一有機發光二極體之二端中之每一者依序連接至一電壓源，以將電能供應至該有機發光二極體。在一個實施例中，一第一導電性金屬層及一第二導電性金屬層可被圖案化且來自有機發光二極體裝置之導 線可連接至該第一導電性金屬層之一第一接觸部及一第二接觸部。此外，至少一個導電貫穿孔通路可將第一接觸部與第二接觸部中之每一者電性連接至電路材料上第二導電性金屬層之對應接觸部。
一有機發光二極體裝置(「晶片」)可直接附裝至導熱性金屬芯體基板之非金屬介電層，該非金屬介電層提供該晶片與該金屬芯體基板間之電性絕緣或該有機發光二極體裝置可由一非金屬介電層上之一電性隔離之導熱或支撐焊墊支撐，該導熱或支撐焊墊係與該有機發光二極體之陽極或陰極隔離。非金屬層之厚度可由該晶片之擊穿電壓要求決定，且可生長至滿足擊穿電壓要求之最小厚度。此可在晶片中之發熱半導體組件與金屬芯體基板之間提供最短熱路徑(thermal path)。第3A圖及第3B圖顯示一製品30之二個不同之實例性實施例，製品30具有安裝於一基座熱管理電路材料上之一有機發光二極體封裝或單元。第3A圖與第4B圖中之對應特徵具有對應之編號。在第3A圖之實施例中，一有機發光二極體裝置32設置(安裝)於一電路材料上，該電路材料包含電性連接至接觸焊墊38及40之引線(wire lead)34及36以及一第一導電性金屬層42之一部分。金屬芯體元件44及46填充各該貫穿孔通路48與50並將第一導電性金屬層42中之電性接觸焊墊38及40分別電性連接至一第二導電性金屬層56中之電性接觸焊墊52及54，該等電性接觸焊墊可係為一包含鍍覆銅之圖案化電路之一部分。位於金屬芯體基板60之相對側上且連接成一體並實質均一之非金屬介電層57及58、以及圓柱形中間非金屬介電層62使導電性金屬相對於導熱性金屬芯體基板60絕緣。如上所述，介電層係為可被沈積成使金屬芯體基板之至少一表面區域部分陶瓷化之非金屬層。
第3B圖之實施例顯示一倒裝晶片結構，在該倒裝晶片結構 中，一有機發光二極體裝置32被支撐於第一導電性金屬層42之一電性接觸焊墊38上。該有機發光二極體之一端具有一電性連接至第一導電性金屬層42之電性接觸焊墊40之導線36。金屬芯體元件44及46填充各該貫穿孔通路48與50並將第一導電性金屬層中之電性接觸焊墊38及40分別電性連接至一第二導電性金屬層中之電性接觸焊墊52及54，該等接觸焊墊可係為包含鍍覆銅之一圖案化電路之一部分。介電層56、58、及62使導電性金屬與導熱性金屬芯體基板60絕緣，如參照第3A圖之實施例所論述。
除非清楚地另外指明，否則單數形式「一(a，an)」以及「該(the)」包含複數指示物(referent)。關於同一特徵及組件之所有範圍之端點係為可獨立組合的且包含所述端點。如本文通篇中所述「設置(disposed)」、「接觸(contacted)」以及其變形係指各該材料、基板、層、膜、及類似組件間之全部或部分物理接觸。此外，本文中之用語「第一」、「第二」、以及類似用語不表示任何順序、數量、或重要性，而是用於區分不同之元件。
3‧‧‧導熱性金屬芯體基板
5‧‧‧第一非金屬介電層
7‧‧‧第二非金屬介電基板層/第二非金屬介電層
9‧‧‧第一導電性金屬層
11‧‧‧第二導電性金屬層
13‧‧‧貫穿孔通路
15‧‧‧含金屬之芯體元件
17‧‧‧中間或第三非金屬介電層

Claims (49)

  1. 一種熱管理電路材料，能夠用於安裝一電子裝置，該熱管理電路材料包含：一導熱性金屬芯體基板；一第一非金屬介電層，位於該金屬芯體基板之一第一側上；一第二非金屬介電基板層，位於該導熱性金屬芯體基板之一第二側上，該第二側係與該金屬芯體基板之該第一側相對；一第一導電性金屬層，位於該第一氧化物非金屬介電層上；一第二導電性金屬層，位於該第二非金屬介電層上；至少一個貫穿孔通路(through-hole via)，填充有一導電性金屬，該導電性金屬形成一含金屬之芯體元件，該含金屬之芯體元件電性連接該第一導電性金屬層及該第二導電性金屬層每一者之至少一部分，其中界定該貫穿孔通路之複數壁具有一中間非金屬介電層，該中間非金屬介電層橫向地接合該第一非金屬介電層與該第二非金屬介電層，該中間非金屬介電層使該貫穿孔通路中之該含金屬之芯體元件自該導熱性金屬芯體基板絕緣；其中該第一非金屬介電層、該第二非金屬介電層及該中間非金屬介電層係藉由一製程而形成，該製程包含將揮發性前體化合物之反應產物沈積於該金屬芯體基板之至少一表面區域部分上，其中所沈積之該反應產物包含選自由以下組成之群組中之一非金屬化合物：金屬氧化物、金屬氮化物、氧化硼、氮化硼、及其組合。
  2. 如請求項1所述之電路材料，其中該等非金屬介電層係藉由化學氣相沈 積(CVD)或原子層沈積(ALD)製成。
  3. 如請求項1或2所述之電路材料，其中該等非金屬介電層包含選自由以下組成之群組中之一材料：氧化鋁、氧化硼、氮化鋁、氮化硼、及其組合。
  4. 如請求項1或2所述之電路材料，其中該第一非金屬介電層及該第二非金屬介電層具有大於或等於約5瓦/米．開氏度(watt per meter-degree Kelvin)之一導熱率、以及大於或等於約20千伏/毫米之一介電強度。
  5. 如請求項1或2所述之電路材料，其中該介電材料在大於或等於約400攝氏度(℃)之一溫度下具有熱穩定性，且其中該介電層具有0至約百萬分之25/每攝氏溫度(25 parts per million per degree centigrade)之一熱膨脹係數。
  6. 如請求項1或2所述之電路材料，其中該第一非金屬介電層及該第二非金屬介電層各自具有1微米至15微米之一厚度。
  7. 如請求項1或2所述之電路材料，其中該第一導電性金屬層及該第二導電性金屬層具有1微米至250微米之一厚度。
  8. 如請求項1或2所述之電路材料，其中該導熱性金屬芯體基板具有0.25毫米至3.0毫米之一厚度。
  9. 如請求項1所述之電路材料，其中具有複數個圖案化或非圖案化導電性金屬層之該電路材料形成一面板，該面板所具有之一面積係15倍至20倍於4.5英吋×4.5英吋之一傳統面板之面積。
  10. 如請求項1所述之電路材料，其中該第一導電性金屬層及該第二導電性金屬層以及該含金屬之芯體元件包含銅、金、銀、或其一組合。
  11. 如請求項1所述之電路材料，其中該金屬芯體基板包含鋁或鋁與選自由 以下組成之群組中之一或多種金屬之一合金：鎂、鈦、鋯、鉭、及鈹。
  12. 如請求項1或2所述之電路材料，更包含一外側黏著增強層(adhesion-improving layer)，用以直接將該第一導電性金屬層結合至該第一非金屬介電層、將該第二導電性金屬層結合至該第二非金屬介電層、以及將該通路中該導電性含金屬之芯體元件結合至該中間非金屬介電層。
  13. 如請求項10所述之電路材料，其中該外側黏著增強層係為用於鍍覆該等導電性金屬層之一金屬種籽層，該金屬種籽層之一厚度實質上小於塗覆有該金屬種籽層之該非金屬層之一厚度。
  14. 如請求項1或2所述之電路材料，其中在形成該等金屬氧化物介電層之前，已藉由自該導熱性金屬芯體基板選擇性地移除金屬而形成自該金屬芯體基板之一側延伸至另一側之一貫穿孔通路，藉此形成該貫穿孔通路。
  15. 如請求項14所述之電路材料，其中該貫穿孔通路係藉由鑽透該金屬芯體基板而形成。
  16. 如請求項14所述之電路材料，其中該貫穿孔通路並非藉由鑽透或蝕刻透一非金屬或陶瓷介電層而形成。
  17. 如請求項1或2所述之電路材料，其中在該貫穿孔通路中，在形成該通路中之該含金屬之芯體元件之該導電性金屬與形成該貫穿孔通路之該等壁之該中間非金屬層之間具有一層濺鍍金屬種籽金屬(sputtered metallic seed metal)。
  18. 如請求項1或2所述之電路材料，其中在沈積該等非金屬介電層之前，該 金屬芯體基板已藉由將該金屬芯體基板之至少一表面區域部分電解氧化至一預先選擇深度而經過預處理。
  19. 如請求項1或2所述之電路材料，其中該等導電性金屬層被圖案化。
  20. 如請求項1或2所述之電路材料，其中該等導電性金屬層在被施用至該等非金屬介電層時未被圖案化，並隨後藉由一減性製程(subtractive process)而被圖案化。
  21. 一種製品，包含安裝於如請求項1至20中任一項所述之電路材料上之一發熱電子裝置。
  22. 如請求項21所述之製品，其中該電子裝置選自由以下組成之群組：一光電裝置(optoelectronic device)、一射頻(RF)裝置、或一微波裝置、一開關半導體或放大半導體、或一功率電晶體，其中該電子裝置被支撐於該電路材料之該第一導電性金屬層上。
  23. 如請求項22所述之製品，其中該功率電晶體係為一金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor；MOSFET)或絕緣閘極雙極電晶體(insulated-gate bipolar transistor；IGBT)。
  24. 如請求項21所述之製品，其中該製品包含射頻組件，且其中形成於該電路材料之該表面上之複數個電路包含高品質因數(high-Q)輸入/輸出傳輸線、射頻解耦及匹配電路、或功率電晶體。
  25. 如請求項21所述之製品，其中該第一導電性金屬層及該第二導電性金屬層被圖案化，且其中該電子裝置與該第一導電性金屬層之一第一接觸部分之間以及該電子裝置與該第一導電性金屬層之一第二接觸部分之間存在一電性連接，且其中至少一個導電通路將該第一接觸部分及該第二 接觸部分中之每一者連接至該第二導電性金屬層之對應接觸部分。
  26. 如請求項21所述之製品，其中該電子裝置係為一發光二極體(light emitting diode；LED)。
  27. 如請求項26所述之製品，包含一發光二極體裝置，該發光二極體裝置安裝於該第一非金屬介電層上或該第一非金屬介電層上的一焊墊上，該發光二極體裝置電性連接至該第一導電性金屬層之至少一部分上。
  28. 一種製作一電路材料之方法，包含：提供一導熱性金屬芯體基板；在該金屬芯體基板中形成至少一個貫穿孔通路；藉由在該金屬芯體基板之該表面上沈積一非金屬材料而在該金屬芯體基板之相對側上及該金屬芯體基板之複數個貫穿孔通路中形成複數個非金屬介電層；以及至少在該金屬芯體基板之相對側上在該等非金屬介電層之該表面上施用複數個導電性金屬層。
  29. 如請求項28所述之方法，其中在一沈積室中藉由化學氣相沈積(chemical vapor deposition)或原子層沈積(atomic layer deposition)形成該等非金屬介電層。
  30. 如請求項28或29所述之方法，其中在一沈積室中藉由氧化鋁之化學氣相沈積或原子層沈積而形成該等非金屬介電層，該化學氣相沈積或原子層沈積包含：(a)提供溶解、乳化或懸浮於一液體中之一烷氧化鋁前驅物(aluminum alkoxide precursor)；(b)提供自該烷氧化鋁前驅物產生之一蒸氣；以及(c)於一基板上沈積來自經氣化之該前驅物之一氧化鋁 膜。
  31. 如請求項28或29所述之方法，其中氧化鋁之該化學氣相沈積或原子層沈積更包含：將與經氣化之該等烷氧化鋁分開的一氧化反應物引入至該沈積室中。
  32. 如請求項28或29所述之方法，其中該氧化反應物係選自由以下組成之群組：氧、臭氧、水、過氧化氫、一氧化二氮(nitrous oxide)、及其組合。
  33. 如請求項30所述之方法，其中該烷氧化鋁前驅物係選自由烷氧化鋁組成之群組，該烷氧化鋁係選自由以下組成之群組：異丙醇鋁、仲丁醇鋁、乙醇鋁、新五氧化鋁(aluminum neo-pentoxide)、異丁醇鋁、甲醇鋁、丙醇鋁、丁醇鋁、叔丁醇鋁、以及苯氧化鋁。
  34. 如請求項28或29所述之方法，其中該等非金屬層包含藉由以下方式製成之一氮化硼膜或氧化硼膜：將一含硼之前驅物引入至容納該金屬芯體基板之一沈積室中；在該室中自該含硼之前驅物沈積一含硼之膜至該金屬芯體基板上；處理該含硼之膜以增加該膜中之氮或氧含量，藉此形成一氮化硼膜或氧化硼膜；以及重複該引入步驟、該沈積步驟及該處理步驟直至獲得該氮化硼膜或氧化硼膜之一所期望厚度為止。
  35. 如請求項34所述之方法，其中該處理步驟包含將該含硼之膜暴露至一含氮或含氧之前驅物。
  36. 如請求項35所述之方法，其中該含氧之化合物係選自由以下組成之群組：氧氣、一氧化氮(NO)、一氧化二氮(N2O)、二氧化碳(CO2)及水(H2O)。
  37. 如請求項34所述之方法，其中該含硼之前驅物係選自由以下組成之群 組：乙硼烷、硼嗪(borazine)、以及硼嗪之烷基取代衍生物。
  38. 如請求項35所述之方法，其中該含氮之前驅物係選自由以下組成之群組：氨水、氮氣、及肼。
  39. 如請求項34所述之方法，其中處理該含硼之膜之步驟更包含將該含硼之膜暴露至一電漿製程、一紫外線(UV)固化製程、一熱退火製程、或其一組合。
  40. 如請求項34所述之方法，其中藉由以下方式形成一氮化硼膜或一氧化硼膜：將一含硼之前驅物及一含氮之前驅物或一含氧之前驅物引入至一室中；以及使該含硼之前驅物與該含氮之前驅物或含氧之前驅物反應，以在該室中化學氣相沈積一氮化硼或氧化硼膜於一基板上。
  41. 如請求項28或29所述之方法，其中在該等導電性金屬層之鍍覆期間，該貫穿孔通路被填充以一含金屬之芯體元件，該含金屬之芯體元件電性連接該金屬芯體基板之相對側上之該等導電性層。
  42. 如請求項28或29所述之方法，其中在施用該等導電性金屬層之後，該貫穿孔通路被填充以一含金屬之芯體元件，該含金屬之芯體元件電性連接該金屬芯體基板之相對側上之該等導電性層，其中該含金屬之芯體元件係藉由將該貫穿孔通路填充以一金屬膏糊而製成，該金屬膏糊包含金屬粒子及一有機樹脂。
  43. 如請求項28或29所述之方法，其中在形成該等非金屬介電層之後且在該等非金屬介電層之該表面上施用導電性金屬之前，塗覆一金屬種籽層於該等非金屬層之該表面上。
  44. 如請求項28或29所述之方法，其中在形成該等非金屬介電層之後且在該 等非金屬介電層之該表面上施用該等導電性金屬層之前，將複數個非金屬介電層塗覆以一外側黏著增強層材料。
  45. 如請求項28或29所述之方法，更包含：在形成複數個非金屬介電層之後，以一金屬種籽層塗覆該等層；以及在施用該等導電性金屬層之前，將一抗蝕劑塗層(resist coating)施用至經塗覆之該等非金屬介電層，對該抗蝕劑曝光以使其固化，顯影該抗蝕劑-其中被曝光之區域隨後被移除，在其中該抗蝕劑已被顯影之區域中在該等非金屬介電層上鍍覆複數導電金屬層，剝離該抗蝕劑，以及自未被鍍覆以導電性金屬層之區域移除該等金屬種籽層。
  46. 如請求項28或29所述之方法，其中該導電性金屬層係為銅，且該方法更包含以另一金屬鍍覆該銅層之表面，以防止銅氧化並改良可焊性。
  47. 如請求項28或29所述之方法，更包含：在將一銅層施用至該等非金屬介電層之該表面之後，將該電路材料劃分成複數個較小的面板，各該面板在兩側中之每一側上具有處於約4.0英吋至約5.0英吋範圍內之尺寸。
  48. 如請求項28或29所述之方法，其中該金屬層被圖案化，且其中該方法更包含將一電子裝置安裝於被圖案化之該電路材料上。
  49. 如請求項48所述之方法，其中該電子裝置係為一高亮度發光二極體。
TW104113196A 2014-04-25 2015-04-24 熱管理電路材料、其製造方法、及其形成的製品 TW201541529A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461984259P 2014-04-25 2014-04-25

Publications (1)

Publication Number Publication Date
TW201541529A true TW201541529A (zh) 2015-11-01

Family

ID=53177360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113196A TW201541529A (zh) 2014-04-25 2015-04-24 熱管理電路材料、其製造方法、及其形成的製品

Country Status (3)

Country Link
US (1) US20160014878A1 (zh)
TW (1) TW201541529A (zh)
WO (1) WO2015164593A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779975B (zh) * 2020-08-18 2022-10-01 南亞科技股份有限公司 具有氮化硼層之半導體元件的製備方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160211431A1 (en) * 2015-01-21 2016-07-21 Korea Institute Of Science And Technology Heat radiation sheet, light emitting device, and heat radiation back sheet for photovoltaic module, each including boron nitride heat dissipation layer
FR3034947B1 (fr) * 2015-04-13 2017-04-21 Commissariat Energie Atomique Dispositif de chauffage et refroidissement par circuit imprime pour regenerer des composants electroniques soumis a des radiations
DE102015217426A1 (de) * 2015-09-11 2017-03-16 Zf Friedrichshafen Ag Mehrfunktionale Hochstromleiterplatte
JP2017135148A (ja) * 2016-01-25 2017-08-03 スタンレー電気株式会社 半導体装置
US10868346B2 (en) * 2016-03-14 2020-12-15 Panasonic Intellectual Property Management Co., Ltd. Composite sheet and battery pack using same
EP3226290B1 (en) 2016-04-01 2024-04-17 Nichia Corporation Method of manufacturing a light emitting element mounting base member, and light emitting element mounting base member
US10790426B2 (en) * 2016-04-01 2020-09-29 Nichia Corporation Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
CN106910724B (zh) * 2016-04-05 2020-06-05 苏州捷芯威半导体有限公司 一种半导体器件
KR102479946B1 (ko) 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
DE102016116581A1 (de) * 2016-06-03 2018-03-01 E-Seven Systems Technology Management Ltd Verbindungsplatte für eine Batterie und Batterie
DE102016120834A1 (de) * 2016-11-02 2018-05-03 E-Seven Systems Technology Management Ltd Platine zur Verbindung von Batteriezellen
DE102016120838A1 (de) 2016-11-02 2018-05-03 E-Seven Systems Technology Management Ltd Platine zur elektrisch gesicherten Verbindung von Batteriezellen
MX2019002172A (es) * 2016-08-30 2019-10-02 E Seven Systems Tech Management Ltd Placa para conectar celdas de bateria y bateria.
EP3507852B9 (de) * 2016-08-30 2020-12-02 E-Seven Systems Technology Management Ltd Verbindungsplatte für eine batterie und batterie
JP7253489B2 (ja) * 2016-10-24 2023-04-06 インブイティ・インコーポレイテッド 照明要素
US11025031B2 (en) 2016-11-29 2021-06-01 Leonardo Electronics Us Inc. Dual junction fiber-coupled laser diode and related methods
CN108172628B (zh) * 2016-12-07 2020-11-06 清华大学 一种逻辑电路
CN108172626B (zh) * 2016-12-07 2020-07-10 清华大学 一种薄膜晶体管及其制备方法
DE102016125348B4 (de) * 2016-12-22 2020-06-25 Rogers Germany Gmbh Trägersubstrat für elektrische Bauteile und Verfahren zur Herstellung eines Trägersubstrats
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
KR20190137086A (ko) * 2017-04-06 2019-12-10 세람테크 게엠베하 2개의 측들 상에서 냉각되는 회로
JP1602558S (zh) * 2017-04-25 2018-04-23
WO2018202280A1 (en) * 2017-05-02 2018-11-08 Osram Opto Semiconductors Gmbh Production of a chip module
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
US10470292B2 (en) * 2017-08-22 2019-11-05 Palo Alto Research Center Incorporated Thermal insulation and temperature control of components
CN109661125B (zh) * 2017-10-12 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
FR3084442B1 (fr) * 2018-07-24 2021-01-15 Kaiwen Consulting Enseigne lumineuse presentant un cablage electrique a structure verticale
WO2020036998A1 (en) * 2018-08-13 2020-02-20 Lasertel, Inc. Use of metal-core printed circuit board (pcb) for generation of ultra-narrow, high-current pulse driver
DE102019121924A1 (de) 2018-08-14 2020-02-20 Lasertel, Inc. Laserbaugruppe und zugehörige verfahren
US20200071825A1 (en) * 2018-08-28 2020-03-05 Applied Materials, Inc. Methods Of Depositing Metal Carbide Films
US11296481B2 (en) 2019-01-09 2022-04-05 Leonardo Electronics Us Inc. Divergence reshaping array
CN109862691A (zh) * 2019-03-13 2019-06-07 四会富仕电子科技股份有限公司 一种金属芯陶瓷电路板的制作方法
US11752571B1 (en) 2019-06-07 2023-09-12 Leonardo Electronics Us Inc. Coherent beam coupler
CN110351954B (zh) * 2019-06-18 2022-01-14 深圳领德实业有限公司 印刷电路板的加工方法及其印刷电路板
CN110752201B (zh) * 2019-10-31 2022-04-15 京东方科技集团股份有限公司 显示背板及其制备方法、显示装置
TWI806218B (zh) * 2021-11-03 2023-06-21 群光電子股份有限公司 電子裝置及其電路板模組
CN116075080A (zh) * 2021-11-04 2023-05-05 光宝科技新加坡私人有限公司 功率模块

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US836756A (en) 1906-07-05 1906-11-27 Robert A Hadfield Magnetic alloy.
JPS60119784A (ja) * 1983-12-01 1985-06-27 Kanegafuchi Chem Ind Co Ltd 絶縁金属基板の製法およびそれに用いる装置
GB2162694A (en) 1984-08-04 1986-02-05 British Aerospace Printed circuits
US4777060A (en) * 1986-09-17 1988-10-11 Schwarzkopf Development Corporation Method for making a composite substrate for electronic semiconductor parts
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
TWI231586B (en) * 2003-09-30 2005-04-21 Neo Led Technology Co Ltd Chip module having high heat dissipation property and its substrate
GB2422249A (en) 2005-01-15 2006-07-19 Robert John Morse Power substrate
US8084105B2 (en) 2007-05-23 2011-12-27 Applied Materials, Inc. Method of depositing boron nitride and boron nitride-derived materials
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
US20120001544A1 (en) * 2010-07-01 2012-01-05 Samsung Electro-Mechanics Co., Ltd. Light emitting module and method of manufacturing the same
KR101273724B1 (ko) * 2010-08-18 2013-06-12 삼성전기주식회사 방열 기판 및 그 제조 방법, 그리고 상기 방열 기판을 구비하는 발광소자 패키지
TWI414050B (zh) * 2010-10-19 2013-11-01 Unistars 封裝板與其製造方法
JP2012087392A (ja) 2010-10-22 2012-05-10 Shin-Etsu Chemical Co Ltd 窒化アルミニウム膜の成膜方法
JP5500058B2 (ja) 2010-12-07 2014-05-21 株式会社Ｊｖｃケンウッド 曲順決定装置、曲順決定方法、および曲順決定プログラム
GB2499560B (en) 2011-02-08 2014-01-22 Cambridge Nanotherm Ltd Insulated metal substrate
KR101332032B1 (ko) * 2011-12-21 2013-11-22 삼성전기주식회사 방열기판 및 방열기판의 제조방법
KR20140020114A (ko) * 2012-08-08 2014-02-18 삼성전기주식회사 금속 방열기판 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779975B (zh) * 2020-08-18 2022-10-01 南亞科技股份有限公司 具有氮化硼層之半導體元件的製備方法

Also Published As

Publication number Publication date
WO2015164593A1 (en) 2015-10-29
US20160014878A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
TW201541529A (zh) 熱管理電路材料、其製造方法、及其形成的製品
JP2017500730A (ja) 温度管理回路材料、その製造方法、及びそれから形成された物品
TWI415528B (zh) 高導熱性電路載板及其製作方法
KR100382631B1 (ko) 금속기재다층회로기판과이를구비하는반도체모듈
TWI558853B (zh) 絕緣金屬基材
KR101148127B1 (ko) 방열회로기판 및 그 제조방법
US20110316035A1 (en) Heat dissipating substrate and method of manufacturing the same
JP4281363B2 (ja) 配線板及び発光装置
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
JP2011109057A (ja) 高精密度セラミック基板製造工程
JP2007005709A (ja) Ｌｅｄ照明装置用の低熱抵抗配線基板およびｌｅｄ照明装置
US7036219B2 (en) Method for manufacturing a high-efficiency thermal conductive base board
RU2558323C1 (ru) Способ металлизации подложки из алюмонитридной керамики
CN207678068U (zh) 一种超高导热型陶瓷基板
JP2010067637A (ja) 放熱部材並びにそれを用いた半導体装置及びそれらの製造方法
JP2000073170A (ja) 金属化されたサブストレ―ト材料の製造方法
KR101125752B1 (ko) 인쇄 회로 기판 및 그 제조 방법
EP1587348A1 (en) Conductive base board
TW201251524A (en) Circuit board with heat sink and method of fabricating the same
JP2004179224A (ja) 金属コア基板及び金属コア配線板
JPS58157963A (ja) 高融点金属又は金属化合物から成る層の製造方法
JPS58103156A (ja) 半導体素子塔載用基板
US20110232950A1 (en) Substrate and method for manufacturing the same
JP2008147208A (ja) 電気回路用放熱基板の製造方法
WO2023176770A1 (ja) 放熱基板、放熱回路基板、放熱部材、及び放熱基板の製造方法