TWI779975B - 具有氮化硼層之半導體元件的製備方法 - Google Patents

具有氮化硼層之半導體元件的製備方法 Download PDF

Info

Publication number
TWI779975B
TWI779975B TW110148400A TW110148400A TWI779975B TW I779975 B TWI779975 B TW I779975B TW 110148400 A TW110148400 A TW 110148400A TW 110148400 A TW110148400 A TW 110148400A TW I779975 B TWI779975 B TW I779975B
Authority
TW
Taiwan
Prior art keywords
layer
precursors
substrate
hard mask
semiconductor device
Prior art date
Application number
TW110148400A
Other languages
English (en)
Other versions
TW202220165A (zh
Inventor
蔡子敬
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202220165A publication Critical patent/TW202220165A/zh
Application granted granted Critical
Publication of TWI779975B publication Critical patent/TWI779975B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一種半導體元件的製備方法。該半導體元件具有一基底、一墊氧化物層、一硬遮罩層、一絕緣層、一第一介電層以及一襯墊層；該墊氧化物層位在該基底上；該硬遮罩層位在該墊氧化物層上；該絕緣層位在沿著該硬遮罩層與該墊氧化物層處並延伸到該基底；該第一介電層位在該基底與該絕緣層之間；該襯墊層位在該硬遮罩層的一上表面上，並位在該第一介電層與該絕緣層之間、在該墊氧化物層與該絕緣層之間，以及在該硬遮罩層與該絕緣層之間。該硬遮罩層與該襯墊層係包含氮化硼。

Description

具有氮化硼層之半導體元件的製備方法
本申請案是2021年5月26日申請之第110119117號申請案的分割案，第110119117號申請案主張2020年8月18日申請之美國正式申請案第16/996,170號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件以及該半導體元件的製備方法。特別是有關於一種具有氮化硼層的半導體元件，以及具有該氮化硼層的該半導體元件之製備方法。
半導體元件係使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸係逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，係增加不同的問題，且如此的問題在數量與複雜度上持續增加。因此，仍然持續著在達到改善品質、良率、效能與可靠度以及降低複雜度方面的挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，具有一基底；一墊氧化物層，位在該基底上；一硬遮罩層，位在該墊氧化物層上；一絕緣層，位在沿著該硬遮罩層與該墊氧化物層處，並延伸到該基底；一第一介電層，位在該基底與該絕緣層之間；以及一襯墊層，位在該硬遮罩層的一上表面上，以及位在該第一介電層與該絕緣層之間、位在該墊氧化物層與該絕緣層之間以及位在該硬遮罩層與該絕緣層之間；其中該硬遮罩層與該襯墊層係包含氮化硼。
在一些實施例中，該硬遮罩層的一厚度係介於大約1 nm到大約10 nm之間。
在一些實施例中，該襯墊層的一厚度係介於大約1 nm到大約10 nm之間。
在一些實施例中，該半導體元件還包括多個覆蓋層，位在該襯墊層的該上表面上，以及位在該絕緣層與該襯墊層之間，其中該等覆蓋層的最低點位在一垂直位面，其係較低於該基底之一上表面的一垂直位面。
在一些實施例中，該等覆蓋層的一寬度係從上到下逐漸縮減。
在一些實施例中，該等覆蓋層係由下列材料所製：氧化鋁、氧化鉿、氧化鋯、氧化鈦、氮化鈦、氮化鎢、氮化矽或氧化矽。
在一些實施例中，該半導體元件還包括一第一阻障層，位在該第一介電層與該襯墊層之間。
在一些實施例中，該半導體元件還包括一第二阻障層，位在該襯墊層與該絕緣層之間。
在一些實施例中，該第一阻障層與該第二阻障層係由氮化矽所製。
本揭露之另一實施例提供一種半導體元件，具有一基底；一絕緣層，位在該基底中；一第一介電層，位在該基底與該絕緣層之間；以及一襯墊層，位在該第一介電層與該絕緣層之間；其中該絕緣層的一上表面係大致與該基底的一上表面為共面，以及該襯墊層係包含氮化硼。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一基底；形成一墊氧化物層在該基底上；形成一硬遮罩層在該墊氧化物層上；形成一第一溝槽沿著該硬遮罩層與該墊氧化物層，並延伸到該基底；共形形成一第一介電層在該第一溝槽中；共形形成一襯墊層在該第一介電層上；以及形成一絕緣層在該襯墊層上；其中該硬遮罩層與該襯墊層係包含氮化硼。
在一些實施例中，形成該硬遮罩層在該墊氧化物層上的該步驟，係包括：形成一硼基層(boron-based layer)在該墊氧化物層上，其係藉由一成膜製程(film formation process)並使用多個第一前驅物所實現；以及轉換該硼基層成為該硬遮罩層，其係藉由在一處理製程中以多個第二前驅物與該硼基層進行反應所實現。
在一些實施例中，該等第一前驅物為乙硼烷(diborane)、硼氮炔(borazine)或硼氮炔的一烷基取代衍生物(an alkyl-substituted derivative of borazine)。
在一些實施例中，該等第二前驅物為氨水(ammonia)或聯氨(hydrazine)。
在一些實施例中，該處理製程包括引入多個矽基前驅物(silicon-based precursors)與該等第二前驅物並與該硼基層進行反應，且該等矽基前驅物為矽烷(silane)、三甲矽烷基胺(trisilylamine)、三甲基矽烷(trimethylsilane)以及矽氮烷(silazanes)。
在一些實施例中，該處理製程包括引入多個磷基前驅物(phosphorus-based precursors)與該等第二前驅物並與該硼基層進行反應，且該等磷基前驅物為磷化氫(phosphine)。
在一些實施例中，該處理製程包括引入多個氧基前驅物(oxygen-based precursors)與該等第二前驅物並與該硼基層進行反應，且該等氧基前驅物為氧、一氧化氮(nitric oxide)、二氧化碳(carbon dioxide)或水。
在一些實施例中，該成膜製程的一製程壓力係介於大約10 mTorr到大約760 Torr之間。
在一些實施例中，該成膜製程的一基底溫度係介於大約100℃到大約1000℃之間。
在一些實施例中，該成膜製程係使用電漿所執行，該電漿係藉由介於30 W到1000 W之間的一射頻功率(RF power)所提供。
由於本揭露該半導體元件的設計，該硬遮罩層可當成一抗反射塗佈使用，以改善圖案化的品質。據此，可改善半導體元件的品質。此外，由於該等覆蓋層的存在，所以可形成沒有任何孔洞(void)的該等絕緣層。因此，可改善半導體元件的可靠度(reliability)。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
應當理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進步性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，係包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異係可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」係可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，係為精確地相同的、相等的，或是平坦的，或者是其係可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異係可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，係均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))係對應Z方向箭頭的該方向，而下方(below)(或之下(down))係對應Z方向箭頭的相對方向。
應當理解，在本揭露的描述中，一元件(或一特徵)沿著方向Z位在最高垂直高度(level)的一表面，係表示成該元件(或該特徵)的一上表面。一元件(或一特徵)沿著方向Z位在最低垂直高度(level)的一表面，係表示成該元件(或該特徵)的一下表面。
應當理解，文中所提到的功能或步驟係可發生不同於各圖式中之順序。舉例來說，連續顯示的兩個圖式實際上可以大致同時執行，或者是有時可以相反順序執行，其係取決於所包含的功能或步驟。
應當理解，「正在形成(forming)」、「已經形成(formed)」以及「形成(form)」的術語，可表示並包括任何產生(creating)、構建(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一元件(element)、一摻雜物(dopant)或一材料的方法。形成方法的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻以及濕蝕刻，但並不以此為限。
應當理解，術語「大約(about)」修飾成分(ingredient)、部件的一數量(quantity)，或是本揭露的反應物(reactant)，其係表示可發生的數值數量上的變異(variation)，舉例來說，其係經由典型的測量以及液體處理程序(liquid handling procedures)，而該液體處理程序用於製造濃縮(concentrates)或溶液(solutions)。再者，變異的發生可源自於應用在製造組成成分(compositions)或實施該等方法或其類似方式在測量程序中的非故意錯誤(inadvertent error)、在製造中的差異(differences)、來源(source)、或成分的純度(purity)。在一方面，術語「大約(about)」意指報告數值的10%以內。在另一方面，術語「大約(about)」意指報告數值的5%以內。在再另一方面，術語「大約(about)」意指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
圖1為依據本揭露一實施例一種半導體元件1A之製備方法10的流程示意圖。圖2到圖7為依據本揭露一實施例該半導體元件1A之製備方法的一流程的剖視示意圖。
請參考圖1及圖2，在步驟S11，可提供一基底101，以及一墊氧化物層103、一硬遮罩層105以及一第一遮罩層601可依序形成在基底101上。
請參考圖1，舉例來說，基底101可由下列材料所製：矽、鍺、矽鍺、矽碳(silicon carbon)、矽鍺碳(silicon germanium carbon)、鎵、砷化鎵、砷化銦、磷化銦或其他IV-IV族、III-V族或II-VI族半導體材料。在一些實施例中，基底101可包括一有機半導體或一層式(layered)半導體，例如矽/矽鍺、絕緣體上覆矽(silicon-on-insulator)或絕緣體上覆矽鍺(silicon germanium-on-insulator)。舉例來說，當基底101由絕緣體上覆矽所製時，基底101可包括由矽所製的一上半導體層與一下半導體層，以及一埋入隔離層，而該埋入隔離層係將該上半導體層與該下半導體層分開。舉例來說，該埋入隔離層可包括一結晶或非結晶(crystalline or non-crystalline)氧化物、氮化物或其任一組合。
請參考圖2，墊氧化物層103可形成在基底101上。舉例來說，墊氧化物層103可由氧化矽所製。墊氧化物層103可藉由一沉積製程所形成，該沉積製程係例如化學氣相沉積。
請參考圖2，硬遮罩層105可形成在墊氧化物層103上。在一些實施例中，硬遮罩層105可具有一厚度，係介於大約1 nm到大約10 nm之間。尤其是，硬遮罩層105的厚度可介於大約2 nm到大約5 nm之間。在一些實施例中，舉例來說，硬遮罩層105可由氮化硼(boron nitride)所製。在一些實施例中，舉例來說，硬遮罩層105可由下列材料所製：氮化硼、矽硼氮化物(silicon boron nitride)、磷硼氮化物(phosphorus boron nitride)或硼碳矽氮化物(boron carbon silicon nitride)。
在一些實施例中，硬遮罩層105可藉由一成膜製程(film formation process)以及一處理製程(treatment process)所形成。尤其是，在成膜製程中，多個第一前驅物可引入到墊氧化物上，以形成一硼基層(boron-based layer)，而該等第一前驅物係可為硼基前驅物。接下來，在處理製程中，可引入多個第二前驅物以與硼基層進行反應，並轉變硼基層成為硬遮罩層105，而該等第二前驅物可為氮基(nitrogen-based)前驅物。
在一些實施例中，舉例來說，該等第一前驅物可為乙硼烷(diborane)、硼氮炔(borazine)或硼氮炔的一烷基取代衍生物(an alkyl-substituted derivative of borazine)。在一些實施例中，該等第一前驅物可以一流量引入，該流量係介於大約5 sccm(每分鐘標準立方公分(standard cubic centimeters per minute))到大約80 slm(每分鐘標準公升(standard liter per minute))之間；尤其是，介於大約10 sccm到大約1 slm之間。在一些實施例中，該等第一前驅物可藉由稀釋氣體(dilution gas)而引入，稀釋氣體矽例如氮(nitrogen)、氫(hydrogen)、氬(argon)或其組合。稀釋氣體可以一流量而引入，而該流量係介於大約5 sccm到大約50 slm；尤其是，介於大約1 slm到大約10 slm之間。
在一些實施例中，成膜製程無須電漿的輔助即可執行。在此狀況下，成膜製程的一基底溫度可介於大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可介於大約300℃到大約500℃之間。成膜製程的一製程壓力可介於大約10 mTorr到大約760 Torr之間。舉例來說，成膜製程的製程壓力可介於大約2 Torr到大約10 Torr之間。
在一些實施例中，成膜製程可在電漿存在下進行。在此情況下，成膜製程的一基底溫度可介於大約100℃到大約1000℃之間。舉例來說，成膜製程的基底溫度可介於大約300℃到大約500℃之間。成膜製程的一製程溫度可介於大約10 mTorr到大約760 Torr。舉例來說，成膜製程的製程溫度可介於大約2 Torr到大約10 Torr。電漿係藉由介於30 W到1000 W之間的一射頻功率(RF power)所提供。
在一些實施例中，舉例來說，該等第二前驅物可為氨水或聯氨。在一些實施例中，該等第二前驅物可以一流量引入，該流量係介於大約5sccm到大約50slm之間；尤其是，介於大約10 sccm到大約1 slm之間。
在一些實施例中，該等氧基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等氧基前驅物可為氧、一氧化氮(nitric oxide)、一氧化二氮(nitrous oxide)、二氧化碳或水。
在一些實施例中，該等矽基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等矽基前驅物可為矽烷(silane)、三甲矽烷基胺(trisilylamine)、三甲基矽烷(trimethylsilane)以及矽氮烷(silazanes)(例如六甲基環三矽氮烷(hexamethylcyclotrisilazane))。
在一些實施例中，該等磷基前驅物可在處理製程中與該等第二前驅物一起引入。舉例來說，該等磷基前驅物可為磷化氫(phosphine)。
在一些實施例中，該等氧基前驅物、該等矽基前驅物或該等磷基前驅物可在處理製程中與該等第二前驅物一起引入。
在一些實施例中，處理製程可用一電漿製程、一紫外線固化(UV cure)製程、一熱退火(thermal anneal)製程或其組合的一輔助所執行。
當該處理以電漿製程為輔助而執行時，電漿製程的電漿係可藉由射頻功率(RF power)所提供。在一些實施例中，在介於大約100 kHz直到大約1 MHz之間的一單一低頻率下，射頻功率可介於大約2 W到大約5000 W。在一些實施例中，在大於約13.6 MHz的一單一高頻率下，射頻功率可介於大約30 W到大約1000 W。在此情況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程壓力可介於大約10 mTorr到大約760 Torr之間。
當該處理以紫外線固化製程為輔助所執行時，在此情況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程溫度可介於大約10 mTorr到大約760 Torr之間。紫外線固化可藉由任何紫外線源所提供，例如汞微波弧燈(mercury microwave arc)、脈衝式氙閃光燈(pulsed xenon flash lamps)或高效率UV發光二極體陣列(high-efficiency UV light emitting diode arrays)。紫外線源可具有一波長，係介於大約170 nm到大約400 nm之間。紫外線源可提供一光子能量(photon energy)，係介於大約0.5 eV到大約10 eV之間；尤其是，係介於大約1 eV到大約6 eV之間。紫外線固化製程的輔助可從硬遮罩層105移除氫。當氫可擴散進入半導體元件1A的其他區域以及可能降低半導體元件1A的可靠度時，氫藉由紫外線固化製程之輔助的移除係可改善半導體元件1A的可靠度。此外，紫外線固化製程可增加硬遮罩層105的密度。
當該處理以熱退火製程為輔助所執行時，在此狀況下，處理製程的一基底溫度可介於大約20℃到大約1000℃之間。處理製程的一製程壓力可介於大約10 mTorr到大約760 Torr之間。
請參考圖2，第一遮罩層601可形成在硬遮罩層105上。舉例來說，第一遮罩層601可為一光阻層。可圖案化第一遮罩層601，以界定多個第一溝槽603的位置，而該等第一溝槽603係將於後說明。在第一遮罩層601的圖案化期間，硬遮罩層105可當作一抗反射塗佈使用，以改善從一光罩(photomask)轉變成為第一遮罩層601之影像的品質。
請參考圖1及圖3，在步驟S13，可執行一硬遮罩蝕刻製程以圖案化硬遮罩層105。
請參考圖3，可執行硬遮罩蝕刻製程以移除硬遮罩層105的一些部分，以及第一遮罩層601的圖案化可轉變成硬遮罩層105。硬遮罩蝕刻製程之硬遮罩層105的蝕刻率，可較快於硬遮罩蝕刻製程之墊氧化物層103的蝕刻率。舉例來說，在硬遮罩蝕刻製程期間，硬遮罩層105對墊氧化物層103的蝕刻率之比率可介於大約100：1到大約1.05：1之間。舉另一個例子，在硬遮罩蝕刻製程期間，硬遮罩層105對墊氧化物層103之蝕刻率的比率可介於大約100：1到大約10：1之間。
請參考圖1及圖4，在步驟S15，多個第一溝槽603可形成在基底101中。
請參考圖4，可執行一溝槽蝕刻製程以移除墊氧化物層103的一些部分以及基底101的一些部分。在溝槽蝕刻製程之後，該等第一溝槽603可同時形成在基底101中。溝槽蝕刻製程可為一多步驟蝕刻製程，舉例來說，係包括一第一蝕刻製程以及一第二蝕刻製程。
第一蝕刻製程之墊氧化物層103的蝕刻率可較快於第一蝕刻製程之基底101的蝕刻率。舉例來說，在第一蝕刻製程期間，墊氧化物層103對基底101之一蝕刻率的比率可介於大約100：1到大約1.05：1之間。舉另一個例子，在第一蝕刻製程期間，墊氧化物層103對基底101之一蝕刻率的比率可介於大約20：1到大約10：1之間。
第二蝕刻製程之基底101的蝕刻率可較快於第二蝕刻製程之硬遮罩層105的蝕刻率。舉例來說，在第二蝕刻製程期間，基底101對硬遮罩層105之一蝕刻率的比率可介於大約100：1到大約1.05：1之間。舉另一個例子，在第二蝕刻製程期間，基底101對硬遮罩層105之一蝕刻率的比率可介於大約100：1到大約20：1之間。
請參考圖4，在一些實施例中，該等第一溝槽603可具有一深寬比(aspect ratio)，係介於大約1：6到大約1：12之間。在一些實施例中，該等第一溝槽603的各下表面可呈圓凸(rounded)。當該等第一溝槽603具有圓凸下表面時，可避免角落效應(corner effect)。在一些實施例中，該等第一溝槽603的各下表面可為平坦的。在一些實施例中，該等第一溝槽603的各側壁可大致呈垂直。在一些實施例中，該等第一溝槽603的各側壁可呈錐形。在該等第一溝槽603的各側壁與基底101的上表面101TS之間的一角度α，可介於大約90度到大約100度之間。
應當理解，若是存在一個垂直平面，則一表面(或側壁)係呈「垂直(vertical)」的話，則該表面與該垂直平面的偏離不會超過該表面的均方根粗糙度的三倍。
請參考圖1及圖5，在步驟S17，多個第一介電層201可共形形成在該等第一溝槽603中。
請參考圖5，舉例來說，該等第一介電層201可由氧化矽所製。該等第一介電層201可藉由在一氧化物/氮氧化物空氣(oxide/oxynitride atmosphere)下執行一快速熱氧化在如圖4所繪示的中間半導體元件所形成。快速熱氧化的一溫度可大約為1000℃。在快速熱氧化期間，可氧化基底101經由該等第一溝槽603所暴露的一些部分，並可轉變成該等第一介電層201。該等第一介電層201的各上表面201TS可大致與基底101的各上表面101TS為共面。該等第一介電層201的各上表面201TS可接觸墊氧化物層103的下表面103BS。
請參考圖4，該等第一溝槽603與該等第一介電層201可一起界定一主動區AA在基底101中。一裝置元件可設置在主動區AA中或主動區AA上。裝置元件可為雙極接面電晶體(bipolar junction transistor)、金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field effect transistor)、二極體、系統大型積體(system large scale integration)、快閃記憶體、動態隨機存取記憶體、靜態隨機存取記憶體、電子抹除式可複寫唯讀記憶體(electrically erasable programmable read only memory)、影像感測器、微機電系統(micro-electro-mechanical system)、主動元件或被動元件，但並不以此為限。舉例來說，裝置元件可為動態隨機存取記憶體的一埋入字元線，並可設置在主動區AA中。舉另一個例子，裝置元件可為金屬氧化物半導體場效電晶體的一閘極結構，並可設置在主動區AA上。
請參考圖1及圖6，在步驟S19，一襯墊層203可共形形成在該等第一溝槽603中。
請參考圖6，襯墊層203可共形形成在該等第一溝槽603中以及在硬遮罩層105的上表面105TS上。在一些實施例中，襯墊層203可具有一厚度，係介於大約1 nm到大約10 nm之間。尤其是，襯墊層203的厚度可介於大約2 nm到大約5 nm之間。在一些實施例中，舉例來說，襯墊層203可由氮化硼所製。在一些實施例中，舉例來說，襯墊層203可由下列材料所製：氮化硼、矽硼氮化物、磷硼氮化物或硼碳矽氮化物。硬遮罩層105與形成在硬遮罩層105之上表面105TS上的襯墊層203係一起形成一氮化硼合成結構(boron-nitride-composite structure)。氮化硼合成結構的厚度可較大於形成在該等第一溝槽603中的襯墊層203。
襯墊層203可以類似於如圖2所例示之硬遮罩層105的一程序所形成。尤其是，襯墊層203可藉由一成膜製程以及一處理製程所形成。在成膜製程中，多個第一前驅物可引入到如圖5所例示的中間半導體元件上，以形成一氮基層，而該等第一前驅物係可為硼基前驅物。接下來，在處理製程中，可引入多個第二前驅物以與硼基層進行反應，並轉變硼基層成為襯墊層203，而該等第二前驅物可為氮基前驅物。
請參考圖1及圖7，在步驟S21，可形成多個絕緣層205以完全填滿該等第一溝槽603。
請參考圖7，可執行一高深寬比製程以沉積一層絕緣材料，進而完全填滿該等第一溝槽603並覆蓋襯墊層203的上表面203TS。舉例來說，絕緣材料可為氧化矽、氮化矽、氮氧化矽、氧化氮化矽或摻氟矽酸鹽(fluoride-doped silicate)。
應當理解，在本揭露的描述中，氮氧化矽表示一物質(substance)，其係包含矽、氮以及氧，且在其中之氧的一比率係大於氮的一比率。氧化氮化矽係表示一物質，其係包含矽、氧以及氮，且在其中之氮的一比率係大於氧的一比率。
高深寬比製程可包括一第一階段以及一第二階段。第一階段可具有一低沉積率，以確保更均勻的溝槽填充，並減少形成孔洞(voids)的機會。第二階段可具有一快速沉積率，以藉由減少沉積時間而提升整體生產效率。高深寬比製程可均包括當較慢的沉積率有益於減少缺陷時的一較慢沉積率階段，以及當高沉積率導致較短沉積時間時的一較高沉積率階段。
在一些實施例中，高深寬比製程的壓力可介於大約200 Torr與大約760 Torr之間。在一些實施例中，高深寬比製程的溫度可介於大約400℃到大約570℃之間。
在一些實施例中，在高深寬比製程之後，可執行一兩階段退火(two stage anneal)。兩階段退火的第一階段可在一環境中的一較低溫度下繼續進行，而該環境係包括一或多個含氧種類，例如水、氧、一氧化氮或一氧化二氮。兩階段退火的第一階段可重新安排並加強氧化矽網路(silicon oxide network)，以避免在該等第一溝槽603中形成空洞(voids)與開口(opening)。此外，兩階段退火之第一階段的較低溫度可以防止氧氣與多個溝槽壁(trench walls)和基底101的其他部分反應，以形成非期望(undesirable)的多個氧化物層。
兩階段退火的第二階段可在一缺氧環境中的一較高溫度中接著繼續進行。兩階段退火的第二階段可重新配置絕緣材料的結構並排除水分，其係均可增加絕緣材料的密度。舉例來說，該環境可為大致純氮、氮氣和稀有氣體(例如氦、氖、氬或氙)的混合物，或一大致純稀有氣體。該環境亦可具有還原氣體，例如氫或氨水(ammonia)。兩階段退火的第二階段可可促進高溫稠密化(densification)而不會使基板101氧化。
在兩階段退火之後，可執行一平坦化製程，例如化學機械研磨，直到襯墊層203的上表面203TS暴露為止，以移除多餘材料，提供一大致平坦表面給接下來的處理步驟，且同時形成多個絕緣層205。
圖8為依據本揭露另一實施例一種半導體元件1B的剖視示意圖。
請參考圖8，一中間半導體元件可以類似於如圖2到圖7所例示的一程序所製造。可執行在圖7中所例示的平坦化製程，直到基底101的上表面101TS暴露為止，以移除墊氧化物層103、硬遮罩層105、形成在基底101之上表面101TS上的襯墊層203，以及形成在基底101之上表面101TS上的該等絕緣層205。
圖9到圖10為依據本揭露一實施例一種半導體元件1C之製備方法的一流程的剖視示意圖。
請參考圖9，一中間半導體元件可以類似於如圖2到圖6所例示的一程序所製造。可形成多個覆蓋層301以覆蓋襯墊層203的上表面與該等第一溝槽603的各上部。該等覆蓋層301的一寬度W1可從上到下沿著方向Z而逐漸縮減。在一些實施例中，該等覆蓋層301的最低點301BP可位在一垂直位面，係較低於基底101之上表面101TS的一垂直位面。在一些實施例中，該等覆蓋層301的最低點301BP可位在一垂直位面，係等於或較高於基底101之上表面101TS的一垂直位面。
舉例來說，該等覆蓋層301可由下列材料所製：氧化鋁、氧化鉿、氧化鋯、氧化鈦、氮化鈦、氮化鎢、氮化矽或氧化矽。該等覆蓋層301可藉由一沉積製程所形成，例如一原子層沉積方法，係精確地控制原子層沉積方法之一第一前驅物的數量。
原子層沉積方法的第一前驅物可包括三甲基鋁(trimethylaluminum)、四氯化鉿(hafnium tetrachloride)、三級丁氧化鉿(hafnium tert-butoxide)、二甲基醯胺鉿(hafnium dimethylamide)、甲基乙基醯胺鉿(hafnium ethylmethylamide)、二乙基醯胺鉿(hafnium diethylamide)、甲氧基-三級丁氧化鉿(hafnium methoxy-t-butoxide)、四氯化鋯(zirconium tetrachloride)、四氯化鈦(titanium tetrachloride)、鈦酸四乙酯(tetraethyl titanate)、異丙醇鈦(titanium isopropoxide)、六氟化鎢(tungsten hexafluoride)、亞矽烷基(silylene)、氯(chlorine)、氨水(ammonia)、聯氨(dinitrogen tetrahydride)、矽四異氰酸酯(silicon tetraisocyanate)、CH 3OSi(NCO) 3或其組合。原子層沉積方法的第二前驅物可包括水、臭氧、氫或其組合。
請參考圖10，可執行類似於在圖7中所例示的各程序。由於該等覆蓋層301的存在，係可降低在該等第一溝槽603之各側壁上的絕緣材料的沉積率。因此，在該等第一溝槽603之各側壁上的絕緣材料的沉積率以及在該等第一溝槽603之各下表面上之絕緣材料的沉積率，係可變得相互接近。所以，該等第一溝槽603可以被填充，而在該等第一溝槽603的各下表面附近沒有任何孔洞形成。可改善半導體元件1C的良率。
圖11為依據本揭露另一實施例一種半導體元件1D的剖視示意圖。
請參考圖11，一中間半導體元件可以類似於如圖9及圖10所例示的一程序所製造。可執行如圖10所例示的平坦化製程，直到基底101的上表面101TS暴露為止，以移除墊氧化物層103、硬遮罩層105，形成在基底101之上表面101TS上的襯墊層203、形成在基底101之上表面101TS上的該等絕緣層205，以及形成在基底101之上表面101TS上的該等覆蓋層301。
圖12及圖13為依據本揭露一種實施例一半導體元件1E之製備方法的一流程的剖視示意圖。
請參考圖12，一中間半導體元件可以類似於如圖2到圖5所例示的一程序所製造。一第一阻障層401可共形形成在該等第一溝槽603中以及在硬遮罩層105的上表面上。第一阻障層401可具有一厚度，係介於大約10Å到大約5000Å之間。舉例來說，第一阻障層401可由氮化矽所製。第一阻障層401可藉由一沉積製程所形成，例如化學氣相沉積或原子層沉積。接下來，襯墊層203可共形形成在第一阻障層401上。襯墊層203內的硼可能從襯墊層203中過濾出，例如擴散到基底101，並且可能有害地影響半導體元件1E的可靠度。第一阻障層401可當成一實體阻障(physical barrier)，以避免或抑制硼從襯墊層203擴散到基底101中。
請參考圖13，第二阻障層403可共形形成在襯墊層203上。第二阻障層403可具有與第一阻障層4701相同的厚度，但並不以此為限。第二阻障層403可由與第一阻障層401相同的材料所製。可接著以類似於圖7所例示的一程序，形成該等絕緣層205在第二阻障層403上，並充填該等第一溝槽603。第二阻障層403可當作一實體阻障，以避免或抑制硼從襯墊層203擴散進入該等絕緣層205中。可執行平坦化製程，直到第二阻障層403的上表面暴露為止。
圖14為依據本揭露另一實施例一種半導體元件1F的剖視示意圖。
請參考圖14，一中間半導體元件可以如圖12及圖13所例示的一程序所製造。可執行在圖13中所例示的平坦化製程，直到基底101的上表面101TS暴露為止，以移除墊氧化物層103、硬遮罩層105、形成在基底101之上表面101TS上的襯墊層203、形成在基底101之上表面101TS上的該等絕緣層205、形成在基底101之上表面101TS上的第一阻障層401，以及形成在基底101之上表面101TS上的第二阻障層403。
圖15到圖18為依據本揭露一實施例一種半導體元件1G之製備方法的一流程的剖視示意圖。
請參考圖15及圖16，一中間半導體元件可以類似於如圖2到圖4所例示的一程序所製造。一流動層(flowable layer)501可共形形成在該等第一溝槽603中以及在如圖15所示之硬遮罩層105的上表面上。接下來，流動層501可轉變成為如圖16所示的第一介電層201。
在一些實施例中，流動層501可包括具有不飽和鍵結(unsaturated bonding)的化合物，例如雙鍵結以及三鍵結。流動層501可以軟膠狀層、具有液體流動特性的凝膠或是液體層為特徵，但並不以此為限。流動層501可流進並充填多個小的基底間隙，而不會形成空洞(voids)。可接著執行一熱製程，以藉由固體化流動層501而轉變流動層501成為第一介電層201。熱製程可能會將不飽和鍵結分解為自由基(radicals)，以及多個化合物可經由該等自由基而交聯(cross-link)。因此，流動層501可被固體化。在一些實施例中，在熱製程期間，可縮減流動層501的體積。因此，相較於流動層501，第一介電層201具有較大密度。第一介電層201可位在流動層501先前所占據的位置處。換言之，第一介電層201可共形設置在該等第一溝槽603中以及在硬遮罩層105的上表面上。
或者是，在一些實施例中，流動層501可為一可流動含矽與氮層(flowable silicon-and-nitrogen containing layer)。可流動含矽與氮層可藉由混合一無碳含矽(carbon-free silicon-containing)前驅物與一氮自由基(radical-nitrogen)前驅物所形成。可流動含矽與氮層的流動性(flowable nature)可允許可流動含矽與氮層流進多個窄的基底間隙或窄的溝槽中。在可流動含矽與氮層的形成期間，基底101的溫度可小於120℃、小於100℃、小於80℃或小於60℃。
舉例來說，無碳含矽前驅物可為一矽與氮前驅物、一矽與氫前驅物或一含矽氮與氫前驅物。在一些實施例中，無碳含矽前驅物亦可為無氧(oxygen-free)。氧的缺乏係導致在流動含矽與氮層中之矽烷醇基(silanol (Si—OH) group)的一較低濃度，而流動含矽與氮層係從無碳含矽前驅物所形成。在流動含矽與氮層中的多餘矽烷醇部分可在接下來的製程期間，造成增加孔隙率(porosity)以及收縮(shrinkage)，該接下來的製程係為從流動含矽與氮層移除羥(hydroxyl(—OH))部分。
在一些實施例中，無碳含矽前驅物可包括矽烷基胺silyl-amines)，例如H 2N(SiH 3)、HN(SiH 3) 2以及N(SiH 3) 3。一矽烷基胺的流量可較大於或大約為500 sccm。這些矽烷基胺可與額外的氣體混合，而該額外的氣體可當作載體氣體(carrier gases)、反應氣體(reactive gases)或其兩者。這些額外的氣體可包括H 2、N 2、NH 3、He以及Ar。
在一些實施例中，無碳含矽前驅物可包括單獨的矽烷(silane)或與其他含矽氣體(例如N(SiH 3) 3)、含氫氣體(例如H 2)及/或含氮氣體(例如N 2、NH 3)混合。
在一些實施例中，無碳含矽前驅物可包括二矽烷(disilane)、三矽烷(trisilane)、更高階矽烷以及氯化矽烷(chlorinated silanes)、單獨或與矽烷基胺組合。
自由基之氮前驅物可藉由將氨水傳送到一電漿區域所產生。可接著傳送自由基之氮前驅物以與無碳含矽前驅物混合。傳送氨水到電漿區域的流量可較大於或大約300 sccm、較大於或大約500 sccm或者是較大於或大約700 sccm。在一些實施例中，可使用例如氮或氫的氣體，以調整氮：氫的原子流量比(atomic flow ratio)。在一些實施例中，可使用氦或氬的氣體當作載體氣體，以傳送氨水到電漿區域。
在一些實施例中，無須使用氨水即可產生自由基之氮前驅物。包括氫、氮以及聯氨的其中一或多個該等氣體可傳送到電漿區域，以產生自由基之氮前驅物。
接下來，在含氧的空氣中，一固化(cure)製程以及一退火製程可依序施加在流動含矽與氮層(例如流動層501)，以轉換流動含矽與氮層成為由氧化矽所製的第一介電層201。在一些實施例中，固化製程的基底溫度可較低於或大約400℃。舉例來說，固化製程的基底溫度可介於大約100℃到大約200℃之間。在一些實施例中，退火製程的基底溫度可介於大約500℃到大約1100℃之間。在一些實施例中，含氧空氣可包括一或多個含氧氣體，例如分子氧、臭氧、水蒸氣(water vapor)、過氧化氫(hydrogen peroxide)以及氮氧化物(nitrogen-oxides)(例如一氧化氮、一氧化二氮等等)。
或者是，在一些實施例中，流動層501可藉由多個氣相前驅物與共反應物(co-reactants)進行反應所形成。流動層501可具有流動特性，其係可提供基底101之各基底間隙的一致性填充。接下來，可執行一後沉積處理(post-deposition treatment)，以及流動層501可實體地稠密及/或化學地轉換，以降低其可流動性(flowability)。在後沉積處理之後，流動層501可轉變成第一介電層201。在一些實施例中，稠密的流動層501可視為被固體化。在一些實施例中，實體地稠密流動層501可包括收縮流動層501。在一些實施例中，後沉積處理可包含取代在流動層501中的化學物質(chemicals)，其係可能導致更稠密、更大體積的第一介電層201。
在一些實施例中，流動層501可為流動氧化矽、氮化矽或氮氧化矽。在一些實施例中，流動層501可為碳化矽或碳氧化矽。在一些實施例中，用於形成流動層501的腔室壓力可介於大約1到200 Torr之間、介於10到75 Torr之間，或是大約10 Torr。在一些實施例中，用於形成流動層501的的基底溫度可介於大約-20℃到大約100℃之間、介於大約-20℃到30℃之間，或是介於-10℃到大約10℃之間。
在一些實施例中，該等氣相前驅物可包括含矽前驅物或含碳前驅物。該等共反應物可包括氧化劑(oxidants)、催化劑(catalyst)、表面活性劑(surfactant)、惰性載體氣體(inert carrier gases)。
該等含矽前驅物可包括矽烷(silane)、二矽烷(disilane)、三矽烷(trisilane)、六矽烷(hexasilane)、環六矽烷(cyclohexasilane)、烷氧基矽烷(alkoxysilanes)、胺基矽烷(aminosilanes)、烷基矽烷(alkylsilanes)、四異氰酸酯基矽烷(tetraisocyanatesilane，TICS)、氫半矽氧烷(hydrogen silsesquioxane)、T8-氫化球面矽氧烷(T8-hydridospherosiloxane)或1,2-二甲氧基-1,1,2,2-四甲基二矽烷(1,2-dimethoxy-1,1,2,2-tetramethyldisilane)，但並不以此為限。
烷氧基矽烷可包括四氧甲基環四矽氧烷(TOMCTS，tetraoxymethylcyclotetrasiloxane)、八甲基環四矽氧烷(OMCTS，octamethylcyclotetrasiloxane)、四乙氧基矽烷(TEOS，tetraethoxysilane)、三乙氧基矽烷(TES，triethoxysilane)、三甲氧基矽烷(TriMOS，trimethoxysilane)、甲基三乙氧基正矽酸鹽(MTEOS，methyltriethoxyorthosilicate)、四甲基正矽酸鹽(TMOS，tetramethylorthosilicate)、甲基三甲氧基矽烷(MTMOS，methyltrimethoxysilane)、二甲基二甲氧基矽烷(DMDMOS，dimethyldimethoxysilane)、二乙氧基矽烷(DES，diethoxysilane)、二甲氧基矽烷(DMOS，dimethoxysilane)、三苯基乙氧基矽烷(triphenylethoxysilane)、1-(三乙氧基矽烷基)-2-(二乙氧基甲基矽烷基)乙烷(1-(triethoxysilyl)-2-(diethoxymethylsilyl)ethane)、三第三丁氧基矽醇(tri-t-butoxylsilanol)、六甲氧基二矽烷(HMODS， hexamethoxydisilane)、六乙氧基二矽烷(HEODS，hexaethoxydisilane)或是第三丁氧基二矽烷(tert-butoxydisilane)，但並不以此為限。胺基矽烷可包括雙-第三丁胺矽烷(BTBAS，bis-tert-butylamino silane)或三(二甲基胺基)矽烷(tris(dimethylamino)silane)。
該等含碳前驅物可包括三甲基矽烷(3MS，trimethylsilane)、四甲基矽烷(4MS，tetramethylsilane)、二乙氧基甲基矽烷(DEMS，diethoxymethylsilane)、二甲基二甲氧基矽烷(DMDMOS，dimethyldimethoxysilane)、甲基-三乙氧基矽烷(MTES，methyl-triethoxysilane)、甲基-三甲氧基矽烷(methyl-trimethoxysilane)、甲基-二乙氧基矽烷(methyl-diethoxysilane)、甲基-二甲氧基矽烷(methyl-dimethoxysilane)、三甲氧基甲基矽烷(TMOMS，trimethoxymethylsilane)、二甲氧基甲基矽烷(dimethoxymethylsilane)或是雙(三甲基矽烷基)碳二醯亞胺(bis(trimethylsilyl)carbodiimide)，但並不以此為限。
該等氧化劑可包括臭氧、過氧化氫、氧、水、醇(alcohols)、一氧化氮、二氧化氮(nitrous dioxide)、一氧化二氮、一氧化碳(carbon monoxide)或二氧化碳，但並不以此為限。舉例來說，醇可包括甲醇(methanol)、乙醇(ethanol)或異丙醇(isopropanol)。
催化劑可包括質子予體催化劑(proton donor catalyst)、含鹵素化合物、無機酸(mineral acid)、鹼(bases)、氯基二乙氧基矽烷(chloro-diethoxysilane)、甲磺酸(methanesulfonic acid)、三氟甲磺酸(trifluoromethanesulfonic acid)、氯基二甲氧基矽烷(chloro-dimethoxysilane)、砒啶(pyridine)、氯化乙醯(acetyl chloride)、氯代乙酸(chloroacetic acid)、二氯乙酸(dichloroacetic acid)、三氯乙酸(trichloroacetic acid)、草酸(oxalic acid)、苯甲酸(benzoic acid)或是三乙胺(triethylamine)，但並不以此為限。質子予體催化劑可包括硝酸(nitric acid)、氫氟酸(hydrofluoric acid)、磷酸(phosphoric acid)、硫酸(sulphuric acid)、鹽酸(hydrochloric acid)、溴酸(bromic acid)、溴酸衍生物(carboxylic acid derivatives)、氨水(ammonia)、氫氧化銨(ammonium hydroxide)、聯胺(hydrazine)或羥胺(hydroxylamine)。含鹵素化合物可包括二氯矽烷(dichlorosilane)、三氯矽烷(trichlorosilane)、甲基氯矽烷(methylchlorosilane)、氯基三乙氧基矽烷(chlorotriethoxysilane)、氯基三甲氧基矽烷(chlorotrimethoxysilane)、氯甲基二乙氧基矽烷(chloromethyldiethoxysilane)、氯甲基二甲氧基矽烷(chloromethyldimethoxysilane)、乙烯基三氯矽烷(vinyltrichlorosilane)、二乙氧基二氯矽烷(diethoxydichlorosilane)或是六氯二矽氧烷(hexachlorodisiloxane)。無機酸可包括甲酸(formic acid)或是醋酸(acetic acid)。鹼可包括次膦(phosphine)。
該等表面活化劑可包括溶劑(solvents)、醇、乙二醇(ethylene glycol)或是聚乙二醇(polyethylene glycol)。該等表面活化劑可用於減輕表面張力並增加反應物在基底表面上的潤濕性(wetting)。該等表面活化劑亦可增加該等氣相前驅物與其他反應物的混溶性(miscibility)。
該等溶劑可為非極性(non-polar)或極性(polar)以及質子(protic)或非質子(aprotic)。該等溶劑係可與該等氣相前驅物的選擇匹配，以改善在該等氧化劑中的混溶性。非極性溶劑可包括烷烴(alkanes)以及烯烴(alkenes)；該等極性非質子溶劑可包括丙酮(acetones)以及醋酸鹽(acetate)；以及該等極性質子溶劑可包括醇與羧酸(carboxylic)的化合物。
該等溶劑的例子可包括甲醇(methanol)、乙醇(ethanol)、異丙醇(isopropanol)、丙酮(acetone)、二乙基乙醚(diethylether)、乙腈(acetonitrile)、二甲基甲醯胺(dimethylformamide)、甲基亞碸(dimethyl sulfoxide)、四氫呋喃(tetrahydrofuran)、二氯甲烷(dichloromethane)、己烷(hexane)、苯(benzene)、甲苯(toluene)、庚烷(isoheptane)以及二乙基乙醚(diethylether)，但並不以此為限。在一些實施例中，該等溶劑可在其他反應物之前引入。
在一些實施例中，該等惰性載體氣體可包括氮、氦或氬。後沉積處理可交聯並移除在流動層501中的多個端基(terminal groups)，例如—OH基以及—H基，因此增加流動層501的密度與硬度。後沉積處理可暴露在一下游或直接電漿、暴露在紫外線或微波輻射、或是暴露在其他能量源而進行熱固化。
當使用熱固化當成後沉積處理的方法時，熱固化的溫度可介於大約200℃到大約600℃之間。後沉積處理可在一惰性環境中、在一氧化環境(oxidizing environment)中、在一氮化環境(nitridizing environment)中或是在一氧化與氮化混合環境中執行。惰性環境可包括氬或氦。氧化環境可包括氧、臭氧、水、過氧化氫、一氧化二氮、一氧化氮、二氧化氮(nitrogen dioxide)、一氧化碳、二氧化碳。氮化環境可包括氮、氨水、一氧化二氮、一氧化氮、二氧化氮。熱固化的溫度可介於大約0.1Torr到大約10Torr之間。
當使用暴露在一下游或直接電漿當作後沉積處理的方法時，電漿係可為惰性電漿(inert plasma)或一反應電漿(reactive plasma)。惰性電漿可為氦與氬電漿。反應電漿可為包含氧與水蒸氣(steam)的氧化電漿，或是包含氫與一稀釋劑(diluent)的含氫電漿，而稀釋劑係例如惰性氣體。在一些實施例中，在電漿暴露期間的溫度可大約為25℃或更高。在一些實施例中，在電漿暴露期間的溫度可介於大約-15℃到大約25℃之間。
請參考圖17，襯墊層203可以類似於如圖2所例示之硬遮罩層105的一程序而共形形成在第一介電層201上。
請參考圖18，該等絕緣層205可以類似於如圖7所示的一程序而形成在襯墊層203上，並填滿該等第一溝槽603。可執行一平坦化製程以移除多餘材料，直到襯墊層203的上表面暴露為止。
圖19為依據本揭露另一實施例一種半導體元件1H的剖視示意圖。
請參考圖19，一中間半導體元件可以類似於如圖15到圖18所例示的一程序所製造。可執行如圖18所例示的平坦化製程，直到基底101的上表面101TS暴露為止，以移除墊氧化物層103、硬遮罩層105、形成在基底101之上表面101TS上的襯墊層203、以及形成在基底101之上表面101TS上的該等絕緣層205。
本揭露之一實施例提供一種半導體元件，具有一基底；一墊氧化物層，位在該基底上；一硬遮罩層，位在該墊氧化物層上；一絕緣層，位在沿著該硬遮罩層與該墊氧化物層處，並延伸到該基底；一第一介電層，位在該基底與該絕緣層之間；以及一襯墊層，位在該硬遮罩層的一上表面上，以及位在該第一介電層與該絕緣層之間、位在該墊氧化物層與該絕緣層之間以及位在該硬遮罩層與該絕緣層之間；其中該硬遮罩層與該襯墊層係包含氮化硼。
本揭露之另一實施例提供一種半導體元件，具有一基底；一絕緣層，位在該基底中；一第一介電層，位在該基底與該絕緣層之間；以及一襯墊層，位在該第一介電層與該絕緣層之間；其中該絕緣層的一上表面係大致與該基底的一上表面為共面，以及該襯墊層係包含氮化硼。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一基底；形成一墊氧化物層在該基底上；形成一硬遮罩層在該墊氧化物層上；形成一第一溝槽沿著該硬遮罩層與該墊氧化物層，並延伸到該基底；共形形成一第一介電層在該第一溝槽中；共形形成一襯墊層在該第一介電層上；以及形成一絕緣層在該襯墊層上；其中該硬遮罩層與該襯墊層係包含氮化硼。
由於本揭露該半導體元件的設計，硬遮罩層105可當成一抗反射塗佈使用，以改善圖案化的品質。據此，可改善半導體元件1A的品質。此外，由於該等覆蓋層205的存在，所以可形成沒有任何孔洞(void)的該等絕緣層301。因此，可改善半導體元件1C的可靠度(reliability)。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
1A:半導體元件 1B:半導體元件 1C:半導體元件 1D:半導體元件 1E:半導體元件 1F:半導體元件 1G:半導體元件 1H:半導體元件 10:方法 101:基底 101TS:上表面 103:墊氧化物層 103BS:下表面 105:硬遮罩層 105TS:上表面 201:第一介電層 201TS:上表面 203:襯墊層 203TS:上表面 205:絕緣層 301:覆蓋層 301BP:最低點 401:第一阻障層 403:第二阻障層 501:流動層 601:第一遮罩層 603:第一溝槽 AA:主動區 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 W1:寬度 Z:方向 α:角度
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為依據本揭露一實施例一種半導體元件之製備方法的流程示意圖。 圖2到圖7為依據本揭露一實施例該半導體元件之製備方法的一流程的剖視示意圖。 圖8為依據本揭露另一實施例一種半導體元件的剖視示意圖。 圖9到圖10為依據本揭露一實施例一種半導體元件之製備方法的一流程的剖視示意圖。 圖11為依據本揭露另一實施例一種半導體元件的剖視示意圖。 圖12及圖13為依據本揭露一實施例一種半導體元件之製備方法的一流程的剖視示意圖。 圖14為依據本揭露另一實施例一種半導體元件的剖視示意圖。 圖15到圖18為依據本揭露一實施例一種半導體元件之製備方法的一流程的剖視示意圖。 圖19為依據本揭露另一實施例一種半導體元件的剖視示意圖。
1A:半導體元件
101:基底
103:墊氧化物層
105:硬遮罩層
105TS:上表面
201:第一介電層
203:襯墊層
203TS:上表面
205:絕緣層
603:第一溝槽
AA:主動區
Z:方向

Claims (7)

  1. 一種半導體元件的製備方法，包括：提供一基底；形成一墊氧化物層在該基底上；形成一硬遮罩層在該墊氧化物層上；形成一第一溝槽沿著該硬遮罩層與該墊氧化物層，並延伸到該基底；共形形成一第一介電層在該第一溝槽中；共形形成一襯墊層在該第一介電層上；以及形成一絕緣層在該襯墊層上；其中該硬遮罩層與該襯墊層係包含氮化硼；其中形成該硬遮罩層在該墊氧化物層上的該步驟，係包括：形成一硼基層在該墊氧化物層上，其係藉由一成膜製程並使用多個第一前驅物所實現；以及轉換該硼基層成為該硬遮罩層，其係藉由在一處理製程中以多個第二前驅物與該硼基層進行反應所實現；其中該等第一前驅物為乙硼烷、硼氮快或硼氮快的一烷基取代衍生物；其中該等第二前驅物為氨水或聯氨。
  2. 如請求項1所述之半導體元件的製備方法，其中該處理製程包括引入多個矽基前驅物與該等第二前驅物並與該硼基層進行反應，且該等矽基前 驅物為矽烷、三甲矽烷基胺、三甲基矽烷以及矽氮烷。
  3. 如請求項1所述之半導體元件的製備方法，其中該處理製程包括引入多個磷基前驅物與該等第二前驅物並與該硼基層進行反應，且該等磷基前驅物為磷化氫。
  4. 如請求項1所述之半導體元件的製備方法，其中該處理製程包括引入多個氧基前驅物與該等第二前驅物並與該硼基層進行反應，且該等氧基前驅物為氧、一氧化氮、二氧化碳或水。
  5. 如請求項1所述之半導體元件的製備方法，其中該成膜製程的一製程壓力係介於大約10mTorr到大約760Torr之間。
  6. 如請求項5所述之半導體元件的製備方法，其中該成膜製程的一基底溫度係介於大約100℃到大約1000℃之間。
  7. 如請求項6所述之半導體元件的製備方法，其中該成膜製程係使用電漿所執行，該電漿係藉由介於30W到1000W之間的一射頻功率所提供。
TW110148400A 2020-08-18 2021-05-26 具有氮化硼層之半導體元件的製備方法 TWI779975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/996,170 2020-08-18
US16/996,170 US11264474B1 (en) 2020-08-18 2020-08-18 Semiconductor device with boron nitride layer and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW202220165A TW202220165A (zh) 2022-05-16
TWI779975B true TWI779975B (zh) 2022-10-01

Family

ID=80269886

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110119117A TWI825423B (zh) 2020-08-18 2021-05-26 具有氮化硼層的半導體元件及其製備方法
TW110148400A TWI779975B (zh) 2020-08-18 2021-05-26 具有氮化硼層之半導體元件的製備方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110119117A TWI825423B (zh) 2020-08-18 2021-05-26 具有氮化硼層的半導體元件及其製備方法

Country Status (3)

Country Link
US (1) US11264474B1 (zh)
CN (1) CN114078950B (zh)
TW (2) TWI825423B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
TW201541529A (zh) * 2014-04-25 2015-11-01 羅傑斯公司 熱管理電路材料、其製造方法、及其形成的製品
TW201821637A (zh) * 2016-07-29 2018-06-16 美商蘭姆研究公司 用於半導體圖案化應用之摻雜的原子層沉積膜

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382722B1 (ko) * 2000-11-09 2003-05-09 삼성전자주식회사 트렌치 소자분리막 및 그 제조방법
US7332409B2 (en) * 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US20090200635A1 (en) * 2008-02-12 2009-08-13 Viktor Koldiaev Integrated Circuit Having Electrical Isolation Regions, Mask Technology and Method of Manufacturing Same
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US20100108976A1 (en) * 2008-10-30 2010-05-06 Sandisk 3D Llc Electronic devices including carbon-based films, and methods of forming such devices
US20110233513A1 (en) * 2010-03-29 2011-09-29 International Business Machines Corporation Enhanced bonding interfaces on carbon-based materials for nanoelectronic devices
CN104425592B (zh) * 2013-08-20 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法、静态随机存储器及其形成方法
CN104779284B (zh) * 2014-01-09 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
CN105405809B (zh) * 2014-09-12 2018-06-19 上海格易电子有限公司 一种快闪存储器的制造方法
CN104319257B (zh) * 2014-10-29 2017-04-05 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN107534013B (zh) * 2015-04-03 2021-10-26 应用材料公司 在热cvd期间使配位体共同流动来填充高深宽比沟槽的工艺
KR102389813B1 (ko) * 2015-05-19 2022-04-22 삼성전자주식회사 반도체 소자
US10490631B2 (en) * 2017-11-24 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US10262890B1 (en) * 2018-03-09 2019-04-16 International Business Machines Corporation Method of forming silicon hardmask
US10644150B2 (en) * 2018-06-04 2020-05-05 International Business Machines Corporation Tunnel field-effect transistor with reduced subthreshold swing
CN110676221B (zh) * 2018-07-02 2022-04-19 联华电子股份有限公司 半导体元件及其制作方法
TWI671900B (zh) * 2018-08-13 2019-09-11 華邦電子股份有限公司 半導體裝置及其製造方法
KR20200025542A (ko) * 2018-08-30 2020-03-10 삼성전자주식회사 화학적 기계적 연마용 슬러리 조성물
US11335604B2 (en) * 2018-10-31 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US11462639B2 (en) * 2019-12-26 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11183584B2 (en) * 2020-01-17 2021-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11532509B2 (en) * 2020-01-30 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Selective hybrid capping layer for metal gates of transistors
US11302372B2 (en) * 2020-02-07 2022-04-12 International Business Machines Corporation MTJ stack containing a top magnetic pinned layer having strong perpendicular magnetic anisotropy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387248A (zh) * 2001-05-18 2002-12-25 三星电子株式会社 半导体器件的隔离方法
TW201541529A (zh) * 2014-04-25 2015-11-01 羅傑斯公司 熱管理電路材料、其製造方法、及其形成的製品
TW201821637A (zh) * 2016-07-29 2018-06-16 美商蘭姆研究公司 用於半導體圖案化應用之摻雜的原子層沉積膜

Also Published As

Publication number Publication date
TW202220165A (zh) 2022-05-16
US20220059666A1 (en) 2022-02-24
CN114078950B (zh) 2024-03-29
US11264474B1 (en) 2022-03-01
TWI825423B (zh) 2023-12-11
CN114078950A (zh) 2022-02-22
TW202209628A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR102427218B1 (ko) 기판 표면들 상에 유동성 유전체 디포지션 처리
US8685867B1 (en) Premetal dielectric integration process
KR101758944B1 (ko) 신규한 갭 충진 집적화
TWI798794B (zh) 半導體裝置的製備方法
JP2009135450A (ja) トレンチ内に誘電層を形成する方法
TW201623669A (zh) 用於選擇性的超低介電常數封孔之可流動介電質
TW201401372A (zh) 具有可調式溼蝕刻率之可流動氧化物膜
US11631735B2 (en) Semiconductor device with flowable layer
KR20120089792A (ko) 고 종횡비 트렌치의 바텀 업 충전
TWI779975B (zh) 具有氮化硼層之半導體元件的製備方法
TWI754799B (zh) 半導體製程方法與半導體裝置
TWI803361B (zh) 具有複合字元線結構的半導體元件及其製備方法
CN107919319A (zh) 内连线结构的制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent