CN102870210A - 元件搭载用基板及其制造方法 - Google Patents

元件搭载用基板及其制造方法 Download PDF

Info

Publication number
CN102870210A
CN102870210A CN2011800218519A CN201180021851A CN102870210A CN 102870210 A CN102870210 A CN 102870210A CN 2011800218519 A CN2011800218519 A CN 2011800218519A CN 201180021851 A CN201180021851 A CN 201180021851A CN 102870210 A CN102870210 A CN 102870210A
Authority
CN
China
Prior art keywords
substrate
thick film
conductor layer
film conductor
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800218519A
Other languages
English (en)
Inventor
中山胜寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of CN102870210A publication Critical patent/CN102870210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种耐硫化性良好的元件搭载用基板。元件搭载用基板1具备：低温烧成陶瓷（LTCC）基板2；形成于所述LTCC基板2的至少一个主表面上的由以银为主体的金属形成的厚膜导体层3；和形成于该厚膜导体层3上的导电性金属的镀敷层4。厚膜导体层3具有平滑的表面，且以该表面和所述LTCC基板2的所述主表面的高度大致相同的方式被埋入。

Description

元件搭载用基板及其制造方法
技术领域
本发明涉及元件搭载用基板及其制造方法，特别是涉及耐硫化性优异的元件搭载用基板、及用于制造该元件搭载用基板的制造方法。
背景技术
近年来，伴随着电子设备的高密度安装化和处理速度的高速化，作为元件搭载用基板，普遍采用具有低介电常数且低布线电阻的优异特性的低温烧成陶瓷基板(LTCC基板)。此外，作为用于搭载发光二极管(LED)这样的发光元件的基板，正在研究能够满足耐候性、光获取效率、散热性等各特性的LTCC基板的应用。
LTCC基板是在比常用陶瓷基板的烧成温度低的800～1000℃左右的温度下烧成的基板，通过将由玻璃与陶瓷填料（例如氧化铝填料和氧化锆填料）形成的生片以规定的片数重叠、并通过热压接使其一体化后进行烧成来制造。
在这样的LTCC基板的表面，作为连接端子(电极)，形成有对以银或铜这样的导体金属为主体的糊料进行烧成而得的厚膜导体层。在厚膜导体层的表面形成有例如由镍镀膜和金镀膜层叠而成的镀敷层(镍/金镀层)来改善引线接合性、密合强度、耐候性等。通过形成这样的镀敷层，特别是可使耐硫化性提高，能够抑制因与空气中等的硫成分反应而产生的厚膜导体层的变色(例如参照专利文献1、2)。
然而，厚膜导体层通常具有5～15μm左右的厚度，在其上形成的镀敷层、特别是镍镀膜的厚度为5～15μm左右。但是，难以正确控制镍镀膜的厚度，有时会形成设想外的较厚的厚度。如果镍镀膜的厚度比通常厚、例如接近20μm，则厚膜导体层会受到过度的拉伸应力，厚膜导体层的端部有时会从LTCC基板剥离。如果产生这种剥离，则水分会侵入LTCC基板和厚膜导体层之间的间隙，厚膜导体层中的银沿着端部扩散到镀敷层的表面、特别是最外层表面的金镀膜上。
于是，在以这种状态置于硫化性环境中的情况下，扩散到最外层表面的金镀膜上的银被硫化，有引线接合性等降低之虞。此外，金镀膜的表面发黑而导致反射率降低，因此作为发光元件等的搭载用基板是欠佳的。
另外，为了在不损害引线接合性的情况下提高烧成时的尺寸精度，提出了以下的LTCC布线基板：即，在最外层具有Ag系导体糊料的印刷层（未烧成的厚膜导体层）的未烧成的低温烧成陶瓷基板的两面上，压接在烧成温度（800～1000℃）下不烧结的氧化铝生片（约束烧成用生片），在该状态下同时烧成基板和厚膜导体层后研磨除去氧化铝生片的残留物，在由此形成的厚膜导体层的粗糙表面上形成镀敷被膜的LTCC布线基板（例如参照专利文献3、4）。
但是，专利文献3、4中记载的LTCC布线基板是用约束烧成用的氧化铝生片夹持两面后加压的，因此难以将未烧成的厚膜导体层在整个厚度范围内压入未烧成的低温烧成陶瓷基板。所以，专利文献3、4的LTCC布线基板的厚膜导体层无法完全埋入低温烧成陶瓷基板内，不能充分防止因镀敷膜的应力引起的厚膜导体层端部的剥离，耐硫化性不足。此外，厚膜导体层的表面因约束烧成用生片残留物的除去而处于粗糙状态，因此存在镀敷处理后引线接合性等低劣的问题。
现有技术文献
专利文献
专利文献1:日本实用新型实公平2-36278号公报
专利文献2:日本专利特开2002-314230号公报
专利文献3:日本专利第4123278号公报
专利文献4:日本专利特开2008-235911号公报
发明内容
本发明所要解决的技术问题
本发明是为了解决上述技术问题而完成的发明，以提供一种厚膜导体层端部的剥离得到防止、耐硫化性优异的元件搭载用基板为目的。本发明还以提供得到这种耐硫化性优异的元件搭载用基板的制造方法为目的。
解决技术问题的技术方案
本发明的元件搭载用基板的特征在于，它具备：低温烧成陶瓷基板；形成于所述低温烧成陶瓷基板的至少一个主表面上的由以银为主体的金属形成的厚膜导体层，它具有平滑的表面，且以该表面和所述低温烧成陶瓷基板的所述主表面的高度大致相同的方式被埋入；和形成于该厚膜导体层上的导电性金属的镀敷层。
本发明的元件搭载用基板中，优选所述厚膜导体层的表面和所述低温烧成陶瓷基板的所述主表面之间的高度差在2μm以下。还优选镀敷层为镍－金镀层。
本发明的元件搭载用基板的制造方法的特征在于，它具备：在由包含玻璃粉末和陶瓷填料的玻璃陶瓷组合物形成的未烧成基板的至少一个主表面上，形成由以银为主体的金属的糊料形成的未烧成厚膜导体层的工序；在所述未烧成厚膜导体层上设置具有平滑按压面的加压板，介由该加压板对所述未烧成厚膜导体层朝厚度方向按压而将其压入所述未烧成基板，直到该未烧成厚膜导体层的表面和所述未烧成基板的所述主表面的高度大致相同的工序；对压入所述未烧成厚膜导体层的所述未烧成基板与所述未烧成厚膜导体层一起进行加热·烧成的工序；和在所述烧成的厚膜导体层的表面上形成由导电性金属形成的镀敷层的工序。
发明的效果
采用本发明，则在低温烧成陶瓷基板的至少一个主表面上形成的厚膜导体层可以该层表面和所述低温烧成陶瓷基板的所述主表面的高度大致相同的方式埋入形成，由此防止厚膜导体层从低温烧成陶瓷基板剥离，可获得耐硫化性优异的元件搭载用基板。
附图的简单说明
图1是表示本发明的元件搭载用基板的一例的俯视图。
图2是图1所示的元件搭载用基板的X-X线剖视图。
图3是将图2的一部分放大显示的放大剖视图。
图4是用于说明本发明的元件搭载用基板的制造方法的剖视图。
具体实施方式
以下，参照附图对本发明进行说明。
图1是表示本发明的元件搭载用基板1的一例的俯视图。此外，图2是图1所示的元件搭载用基板1的X-X线剖视图，图3是将图2的一部分放大显示的放大剖视图。
本发明的元件搭载用基板1具有由包含玻璃粉末和陶瓷填料的玻璃陶瓷组合物的烧结体形成的低温烧成陶瓷基板(LTCC基板)2。在LTCC基板2的一个主表面为搭载有半导体元件、例如LED元件这样的发光元件的搭载面2a。另外，LTCC基板2的形状、厚度、尺寸等不必限制，可以在LTCC基板2的搭载面2a侧设置包围中央部的内侧呈例如圆形的侧壁（省略图示）。
在搭载面2a上形成有由以银为主的金属构成的、成为与半导体元件连接的连接端子(电极)的厚膜导体层3。该厚膜导体层3具有无凹凸的平滑（平坦）表面，且以该表面和所述LTCC基板2的搭载面2a的高度大致相同的方式被埋入LTCC基板2。另外，本说明书中，所谓“高度大致相同”是指高度差优选在10μm以下，更优选在5μm以下。厚膜导体层3的表面和LTCC基板2的搭载面2a哪一方高都可，也可两者同高、即成为一个平面。其中，优选厚膜导体层3的表面高于LTCC基板2的搭载面2a，且高度差（阶差）（h）在2μm以下，更优选在1μm以下，如此可充分发挥防止厚膜导体层3剥离的效果。如果高度差超过2μm，则容易因镀敷膜4受到拉伸应力而导致厚膜导体层3剥离。此外，如果厚膜导体层3的表面低于LTCC基板2的搭载面2a，则镀敷膜4的表面上会产生阶差，从而有产生引线接合不良等问题之虞。
厚膜导体层3如后所述，通过用丝网印刷等印刷金属的糊料、经加压压入基板的同时烧成来形成。厚膜导体层3的表面粗糙度（算术平均粗糙度）Ra优选在0.3μm以下，更优选在0.2μm以下。Ra根据JIS B 0601:1982来求得。如果Ra超过0.3μm，则实施镀敷处理后会产生部分的薄膜部位，由镀敷而产生被膜的效果变小，存在厚膜导体层3在耐候性试验中劣化之虞。
在如此被埋入LTCC基板2的厚膜导体层3的表面上，形成由导电性金属形成的镀敷层4。虽未图示，但镀敷层4例如可由包覆厚膜导体层3表面的镍镀膜和包覆该镍镀膜表面的金镀膜构成，以没有间隙的方式包覆厚膜导体层3从LTCC基板2露出的表面。
另一方面，在位于和LTCC基板2的搭载面2a相反的一侧的非搭载面2b上，形成有成为外部连接用连接端子(电极)的厚膜导体层3。该厚膜导体层3和前述搭载面2a一侧的厚膜导体层3相同，也具有平滑的表面，且以该表面和LTCC基板2的非搭载面2b的高度大致相同的方式被埋入LTCC基板2。此外，该厚膜导体层3从LTCC基板2露出的表面上也形成有由导电性金属形成的镀敷层4。非搭载面2b侧的厚膜导体层3和镀敷层4分别可由和搭载面2a侧的厚膜导体层3和镀敷层4相同的材料形成。
再者，在LTCC基板2的内部，设有将搭载面2a的元件连接用连接端子和非搭载面2b的外部连接用连接端子电连接的贯穿导体5。贯穿导体5可由和形成于搭载面2a和非搭载面2b的厚膜导体层3同样的材料形成。
通过这样的元件搭载用基板1，厚膜导体层3被埋入LTCC基板2，因此即使在镀敷层4、特别是镍镀层形成设想外的较厚的厚度而导致厚膜导体层3受到过度拉伸应力的场合下，也能够防止厚膜导体层3的端部从LTCC基板2剥离。由此，能够抑制构成厚膜导体层3的银以银离子的状态向镀敷层4的表面扩散，防止硫化性环境下的硫化。因此，可得到引线接合性等良好、或在搭载发光元件时所需的反射率也良好的元件搭载用基板1。
本发明的元件搭载用基板1的特征在于，LTCC基板2的至少形成于搭载面2a上的厚膜导体层3被埋入LTCC基板2。非搭载面2b侧的厚膜导体层3并不必被埋入LTCC基板2，也可以形成于非搭载面2b上，但通过使厚膜导体层3具有在LTCC基板2的两侧都被埋入LTCC基板2的结构，可发挥更好的耐硫化性。
下面，对本发明的元件搭载用基板1的制造方法进行说明。图4（a）和（b）是用于说明本发明的制造中加压·烧成工序的元件搭载用基板1的剖视图。在图4和以下的记载中，对于元件搭载用基板1的制造中所用的构件，标注与该构件最终构成的元件搭载用基板1的构件相同的符号进行说明。
本发明的元件搭载用基板1的制造方法具备：制造由包含玻璃粉末和陶瓷填料的玻璃陶瓷组合物形成的未烧成基板2，在其搭载面2a和非搭载面2b上分别形成由以银为主体的金属的糊料形成的未烧成厚膜导体层3的工序（未烧成基板制造工序）；在形成有这些未烧成厚膜导体层3的未烧成基板2的两面设置具有平滑（平坦）按压面的一对加压板6，以使各按压面分别与相应的未烧成厚膜导体层3的表面抵接，介由这些加压板6对未烧成厚膜导体层3朝厚度方向按压而将其压入未烧成基板2，在该状态下加热·烧成的工序（加压·烧成工序）；和在被埋入基板的厚膜导体层3的露出面上形成由导电性金属形成的镀敷层4的工序（镀敷工序）。
未烧成基板制造工序中，首先形成成为未烧成基板2的生片。生片可以如下制造：向包含玻璃粉末和陶瓷填料的玻璃陶瓷组合物中添加粘合剂以及根据需要添加的增塑剂、溶剂等而制成浆料，通过刮刀法等使其成形为片状，经干燥而制成。
玻璃粉末并不必限定，但优选玻璃化温度(Tg)为550～700℃的、更优选为600～680℃的玻璃粉末。玻璃化温度(Tg)低于550℃时，存在后述的脱脂变得困难之虞；高于700℃时，存在收缩起始温度升高、尺寸精度下降之虞。
作为玻璃粉末，例如可用含有以下组成的玻璃的粉末：57～65摩尔％的SiO2、13～18摩尔％的B2O3、9～23摩尔％的CaO、3～8摩尔％的Al2O3，合计0.5～6摩尔％的选自K2O和Na2O的至少一方。玻璃粉末的50％粒径(D50)优选为0.5～2μm，更优选为1.0～1.8μm。玻璃粉末的D50低于0.5μm时，玻璃粉末容易凝集，不仅处理变得困难，而且难以使其均匀地分散。另一方面，D50超过2μm时，存在玻璃软化温度上升或烧结不足之虞。另外，本文记载的粒径是通过激光衍射-散射法测定的值。
作为陶瓷填料，可以使用迄今为止用于制造LTCC基板的陶瓷填料，例如可以合适地使用氧化铝粉末、氧化锆粉末、氧化铝粉末和氧化锆粉末的混合粉末等。陶瓷填料的D50优选为0.5～4μm。
通过将这样的玻璃粉末和陶瓷填料以例如玻璃粉末为30～50质量％、更优选35～40质量％且陶瓷填料为50～70质量％、更优选60～65质量％的比例掺合、混合，从而获得玻璃陶瓷组合物。此外，通过向该玻璃陶瓷组合物中添加粘合剂以及根据需要采用的增塑剂、溶剂等，可获得浆料。
作为粘合剂，可以合适地使用例如聚乙烯醇缩丁醛、丙烯酸树脂等。作为增塑剂，可以使用例如邻苯二甲酸二丁酯、邻苯二甲酸二辛酯、邻苯二甲酸丁基苄基酯等。此外，作为溶剂，可以使用甲苯、二甲苯、丁醇等芳香族类或醇类的有机溶剂。另外，还可以并用分散剂和均化剂。
这样制成的生片使用冲裁模或冲床切割成规定尺寸的方材，同时冲孔形成层间连接用贯通孔，制成未烧成基板2。在该未烧成基板2的两面（搭载面2a和非搭载面2b）通过丝网印刷等方法印刷以银为主体的金属的糊料，从而形成未烧成厚膜导体层3。此外，在层间连接用贯通孔内也填充以银为主体的金属的糊料，从而形成未烧成贯通导体5。
作为金属的糊料，可使用在以银为主体的金属粉末、具体为含有50质量％以上的银的金属粉末中添加乙基纤维素等载体及根据需要采用的溶剂等而制成糊状而得的糊料。作为金属粉末，可合适地使用银粉末、银和钯的混合粉末、银和铂的混合粉末等。在采用银和钯的混合粉末或合金粉末的场合下，优选含有90质量％以上的银，10质量％以下的钯。而在采用银和铂的混合粉末的场合下，优选含有97质量％以上的银，3质量％以下的铂。此外，本发明中，通过LTCC基板2所含的玻璃成分可确保金属与基板之间的粘接力充分，且为了使金属的电阻值不上升，优选不在金属的糊料中掺入玻璃料。
加压·烧成工序中，首先如图4（a）所示，在形成有未烧成厚膜导体层3的未烧成基板2的两面（搭载面2a和非搭载面2b）上设置具有平滑按压面的一对金属板6，以使各按压面分别与相应的未烧成厚膜导体层3的表面抵接。另外，设置在非搭载面2b侧的金属板6可以是具有平滑按压面的基台或底座。
然后，介由这些加压板6分别对搭载面2a侧和非搭载面2b侧的未烧成厚膜导体层3朝厚度方向按压而将它们压入未烧成基板2。此时，未烧成厚膜导体层3压入未烧成基板2，直到金属板6的按压面与未烧成基板2的相应搭载面2a或非搭载面2b抵接。在这种状态下加热，对未烧成厚膜导体层3和未烧成基板2同时进行烧成。
作为金属板6，优选使用如下的不锈钢板：即，具有能够施加使未烧成厚膜导体层3被压入未烧成基板2的足够加压力、例如5～30MPa的足够刚性，且按压面通过镜面加工等而平滑形成的不锈钢板。
烧成工序中，例如将具有被如此压入的未烧成厚膜导体层3的未烧成基板2加热至500～600℃、更优选530～570℃的温度而进行分解除去树脂等粘合剂的脱脂后，加热至800～1000℃、更优选840～930℃的温度，在对由玻璃陶瓷组合物形成的未烧成基板2进行烧成的同时，对由以银为主体的金属的糊料形成的未烧成厚膜导体层3和未烧成贯通导体5进行烧成，制成厚膜导体层3和贯通导体5。由此，如图4（b）所示，可得到厚膜导体层3以其表面和LTCC基板2的搭载面2a和非搭载面2b的高度大致相同的方式被埋入的烧成基板。
镀覆工序中，在如此得到的被埋入LTCC基板2的厚膜导体层3的露出表面上形成镀敷层4。镀覆层4例如可通过在进行镀镍后进行镀金来形成。镍镀例如通过使用氨基磺酸镍浴的电镀形成5～40μm、更优选5～20μm的厚度。此外，金镀例如通过使用氰化金钾浴的电镀形成0.1～1.0μm、更优选0.2～0.6μm的厚度。
由此，在厚膜导体层3被埋入LTCC基板2的同时，厚膜导体层3从LTCC基板2露出的表面被镀敷层4所包覆，可制造耐硫化性优异的元件搭载用基板1。
实施例
以下，对本发明的实施例进行记载。
(实施例)
作为元件搭载用基板1，是图1、2所示的基板，其经由图4所示的加压·烧成工序来制造。首先，制造成为LTCC基板2的基板用生片。基板用生片是，按照SiO2为60.4摩尔％、B2O3为15.6摩尔％、Al2O3为6摩尔％、CaO为15摩尔％、K2O为1摩尔％、Na2O为2摩尔％的比例掺合、混合原料，将该原料混合物加入铂坩埚中，在1600℃熔融60分钟后，倒出该熔融状态的玻璃并冷却。通过氧化铝制球磨机粉碎该玻璃40小时，制成玻璃粉末（D50＝1.8μm）。另外，粉碎时的溶剂采用乙醇。
按照该璃粉末为35质量％、氧化铝填料(昭和电工株式会社(昭和電工社)制，商品名:AL-45H)为40质量％、氧化锆填料（第一稀有元素化学工业株式会社(第一稀元素化学工業社)制，商品名:HSY-3F-J)）为25质量％的比例掺合、混合，从而制成玻璃陶瓷组合物。向50g该玻璃陶瓷组合物中掺入、混合15g有机溶剂(将甲苯、二甲苯、2-丙醇、2-丁醇以质量比4:2:2:1混合而得的溶剂)、2.5g增塑剂(邻苯二甲酸二-2-乙基己酯)、5g作为粘合剂的聚乙烯醇缩丁醛(电气化学工业株式会社(デンカ社)制，商品名:PVK#3000K)以及0.5g分散剂(毕克化学公司(ビックケミー社)制，商品名:BYK180)，制成浆料。
将该浆料通过刮刀法涂布于聚对苯二甲酸乙二醇酯（PET）膜上并使其干燥，制成烧成后的厚度为0.15mm的基板用生片。
另一方面，向以银为主体的金属粉末(大研化学工业株式会社(大研化学工業社)制，商品名:S400-2)以质量比90:10的比例掺入作为载体的乙基纤维素，以使固体成分达到87质量％的方式分散于作为溶剂的α-萜品醇后，在磁性研钵中进行1小时的混炼，再通过三辊分散机进行3次分散，制成金属浆料。
在基板用生片中形成贯通导体5的部分用冲孔机形成直径0.3mm的贯通孔，在该贯通孔中通过丝网印刷法填充金属糊料而形成未烧成贯通导体5，同时在两面通过丝网印刷法涂布金属糊料而形成未烧成厚膜导体层3，制成未烧成基板2。
接着，在形成有未烧成厚膜导体层3的未烧成基板2的两面，按压表面经镜面加工的1mm厚不锈钢板，朝厚度方向施加10MPa的压力，将未烧成厚膜导体层3压入未烧成基板2内。然后，释放压力后，进行在550℃保持5小时的脱脂，再进行在870℃保持30分钟的烧成。由此，制成厚膜导体层3以其表面和LTCC基板2的表面高度相同的方式被埋入的基板。
然后，在厚膜导体层3的从LTCC基板2露出的部分上，通过使用氨基磺酸镍浴的电镀形成7μm的镍镀膜。在其表面上通过使用氰化金钾浴的电镀形成厚0.3μm的金镀膜，从而形成镀覆层4。由此制成元件搭载用基板1。
(比较例)
在实施例的元件搭载用基板的制造中，不用不锈钢板按压形成有未烧成厚膜导体层3的未烧成基板2，进行脱脂·烧成。然后，在烧成后的基板的厚膜导体层3的整个表面进行镀敷，制成元件搭载用基板1。
接着，将实施例和比较例中制造的元件搭载用基板1在基于JIS-C-60068-2-43的硫化试验中暴露100小时，用20倍的显微镜观察金镀膜表面的硫化（发黑）。另外，厚膜导体层3的剥离情况用电子显微镜以2000倍来观察剖面。
耐硫化性试验的结果是，确认了实施例的元件搭载用基板1中厚膜导体层3端部未剥离，而银离子向镀敷层4表面的扩散和硫化得到有效抑制。另一方面，观察到未进行厚膜导体层3的埋入的比较例的元件搭载用基板1的厚膜导体层3的端部从LTCC基板2剥离。于是，确认了镀敷层4的表面扩散了银而硫化。
产业上利用的可能性
通过本发明所提供的厚膜导体层从基板的剥离得到防止、耐硫化性优异的元件搭载用基板的耐候性、光获取效率、散热性等特性优异，因此可作为发光二极管（LED）这样的发光元件的搭载基板而用于广泛领域。
在这里引用2010年5月7日提出申请的日本专利申请2010-107053号的说明书、权利要求书、附图和摘要的全部内容作为本发明说明书的揭示。
符号的说明
1元件搭载用基板
2LTCC基板
3厚膜导体层
4镀覆层
5贯通导体
6金属板

Claims (11)

1.元件搭载用基板，其特征在于，它具备：
低温烧成陶瓷基板；
形成于所述低温烧成陶瓷基板的至少一个主表面上的由以银为主体的金属形成的厚膜导体层，它具有平滑的表面，且以该表面和所述低温烧成陶瓷基板的所述主表面的高度大致相同的方式被埋入；和
形成于该厚膜导体层上的导电性金属的镀敷层。
2.如权利要求1所述的元件搭载用基板，其特征在于，所述厚膜导体层的表面和所述低温烧成陶瓷基板的所述主表面之间的高度差在2μm以下。
3.如权利要求1或2所述的元件搭载用基板，其特征在于，所述厚膜导体层具有0.3μm以下的表面粗糙度Ra。
4.如权利要求1～3中任一项所述的元件搭载用基板，其特征在于，所述镀敷层由镍层和其上的金镀层构成。
5.如权利要求1～4中任一项所述的元件搭载用基板，其特征在于，所述镀敷层具有5～40μm厚的镍镀层和0.1～1.0μm厚的金镀层。
6.如权利要求1～5中任一项所述的元件搭载用基板，其特征在于，所述厚膜导体层形成于低温烧成陶瓷基板的元件搭载面。
7.元件搭载用基板的制造方法，其特征在于，它具备：
在由包含玻璃粉末和陶瓷填料的玻璃陶瓷组合物形成的未烧成基板的至少一个主表面上，形成由以银为主体的金属的糊料形成的未烧成厚膜导体层的工序；
在所述未烧成厚膜导体层上设置具有平滑按压面的加压板，介由该加压板对所述未烧成厚膜导体层朝厚度方向按压而将其压入所述未烧成基板，直到该未烧成厚膜导体层的表面和所述未烧成基板的所述主表面的高度大致相同的工序；
对压入所述未烧成厚膜导体层的所述未烧成基板与所述未烧成厚膜导体层一起进行加热·烧成的工序；和
在所述烧成的厚膜导体层的表面上形成由导电性金属形成的镀敷层的工序。
8.如权利要求7所述元件搭载用基板的制造方法，其特征在于，所述玻璃陶瓷组合物包含30～50质量％的玻璃粉末、50～70质量％的陶瓷填料。
9.如权利要求7或8所述元件搭载用基板的制造方法，其特征在于，所述以银为主体的金属为银、银和钯、或银和铂。
10.如权利要求7～9中任一项所述元件搭载用基板的制造方法，其特征在于，所述加热·烧成工序是加热到500～600℃的温度、然后加热到800～1000℃的温度来进行烧成。
11.如权利要求7～10中任一项所述元件搭载用基板的制造方法，其特征在于，所述形成镀敷层的工序是通过电镀形成镍镀层、于其上通过电镀形成金镀层。
CN2011800218519A 2010-05-07 2011-05-02 元件搭载用基板及其制造方法 Pending CN102870210A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010107053 2010-05-07
JP2010-107053 2010-05-07
PCT/JP2011/060541 WO2011138949A1 (ja) 2010-05-07 2011-05-02 素子搭載用基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN102870210A true CN102870210A (zh) 2013-01-09

Family

ID=44903800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800218519A Pending CN102870210A (zh) 2010-05-07 2011-05-02 元件搭载用基板及其制造方法

Country Status (5)

Country Link
JP (1) JP5857956B2 (zh)
KR (1) KR20130062898A (zh)
CN (1) CN102870210A (zh)
TW (1) TW201240026A (zh)
WO (1) WO2011138949A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106062903A (zh) * 2014-03-04 2016-10-26 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
CN106063388A (zh) * 2014-02-24 2016-10-26 株式会社村田制作所 电子装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
JP7446950B2 (ja) * 2020-08-25 2024-03-11 日本特殊陶業株式会社 配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060766A (ja) * 1999-08-19 2001-03-06 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板及びその製造方法
JP2004034448A (ja) * 2002-07-02 2004-02-05 Murata Mfg Co Ltd 多層セラミック基板の製造方法
CN1197152C (zh) * 2000-09-21 2005-04-13 Tdk株式会社 陶瓷多层基片上的表面电极结构及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172360U (ja) 1984-04-20 1985-11-15 株式会社精工舎 プリント基板
JP3575068B2 (ja) * 1994-08-02 2004-10-06 住友電気工業株式会社 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法
JPH10125719A (ja) * 1996-10-18 1998-05-15 Sumitomo Kinzoku Electro Device:Kk ワイヤボンディング用パッドの形成方法
JP4682437B2 (ja) 2001-04-17 2011-05-11 パナソニック株式会社 基板装置
JP2002329969A (ja) * 2001-04-26 2002-11-15 Sharp Corp 多層セラミック配線板の製造方法
JP4123278B2 (ja) 2006-01-23 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板及びその製造方法
JP4722017B2 (ja) * 2006-11-10 2011-07-13 アルプス電気株式会社 セラミック製実装基板の製造方法
JP2008235911A (ja) 2008-03-26 2008-10-02 Murata Mfg Co Ltd 低温焼成セラミック回路基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060766A (ja) * 1999-08-19 2001-03-06 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板及びその製造方法
CN1197152C (zh) * 2000-09-21 2005-04-13 Tdk株式会社 陶瓷多层基片上的表面电极结构及其制造方法
JP2004034448A (ja) * 2002-07-02 2004-02-05 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106063388A (zh) * 2014-02-24 2016-10-26 株式会社村田制作所 电子装置
CN106063388B (zh) * 2014-02-24 2018-10-26 株式会社村田制作所 电子装置
US10418165B2 (en) 2014-02-24 2019-09-17 Murata Manufacturing Co., Ltd. Electronic device
CN106062903A (zh) * 2014-03-04 2016-10-26 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法

Also Published As

Publication number Publication date
KR20130062898A (ko) 2013-06-13
JP5857956B2 (ja) 2016-02-10
WO2011138949A1 (ja) 2011-11-10
TW201240026A (en) 2012-10-01
JPWO2011138949A1 (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
CN107004752B (zh) 发光装置用基板、发光装置以及照明装置
US11483926B2 (en) Ceramic circuit board and production method therefor
JP5640632B2 (ja) 発光装置
KR20130002980A (ko) 메탈라이즈드 기판의 제조 방법
KR20210107699A (ko) 세라믹스-구리 복합체, 세라믹스 회로 기판, 파워 모듈 및 세라믹스-구리 복합체의 제조 방법
CN102870210A (zh) 元件搭载用基板及其制造方法
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
JP6774898B2 (ja) 貫通電極を有する両面配線基板及びその製造方法
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
WO2014054671A1 (ja) 導体ペースト及びそれを用いたセラミック基板
JP5213494B2 (ja) セラミック基板の製造方法
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP5201974B2 (ja) メタライズド基板の製造方法
KR20110097983A (ko) 페이스트 조성물 및 그를 이용한 태양 전지 소자
JP5265256B2 (ja) セラミック配線基板
JP5281375B2 (ja) 抵抗体ペースト、抵抗体膜及び抵抗器
JP4471924B2 (ja) 電子部品の製造方法
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
JP2013239546A (ja) 発光素子搭載用基板および発光装置
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP4352311B2 (ja) 厚膜回路基板
JP2011077469A (ja) セラミック基板の製造方法およびセラミック基板
JPH05139849A (ja) セラミツク多層基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130109