TW201240026A - Substrate on which element is to be mounted, and process for production thereof - Google Patents

Substrate on which element is to be mounted, and process for production thereof Download PDF

Info

Publication number
TW201240026A
TW201240026A TW100115982A TW100115982A TW201240026A TW 201240026 A TW201240026 A TW 201240026A TW 100115982 A TW100115982 A TW 100115982A TW 100115982 A TW100115982 A TW 100115982A TW 201240026 A TW201240026 A TW 201240026A
Authority
TW
Taiwan
Prior art keywords
substrate
thick film
film conductor
conductor layer
mounting
Prior art date
Application number
TW100115982A
Other languages
English (en)
Inventor
Katsuyoshi Nakayama
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of TW201240026A publication Critical patent/TW201240026A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

201240026 六、發明說明: 【明所屬】 發明領域 本發明係有關於一種元件搭載用基板及其製造方法, 特別是有關於一種耐硫化性優良的元件搭載用基板、及用 以製造該元件搭載用基板之製造方法。 發明背景 近年來’隨著電子機器的高密度安裝化和處理速度的 向速化’作為元件搭載用基板,係使用具有低介電常數且 低配線電阻的優良特長之低溫煅燒陶瓷基板(LTCC基板)。 又,作為用以搭載如發光二極體(LED)的發光元件之基板, 係研討使用能夠滿足耐候性、光取出效率、散熱性等各種 特性之LTCC基板。 LT C C基板係在比一般陶瓷的煅燒溫度低之8 〇 〇〜丨〇 〇 〇 C左右的溫度煅燒者,使由玻璃及陶瓷填料(例如氧化鋁填 料或氧化錯填料)所構成之生链片(green sheet)以預定片數 疊合且利用熱壓黏來整體化後,藉由煅燒來製造。 在此種LTCC基板的表面,係形成有厚膜導體層作為連 接端子(電極)’該厚膜導體層係將如銀或銅的導體金屬為主 體的糊劑般燒而成。為了使引線接合性、密著強度、耐候 性等變為良好,在厚膜導體層的表面,係例如形成有將錦 錄覆膜與金鑛覆膜積層而成之鍍覆層(錄/金鑛覆層)。藉由 形成此種難層,⑽丨是能減糾硫化性,能夠抑制與 201240026 空氣中等的硫分反應引起厚膜導體層產生變色(例如參照 專利文獻1、2)。 且說’—般認為厚膜導體層係通常具有5〜15μηι左右 的厚度且在其上所形成的鍍覆層、特別是鎳鍍覆膜的厚度 係5〜15μπι左右。但是,有難以正確地控制鎳鍍覆膜的厚 度而形成設想外的厚度之情況。當該鎳鍍覆膜的厚度變得 比通常厚,例如變成接近2〇μηι時,有厚膜導體層被施加過 度的拉伸應力致使厚膜導體層的端部從LTCC基板剝離之 情形。產生此種剝離時,水分會侵入LTCC基板與厚膜導體 層之間隙,厚膜導體層中的銀會以沿著端部的方式而擴散 至鍍覆層的表面、特別是最表面的金鍍覆膜上。 接著,若以此種狀態被放置在硫化性環境時,在已擴 散至最表面的金鍍覆膜上的銀會被硫化’引線接合性等有 低落的可能性。又’因為金鍍覆膜的表面黑色化,致使產 生反射率低落’而不適合作為發光元件等的搭載用基板。 又,為了使煅燒時之尺寸精確度提升而又不損害引線 接合性,有提案揭示一種LTCC配線基板,其係在最外層具 有Ag系導體糊印刷層(未煅燒厚膜導體層)之未煅燒的低溫 煅燒陶瓷基板兩面,壓黏煅燒溫度(800〜1〇〇〇。〇下不會燒 結之氧化鋁生坯片(束缚煅燒用生坯片),並將在該狀態將基 板與厚膜導體層同時煅燒後之生坯片的殘留物研磨而除 去,且在如此形成的厚膜導體層之粗糙表面形成鍍覆皮膜 而成者(例如參照專利文獻3、4)。 但是,在專利文獻3、4所記載之LTCC配線基板,因為 4 201240026 使用束縛锻燒用的氧化鋁生坯片夾住兩面且加壓,欲將未 锻燒的厚膜導體層在厚度整體範圍壓入未煅燒低溫煅燒陶 究基板係困難的。因此,在專利文獻3、4的LTCC配線基板, 厚膜導體層係無法完全被埋入低溫煅燒陶瓷基板内,而無 法充分地防止起因於鍍覆膜應力之厚膜導體層端部產生剝 離,致使耐硫化性不充分。又,因為厚膜導體層的表面係 藉由除去束缚锻燒用生坯片殘留物而成為粗糙狀態,因此 有鍍覆處理後的引線接合性差之問題。 先前技術文獻 專利文獻 [專利文獻1]曰本專利實公平2-36278號公報 [專利文獻2]曰本專利特開20〇2_31423〇號公報 [專利文獻3]曰本專利第4123278號公報 [專利文獻4]參照曰本專利特開2〇〇8_235911號公報 C發明内容3 發明概要 發明欲解決之課題 本發明係為了解決上述課題而進行,將提供一種能夠 防止厚膜導體層端部的剝離且耐硫化性優良之元件搭載用 基板作為目的。又,本發明係將提供—種用以得到此種时 硫化性優良的元件搭载用基板之製造方法作為目的。 用以欲解決課題之手段 本發明的元件搭載用基板,其特徵為具備:低溫锻燒 陶竟基板,厚膜導體層’係形成於前述低溫緞燒陶竞基板 201240026 的至少一主面且由以銀為主體的金屬所構成者,且其具有 平滑的表面’且該表面係以成為與前述低溫煅燒陶瓷基板 的前述主面大致相同高度的方式被埋入;及導電性金屬鍍 覆層,其係形成於前述厚膜導體層之上。 在本發明之元件搭載用基板’前述厚膜導體層的表面 與前述低溫般燒陶曼基板的前述主面的高度差以2 μηι以下 為佳。又’前述鍵覆層係以錄-金鍍覆層為佳。 在本發明之元件搭載用基板之製造方法,其特徵為具 備下述步驟:形成未锻燒厚膜導體層之步驟,其係在未般 燒基板的至少一主面,形成由以銀為主體的金屬糊所構成 之未锻燒厚膜導體層,該未城厚料體層係由含有玻璃 粉末及陶瓷填料之玻璃陶瓷組成物所構成;壓入步驟,其 係在前述未锻燒厚膜導體層之上配置具有平滑的推壓面之 加壓板,並透過該加壓板將前述未煅燒厚膜導體層往厚度 方向推壓,且在S亥未煅燒厚膜導體層的表面成為與前述未 煅燒基板的前述主面大致相同高度為止壓入前述未煅燒基 板;加熱•般燒之步驟,其係將壓入有前述未锻燒厚膜導 體層之刚述未煅燒基板與前述未煅燒厚臈導體層同時進行 加熱·、煅燒,形成鍍覆層之步驟,其係在前述已煅燒之 厚膜導體層的表面形成由導電性金屬所構成之鍍覆層。 發明效果 依照本發明,可提供一種元件搭載用基板,其係藉由 將在低溫煅燒陶瓷基板的至少一主面所形成之厚膜導體 層,以該層的表面係與前述低溫煅燒陶瓷基板的前述主面 6 201240026 大致相同高度的方式埋入而形成’能夠防止厚膜導體層從 低溫煅燒陶瓷基板剝離,且耐硫化性優良者。 圖式簡單說明 第1圖係顯示本發明的元件搭載用基板的一個例子之 平面圖。 第2圖係在第1圖所顯示的元件搭載用基板之χ_χ線剖 面圖。 第3圖係將第2圖的一部分放大而顯示之放大剖面圖。 第4(a)、4(b)圖係用以說明本發明的元件搭載用基板之 製造方法之剖面圖。 C實施方式;1 用以實施發明之形態 以下,參照圖式來說明本發明。 第1圖係顯示本發明的元件搭載用基板1的一個例子之 平面圖。又,第2圖係在第1圖所顯示的元件搭載用基板 X - X線剖面圖,第3圖係將第2圖的一部分放大而顯示之放大 剖面圖。 本發明的元件搭載用基板1係具有由玻璃陶瓷組成物 的燒結體所構成之低溫煅燒陶瓷基板(LTCC基板)2,該玻璃 陶免組成物係含有玻璃粉末及陶瓷填料。LTCC基板2的一 主面係當作搭載有半導體元件、例如LED元件的發光元件 之搭載面2a。又,LTCC基板2的形狀、厚度、大小等係未 必文到限制。又,在LTCC基板2的搭載面2a側,亦可設置 有包圍中央部且内侧為例如圓形的側壁(省略圖示)。 201240026 搭載面2a係由以銀為主體的金屬所構成,且形成有當 作與半導體元件的連接端子(電極)之厚膜導體層3。該厚膜 導體層3係具有無凹凸之平滑(平坦)表面,而且其表面係以 與LTCC基板2的搭載面2a大致相同高度的方式被埋入 LTCC基板2。又,在本說明書中,所謂大致相同高度係高 度差異以ΙΟμπι以下為佳,以以下為更佳。所謂厚膜導 體層3的表面為LTCC基板2的搭載面2a,係任一者較高均 可,以兩者完全相同高度、亦即以位於同一平面之平坦面 為佳。其中,厚膜導體層3的表面係比LTCC基板2的搭載面 2arfj,且咼度差(段差)(h)較佳是2gm以下、更佳是1μιη以下 時,能夠充分地提升防止厚膜導體層3剝離之效果。高度差 超過2μηι時,因為在鍍覆膜4會施加拉伸應力,致使厚膜導 體層3容易產生剝離《又,厚膜導體層3的表面係&LTCC基 板2的搭載面2a低時,在鑛覆膜4的表面會產生段差,引線 接合有產生不良等之可能性。 厚膜導體層3係如後述,能夠藉由使用網版印刷等印刷 金屬糊,並加壓且邊往基板内推壓邊煅燒來形成。厚膜導 體層3的表面粗糙度(算術平均粗糙度)Ra係以〇·3μηι以下為 佳’以0_24111以更佳。1^係依據仍8〇6〇1:1982求得。1^ 超過0.3μιη時,在施行鍍覆處理之後,會局部地產生薄膜 處,鑛覆之皮膜效果變小,致使在耐候性試驗時厚膜導體 層3有劣化之可能性。 如此’在被埋入至LTCC基板2之厚膜導體層3的表面, 係形成有由導電性金屬所構成之鍍覆層4。雖未圓示,鍍覆 201240026 層4係例如由覆蓋厚膜導體層3表面之鎳鍍覆膜、及覆蓋該 錄鍍覆膜的表面之金鑛覆膜所構成,且係無間隙地覆蓋從 厚膜導體層3的LTCC基板2露出之表面。 另方面,在與LTCC基板2的搭載面2a相反側的非搭 載面2b,_成有當作外部連接用的連接端子(電極)之厚膜 a °玄厚膜導體層3亦與前述搭載面2a側的厚膜導體 層3同樣地,係具有平滑的表面,而且其表面係以與ltcc 基板2的非搭載面2b大致相同高度的方式被埋入在⑶^基 板2,。又’在從該厚膜導體層3的LTCC基板2露出的表面, 亦开/成有由導電性金屬所構成的鑛覆層4。非搭載面此側的 厚膜導體層3及鑛覆層4係各自可由與搭載面&側的厚膜導 體層3及鍍覆層4同樣的材料所構成。 而且’在LTCC基板2的内部,係設置有貫穿導體5,其 係電性連接搭載面2a的元件連接料接端子與非搭載面此 的外部連接料接端子。貫穿導體5係可由形成於搭載面2a 或非搭載面2b之厚膜導體層3同樣的材料所構成。 使用此種70件搭载用基板崎,因為厚膜導體層3係被 埋入在LTCC基板2,所以即便是在錢覆層4、尤其鎳鑛覆膜 係設想外較厚地形成且結果厚膜導體層3被施加過度的拉 伸應力之情況’仍㈣防止相導體層3的端部從[抓基 板2剝離°藉此抑制構成厚科體層3之銀以銀離子 防止在硫化性環境下產生硫化。 的態往鍍覆層4表面擴散 因此引線接口吐等良好,χ,能夠得到搭載發光元件時 被認為必要的反射率亦即良好之元件搭載用基板卜 201240026 本發明的元件搭載用基板1,其特徵為SLTCC基板2的 至> 搭載面2a所形成的厚膜導體層3係被埋入至]^(::(:基板 2。關於非搭載面2b側的厚膜導體層3,係不一定必須被埋 入至LTCC基板,亦可以是形成於非載置面沘上,但是藉由 在LTCC基板2的兩面側’厚膜導體層3係被埋入至1;1(:(:基 板2之構造’能夠使耐硫化性更良好。 其次,說明本發明的元件搭载用基板丨之製造方法。第 4(a)圖及第4(b)圖係用以說明本發明的製造中加壓_煅燒步 驟之元件搭載用基板的製造方法之剖面圖。在第4(a)、4(b) 圖及以下的記載,係對製造元件搭載用基板丨所使用的組 件,賦予與該組件最後所構成之元件搭載用基板丨的組件相 同的符號來進行說明。 本發明的元件搭載用基板1之製造方法,係具備:製造 由玻璃陶瓷組成物所構成之未煅燒基板2,該玻璃陶瓷組成 物係含有玻璃粉末及陶瓷填料,並且在該未煅燒基板2的搭 載面2a及非搭載面2b,各自形成由以銀為主體的金屬糊所 構成之未煅燒厚膜導體層3之步驟(未煅燒基板製造步驟); 在形成有該等未煅燒厚膜導體層3之未煅燒基板2的兩面, 將具有平滑(平坦)的推壓面之1對加壓板6,以各自的推壓面 抵接於對應之未煅燒厚膜導體層3表面之方式配置,並透過 該等加壓板6將未煅燒厚膜導體層3往厚度方向推壓而壓入 未煅燒基板2,而且在該狀態下進行加熱、煅燒之步驟;及 在已被埋入至基板之厚膜導體層3的露出面,形成由導電性 金屬所構成之鍍覆層4之步驟(鍍覆步驟)。 10 201240026 在未煅燒基板製造步驟中,係首先形成當作未煅燒基 板2之生坯片。生述片係可藉由在含有玻璃粉末與陶瓷填料 之玻璃陶瓷組成物中添加黏合劑、按照必要之可塑劑、溶 劑等來調製漿體’並使用刮片法等將其成形為片狀且使其 乾燥來製造》 玻璃粉末係未必被限定,不過玻璃轉移點(Tg)係以550 〜7〇〇°C為佳,以600〜680°C為更佳。玻璃轉移點(Tg)小於 550°C時,後述之脫脂有變困難之可能性,超過700°C時, 收縮開始溫度變高,尺寸精確度有降低可能性。 作為玻璃粉末,可使用例如含有下列之玻璃粉末:57 〜65mol% 的 Si02、13 〜l8m〇l% 的 B2O3、9 〜23mol% 的 CaO、3〜8mol%的Al2〇3、以及合計為〇.5〜6mol%之選自 K20及Na20的至少一者。玻璃粉末的50°/◦粒徑(D5〇)係以0.5 〜2μηι為佳,以1.〇〜ΐ.8μιη為更佳。玻璃粉末的D5〇小於 0_5μιη時,玻璃粉末係容易凝集,不僅是處理變為困難,而 且難以均勻地使其分散。另一方面’ Dso超過2μπι時’有產 生玻璃軟化溫度上升和燒結不足之可能性。又,本發明記 載之粒徑係使用雷射繞射-散射法來測定者。 作為陶瓷填料,可使用習知製造LTCC基板所使用者, 例如可適合使用氧化銘粉末、氧化錯粉末、及氧化紹粉與 氧化锆粉末的混合粉末等。陶瓷填料的〇5〇係以〇.5〜4μηι為 佳0 藉由將此種玻璃粉末與陶瓷填料’調配混合成例如玻 璃粉末為30〜50質量%、較佳是35〜40質量%,陶瓷填料為 201240026 50〜70質量%、較佳是60〜65質量%,能夠得到玻璃陶瓷組 成物。又,藉由在該玻璃陶瓷組成物添加黏合劑、按照必 要之可塑劑、溶劑等,可得到漿體。 作為黏合劑,可適合使用例如聚乙烯丁醛、丙烯酸樹 脂等。作為可塑劑,可使用例如酞酸二丁酯、酞酸二辛酯、 酞酸丁基苄酯等。又,作為溶劑,可使用曱苯、二曱苯、 丁醇等的芳香族系或醇系的有機溶劑。而且,可併用分散 劑和調平劑。 藉由將如此進行而製造之生坯片,使用沖切模或沖壓 機(punching machine)切斷成預定的尺寸見方,同時沖切形 成層間連接用的通孔(via hole)而作為未锻燒基板2。藉由在 該未煅燒基板2的兩面(搭載面2a及非搭載面2b),使用網版 印刷等方法印刷以銀為主體的金屬糊來形成未煅燒厚膜導 體層3。又,在層間連接用的通孔内,亦藉由填充以銀為主 體的金屬糊來形成未煅燒貫穿導體5。 作為金屬糊,可使用在以銀為主體的金屬粉末,具體 上係在含有銀50質量%以上之金屬粉末中,添加乙基纖維 素等的媒液、按照必要之溶劑等而成為糊狀者。作為金屬 粉末,可適合使用銀粉末、銀與鈀的混合粉末、銀與鉑的 混合粉末等。以銀和鈀的混合粉末而言,較佳是銀含有90 質量%以上、鈀含有10質量%以下者。又,以銀和鉑的混合 粉末而言,較佳是銀含有97質量%以上、鉑含有3質量%以 下者。而且,在本發明中,藉由在LTCC基板2所含有的玻 璃成分,能夠充分地確保金屬與基板的接著力,又,為了 12 201240026 不提升金屬的電阻值,以在金屬糊不含有玻璃料(glass frit) • 為佳。 在加壓-煅燒步驟,係首先如第4(a)圖所表示,在形成 有未煅燒厚膜導體層3之未煅燒基板2的兩面(搭載面2a及 扑搭載面2b),將具有平滑的推壓面之1對金屬板6 ’以各自 的推壓面係抵接於對應之未煅燒厚膜導體層3的表面之方 式配置。又,可使在非搭載面2b側所配置的金屬板6,為具 有平滑的推壓面之基座(base)或基盤。 接著透過該等金屬板6將搭載面2a側及非搭載面2b側 的未煅燒厚膜導體層3各自往厚度方向推壓而壓入未煅燒 基板2。此時,未煅燒厚膜導體層3係壓入未煅燒基板2内直 至金屬板6的推壓面與未煅燒基板2對應的搭載面2a或非搭 載面2b接觸為止。以如此的狀態加熱,同時般燒未般燒厚 嫉導體層3及未煅燒基板2。 作為金屬板6 ’係充分地施加壓力來將未煅燒厚膜導體 層3壓入未锻燒基板2,例如以能夠施加5〜30MPa的方式, 使用具有充分的剛性且推壓面係使用鏡面加工等平滑地形 成之不鐘鋼板為佳。 般燒步驟係將具有被如此推壓後的未炮燒厚膜導體層 3之未煅燒基板2,例如在500〜600°C、較佳是在530〜570 。(:的溫度加熱,來進行將樹脂等的黏合劑分解且除去之脫 脂後,藉由在8〇〇〜1000°C、更佳是840〜93〇t的溫度加 熱,來煅燒由玻璃陶瓷組成物所構成之未煅燒基板2,同時 锻燒由以銀為主體的金屬糊所構成之未炮燒厚膜導體層3 13 201240026 和未煅燒貫穿導體5而成為厚膜導體層3和貫穿導體5。如此 進行,如第4(b)圖所表示,能夠得到厚膜導體層3的表面係 以與LTCC基板2的搭載面2a及非搭載面2b大致相同高度的 方式被埋入之煅燒基板。 鍍覆步驟係在如此進行而被埋入至LTCC基板2之厚膜 導體層3的露出表面,形成鍍覆層鍍覆層4係例如能夠藉 由進行鎳鍍覆後,進行金鍍覆來形成。該鎳鍍覆係藉由例 如使用胺基磺酸鎳浴之電解鍍覆,來形成5〜4〇μηχ、更佳 是5〜20μιη的厚度。又,金鍍覆係藉由使用氰化金鉀浴之 電解鍍覆,來形成0.1〜1.〇μηι、更佳是〇 2〜0 6μπι的厚度。 如此進行,在將厚膜導體層3埋入至LTCC基板2之同 時,厚膜導體層3之從LTCC基板2露出的表面係被鍍覆層4 被覆,能夠製造耐硫化性優良之元件搭載用基板1。 實施例 以下,記載本發明之實施例。 (實施例) 作為元件搭載用基板丨,係將第丨圖、第2圖所表示者經 過第4圖所表示之加壓-煅燒步驟來製造。首先,製造當作 LTCC基板2之基板用生坯片。基板用生坯片係以Si〇2為 60.4mol% ' BA 為 i5.6m〇i%、八12〇3為6则1%、Ca〇 為 15mol%、K2〇為lmol%、他2〇為2111〇1%的方式調配原料並 混合’而且在舶掛禍添加該原料混合物並於16〇〇〇c使其熔 融60为4里後’將s亥溶融狀態的玻璃流出並冷卻。使用氧化 銘製球磨機將該玻螭粉碎4〇小時來製造玻璃粉末 14 201240026 (D5〇= 1.8μηι)。又’粉碎時的溶劑係使用乙醇。 以該玻璃粉末為35質量%、氧化紹填料(昭和電工公司 製、商品名:AL-45H)為40質量%、氧化結填料(第一稀元 素化學工業公司製、商品名:HSY-3F-J)為25質量%的方式 調配並混合’來製造玻璃陶竟組成物。在50g該玻璃陶竞組 成物’調配15g有機溶劑(將甲苯、二甲苯、2-丙醇、2-丁醇 以質量比4 : 2 : 2 : 1混合而成者)、2.5g可塑劑(酿酸二-2-乙基己酯)、5g作為黏合劑之聚乙烯丁醛(電氣化學公司製、 商品名:PVK#3000K)、以及〇.5g分散劑(BYK-Chemie公司 製、商品名:BYK180),並混合而調製漿體。 將該漿體使用刮片法塗布在聚對酞酸乙二酯(PET)膜 上’並使其乾燥來製造煅燒後的厚度為0.15mm之基板用生 坯片。 另一方面,將以銀為主體的金屬粉末(大研化學工業公 司製、商品名:S400-2)與作為媒液的乙基纖維素以質量比 90 : 10的比例調配,並以固體成分為87質量%的方式分散 在作為溶劑之α -萜品醇(α-terpineol)後,在磁器研鉢中進行 混煉1小時,進而以三輥進行分散3次來製造金屬糊。 在形成基板用生坯片的貫穿導體5之部分,使用穿孔機 形成直徑為0.3mm的貫穿孔,並使用網版印刷法在該貫穿 孔中填充金屬糊來形成未煅燒貫穿導體5,同時在兩面使用 網版印刷法塗布金屬而形成未煅燒厚膜導體層3來製造未 煅燒基板2。 隨後,在形成有未煅燒厚膜導體層3之未锻燒基板2的 15 201240026 兩面’將表面_面加卫之厚度lmm不鏽鋼板壓抵 ,並在 厚度方向施加lOMPa的壓力而將未煅燒厚膜導體層3壓入 未瓜燒基板2内。然後,將壓力釋放後,在55〇<3(:保持5小時 來進行脫脂,進而在WOt;㈣%分鐘來進⑽燒^如此進 仃而製造出厚膜導體層3的表面以與1;1(::(:基板2表面相同 高度之方式被埋入之基板。 之後,在從LTCC基板2露出之厚膜導體層3的部分,藉 由使用胺基績酸錦浴之電解鑛覆形成的錄鑛覆膜。在 其表面藉由使用氰化金鉀浴之電解鍍覆形成〇 3μπι厚度的 金銀覆膜來形成鍍覆層4。如此進行而製造出元件搭載用基 板1 〇 (比較例) 在實施例之元件搭載用基板的製造中,將形成有未炮 燒厚膜導體層3之未煅燒基板2,未使用不鏽鋼推壓即進行 脫脂、煅燒。然後,在鍛燒後之基板的厚膜導體層3的表面 整體進行鍍覆,而製造出元件搭載用基板1。 接著,對實施例及比較例所製造之元件搭載用基板i, 依據JIS-C-600068-2-43之硫化試驗,使其曝露ι00小時,並 使用20倍顯微鏡觀察金鍍覆膜表面的硫化(黑色化)。又,關 於厚膜導體層3之剝離’係使用電子顯微鏡以2〇〇〇倍觀察剖 面。 财硫化性試驗之結果,實施例的元件搭載用基板1係厚 膜導體層3端部無剝離’又’觀察到可有效地抑制銀離子在 鍍覆層4表面之擴散及硫化。另一方面’關於未進行厚膜導 16 201240026 體層3的埋入之比較例的元件搭載用基板丨, 體層3的端部從LTCC基板2剝離。接著,觀察到在鑛覆層* 的表面有銀擴散且被硫化。 產業上之可利用性 依照本發明所提供之能夠防止厚膜導體層從基板剝離 且财硫化性優良之元件搭制基板,因細候性、光取出 效率、散熱性等的特性優良,故能夠作為如發光二極體(led) 之發光元件的搭載基板而被使用於廣闊的領域。 又將2〇10年5月7日申清之日本特許出願2謂心謂53 號說明書、巾請專利範圍、圖式及摘要的全部内容引用於 此,且併入作為本發明的說明書之揭示。 【圖式簡單說明】 第1圖係顯示本發明的元件搭載用基板的一個例子之 平面圖。 第2圖係在第1圖所顯示的元件搭載用基板之χ-χ線剖 面圖。 第3圖係將第2圖的-部分放大而顯示之放大剖面圖。 第4(a)、4(b)圖係用以說明本發明的元件搭載用基板之 製造方法之刮面圖。 1 3.·.厚膜導體層 4···链覆層 5.·.貫穿導體 6...金屬板 【主要元件符號說明 1.. .元件搭載用基板 2.. .LTCC 基板 2a...搭載面 2b...非搭載面 17 201240026 h·..段差 18

Claims (1)

  1. 201240026 七、申請專利範圍: 1. 一種元件搭載用基板,其特徵為具備: 低溫煅燒陶瓷基板; 厚膜導體層,係形成於前述低溫煅燒陶瓷基板的至 少一主面且由以銀為主體的金屬所構成者,且其具有平 滑的表面,且該表面係以成為與前述低溫煅燒陶瓷基板 的前述主面大致相同高度的方式被埋入;及 導電性金屬鍍覆層,其係形成於前述厚膜導體層之 上。 2. 如申請專利範圍第1項之元件搭載用基板,其中前述厚 膜導體層的表面與前述低溫煅燒陶瓷基板的前述主面 的南度差為2 μηι以下。 3. 如申請專利範圍第1或2項之元件搭載用基板,其中前述 厚膜導體層係具有〇.3μηι以下的表面粗糙度(Ra)。 4. 如申請專利範圍第1至3項中任一項之元件搭載用基 板,其中前述鍍覆層係由鎳鍍覆層及其上的金鍍覆層所 構成。 5. 如申請專利範圍第1至4項中任一項之元件搭載用基 板,其中前述鍍覆層係具有5〜40μηι厚度的鎳鍍覆層及 0.1〜Ι.Ομιη厚度的金鐘覆層。 6. 如申請專利範圍第1至5項中任一項之元件搭載用基 板,其中前述厚膜導體層係形成於低溫煅燒陶瓷基板之 元件的搭載面。 7. —種元件搭載用基板之製造方法,其特徵為具備下述步 19 201240026 驟: 形成未煅燒厚膜導體層之步驟,其係在未煅燒基板 的至少一主面,形成由以銀為主體的金屬糊所構成之未 煅燒厚膜導體層,該未煅燒基板係由含有玻璃粉末及陶 瓷填料之玻璃陶瓷組成物所構成; 壓入步驟,其係在前述未煅燒厚膜導體層之上配置 具有平滑的推壓面之加壓板,並透過該加壓板將前述未 煅燒厚膜導體層往厚度方向推壓,且在該未煅燒厚膜導 體層的表面成為與前述未煅燒基板的前述主面大致相 同高度為止,將前述未煅燒厚膜導體層壓入前述未煅燒 基板; 加熱•煅燒之步驟,其係將壓入有前述未煅燒厚膜 導體層之前述未煅燒基板與前述未煅燒厚膜導體層同 時進行加熱·煅燒; 形成鑛覆層之步驟,其係在前述已般燒之厚膜導體 層的表面形成由導電性金屬所構成之鍍覆層。 8. 如申請專利範圍第7項之元件搭載用基板之製造方法, 其中前述玻璃陶瓷組成物係含有30〜50質量%的玻璃 粉末及50〜70質量%的陶曼填料。 9. 如申請專利範圍第7或8項之元件搭載用基板之製造方 法’其中前述以銀為主體的金屬係銀、銀與鈀、或銀與 在白。 10. 如申請專利範圍第7至9項中任一項之元件搭載用基板 之製造方法,其中前述加熱•煅燒步驟係將溫度加熱至 20 201240026 500〜600°C,隨後將溫度加熱至800〜1000°C,而進行 锻燒。 11.如申請專利範圍第7至10項中任一項之元件搭載用基板 之製造方法,其中前述形成鍍覆層之步驟係藉由電解鍍 覆形成鎳鍍覆層,並在其上藉由電解鍍覆形成金鍍覆 〇 21
TW100115982A 2010-05-07 2011-05-06 Substrate on which element is to be mounted, and process for production thereof TW201240026A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010107053 2010-05-07

Publications (1)

Publication Number Publication Date
TW201240026A true TW201240026A (en) 2012-10-01

Family

ID=44903800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115982A TW201240026A (en) 2010-05-07 2011-05-06 Substrate on which element is to be mounted, and process for production thereof

Country Status (5)

Country Link
JP (1) JP5857956B2 (zh)
KR (1) KR20130062898A (zh)
CN (1) CN102870210A (zh)
TW (1) TW201240026A (zh)
WO (1) WO2011138949A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557855B (zh) * 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
JP6380521B2 (ja) * 2014-02-24 2018-08-29 株式会社村田製作所 電子装置
CN106062903B (zh) * 2014-03-04 2018-08-28 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
JP7446950B2 (ja) * 2020-08-25 2024-03-11 日本特殊陶業株式会社 配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172360U (ja) 1984-04-20 1985-11-15 株式会社精工舎 プリント基板
JP3575068B2 (ja) * 1994-08-02 2004-10-06 住友電気工業株式会社 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法
JPH10125719A (ja) * 1996-10-18 1998-05-15 Sumitomo Kinzoku Electro Device:Kk ワイヤボンディング用パッドの形成方法
JP2001060766A (ja) * 1999-08-19 2001-03-06 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板及びその製造方法
JP4172566B2 (ja) * 2000-09-21 2008-10-29 Tdk株式会社 セラミック多層基板の表面電極構造及び表面電極の製造方法
JP4682437B2 (ja) 2001-04-17 2011-05-11 パナソニック株式会社 基板装置
JP2002329969A (ja) * 2001-04-26 2002-11-15 Sharp Corp 多層セラミック配線板の製造方法
JP2004034448A (ja) * 2002-07-02 2004-02-05 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP4123278B2 (ja) 2006-01-23 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板及びその製造方法
JP4722017B2 (ja) * 2006-11-10 2011-07-13 アルプス電気株式会社 セラミック製実装基板の製造方法
JP2008235911A (ja) 2008-03-26 2008-10-02 Murata Mfg Co Ltd 低温焼成セラミック回路基板及びその製造方法

Also Published As

Publication number Publication date
KR20130062898A (ko) 2013-06-13
JP5857956B2 (ja) 2016-02-10
WO2011138949A1 (ja) 2011-11-10
JPWO2011138949A1 (ja) 2013-07-22
CN102870210A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
JP6214930B2 (ja) 多層配線基板
JP5668730B2 (ja) 発光素子搭載基板および発光装置
TW201128740A (en) Substrate for mounting element and process for its production
JP5158040B2 (ja) ガラスセラミックス基板
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
TW201240026A (en) Substrate on which element is to be mounted, and process for production thereof
TW200843603A (en) Multilayer ceramic substrate
WO2018163982A1 (ja) 多層基板
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
TW200927701A (en) Process for producing ceramic molded product
JP5716417B2 (ja) 素子搭載用基板の製造方法
JP2004228410A (ja) 配線基板
JP2012060004A (ja) 素子搭載用基板およびその製造方法
JPH11251700A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
TW201228055A (en) Substrate for light-emitting element, and light-emitting device
JP4610185B2 (ja) 配線基板並びにその製造方法
JP2012248593A (ja) 発光素子用基板および発光装置
JP2009158668A (ja) セラミック多層配線基板及びその製造方法
JP2010034273A (ja) 多層配線基板およびその製造方法
JP2007081324A (ja) 多層セラミックス基板及びその製造方法
JP4099054B2 (ja) 銅メタライズ組成物、並びに、配線基板およびその製法
JP4454359B2 (ja) 無機多層基板
JP2004165274A (ja) 低温焼成セラミック回路基板の製造方法
JP2014060446A (ja) 素子搭載用基板
JP2008016572A (ja) 配線基板およびその製造方法