KR20130062898A - 소자 탑재용 기판 및 그 제조 방법 - Google Patents

소자 탑재용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20130062898A
KR20130062898A KR1020127024042A KR20127024042A KR20130062898A KR 20130062898 A KR20130062898 A KR 20130062898A KR 1020127024042 A KR1020127024042 A KR 1020127024042A KR 20127024042 A KR20127024042 A KR 20127024042A KR 20130062898 A KR20130062898 A KR 20130062898A
Authority
KR
South Korea
Prior art keywords
substrate
thick film
conductor layer
film conductor
unbaked
Prior art date
Application number
KR1020127024042A
Other languages
English (en)
Inventor
가츠요시 나카야마
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20130062898A publication Critical patent/KR20130062898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

내황화성이 양호한 소자 탑재용 기판을 제공한다.
소자 탑재용 기판 (1) 은, 저온 소성 세라믹스 (LTCC) 기판 (2) 과, 상기 LTCC 기판 (2) 의 적어도 일방의 주면에 형성된 은을 주체로 하는 금속으로 이루어지는 후막 도체층 (3) 과, 이 후막 도체층 (3) 상에 형성된 도전성 금속의 도금층 (4) 을 갖는다. 후막 도체층 (3) 은 평활한 표면을 가지며, 또한 그 표면이 상기 LTCC 기판 (2) 의 상기 주면과 대략 동일한 높이가 되도록 매설되어 있다.

Description

소자 탑재용 기판 및 그 제조 방법{SUBSTRATE ON WHICH ELEMENT IS TO BE MOUNTED, AND PROCESS FOR PRODUCTION THEREOF}
본 발명은, 소자 탑재용 기판과 그 제조 방법에 관한 것으로, 특히, 내황화성이 우수한 소자 탑재용 기판과, 그 소자 탑재용 기판을 제조하기 위한 제조 방법에 관한 것이다.
최근, 전자 기기의 고밀도 실장화나 처리 속도의 고속화에 수반하여, 소자 탑재용 기판으로서, 저유전율이고 저배선 저항이라는 우수한 특징을 갖는 저온 소성 세라믹스 기판 (LTCC 기판) 이 사용되고 있다. 또, 발광 다이오드 (LED) 와 같은 발광 소자를 탑재하기 위한 기판으로서, 내후성, 광 취출 효율, 방열성 등의 각 특성을 만족시킬 수 있는 LTCC 기판의 사용이 검토되고 있다.
LTCC 기판은, 통상적인 세라믹스의 소성 온도보다 낮은 800 ∼ 1000 ℃ 정도의 온도에서 소성되는 것으로, 유리와 세라믹스 필러 (예를 들어, 알루미나 필러나 지르코니아 필러) 로 이루어지는 그린 시트를 소정 장 수 중첩시켜, 열압착에 의해 일체화한 후, 소성함으로써 제조되고 있다.
이와 같은 LTCC 기판의 표면에는, 접속 단자 (전극) 로서, 은이나 구리와 같은 도체 금속을 주체로 하는 페이스트를 소성하여 이루어지는 후막 도체층이 형성되어 있다. 후막 도체층의 표면에는, 와이어 본딩성, 밀착 강도, 내후성 등을 양호하게 하기 위해서, 예를 들어 니켈 도금막과 금 도금막을 적층한 도금층 (니켈/금 도금층) 이 형성되어 있다. 이와 같은 도금층을 형성함으로써, 특히 내황화성을 향상시킬 수 있어, 공기 중 등의 황분과의 반응에 의한 후막 도체층의 변색을 억제할 수 있다 (예를 들어, 특허문헌 1, 2 참조).
그런데, 후막 도체층은 통상 5 ∼ 15 ㎛ 정도의 두께를 갖고 있고, 이 위에 형성되는 도금층, 특히 니켈 도금막의 두께는 5 ∼ 15 ㎛ 정도로 되어 있다. 그러나, 니켈 도금막의 두께를 정확하게 제어하는 것은 어려워, 상정외로 두껍게 형성되는 경우가 있다. 니켈 도금막의 두께가 통상보다 두꺼워져, 예를 들어 20 ㎛ 에 가깝게 되면, 후막 도체층에 과도한 인장 응력이 가해져, 후막 도체층의 단부가 LTCC 기판으로부터 박리되는 경우가 있다. 그러한 박리가 발생하면, LTCC 기판과 후막 도체층의 간극에 수분이 침입하여, 후막 도체층 중의 은이 단부를 타고가도록 하여 도금층의 표면, 특히 최표면의 금 도금막 상에 확산된다.
그리고, 이와 같은 상태에서 황화성 환경에 놓여진 경우에는, 최표면의 금 도금막 상에 확산된 은이 황화되어, 와이어 본딩성 등이 저하될 우려가 있었다. 또, 금 도금막의 표면이 흑색화됨으로써 반사율의 저하가 발생하기 때문에, 발광 소자 등의 탑재용 기판으로서 바람직하지 않았다.
한편, 와이어 본딩성을 저해하지 않고, 소성시의 치수 정밀도를 향상시키기 위해서, 최외층에 Ag 계 도체 페이스트의 인쇄층 (미소성의 후막 도체층) 을 갖는 미소성의 저온 소성 세라믹 기판의 양면에, 소성 온도 (800 ∼ 1000 ℃) 에서는 소결되지 않는 알루미나 그린 시트 (구속 소성용 그린 시트) 를 압착하고, 이 상태에서 기판 및 후막 도체층을 동시 소성한 후 알루미나 그린 시트의 잔존물을 연마하여 제거하고, 이렇게 하여 형성된 후막 도체층의 거칠어진 표면에 도금 피막을 형성한 LTCC 배선 기판이 제안되어 있다 (예를 들어, 특허문헌 3, 4 참조).
그러나, 특허문헌 3, 4 에 기재된 LTCC 배선 기판에서는, 구속 소성용의 알루미나 그린 시트로 양면을 사이에 두고 가압하고 있기 때문에, 미소성의 후막 도체층을 두께 전체에 걸쳐 미소성의 저온 소성 세라믹 기판에 밀어넣는 것이 어렵다. 그 때문에, 특허문헌 3, 4 의 LTCC 배선 기판에서는, 후막 도체층이 완전하게는 저온 소성 세라믹 기판 내에 매설되어 있지 않고, 도금막의 응력에서 기인하는 후막 도체층 단부의 박리를 충분히 방지할 수 없어, 내황화성이 불충분하였다. 또, 후막 도체층의 표면은, 구속 소성용 그린 시트 잔존물의 제거에 의해 거칠어진 상태로 되어 있기 때문에, 도금 처리 후의 와이어 본딩성이 열등하다는 문제가 있었다.
일본 실용신안공보 평2-36278호 일본 공개특허공보 2002-314230호 일본 특허공보 제4123278호 일본 공개특허공보 2008-235911호 참조
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로서, 후막 도체층 단부의 박리가 방지되어, 내황화성이 우수한 소자 탑재용 기판의 제공을 목적으로 한다. 또, 본 발명은, 이와 같은 내황화성이 우수한 소자 탑재용 기판을 얻기 위한 제조 방법의 제공을 목적으로 한다.
본 발명의 소자 탑재용 기판은, 저온 소성 세라믹스 기판과, 상기 저온 소성 세라믹스 기판의 적어도 일방의 주면에 형성된 은을 주체로 하는 금속으로 이루어지는 후막 도체층으로, 평활한 표면을 가지며, 또한 그 표면이 상기 저온 소성 세라믹스 기판의 상기 주면과 대략 동일한 높이가 되도록 매설된 후막 도체층과, 상기 후막 도체층 상에 형성된 도전성 금속의 도금층을 갖는 것을 특징으로 한다.
본 발명의 소자 탑재용 기판에 있어서, 상기 후막 도체층의 표면과 상기 저온 소성 세라믹스 기판의 상기 주면의 높이의 차는 2 ㎛ 이하인 것이 바람직하다. 또, 상기 도금층은 니켈-금 도금층인 것이 바람직하다.
본 발명의 소자 탑재용 기판의 제조 방법은, 유리 분말과 세라믹스 필러를 함유하는 유리 세라믹스 조성물로 이루어지는 미소성 기판의 적어도 일방의 주면에, 은을 주체로 하는 금속의 페이스트로 이루어지는 미소성 후막 도체층을 형성하는 공정과, 상기 미소성 후막 도체층 상에 평활한 압압면을 갖는 가압판을 배치하고, 이 가압판을 개재하여 상기 미소성 후막 도체층을 두께 방향으로 압압하여, 그 미소성 후막 도체층의 표면이 상기 미소성 기판의 상기 주면과 대략 동일한 높이가 될 때까지 상기 미소성 기판에 밀어넣는 공정과, 상기 미소성 후막 도체층이 밀어넣어진 상기 미소성 기판을, 상기 미소성 후막 도체층과 함께 가열·소성하는 공정과, 상기 소성된 후막 도체층의 표면에 도전성 금속으로 이루어지는 도금층을 형성하는 공정을 갖는 것을 특징으로 한다.
본 발명에 의하면, 저온 소성 세라믹스 기판의 적어도 일방의 주면에 형성된 후막 도체층을, 그 층의 표면이 상기 저온 소성 세라믹스 기판의 상기 주면과 대략 동일한 높이가 되도록 매립 형성함으로써, 저온 소성 세라믹스 기판으로부터의 후막 도체층의 박리를 방지하여, 내황화성이 우수한 소자 탑재용 기판으로 할 수 있다.
도 1 은, 본 발명의 소자 탑재용 기판의 일례를 나타내는 평면도이다.
도 2 는, 도 1 에 나타내는 소자 탑재용 기판의 X-X 선 단면도이다.
도 3 은, 도 2 의 일부를 확대하여 나타내는 확대 단면도이다.
도 4 는, 본 발명의 소자 탑재용 기판의 제조 방법을 설명하기 위한 단면도이다.
이하, 본 발명에 대하여 도면을 참조하여 설명한다.
도 1 은, 본 발명의 소자 탑재용 기판 (1) 의 일례를 나타내는 평면도이다. 또, 도 2 는, 도 1 에 나타내는 소자 탑재용 기판 (1) 의 X-X 선 단면도이고, 도 3 은, 도 2 의 일부를 확대하여 나타내는 확대 단면도이다.
본 발명의 소자 탑재용 기판 (1) 은, 유리 분말과 세라믹스 필러를 함유하는 유리 세라믹스 조성물의 소결체로 이루어지는 저온 소성 세라믹스 기판 (LTCC 기판) (2) 을 갖고 있다. LTCC 기판 (2) 의 일방의 주면은, 반도체 소자, 예를 들어 LED 소자와 같은 발광 소자가 탑재되는 탑재면 (2a) 으로 되어 있다. 또한, LTCC 기판 (2) 의 형상, 두께, 크기 등은 반드시 제한되는 것은 아니다. 또, LTCC 기판 (2) 의 탑재면 (2a) 측에는, 중앙부를 둘러싸고 내측이 예를 들어 원 형상이 되는 측벽 (도시 생략) 이 형성되어 있어도 된다.
탑재면 (2a) 에는, 은을 주체로 하는 금속으로 구성되고, 반도체 소자와의 접속 단자 (전극) 가 되는 후막 도체층 (3) 이 형성되어 있다. 이 후막 도체층 (3) 은 요철이 없는 평활 (평탄) 한 표면을 가지며, 또한 그 표면이 LTCC 기판 (2) 의 탑재면 (2a) 과 대략 동일한 높이가 되도록 LTCC 기판 (2) 에 매설되어 있다. 또한, 본 명세서에 있어서, 대략 동일한 높이란, 높이의 차가 바람직하게는 10 ㎛ 이하, 보다 바람직하게는 5 ㎛ 이하인 것을 말한다. 후막 도체층 (3) 의 표면이 LTCC 기판 (2) 의 탑재면 (2a) 과는, 어느 쪽이 높아도 되지만, 양자는 완전히 동일한 높이, 즉 면일한 것이 바람직하다. 그 중에서도, 후막 도체층 (3) 의 표면이 LTCC 기판 (2) 의 탑재면 (2a) 보다 위에 있으며, 또한 높이의 차 (단차) (h) 가 바람직하게는 2 ㎛ 이하, 보다 바람직하게는 1 ㎛ 이하이면, 후막 도체층 (3) 의 박리를 방지하는 효과를 충분히 들 수 있다. 높이의 차가 2 ㎛ 를 초과하면, 도금막 (4) 에 인장 응력이 가해지기 때문에 후막 도체층 (3) 의 박리를 일으키기 쉬워진다. 또, 후막 도체층 (3) 의 표면이 LTCC 기판 (2) 의 탑재면 (2a) 보다 아래에 있으면, 도금막 (4) 의 표면에 단차가 발생하여, 와이어 본딩 불량 등을 일으킬 우려가 있다.
후막 도체층 (3) 은, 후술하는 바와 같이, 금속의 페이스트를 스크린 인쇄 등으로 인쇄하고, 가압하여 기판 내에 밀어넣으면서 소성함으로써 형성되어 있다. 후막 도체층 (3) 의 표면 조도 (산술 평균 조도) (Ra) 는, 0.3 ㎛ 이하가 바람직하고, 0.2 ㎛ 이하로 하는 것이 보다 바람직하다. Ra 는, JIS B 0601：1982 에 의해 구해진다. Ra 가 0.3 ㎛ 를 초과하면, 도금 처리를 실시한 후 부분적으로 박막인 지점이 발생해 버려, 도금에 의한 피막 효과가 작아져, 내후성 시험에서 후막 도체층 (3) 이 열화되어 버릴 우려가 있다.
이와 같이 LTCC 기판 (2) 에 매설된 후막 도체층 (3) 의 표면에, 도전성 금속으로 이루어지는 도금층 (4) 이 형성되어 있다. 도금층 (4) 은, 도시하지 않았지만, 예를 들어 후막 도체층 (3) 의 표면을 덮는 니켈 도금막과, 이 니켈 도금막의 표면을 덮는 금 도금막으로 구성되어 있고, 후막 도체층 (3) 의 LTCC 기판 (2) 으로부터 노출된 표면을 간극 없이 덮고 있다.
한편, LTCC 기판 (2) 의 탑재면 (2a) 과 반대측의 비탑재면 (2b) 에는, 외부 접속용의 접속 단자 (전극) 가 되는 후막 도체층 (3) 이 형성되어 있다. 이 후막 도체층 (3) 도, 상기한 탑재면 (2a) 측의 후막 도체층 (3) 과 마찬가지로, 평활한 표면을 가지며, 또한 그 표면이 LTCC 기판 (2) 의 비탑재면 (2b) 과 대략 동일한 높이가 되도록 LTCC 기판 (2) 에 매설되어 있다. 또, 이 후막 도체층 (3) 의 LTCC 기판 (2) 으로부터 노출된 표면에도, 도전성 금속으로 이루어지는 도금층 (4) 이 형성되어 있다. 비탑재면 (2b) 측의 후막 도체층 (3) 및 도금층 (4) 은, 각각 탑재면 (2a) 측의 후막 도체층 (3) 및 도금층 (4) 과 동일한 재료로 이루어지는 것으로 할 수 있다.
또한, LTCC 기판 (2) 의 내부에는, 탑재면 (2a) 의 소자 접속용 접속 단자와 비탑재면 (2b) 의 외부 접속용 접속 단자를 전기적으로 접속하는 관통 도체 (5) 가 형성되어 있다. 관통 도체 (5) 는, 탑재면 (2a) 이나 비탑재면 (2b) 에 형성되는 후막 도체층 (3) 과 동일한 재료로 이루어지는 것으로 할 수 있다.
이와 같은 소자 탑재용 기판 (1) 에 의하면, 후막 도체층 (3) 이 LTCC 기판 (2) 에 매설되어 있기 때문에, 도금층 (4) 특히 니켈 도금막이 상정외로 두껍게 형성되고, 그 결과 후막 도체층 (3) 에 과도한 인장 응력이 가해지는 경우에도, 후막 도체층 (3) 단부의 LTCC 기판 (2) 으로부터의 박리를 방지할 수 있다. 이로써, 후막 도체층 (3) 을 구성하는 은이 도금층 (4) 표면에 은이온 상태로 확산되는 것을 억제하여, 황화성 환경하에서의 황화를 방지할 수 있다. 따라서, 와이어 본딩성 등이 양호하고, 또한 발광 소자를 탑재하는 경우에 필요하게 되는 반사율에 대해서도 양호한 소자 탑재용 기판 (1) 을 얻을 수 있다.
본 발명의 소자 탑재용 기판 (1) 은, LTCC 기판 (2) 의 적어도 탑재면 (2a) 에 형성된 후막 도체층 (3) 이, LTCC 기판 (2) 에 매설되어 있는 것을 특징으로 하고 있다. 비탑재면 (2b) 측의 후막 도체층 (3) 에 대해서는, 반드시 LTCC 기판 (2) 에 매설되어 있을 필요는 없고, 비탑재면 (2b) 상에 형성되어 있어도 되지만, LTCC 기판 (2) 의 양면측에서 후막 도체층 (3) 이 LTCC 기판 (2) 에 매설된 구조로 함으로써, 보다 내황화성을 양호하게 할 수 있다.
다음으로, 본 발명의 소자 탑재용 기판 (1) 의 제조 방법에 대하여 설명한다. 도 4(a) 및 (b) 는, 본 발명의 제조에 있어서의 가압·소성 공정을 설명하기 위한 소자 탑재용 기판 (1) 의 단면도이다. 도 4 및 이하의 기재에서는, 소자 탑재용 기판 (1) 의 제조에 사용하는 부재에 대하여, 이 부재가 최종적으로 구성하는 소자 탑재용 기판 (1) 의 부재와 동일한 부호를 붙여 설명한다.
본 발명의 소자 탑재용 기판 (1) 의 제조 방법은, 유리 분말과 세라믹스 필러를 함유하는 유리 세라믹스 조성물로 이루어지는 미소성 기판 (2) 을 제조하고, 그 탑재면 (2a) 및 비탑재면 (2b) 에 각각 은을 주체로 하는 금속의 페이스트로 이루어지는 미소성 후막 도체층 (3) 을 형성하는 공정 (미소성 기판 제조 공정) 과, 이들 미소성 후막 도체층 (3) 이 형성된 미소성 기판 (2) 의 양면에, 평활 (평탄) 한 압압면을 갖는 1 쌍의 가압판 (6) 을, 각각의 압압면이 대응하는 미소성 후막 도체층 (3) 의 표면에 맞닿도록 배치하고, 이들 가압판 (6) 을 개재하여 미소성 후막 도체층 (3) 을 두께 방향으로 압압하여 미소성 기판 (2) 에 밀어넣고, 그 상태에서 가열·소성하는 공정 (가압·소성 공정) 과, 기판에 매설된 후막 도체층 (3) 의 노출면에 도전성 금속으로 이루어지는 도금층 (4) 을 형성하는 공정 (도금 공정) 을 갖는다.
미소성 기판 제조 공정에서는, 먼저 미소성 기판 (2) 이 되는 그린 시트를 형성한다. 그린 시트는, 유리 분말과 세라믹스 필러를 함유하는 유리 세라믹스 조성물에, 바인더, 필요에 따라 가소제, 용제 등을 첨가하여 슬러리를 조제하고, 이것을 독터 블레이드법 등에 의해 시트상으로 성형하고, 건조시킴으로써 제조할 수 있다.
유리 분말은, 반드시 한정되는 것은 아니지만, 유리 전이점 (Tg) 이 550 ∼ 700 ℃ 인 것이 바람직하고, 600 ∼ 680 ℃ 인 것이 보다 바람직하다. 유리 전이점 (Tg) 이 550 ℃ 미만인 경우에는, 후술하는 탈지가 곤란해질 우려가 있고, 700 ℃ 를 초과하는 경우에는, 수축 개시 온도가 높아져, 치수 정밀도가 저하될 우려가 있다.
유리 분말로는, 예를 들어 SiO2 를 57 ∼ 65 ㏖％, B2O3 을 13 ∼ 18 ㏖％, CaO 를 9 ∼ 23 ㏖％, Al2O3 을 3 ∼ 8 ㏖％, K2O 및 Na2O 로부터 선택되는 적어도 일방을 합계로 0.5 ∼ 6 ㏖％ 함유하는 유리의 분말이 사용된다. 유리 분말의 50 ％ 입경 (D50) 은 0.5 ∼ 2 ㎛ 가 바람직하고, 1.0 ∼ 1.8 ㎛ 가 보다 바람직하다. 유리 분말의 D50 이 0.5 ㎛ 미만인 경우, 유리 분말이 응집되기 쉬워, 취급이 곤란해질 뿐만 아니라, 균일하게 분산시키는 것이 곤란해진다. 한편, D50 이 2 ㎛ 를 초과하는 경우에는, 유리 연화 온도의 상승이나 소결 부족이 발생할 우려가 있다. 한편, 본건에 기재된 입경은, 레이저 회절·산란법에 의해 측정한 것이다.
세라믹스 필러로는, 종래부터 LTCC 기판의 제조에 사용되는 것을 사용할 수 있고, 예를 들어 알루미나 분말, 지르코니아 분말, 알루미나 분말과 지르코니아 분말의 혼합 분말 등을 바람직하게 사용할 수 있다. 세라믹스 필러의 D50 은, 0.5 ∼ 4 ㎛ 인 것이 바람직하다.
이와 같은 유리 분말과 세라믹스 필러를, 예를 들어 유리 분말이 30 ∼ 50 질량％, 보다 바람직하게는 35 ∼ 40 질량％ 이고, 세라믹스 필러가 50 ∼ 70 질량％, 보다 바람직하게는 60 ∼ 65 질량％ 가 되도록 배합하고, 혼합함으로써 유리 세라믹스 조성물을 얻을 수 있다. 또, 이 유리 세라믹스 조성물에, 바인더, 필요에 따라 가소제, 용제 등을 첨가함으로써 슬러리를 얻을 수 있다.
바인더로는, 예를 들어 폴리비닐부티랄, 아크릴 수지 등을 바람직하게 사용할 수 있다. 가소제로는, 예를 들어 프탈산디부틸, 프탈산디옥틸, 프탈산부틸벤질 등을 사용할 수 있다. 또, 용제로는, 톨루엔, 자일렌, 부탄올 등의 방향족계 또는 알코올계의 유기 용제를 사용할 수 있다. 또한, 분산제나 레벨링제를 병용할 수 있다.
이와 같이 하여 제조한 그린 시트를, 타발(打拔)형 혹은 펀칭 머신을 사용하여, 소정의 치수각으로 절단함과 함께 층간 접속용 비아홀을 타발 형성하여, 미소성 기판 (2) 으로 한다. 이 미소성 기판 (2) 의 양면 (탑재면 (2a) 및 비탑재면 (2b)) 에, 은을 주체로 하는 금속의 페이스트를 스크린 인쇄 등의 방법으로 인쇄함으로써, 미소성 후막 도체층 (3) 을 형성한다. 또, 층간 접속용 비아홀 내에도, 은을 주체로 하는 금속의 페이스트를 충전함으로써, 미소성 관통 도체 (5) 를 형성한다.
금속의 페이스트로는, 은을 주체로 하는 금속 분말, 구체적으로는 은을 50 질량％ 이상 함유하는 금속 분말에, 에틸셀룰로오스 등의 비이클, 필요에 따라 용제 등을 첨가하여 페이스트상으로 한 것을 사용할 수 있다. 금속 분말로는, 은 분말, 은과 팔라듐의 혼합 분말, 은과 백금의 혼합 분말 등이 바람직하게 사용된다. 은과 팔라듐의 혼합 분말인 경우, 바람직하게는 은은 90 질량％ 이상, 팔라듐은 10 질량％ 이하 함유하는 것이다. 또, 은과 백금의 혼합 분말의 경우, 바람직하게는 은은 97 질량％ 이상, 백금은 3 질량％ 이하 함유하는 것이다. 또한, 본 발명에 있어서는, LTCC 기판 (2) 에 포함되는 유리 성분에 의해 금속과 기판의 접착력을 충분히 확보할 수 있고, 또한 금속의 전기 저항치를 높이지 않기 위해서도, 금속의 페이스트에는 유리 플릿을 배합하지 않는 것이 바람직하다.
가압·소성 공정에서는, 먼저 도 4(a) 에 나타내는 바와 같이, 미소성 후막 도체층 (3) 이 형성된 미소성 기판 (2) 의 양면 (탑재면 (2a) 및 비탑재면 (2b)) 에, 평활한 압압면을 갖는 1 쌍의 금속판 (6) 을, 각각의 압압면이 대응하는 미소성 후막 도체층 (3) 의 표면에 맞닿도록 배치한다. 또한, 비탑재면 (2b) 측에 배치되는 금속판 (6) 을, 평활한 압압면을 갖는 기대(基臺) 혹은 기반으로 할 수 있다.
그리고, 이들 금속판 (6) 을 개재하여, 탑재면 (2a) 측 및 비탑재면 (2b) 측의 미소성 후막 도체층 (3) 을 각각 두께 방향으로 압압하여, 미소성 기판 (2) 에 밀어넣는다. 이 때, 금속판 (6) 의 압압면이 미소성 기판 (2) 의 대응하는 탑재면 (2a) 혹은 비탑재면 (2b) 에 접할 때까지, 미소성 후막 도체층 (3) 을 미소성 기판 (2) 내에 밀어넣는다. 이와 같은 상태에서 가열하여, 미소성 후막 도체층 (3) 및 미소성 기판 (2) 을 동시에 소성한다.
금속판 (6) 으로는, 미소성 후막 도체층 (3) 이 미소성 기판 (2) 에 밀어넣어지기에 충분한 가압력인, 예를 들어 5 ∼ 30 ㎫ 를 가할 수 있도록, 충분한 강성을 가지며, 또한 압압면이 경면 가공 등에 의해 평활하게 형성된 스테인리스판을 사용하는 것이 바람직하다.
소성 공정에서는, 이와 같이 밀어넣어진 미소성 후막 도체층 (3) 을 갖는 미소성 기판 (2) 을, 예를 들어 500 ∼ 600 ℃, 보다 바람직하게는 530 ∼ 570 ℃ 의 온도로 가열하고, 수지 등의 바인더를 분해하여 제거하는 탈지를 실시한 후, 800 ∼ 1000 ℃, 보다 바람직하게는 840 ∼ 930 ℃ 온도로 가열함으로써, 유리 세라믹스 조성물로 이루어지는 미소성 기판 (2) 을 소성함과 함께, 은을 주체로 하는 금속의 페이스트로 이루어지는 미소성 후막 도체층 (3) 이나 미소성 관통 도체 (5) 를 소성하여, 후막 도체층 (3) 이나 관통 도체 (5) 로 한다. 이렇게 하여, 도 4(b) 에 나타내는 바와 같이, 후막 도체층 (3) 의 표면이 LTCC 기판 (2) 의 탑재면 (2a) 및 비탑재면 (2b) 과 대략 동일한 높이가 되도록 매설된 소성 기판이 얻어진다.
도금 공정에서는, 이와 같이 하여 LTCC 기판 (2) 에 매설된 후막 도체층 (3) 의 노출된 표면에, 도금층 (4) 을 형성한다. 도금층 (4) 은, 예를 들어 니켈 도금을 실시한 후, 금 도금을 실시함으로써 형성할 수 있다. 니켈 도금은, 예를 들어 술파민산니켈욕을 사용한 전해 도금에 의해 5 ∼ 40 ㎛, 보다 바람직하게는 5 ∼ 20 ㎛ 의 두께로 형성한다. 또, 금 도금은, 예를 들어 시안화금칼륨욕을 사용한 전해 도금에 의해 0.1 ∼ 1.0 ㎛, 보다 바람직하게는 0.2 ∼ 0.6 ㎛ 의 두께로 형성한다.
이렇게 하여, 후막 도체층 (3) 이 LTCC 기판 (2) 에 매립됨과 함께, 후막 도체층 (3) 의 LTCC 기판 (2) 으로부터 노출된 표면이 도금층 (4) 에 의해 피복되어 있고, 내황화성이 우수한 소자 탑재용 기판 (1) 을 제조할 수 있다.
실시예
이하에, 본 발명의 실시예에 대하여 기재한다.
(실시예)
소자 탑재용 기판 (1) 으로서, 도 1, 도 2 에 나타내는 것을 도 4 에 나타내는 가압·소성 공정을 거쳐 제조하였다. 먼저, LTCC 기판 (2) 이 되는 기판용 그린 시트를 제작하였다. 기판용 그린 시트는, SiO2 가 60.4 ㏖％, B2O3 이 15.6 ㏖％, Al2O3 이 6 ㏖％, CaO 가 15 ㏖％, K2O 가 1 ㏖％, Na2O 가 2 ㏖％ 가 되도록 원료를 배합, 혼합하고, 이 원료 혼합물을 백금 도가니에 넣어 1600 ℃ 에서 60 분간 용융시킨 후, 이 용융 상태의 유리를 흘려 냉각시켰다. 이 유리를 알루미나제 볼 밀에 의해 40 시간 분쇄하여 유리 분말 (D50 = 1.8 ㎛) 을 제조하였다. 또한, 분쇄시의 용매에는 에틸알코올을 사용하였다.
이 유리 분말이 35 질량％, 알루미나 필러 (쇼와 전공사 제조, 상품명：AL-45H) 가 40 질량％, 지르코니아 필러 (다이이치 희원소 화학 공업사 제조, 상품명：HSY-3F-J) 가 25 질량％ 가 되도록 배합하고, 혼합함으로써 유리 세라믹스 조성물을 제조하였다. 이 유리 세라믹스 조성물 50 g 에, 유기 용제 (톨루엔, 자일렌, 2-프로판올, 2-부탄올을 질량비 4：2：2：1 로 혼합한 것) 15 g, 가소제 (프탈산디-2-에틸헥실) 2.5 g, 바인더로서의 폴리비닐부티랄 (덴카사 제조, 상품명：PVK＃3000K) 5 g, 또한 분산제 (빅케미사 제조, 상품명：BYK180) 0.5 g 을 배합하고, 혼합하여 슬러리를 조제하였다.
이 슬러리를 폴리에틸렌테레프탈레이트 (PET) 필름 상에 독터 블레이드법에 의해 도포하고, 건조시켜, 소성 후의 두께가 0.15 ㎜ 가 되는 기판용 그린 시트를 제조하였다.
한편, 은을 주체로 하는 금속 분말 (다이켄 화학 공업사 제조, 상품명：S400-2) 과, 비이클로서의 에틸셀룰로오스를, 질량비 90：10 의 비율로 배합하고, 고형분이 87 질량％ 가 되도록 용제로서의 α테레피네올에 분산시킨 후, 자기 유발 중에서 1 시간 혼련을 실시하고, 또한 3 개 롤로 3 회 분산을 실시하여 금속 페이스트를 제조하였다.
기판용 그린 시트의 관통 도체 (5) 를 형성하는 부분에, 천공기를 사용하여 직경 0.3 ㎜ 의 관통공을 형성하고, 이 관통공 중에 스크린 인쇄법에 의해 금속 페이스트를 충전하여 미소성 관통 도체 (5) 를 형성함과 함께, 양면에 스크린 인쇄법에 의해 금속 페이스트를 도포하여 미소성 후막 도체층 (3) 을 형성하여 미소성 기판 (2) 을 제조하였다.
이어서, 미소성 후막 도체층 (3) 이 형성된 미소성 기판 (2) 의 양면에, 표면이 경면 가공된 두께 1 ㎜ 의 스테인리스판을 눌러 대고, 두께 방향으로 10 ㎫ 의 압력을 가하여, 미소성 후막 도체층 (3) 을 미소성 기판 (2) 내에 밀어넣었다. 그리고, 압력을 해방시킨 후, 550 ℃ 에서 5 시간 유지하는 탈지를 실시하고, 또한 870 ℃ 에서 30 분간 유지하는 소성을 실시하였다. 이렇게 하여, 후막 도체층 (3) 의 표면이 LTCC 기판 (2) 의 표면과 동일한 높이가 되도록 매설된 기판을 제조하였다.
그 후, LTCC 기판 (2) 으로부터 노출된 후막 도체층 (3) 의 부분에, 술파민산니켈욕을 사용한 전해 도금에 의해 7 ㎛ 의 니켈 도금막을 형성하였다. 그 표면에 시안화금칼륨욕을 사용한 전해 도금에 의해 0.3 ㎛ 두께의 금 도금막을 형성하여 도금층 (4) 을 형성하였다. 이렇게 하여 소자 탑재용 기판 (1) 을 제조하였다.
(비교예)
실시예의 소자 탑재용 기판의 제조에 있어서, 미소성 후막 도체층 (3) 이 형성된 미소성 기판 (2) 을, 스테인리스판에 의해 압압하지 않고 탈지, 소성을 실시하였다. 그리고, 소성 후의 기판의 후막 도체층 (3) 의 표면 전체에 도금을 실시하여, 소자 탑재용 기판 (1) 을 제조하였다.
다음으로, 실시예 및 비교예에서 제조된 소자 탑재용 기판 (1) 에 대하여, JIS-C-60068-2-43 에 준거하는 황화 시험에서 100 시간 노출시키고, 금 도금막의 표면의 황화 (흑색화) 를 20 배의 현미경에 의해 관찰하였다. 또한 후막 도체층 (3) 의 박리에 대해서는 전자 현미경에 의해 단면을 2000 배로 관찰하였다.
내황화성 시험의 결과, 실시예의 소자 탑재용 기판 (1) 에서는 후막 도체층 (3) 단부의 박리가 없고, 또, 도금층 (4) 표면에 대한 은이온의 확산, 및 황화가 유효하게 억제되고 있는 것이 관찰되었다. 한편, 후막 도체층 (3) 의 매립을 실시하지 않은 비교예의 소자 탑재용 기판 (1) 에 대해서는, 후막 도체층 (3) 의 단부의 LTCC 기판 (2) 으로부터의 박리가 보였다. 그리고, 도금층 (4) 의 표면에 은이온이 확산되어, 황화되는 것이 관찰되었다.
산업상 이용가능성
본 발명에 의해 제공되는, 기판으로부터의 후막 도체층의 박리가 방지되어, 내황화성이 우수한 소자 탑재용 기판은, 내후성, 광 취출 효율, 방열성 등의 특성이 우수하기 때문에, 발광 다이오드 (LED) 와 같은 발광 소자의 탑재 기판으로서, 광범위한 분야에 사용된다.
한편, 2010년 5월 7일에 출원된 일본 특허 출원 2010-107053호의 명세서, 특허 청구의 범위, 도면 및 요약서의 전체 내용을 여기에 인용하여, 본 발명 명세서의 개시로서 받아들인다.
1 : 소자 탑재용 기판
2 : LTCC 기판
3 : 후막 도체층
4 : 도금층
5 : 관통 도체
6 : 금속판

Claims (11)

  1. 저온 소성 세라믹스 기판과,
    상기 저온 소성 세라믹스 기판의 적어도 일방의 주면에 형성된 은을 주체로 하는 금속으로 이루어지는 후막 도체층으로, 평활한 표면을 가지며, 또한 그 표면이 상기 저온 소성 세라믹스 기판의 상기 주면과 대략 동일한 높이가 되도록 매설된 후막 도체층과,
    상기 후막 도체층 상에 형성된 도전성 금속의 도금층을 갖는 것을 특징으로 하는 소자 탑재용 기판.
  2. 제 1 항에 있어서,
    상기 후막 도체층의 표면과 상기 저온 소성 세라믹스 기판의 상기 주면의 높이의 차가 2 ㎛ 이하인, 소자 탑재용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 후막 도체층이 0.3 ㎛ 이하의 표면 조도 (Ra) 를 갖는, 소자 탑재용 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 도금층은, 니켈층과 그 위의 금 도금층으로 이루어지는, 소자 탑재용 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 도금층이, 5 ∼ 40 ㎛ 두께의 니켈 도금층과, 0.1 ∼ 1.0 ㎛ 두께의 금 도금층을 갖는, 소자 탑재용 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 후막 도체층이, 저온 소성 세라믹스 기판의 소자의 탑재면에 형성된, 소자 탑재용 기판.
  7. 유리 분말과 세라믹스 필러를 함유하는 유리 세라믹스 조성물로 이루어지는 미소성 기판의 적어도 일방의 주면에, 은을 주체로 하는 금속의 페이스트로 이루어지는 미소성 후막 도체층을 형성하는 공정과,
    상기 미소성 후막 도체층 상에 평활한 압압면을 갖는 가압판을 배치하고, 이 가압판을 개재하여 상기 미소성 후막 도체층을 두께 방향으로 압압하여, 그 미소성 후막 도체층의 표면이 상기 미소성 기판의 상기 주면과 대략 동일한 높이가 될 때까지 상기 미소성 기판에 밀어넣는 공정과,
    상기 미소성 후막 도체층이 밀어넣어진 상기 미소성 기판을, 상기 미소성 후막 도체층과 함께 가열·소성하는 공정과,
    상기 소성된 후막 도체층의 표면에 도전성 금속으로 이루어지는 도금층을 형성하는 공정을 갖는 것을 특징으로 하는 소자 탑재용 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 유리 세라믹스 조성물이, 유리 분말을 30 ∼ 50 질량％, 세라믹스 필러를 50 ∼ 70 질량％ 를 함유하는, 소자 탑재용 기판의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 은을 주체로 하는 금속이, 은, 은과 팔라듐, 또는 은과 백금인, 소자 탑재용 기판의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 가열·소성하는 공정이, 500 ∼ 600 ℃ 의 온도로 가열하고, 이어서, 800 ∼ 1000 ℃ 의 온도로 가열하여 소성을 실시하는, 소자 탑재용 기판의 제조 방법.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 도금층을 형성하는 공정이, 전해 도금에 의해 니켈 도금층을 형성하고, 그 위에 전해 도금에 의해 금 도금층을 형성하는, 소자 탑재용 기판의 제조 방법.
KR1020127024042A 2010-05-07 2011-05-02 소자 탑재용 기판 및 그 제조 방법 KR20130062898A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010107053 2010-05-07
JPJP-P-2010-107053 2010-05-07
PCT/JP2011/060541 WO2011138949A1 (ja) 2010-05-07 2011-05-02 素子搭載用基板およびその製造方法

Publications (1)

Publication Number Publication Date
KR20130062898A true KR20130062898A (ko) 2013-06-13

Family

ID=44903800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024042A KR20130062898A (ko) 2010-05-07 2011-05-02 소자 탑재용 기판 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP5857956B2 (ko)
KR (1) KR20130062898A (ko)
CN (1) CN102870210A (ko)
TW (1) TW201240026A (ko)
WO (1) WO2011138949A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557855B (zh) 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
CN106063388B (zh) * 2014-02-24 2018-10-26 株式会社村田制作所 电子装置
CN106062903B (zh) * 2014-03-04 2018-08-28 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
JP7446950B2 (ja) * 2020-08-25 2024-03-11 日本特殊陶業株式会社 配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172360U (ja) 1984-04-20 1985-11-15 株式会社精工舎 プリント基板
JP3575068B2 (ja) * 1994-08-02 2004-10-06 住友電気工業株式会社 平滑なめっき層を有するセラミックスメタライズ基板およびその製造方法
JPH10125719A (ja) * 1996-10-18 1998-05-15 Sumitomo Kinzoku Electro Device:Kk ワイヤボンディング用パッドの形成方法
JP2001060766A (ja) * 1999-08-19 2001-03-06 Sumitomo Metal Electronics Devices Inc 低温焼成セラミック回路基板及びその製造方法
JP4172566B2 (ja) * 2000-09-21 2008-10-29 Ｔｄｋ株式会社 セラミック多層基板の表面電極構造及び表面電極の製造方法
JP4682437B2 (ja) 2001-04-17 2011-05-11 パナソニック株式会社 基板装置
JP2002329969A (ja) * 2001-04-26 2002-11-15 Sharp Corp 多層セラミック配線板の製造方法
JP2004034448A (ja) * 2002-07-02 2004-02-05 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP4123278B2 (ja) 2006-01-23 2008-07-23 株式会社村田製作所 低温焼成セラミック回路基板及びその製造方法
JP4722017B2 (ja) * 2006-11-10 2011-07-13 アルプス電気株式会社 セラミック製実装基板の製造方法
JP2008235911A (ja) 2008-03-26 2008-10-02 Murata Mfg Co Ltd 低温焼成セラミック回路基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2011138949A1 (ja) 2013-07-22
TW201240026A (en) 2012-10-01
CN102870210A (zh) 2013-01-09
JP5857956B2 (ja) 2016-02-10
WO2011138949A1 (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
KR20110089051A (ko) 소자 탑재용 기판 및 그 제조 방법
KR20110103307A (ko) 발광 장치
KR20130007538A (ko) 발광 소자 탑재용 기판 및 발광 장치
WO2011102040A1 (ja) 素子搭載用基板およびその製造方法
WO2012036219A1 (ja) 発光素子用基板および発光装置
US9408295B2 (en) Substrate for light-emitting diode
KR20130062898A (ko) 소자 탑재용 기판 및 그 제조 방법
US9402300B2 (en) Substrate for light-emitting diode
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP2002026528A (ja) 導電性ペーストおよび多層セラミック基板
EP1383361A2 (en) Copper paste, wiring board using the same, and production method of wiring board
JP2012186269A (ja) セラミック多層基板
CN114747301B (zh) 电路基板以及电路基板的制造方法
JP2011176301A (ja) 素子搭載用基板およびその製造方法
JP2012209310A (ja) 発光素子用基板および発光装置
JP5265256B2 (ja) セラミック配線基板
WO2023058497A1 (ja) 電子部品
JP5648682B2 (ja) 金属ベース基板
JP2006093003A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JPH11251700A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4610185B2 (ja) 配線基板並びにその製造方法
JP5675389B2 (ja) プローブカード用配線基板およびプローブカード
JP2005210031A (ja) 配線基板
JP2008016572A (ja) 配線基板およびその製造方法
JP3872440B2 (ja) ガラスセラミック回路基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid