JP7446950B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP7446950B2
JP7446950B2 JP2020141374A JP2020141374A JP7446950B2 JP 7446950 B2 JP7446950 B2 JP 7446950B2 JP 2020141374 A JP2020141374 A JP 2020141374A JP 2020141374 A JP2020141374 A JP 2020141374A JP 7446950 B2 JP7446950 B2 JP 7446950B2
Authority
JP
Japan
Prior art keywords
wiring board
bonding pad
cavity
base
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020141374A
Other languages
English (en)
Other versions
JP2022037312A (ja
Inventor
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2020141374A priority Critical patent/JP7446950B2/ja
Priority to CN202110920243.7A priority patent/CN114126213A/zh
Publication of JP2022037312A publication Critical patent/JP2022037312A/ja
Application granted granted Critical
Publication of JP7446950B2 publication Critical patent/JP7446950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線基板に関する。
半導体チップを配線基板の配線と電気的に接続する方法として、従来、配線基板に配置された導電性のボンディングパッドを用いたワイヤボンディング技術が知られている(例えば、特許文献1参照)。
特開2005-86200号公報
ところで、従来、セラミックパッケージに形成された窪み(キャビティ)に半導体チップが搭載された半導体デバイスが用いられている。このセラミックパッケージにおいて、ボンディングパッドは、特許文献1と同様に、セラミックパッケージの表面に載置されている。このようなセラミックパッケージにおいて、ボンディングパッドは、キャビティの開口から所定の距離を離して、換言すると、キャビティの開口から引き下げて形成されている。
近年、半導体チップが高性能化、大型化する一方、半導体デバイスの大型化を抑制する技術が求められている。
本発明は、上述した課題を解決するためになされたものであり、半導体デバイスの大型化を抑制する技術を提供することを目的とする。
(1)本発明の一形態によれば、セラミックを主成分とする基体と、前記基体に配置される導電性のボンディングパッドと、を備える配線基板が提供される。この配線基板において、前記基体は、底面と、前記底面の外周と繋がり前記底面に対して立設されたキャビティ側面と、を備えるキャビティと、前記キャビティの開口が形成された面であって、前記ボンディングパッドが配置される電極配置面と、を備え、前記ボンディングパッドは、第1主面と、前記第1主面の裏面である第2主面と、前記第1主面と前記第2主面とを繋ぐ複数の側面と、を備え、自身の少なくとも一部が前記基体に埋め込まれ、前記第1主面が前記基体の前記電極配置面側に露出し、前記複数の側面のうち第1側面が前記キャビティ内に突出し、または、前記第1側面が前記基体の前記キャビティ側面と揃っており、前記基体の前記キャビティ側面において、前記ボンディングパッドの前記第2主面と前記キャビティの前記底面の外周との間は前記基体が露出している。
この構成によれば、ボンディングパッドは、自身の少なくとも一部が基体に埋め込まれており、ボンディングパッドの側面が基体と接触して、それらの面を介してボンディングパッドが基体に接合されている。また、配線基板の製造工程の焼成時の熱収縮により、ボンディングパッドが側面側から基体に挟まれて押されている。そのため、ボンディングパッド20の剥離を抑制することができる。
また、ボンディングパッドの第1側面がキャビティ内に突出し、または、第1側面が基体のキャビティ側面と揃っており、キャビティの開口とボンディングパッドとの間の距離を縮めることができるため、例えば、配線基板の外形のサイズを変えず、キャビティの開口面積を大きくして、大型化された半導体チップを搭載することができる。また、例えば配線基板の外形を小型化することができる。すなわち、半導体デバイスの大型化を抑制することができる。
さらに、基体のキャビティ側面において、ボンディングパッドの第2主面とキャビティの底面の外周との間は基体が露出しており、例えば、ビア等の金属部等が配置されていないため、ビア等によるボンディングパッド先端の押上に伴うボンディングパッドの剥離を抑制することができる。
(2)上記形態の配線基板であって、前記ボンディングパッドは、自身の60%以上が前記基体に埋まっていてもよい。このようにすると、ボンディングパッドの剥離を適切に抑制することができる。
(3)上記形態の配線基板であって、前記ボンディングパッドの前記第1側面と、前記基体の前記キャビティの前記キャビティ側面と、の前記第1主面に沿う方向の距離は、10μm以下であってもよい。このようにすると、ボンディングパッドの剥離を適切に抑制することができ、また、配線基板の大型化の抑制に資することができる。
(4)上記形態の配線基板であって、前記基体の内部に形成された内部配線層と、前記基体の内部に形成され、前記ボンディングパッドと前記内部配線層とを接続するビアと、を備えてもよい。このようにすると、キャビティ側面の内側にビアが配置される場合と比較して、ボンディングパッドの剥離を適切に抑制することができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、配線基板を含む製品、配線基板の製造方法、配線基板を含む製品の製造方法などの形態で実現することができる。
第1実施形態の配線基板の概略構成を示す図である。 ボンディングパッドをキャビティ側から見た様子を概念的に示す図である。 本実施形態の配線基板を用いた半導体デバイスの説明図である。 本実施形態のセラミック配線基板の製造方法のフローチャートである。 比較例の配線基板の概略構成を示す図である。 実施形態の配線基板と比較例の配線基板のサイズを比較した説明図である。 第2実施形態の配線基板の概略構成を示す図である。 第3実施形態の配線基板の概略構成を示す図である。
<第1実施形態>
図1は、第1実施形態の配線基板100の概略構成を示す図である。図1(a)は平面図を示し、図1(b)は図1(a)におけるA-A断面を示す。図には、方向を特定するために、互いに直交するXYZ軸が示されている。本明細書では、便宜的に、Z軸正方向を上方向といい、Z軸負方向を下方向というものとするが、配線基板100は実際にはそのような向きとは異なる向きで設置されてもよい。図1(a)において、紙面手前に向かう方向がZ軸正方向であり、図1(b)において、紙面奥に向かう方向がY軸正方向である。
図1に示すように、配線基板100は、セラミックを主成分とする基体10と、複数の導電性のボンディングパッド20と、を備える。基体10は、全体として、外形が略正方形状の平板状であり、正方形の中心にキャビティ12が形成されている。キャビティ12は、底面122と、底面122の外周122L(図1(b))と繋がり底面122に対して立設されたキャビティ側面124と、を備える。基体10は、キャビティ12の開口12L(図1(a))が形成された面であって、ボンディングパッド20が配置される電極配置面14と、を備える。電極配置面14は、「シェルフ」とも呼ばれる。配線基板100は、電極配置面14の外周に、電極配置面14よりZ軸正方向に突出する略正方形枠状のフレーム部15を有する。基体10は、セラミックを主成分とする絶縁性材料により形成され、本実施形態では、例えば、アルミナにより形成されている。本実施形態の配線基板100は、いわゆる、半導体パッケージであり、キャビティ12に半導体チップが搭載され、半導体デバイスが構成される(後述する)。
図2は、ボンディングパッド20をキャビティ12側から見た様子を概念的に示す図である。ボンディングパッド20は、金属を主成分とする電気伝導体であり、外形が平面略長方形の平板状である(図1)。ボンディングパッド20は、第1主面21(図1(b))と、第1主面21の裏面である第2主面22と、第1主面21と第2主面22とを繋ぐ複数の側面23と、を備える。本実施形態では、配線基板100は、28個のボンディングパッド20を有するが、ボンディングパッド20の個数は、本実施形態に限定されない。
ボンディングパッド20は、基体10の電極配置面14に配置されている。本実施形態では、図2に示すように、ボンディングパッド20の全部が基体10に埋め込まれ、ボンディングパッド20の第1主面21の面位置が基体10の電極配置面14と揃って、第1主面21が露出している。また、ボンディングパッド20の4つの側面23のうち、第1側面231の面位置が、基体10のキャビティ12のキャビティ側面124と揃って、第1側面231が露出している(図1(b)、図2)。
ボンディングパッド20の主成分である金属としては、銅、銀、金、アルミニウム、タングステン、モリブデンまたはそれらの各金属を主成分とする合金等、導電性が高い金属を用いることができる。また、炭素、導電性高分子材料等、金属以外の種々の導電性材料を用いることができる。
図1(b)に示すように、配線基板100は、基体10の内部に形成された内部配線層16と、基体10の内部に形成されボンディングパッド20と内部配線層16とを接続するビア18と、を備える。内部配線層16およびビア18は、ボンディングパッド20と同様の導電性材料を主成分とする材料により形成されている。
図3は、本実施形態の配線基板100を用いた半導体デバイスの説明図である。図3に示す半導体デバイスにおいて、半導体チップ200は、配線基板100のキャビティ12に搭載され、半導体チップ200の電極とボンディングパッド20とがワイヤWにより電気的に接続されている。これにより、半導体チップ200は、配線基板100の内部配線層16と電気的に接続されている。なお、図3では、封止材の図示を省略している。
半導体チップ200としては、例えば、Logic回路用チップ、イメージセンサ用チップ、水晶振動子、受動態部品等、種々の半導体チップを用いることができる。
次に、本実施形態の配線基板100の製造方法について説明する。
図4は、本実施形態のセラミック配線基板の製造方法のフローチャートである。本実施形態では、ボンディングパッドパターンが形成されたキャリアフィルムを用いて、ボンディングパッドパターンをセラミックグリーンシートに転写する。以下では、3枚のグリーンシートを積層して、配線基板100を製造する例について説明する。3枚のグリーンシートは、底面122(図1(b))となる面を有する、平面略正方形の第1グリーンシート、電極配置面14(図1(a))となる面(以下、「グリーンシート電極載置面」とも呼ぶ)を有する平面略正方形枠状の第2グリーンシート、およびフレーム部15となる平面略正方形枠状の第3グリーンシートである。
準備工程(P11)では、3枚のグリーンシートと、ボンディングパッドパターンが形成されたキャリアフィルムと、溶剤と、が準備される。3枚のグリーンシートは、配線パターンとなる金属膜やビアとなる金属が形成されているグリーンシートを含む。金属膜は印刷、蒸着等によって形成されてもよいし、転写により形成されてもよい。ボンディングパッドパターンは、例えば、フォトリソグラフィを用いて、キャリアフィルム上に形成されている。
溶剤塗布工程(P12)では、第2グリーンシートのグリーンシート電極載置面に、印刷、スプレー等の公知の方法により溶剤が塗布される。溶剤としては、グリーンシートに可塑性を発現させる種々の溶剤を用いることができる。溶剤は、グリーンシートに含まれる有機バインダーに応じて選択することが望ましく、例えば、アルコール系、アセトン系、ケトン系等の溶剤を用いることができる。溶剤の塗布量は、適宜、設定可能である。第2グリーンシートのグリーンシート電極載置面に溶剤を塗布することにより、グリーンシート電極載置面から溶剤が浸透して一部が溶解されるため、第2グリーンシートのグリーンシート電極載置面から所定の距離までは他の部分より柔らかく、変形しやすくなる。
転写工程(P13)では、キャリアフィルムに形成されたボンディングパターンを、第2グリーンシート上に転写する。具体的には、キャリアフィルムに形成されたボンディングパターンを、第2グリーンシートのグリーンシート電極載置面に載せて、加圧し、加熱した後、キャリアフィルムを剥がすことにより、ボンディングパターンが第2グリーンシート上に形成される。
積層工程(P14)では、第1グリーンシートの上に第2グリーンシートを積層し、さらに、第2グリーンシートの上に第3グリーンシートを積層し、グリーンシート積層体を形成する。このとき、第2グリーンシートのグリーンシート電極載置面には、ボンディングパッドパターンが転写されている。
加圧工程(P15)では、第1グリーンシート、第2グリーンシート、および第3グリーンシートが積層されることによって形成された段差形状に勘合する突起を有する加圧板によって、グリーンシート電極配置面に略垂直な方向に、グリーンシート積層体が加圧される。グリーンシート積層体が加圧されることにより、ボンディングパッドパターンが第2グリーンシートにめり込む。
焼成工程(P16)では、グリーンシート積層体が焼成される。具体的には、例えば、窒化アルミニウム製のケースに、グリーンシート積層体が加圧された状態で入れられ、カーボン炉にセットされる。そして、例えば、常圧窒素雰囲気において、所定の温度で所定の時間焼成される。これにより、配線基板100が製造される。製造された配線基板100において、ボンディングパッド20は、基体10に埋め込まれている。
図5は、比較例の配線基板100Pの概略構成を示す図である。図5では、図1と同様に、図5(a)に平面図を示し、図5(b)に図5(a)におけるA-A断面を示す。図5(b)では、半導体チップ200が搭載された状態を示している。比較例の配線基板100Pにおいて、ボンディングパッド20Pは、スクリーン印刷にて印刷方式で作成されている。そのため、図5(b)に示すように、ボンディングパッド20Pは、基体10の電極配置面14上に載置された状態で形成されている。そして、ボンディングパッド20Pは、電極配置面14の端(キャビティ12のキャビティ側面124の面位置)から距離L1を開けて形成されている。換言すると、比較例のボンディングパッド20Pは、電極配置面14の端から距離L1だけ引き下がって形成されている。また、比較例の配線基板100Pでは、ボンディングパッド20Pは、上述の通り、印刷方式で形成されており、印刷後のインクが抜ける際にパッド際部がマスクの乳剤にとられるため、図5(b)に示すように、断面形状がかまぼこ形状になっている。比較例の配線基板100Pでは、ボンディングパッド20Pは、主に、底面22Pを介して基体10に接合されている。
これに対し、本実施形態の配線基板100では、ボンディングパッド20は、第1側面231の面位置が基体10のキャビティ12のキャビティ側面124と揃っている(図1(b)、図2)。換言すると、ボンディングパッド20の先端が、電極配置面14の端まで出ており、引き下がり距離は、「0」である。また、本実施形態の配線基板100によれば、ボンディングパッド20が、基体10に埋め込まれている。そのため、主に、ボンディングパッド20の第2主面22と3つの側面23が基体10と接触して、それらの面を介してボンディングパッド20は基体10に接合されている。また、配線基板100の製造工程の焼成時の熱収縮により、ボンディングパッド20が側面23側から基体10に挟まれて押されている。そのため、本実施形態の配線基板100によれば、ボンディングパッド20を、第1側面231の面位置が基体10のキャビティ12のキャビティ側面124と揃うように配置しても、ボンディングパッド20の剥離を抑制することができる。
また、配線基板100では、基体10の内部に形成された内部配線層16とボンディングパッド20とを接続するビア18は、基体10の内部に形成されている(図1(b))。例えば、ビア18が、キャビティ12のキャビティ側面124に沿ってキャビティ12内に露出して設けられている場合には、ビア18がボンディングパッド20の先端(第1側面231近傍)を押し上げることにより、ボンディングパッド20が先端から剥がれやすくなる。これに対し、本実施形態の配線基板100では、ビア18が基体10の内部に形成され、基体10のキャビティ側面124において、ボンディングパッド20の第2主面22とキャビティ12の底面122の外周122Lとの間は基体10が露出しているため、ビアによるボンディングパッド20先端の押上に伴うボンディングパッド20の剥離を抑制することができる。
また、本実施形態の配線基板100の製造方法によれば、ボンディングパッド20が、転写によって形成されるため、比較例の配線基板100Pと比較して、表面の平坦性を向上させることができる。そのため、ボンディングパッドの表面の凹凸によるワイヤボンディングの接続不良を抑制することができる。
また、本実施形態の配線基板100の製造方法によれば、ボンディングパッド20を感光性メタライズペーストで形成し、転写により基体10内に埋め込んでいる。そのため、比較例の配線基板100Pのように、印刷手法によりボンディングパッドを形成する場合と比較して、ファイン化することができる。そのため、端子数が多い半導体チップと基板電極とを、ワイヤーボンド方式で接続することができる。これにより、半導体チップにおける発熱を、直接、セラミックを主成分とする基体10から逃すことができる。
図6は、実施形態の配線基板100と比較例の配線基板100Pのサイズを比較した説明図である。図6(a)は本実施形態の配線基板100を示し、図6(b)は比較例の配線基板100Pを示す。図示するように、配線基板100と配線基板100Pとには、同一の半導体チップ200が搭載される。配線基板100と配線基板100Pとには、同一寸法のキャビティ12が形成されており、同一幅のフレーム部15が形成されている。また、ボンディングパッド20とボンディングパッド20Pとは、幅が異なるものの、長さは等しい。
上述の通り、比較例の配線基板100Pでは、ボンディングパッド20Pが、電極配置面14Pの端から距離を開けて(引き下がって)形成されている。ボンディングパッド20Pの長さはボンディングパッド20と同一であるため、比較例の配線基板100Pの電極配置面14Pの幅は、本実施形態の配線基板100の電極配置面14よりも広い。そのため、比較例の配線基板100Pの外形は、本実施形態の配線基板100の外形より大きい。すなわち、本実施形態の配線基板100によれば、ボンディングパッド20の先端が、電極配置面14の端まで出ており、引き下がり距離が「0」であるため、半導体チップが複雑化、大型化した場合にも、半導体デバイスの大型化を抑制することができる。また、配線基板(半導体パッケージ)の外形のサイズを変えず、キャビティを大きくすることにより、大型化した半導体チップを搭載することができるため、例えば、PCボード(printed-circuit board)内のスペースの変更を不要とすることができる。
<第2実施形態>
図7は、第2実施形態の配線基板100Aの概略構成を示す図である。図1と同様に、図7(a)は平面図を示し、図7(b)は図7(a)におけるA-A断面を示す。
本実施形態の配線基板100Aにおいて、ボンディングパッド20は、自身の一部が基体10に埋まっている。図7(b)では、ボンディングパッド20のうち、基体10に埋まっている部分を破線で示し、電極配置面14より上に突出している部分に斜線ハッチングを付して示している。本実施形態において、ボンディングパッド20は、自身の60%以上が基体10に埋まっている。
本実施形態の配線基板100Aによっても、第1実施形態の配線基板100と同様に、ボンディングパッド20の剥離を抑制することができる。
<第3実施形態>
図8は、第3実施形態の配線基板100Bの概略構成を示す図である。図1と同様に、図8(a)は平面図を示し、図8(b)は図8(a)におけるA-A断面を示す。
本実施形態の配線基板100Bにおいて、ボンディングパッド20の第1側面231がキャビティ12内に突出している。本実施形態において、ボンディングパッド20の第1側面231と、基体10のキャビティ12のキャビティ側面124と、の第1主面21に沿う方向(図7(b)では、X軸方向)の距離は、10μm以下である。
本実施形態の配線基板100Bによっても、第1実施形態の配線基板100と同様に、ボンディングパッド20の剥離を抑制することができる。
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
・上記実施形態において、ボンディングパッドの全体が基体に埋まっている例(第1実施形態)と、ボンディングパッドの先端はキャビティ側面と揃っており、ボンディングパッドの第1主面が電極載置面より突出している例(ボンディングパッドの一部が埋まっている例)(第2実施形態)と、ボンディングパッドの先端(第1側面)がキャビティ内に突出しており、ボンディングパッドの第1主面の面位置が電極載置面と揃っている例(ボンディングパッドの一部が埋まっている例)(第3実施形態)を示した。ボンディングパッドは、少なくとも一部が基体に埋まっていればよく、例えば、ボンディングパッドの先端(第1側面)がキャビティ内に突出しており、かつボンディングパッドの第1主面が電極載置面より突出していてもよい。
・ボンディングパッドが基体に埋まっている割合は、上記実施形態に限定されない。例えば、50%であってもよいし、40%であってもよい。60%以上埋まっていると、ボンディングパッドと基体の剥離がより抑制されるため、好ましい。
・ボンディングパッドの第1側面と、基体のキャビティのキャビティ側面と、の第1主面に沿う方向の距離は、上記実施形態に限定されない。例えば、その距離は、15μm、20μmであってもよい。その距離を10μmにすると、ボンディングパッドの剥離を適切に抑制でき、半導体デバイスの大型化の抑制に資することができるため、好ましい。
・ボンディングパッドの平面形状は、上記実施形態に限定されない。例えば、正方形、六角形等であってもよい。
・基体の形状は、上記実施形態に限定されない。例えば、平面形状が長方形、キャビティの開口形状が長方形でもよく、フレーム部を備えなくてもよい。
・配線基板の製造方法は、上記実施形態に限定されない。例えば、ボンディングパッドは、印刷、蒸着等によって形成されてもよい。
・基体は、窒化アルミニウム(AlN)、ジルコニア(ZrO2)、窒化珪素(Si34)、炭化珪素(SiC)等のセラミックスを主成分とする絶縁材料により形成されてもよい。
以上、実施形態、変形例に基づき本発明について説明してきたが、上記した態様の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
10…基体
12…キャビティ
12L…開口
14、14P…電極配置面
15…フレーム部
16…内部配線層
18…ビア
20、20P…ボンディングパッド
21…第1主面
22…第2主面
22P…底面
23…側面
100、100A、100B、100P…配線基板
122…底面
122L…外周
124…キャビティ側面
200…半導体チップ
231…第1側面
L1…距離
W…ワイヤ

Claims (3)

  1. セラミックを主成分とする基体と、前記基体に配置される導電性のボンディングパッドと、を備える配線基板であって、
    前記基体は、
    底面と、前記底面の外周と繋がり前記底面に対して立設されたキャビティ側面と、を備えるキャビティと、
    前記キャビティの開口が形成された面であって、前記ボンディングパッドが配置される電極配置面と、を備え、
    前記ボンディングパッドは、
    第1主面と、前記第1主面の裏面である第2主面と、前記第1主面と前記第2主面とを繋ぐ複数の側面と、を備え、
    自身の少なくとも一部が前記基体に埋め込まれ、
    前記第1主面が前記基体の前記電極配置面側に露出し、
    前記複数の側面のうち第1側面が、前記電極配置面に形成された前記キャビティの開口より前記キャビティ内に突出しており、
    前記基体の前記キャビティ側面において、前記ボンディングパッドの前記第2主面と前記キャビティの前記底面の外周との間は前記基体が露出しており、
    前記ボンディングパッドの前記第1側面と、前記電極配置面に形成された前記キャビティの開口と、の前記第1主面に沿う方向の距離は、0μmより大きく10μm以下であることを特徴とする、
    配線基板。
  2. 請求項1に記載の配線基板であって、
    前記ボンディングパッドは、自身の60%以上が前記基体に埋まっていることを特徴とする、
    配線基板。
  3. 請求項1および請求項2のいずれか一項に記載の配線基板であって、
    前記基体の内部に形成された内部配線層と、
    前記基体の内部に形成され、前記ボンディングパッドと前記内部配線層とを接続するビアと、
    を備えることを特徴とする、
    配線基板。
JP2020141374A 2020-08-25 2020-08-25 配線基板 Active JP7446950B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020141374A JP7446950B2 (ja) 2020-08-25 2020-08-25 配線基板
CN202110920243.7A CN114126213A (zh) 2020-08-25 2021-08-11 布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020141374A JP7446950B2 (ja) 2020-08-25 2020-08-25 配線基板

Publications (2)

Publication Number Publication Date
JP2022037312A JP2022037312A (ja) 2022-03-09
JP7446950B2 true JP7446950B2 (ja) 2024-03-11

Family

ID=80440880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020141374A Active JP7446950B2 (ja) 2020-08-25 2020-08-25 配線基板

Country Status (2)

Country Link
JP (1) JP7446950B2 (ja)
CN (1) CN114126213A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165043A (ja) 1998-11-26 2000-06-16 Kyocera Corp 回路基板
WO2011138949A1 (ja) 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266490B2 (ja) * 1996-02-23 2002-03-18 京セラ株式会社 半導体素子収納用パッケージの製造方法
JP2005252074A (ja) * 2004-03-05 2005-09-15 Renesas Technology Corp 半導体装置及び電子装置
JP4429281B2 (ja) * 2004-07-07 2010-03-10 日本電気株式会社 半導体搭載用配線基板の製造方法
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板
JP2017076698A (ja) * 2015-10-15 2017-04-20 日本特殊陶業株式会社 配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165043A (ja) 1998-11-26 2000-06-16 Kyocera Corp 回路基板
WO2011138949A1 (ja) 2010-05-07 2011-11-10 旭硝子株式会社 素子搭載用基板およびその製造方法

Also Published As

Publication number Publication date
JP2022037312A (ja) 2022-03-09
CN114126213A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US6739047B2 (en) Method of making ceramic multilayer circuit boards mounted in a patterned metal support substrate
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JPH07221218A (ja) 半導体装置
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP4926789B2 (ja) 発光素子実装用多層配線基板とその製造方法
US7236347B2 (en) Ceramic structure, method for manufacturing ceramic structure, and nonreciprocal circuit device
CN109216234A (zh) 用于处理半导体衬底的设备和方法
JP7446950B2 (ja) 配線基板
JP5241537B2 (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
CN112313794A (zh) 电子元件搭载用基板、电子装置以及电子模块
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
EP3457434B1 (en) Method for producing a semiconductor substrate for a power semiconductor module arrangement
JPH07162157A (ja) 多層基板
JP3091378B2 (ja) セラミック多層基板
JP6595580B2 (ja) 配線基板、電子装置および電子モジュール
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP7491829B2 (ja) 配線基板
TW494560B (en) Ceramic package
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JPH10173083A (ja) 電子部品搭載用配線基板とその製造方法
EP3889321B1 (en) Method for producing a semiconductor substrate arrangement
JP4693676B2 (ja) 電子部品搭載用基板の製造方法
US20190254162A1 (en) Ceramic substrate and method for manufacturing ceramic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240228

R150 Certificate of patent or registration of utility model

Ref document number: 7446950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150