JP3266490B2 - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JP3266490B2
JP3266490B2 JP03608296A JP3608296A JP3266490B2 JP 3266490 B2 JP3266490 B2 JP 3266490B2 JP 03608296 A JP03608296 A JP 03608296A JP 3608296 A JP3608296 A JP 3608296A JP 3266490 B2 JP3266490 B2 JP 3266490B2
Authority
JP
Japan
Prior art keywords
external lead
pad
semiconductor element
lead terminal
blaze
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03608296A
Other languages
English (en)
Other versions
JPH09232466A (ja
Inventor
英敏 湯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP03608296A priority Critical patent/JP3266490B2/ja
Publication of JPH09232466A publication Critical patent/JPH09232466A/ja
Application granted granted Critical
Publication of JP3266490B2 publication Critical patent/JP3266490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージの製造方法に関
するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、酸化アルミニウム質焼結体
等の電気絶縁材料から成り、表面に半導体素子の各電極
が電気的に接続されるボンディングパッド及び該ボンデ
ィングパッドに電気的に接続され、半導体素子を外部電
気回路に接続するための外部リード端子がロウ付けされ
るブレーズパッドを有する絶縁基体と、前記絶縁基体の
ブレーズパッドに銀ロウ等のロウ材を介してロウ付けさ
れた外部リード端子と、半導体素子を気密に封止するた
めの蓋体とから構成され、前記絶縁基体上に半導体素子
を搭載するとともに該半導体素子の各電極をボンディン
グパッドにボンディングワイヤーや金属バンプ等の電気
的接続手段を介して電気的に接続し、最後に前記絶縁基
体上に半導体素子を覆うようにして蓋体をロウ材、ガラ
ス、樹脂等の封止材を介してあるいは溶接により接合さ
せることにより製品としての半導体装置となり、前記外
部リード端子を外部電気回路基板の配線導体に接続する
ことによって内部に収容する半導体素子が外部電気回路
に電気的に接続されることとなる。
【0003】尚、前記半導体素子収納用パッケージは、
その絶縁基体のボンディングパッド表面、ブレーズパッ
ド表面及び外部リード端子の表面に、一般にニッケルか
ら成るめっき金属層及び金から成るめっき金属層が順次
被着されており、これによりボンディングパッド、ブレ
ーズパッド及び外部リード端子が酸化腐蝕するのが有効
に防止されるとともにボンディングパッドと半導体素子
の各電極との電気的接続及び外部リード端子と外部電気
回路基板の配線導体との接続が容易、且つ強固なものと
なるようになっている。
【0004】また、前記半導体素子収納用パッケージの
絶縁基体のブレーズパッドに外部リード端子をロウ付け
するには、先ず、表面にボンディングパッド及びブレー
ズパッドを有する絶縁基体及び外部リード端子を準備す
るとともに前記絶縁基体のブレーズパッド上に外部リー
ド端子をこれらの間に銀ロウ等のロウ材を挟んで配置
し、次にこれらをトンネル炉等の加熱装置内に入れて加
熱することによって前記ロウ材を溶融させるとともに該
溶融したロウ材をブレーズパッドと外部リード端子間に
濡れ広がらせ、しかる後、これを冷却して前記溶融した
ロウ材を固化させることによって外部リード端子を絶縁
基体のブレーズパッドにロウ付けする方法が採用され
る。
【0005】更に、前記絶縁基体のボンディングパッド
表面、ブレーズパッド表面及び外部リード端子表面にめ
っき金属層を被着させるには、絶縁基体のブレーズパッ
ドに外部リード端子をロウ付けした後、絶縁基体のボン
ディングパッド表面、ブレーズパッド表面及び外部リー
ド端子表面に従来周知の電解めっき法や無電解めっき法
等のめっき法を採用してニッケルから成るめっき金属層
及び金から成るめっき金属層を被着させる方法が採用さ
れる。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージの製造方法によれば、
前記絶縁基体のブレーズパッド上に外部リード端子をこ
れらの間に銀ロウ等のロウ材を挟んで配置する際に、前
記絶縁基体と外部リード端子及びロウ材とを所定の位置
関係に保つために一般にカーボン製やセラミック製の保
持治具が用いられており、このため、前記保持治具と絶
縁基体や外部リード端子とがこれらを取り扱う際等の震
動や衝撃により、或はこれらを加熱装置に入れた際に発
生する絶縁基体及び外部リード端子と保持治具との熱膨
張量の差に起因して擦れ合うと、前記保持治具を構成す
るカーボンやセラミックが絶縁基体表面や外部リード端
子表面に付着してしまう。
【0007】このように絶縁基体の表面や外部リード端
子の表面に付着したカーボンやセラミックの付着物は、
化学的に安定であり、めっき工程において被めっき物に
めっき金属層を被着させる前に通常施される酸洗浄やア
ルカリ洗浄等の化学的洗浄では十分に除去されにくい。
【0008】そこで、カーボンやセラミックの付着物が
十分に除去されずに付着したままの絶縁基体のボンディ
ングパッド表面やブレーズパッド表面、或は外部リード
端子表面にめっき金属層を被着させた場合、付着したカ
ーボンやセラミックとボンディングパッドやブレーズパ
ッド、或は外部リード端子との密着力並びに付着したカ
ーボンやセラミックとめっき金属層との密着力が乏し
く、その結果、ボンディングパッドの表面やブレーズパ
ッドの表面、或は外部リード端子の表面に被着させため
っき金属層に膨れや剥がれ、変色、シミ等が発生してし
まい、ボンディングパッドやブレーズパッド、或は外部
リード端子に酸化腐蝕を発生させたり、ボンディングパ
ッドと半導体素子の電極との電気的に接続や外部リード
端子と外部電気回路基板の配線導体との接続が困難なも
のとなってしまうという欠点を有していた。
【0009】
【課題を解決するための手段】本発明の半導体素子収納
用パッケージの製造方法は、表面に半導体素子の電極が
電気的に接続されるボンディングパッド及び外部リード
端子がロウ付けされるブレーズパッドを有する絶縁基体
と外部リード端子とを準備する工程と、前記絶縁基体の
ブレーズパッドに外部リード端子をロウ材を介して接合
する工程と、前記絶縁基体の表面及び外部リード端子の
表面をサンドブラストにより研磨清浄する工程と、前記
外部リード端子の表面、ボンディングパッドの表面及び
ブレーズパッド表面にめっき金属層を被着させる工程
と、から成ることを特徴とするものであり、絶縁基体の
ブレーズパッドに外部リード端子をロウ材を介してロウ
付けした後、前記絶縁基体の表面及び外部リード端子の
表面をサンドブラストにより研磨清浄したことから、外
部リード端子を絶縁基体のブレーズパッドにロウ付けす
る際に絶縁基体表面や外部リード端子表面に付着したカ
ーボンやセラミックがサンドブラストにより完全に研磨
除去され、その結果、絶縁基体のボンディングパッドや
ブレーズパッド表面及び外部リード端子表面にめっき金
属層を被着させても該めっき金属層に膨れや剥がれ、変
色、シミ等を発生させることは皆無である。
【0010】また、本発明の半導体素子収納用パッケー
ジの製造方法においては、前記絶縁基体の表面及び外部
リード端子の表面をサンドブラストにより研磨清浄する
工程において、前記絶縁基体のボンディングパッドの表
面粗さが、、JISーBー0601ー1994に規定の
中心線平均粗さ(Ra)で0.1μm≦Ra≦1.0μ
m、最大高さ(Ry)で0.5μm≦Ry≦4.0μm
となるように研磨清浄すると、半導体素子の電極をボン
ディングパッドに電気的に接続する際にボンディングパ
ッドと半導体素子の電極との電気的接続を容易、且つ強
固なものとなすことができる。
【0011】
【発明の実施の形態】次に、本発明を添付図面に基づき
説明する。図1は、本発明の製造方法によって製作され
た半導体素子収納用パッケージの一実施の形態を示す断
面図であり、1は絶縁基体、2は蓋体であり、該絶縁基
体1と蓋体2とで半導体素子3を収容する容器4が構成
される。
【0012】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミック質焼結体等の電気
絶縁材料から成る略四角形状の板体であり、その上面中
央部には半導体素子3を搭載するための凹部1aが形成
されており、該凹部1a底面には半導体素子3がロウ
材、ガラス、樹脂等の接着材を介して接着固定される。
【0013】また、前記絶縁基体1はその凹部1a周辺
部からその下面に導出するタングステン、モリブデン、
銅、銀等の金属から成る複数のメタライズ配線層5が被
着形成されており、該メタライズ配線層5は内部に収容
する半導体素子3を後述する外部リード端子7に接続す
るための導電路として作用する。
【0014】前記メタライズ配線層5は、凹部1a周辺
部位が半導体素子3の各電極が電気的に接続されるボン
ディングパッド5aを、絶縁基体1底面に導出した部位
が外部リード端子がロウ付けされるブレーズパッド5b
を形成しており、ボンディングパッド5aには半導体素
子3の電極が例えばボンディングワイヤー6等の電気的
接続手段を介して電気的に接続され、またブレーズパッ
ド5bには外部リード端子7が銀ロウ等のロウ材8を介
してロウ付けされる。
【0015】前記メタライズ配線層5のブレーズパッド
5bに銀ロウ等のロウ材8を介してロウ付けされた外部
リード端子7は、内部に収容する半導体素子3を外部電
気回路に電気的に接続するための接続端子として作用
し、該外部リード端子7を外部の電気回路基板の配線導
体に電気的に接続することにより内部に収容する半導体
素子3が外部電気回路に電気的に接続されることとな
る。
【0016】なお、前記半導体素子収納用パッケージ
は、絶縁基体1に被着形成させたメタライズ配線層5の
ボンディングパッド5a、ブレーズパッド5b及び外部
リード端子7の露出する表面にニッケルや金から成るめ
っき金属層9が被着形成されている。
【0017】また、前記めっき金属層9は、メタライズ
配線層5のボンディングパッド5a、ブレーズパッド5
b及び外部リード端子7が酸化腐食するのを防止すると
ともにボンディングパッド5aとボンディングワイヤー
6との接続及び外部リード端子7と外部電気回路基板の
配線導体との接続を容易、且つ強固なものとする作用を
為す。
【0018】かくして上述の半導体素子収納用パッケー
ジは、絶縁基体1の凹部底面に半導体素子3をロウ材、
ガラス、樹脂等の接着剤を介して接着固定するとともに
該半導体素子3の各電極をボンディングワイヤーを介し
てボンディングパッド5aに電気的に接続し、しかる
後、前記絶縁基体1の上面に鉄−ニッケル−コバルト合
金等の金属やセラミックスから成る蓋体2をロウ材、ガ
ラス、樹脂等の封止材を介して、或はシームウエルド法
等の溶接によって接合し、絶縁基体1と蓋体2とから成
る容器内部に半導体素子3を気密に封止することによっ
て製品としての半導体装置となる。
【0019】次に本発明の半導体素子収納用パッケージ
の製造方法について図2乃至図5に基づき説明する。先
ず、図2に示すように、表面にブレーズパッドが形成さ
れた絶縁基体1、外部リード端子7、及びロウ材8を準
備する。
【0020】前記絶縁基体1は、例えば酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム等の原料粉末に
適当な有機バインダー、溶剤、可塑剤、分散剤等を添加
混合して泥漿状のセラミックスラリーを得るとともに該
セラミックスラリーを従来周知のドクターブレード法等
のシート成形技術を採用してシート状のセラミックグリ
ーンシートとなし、しかる後、前記セラミックグリーン
シートに従来周知のパンチング法やレーザー加工法によ
り適当な打ち抜き加工や切断加工を施すとともにメタラ
イズ配線層5となる金属ペーストを従来周知のスクリー
ン印刷法等の厚膜手法を採用して所定パターンに印刷塗
布し、最後に前記セラミックグリーンシートを従来周知
の熱間プレス法等の積層法を採用して複数枚上下に積層
してセラミックグリーンシート積層体を得るとともに該
セラミックグリーンシート積層体を還元雰囲気中、約1
600℃の温度で焼成することによって製作される。
【0021】前記絶縁基体1となるセラミックグリーン
シートに印刷塗布されるメタライズ金属層5となる金属
ペーストは、例えばメタライズ配線層5がタングステン
から成る場合、平均粒径が1〜5μm程度のタングステ
ン粉末に適当な有機バインダー、溶剤を添加混合してペ
ースト状とすることによって製作される。
【0022】一方、前記外部リード端子7は、鉄−ニッ
ケル−コバルト合金等の金属から成るインゴットを製作
するとともに該インゴットに従来周知の種々の金属加工
法を施すことにより棒状や板状とすることによって製作
される。
【0023】また、前記ロウ材8は、例えば銀ロウから
成る場合、銀及び銅をるつぼ内で加熱溶融させ、これを
冷却することによって製作される。
【0024】なお、前記ロウ材8は、外部リード端子7
のロウ付け面に予め溶着させておくと、外部リード端子
7のメタライズパッド5bへのロウ付け作業を容易なも
のとすることができる。従って、前記ロウ材8は、外部
リード端子7のメタライズパッド5bへのロウ付け作業
を容易なものとするために、外部リード端子7のロウ付
け面に予め溶着させておくことが好ましい。
【0025】次に、図3に示すように、絶縁基体1及び
外部リード端子7をカーボン製やセラミック製の保持治
具Jに保持させることにより前記絶縁基体1の表面に被
着形成されたブレーズパッド5b上に外部リード端子7
をこれらの間に銀ロウ等のロウ材8を挟んで配置させ、
これらを従来周知のトンネル炉等の加熱装置内に入れて
ロウ材8が溶融する温度以上の温度(例えばロウ材8が
銀ロウから成る場合、約800〜900℃)に加熱し、
前記ロウ材8を溶融させるとともに該溶融したロウ材8
をブレーズパッド5bと外部リード端子7との間に濡れ
広がらせ、続いてこれを冷却して前記溶融したロウ材8
を固化させることによって絶縁基体1のブレーズパッド
5bに外部リード端子7をロウ材8を介してロウ付けす
る。この場合、図4に示すように前記絶縁基体1や外部
リード端子7と保持治具Jとがこれらの取り扱いの際に
印可される震動や衝撃、或はこれらを加熱装置に入れた
際に発生する絶縁基体1及び外部リード端子7と保持治
具Jとの熱膨張量の差に起因して擦れ合い、絶縁基体1
の表面や外部リード端子7の表面に保持治具Jを構成す
るカーボンやセラミックから成る付着物Aが付着する。
【0026】次に図5に示すように、前記外部リード端
子7がロウ付けされた絶縁基体1の表面及び外部リード
端子7の表面を従来周知のサンドブラスト法により研磨
清浄する。
【0027】前記絶縁基体1及び外部リード端子7は、
その表面を物理的に研磨除去するサンドブラスト法によ
り研磨清浄されることから、化学的洗浄で除去されにく
いカーボンやセラミックス等から成る付着物も該絶縁基
体1の表面及び外部リード端子7の表面から良好に除去
され、その結果、後述するように絶縁基体1のボンディ
ングパッド5aやブレーズパッド5b、外部リード端子
7の表面にめっき金属層9を被着させた際に、めっき金
属層9に膨れや剥がれ、変色、シミ等が発生することは
皆無である。
【0028】また、前記絶縁基体1の表面及び外部リー
ド端子7の表面をサンドブラスト法により研磨清浄する
際、絶縁基体1のボンディングパッド5aの表面粗さ
が、JISーBー0601ー1994に規定の中心線平
均粗さ(Ra)で0.1μm≦Ra≦1.0μm、最大
高さ(Ry)で0.5μm≦Ry≦4.0μmとなる
と、半導体素子3の各電極をボンディングワイヤー6を
介してボンディングパッド5aに電気的に接続する時
に、ボンディングワイヤー6とボンディングパッド5a
との接続を容易、且つ強固なものとすることができる。
従って、前記絶縁基体1の表面及び外部リード端子7の
表面をサンドブラスト法により研磨清浄する工程におい
ては、絶縁基体1のボンディングパッド5aの表面粗さ
がJISーBー0601ー1994に規定の中心線平均
粗さ(Ra)で0.1μm≦Ra≦1.0μm、最大高
さ(Ry)で0.5μm≦Ry≦4.0μmとなるよう
に研磨除去しておくことが好ましい。
【0029】尚、前記絶縁基体1の表面及び外部リード
端子7の表面をサンドブラスト法により、絶縁基体1の
ボンディングパッド5aの表面粗さが、中心線平均粗さ
Raで0.1μm未満又は最大高さRyで0.5μm未
満となるように研磨清浄すると、半導体素子3の各電極
をボンディングワイヤー6を介してボンディングパッド
5aに電気的に接続する際に、ボンディングワイヤー6
とメタライズパッド5aとが滑り易くなるとともにボン
ディングワイヤー6とメタライズパッド5aとの接合表
面積が小さいものとなり、ボンディングワイヤー6とボ
ンディングパッド5aとを容易、且つ強固に接続するこ
とが困難となり、また絶縁基体1のボンディングパッド
5aの表面粗さが、中心線平均粗さRaで1.0μm又
は最大高さRyで4.0μmを越えたものとなるように
研磨清浄した場合、ボンディングパッド5aの表面にめ
っき金属層9を均一、且つ強固に被着させることができ
ず、その結果、半導体素子3の各電極をボンディングワ
イヤー6を介してボンディングパッド5aに電気的に接
続する際にボンディングワイヤー6とボンディングパッ
ド5aとを容易、且つ強固に接続することが困難となっ
てしまう。
【0030】また、前記サンドブラストによる絶縁基体
1の表面及び外部リード端子7の表面の研磨清浄は、ア
ルミナ粉末やガラス粉末から成る#500〜#4000
の砥粒を、吹き付け圧力0.1〜1.0kg/cm2
吹き付け量0.2〜30g/cm2 ・秒で約5〜60秒
間吹き付けることによって行われる。
【0031】また、サンドブラストに用いられる砥粒
は、#500未満では絶縁基体1の表面や外部リード端
子7の表面に大きな傷が付きやすいものとなり、また#
4000を越えると絶縁基体1の表面や外部リード端子
7の表面に付着したカーボンやセラミックから成る付着
物Aを十分に除去できない傾向にある。従って、前記サ
ンドブラストに用いる砥粒は#500〜#4000程度
のものを使用することが好ましい。
【0032】更に、前記サンドブラストにおける砥粒吹
き付け圧力は、0.1kg/cm2未満では絶縁基体1
表面及び外部リード端子7表面に付着したカーボンやセ
ラミックから成る付着物を良好に除去することが困難と
なり、また1.0kg/cm2 を越えると絶縁基体1表
面や外部リード端子7の表面に大きな傷が付き易くな
る。従って、前記サンドブラストにおける砥粒吹き付け
圧力は0.1〜1.0kg/cm2 の範囲が好ましい。
【0033】更にまた、前記サンドブラストにおける砥
粒吹き付け量は、0.2g/cm2・秒未満では、絶縁
基体1表面及び外部リード端子7表面に付着したカーボ
ンやセラミックから成る付着物を効率良く除去すること
が困難となり、また30g/cm2 ・秒を越えると砥粒
が絶縁基体1上等に溜まりやすいものとなり、絶縁基体
1の表面や外部リード端子7の表面を均一に研磨清浄す
ることが困難となる傾向にある。従って、前記サンドブ
ラストにおける砥粒吹き付け量は、0.2〜30g/c
2 ・秒の範囲が好ましい。
【0034】最後に、前記サンドブラストにより表面が
研磨清浄された絶縁基体1のボンディングパッド5a、
ブレーズパッド5b及び外部リード端子7の露出表面に
めっき金属層9を被着させることにより図1に示すよう
な半導体素子収納用パッケージが完成する。
【0035】この場合、本発明の製造方法によって製作
される半導体素子収納用パッケージは、前記めっき金属
層9が被着される絶縁基体1のボンディングパッド5
a、ブレーズパッド5b及び外部リード端子7の露出す
る表面がサンドブラストにより研磨清浄されており、め
っき金属層9に膨れや剥がれ、変色、シミ等を発生させ
る原因となるカーボンやセラミック等の付着物が完全に
研磨除去されているので、該ボンディングパッド5a、
ブレーズパッド5b及び外部リード端子7の露出する表
面に被着されるめっき金属層9に膨れや剥がれ、変色、
シミ等が発生することはなく、従って、めっき金属層9
によりボンディングパッド5a、ブレーズパッド5b及
び外部リード端子7が酸化腐食するのが有効に防止され
るとともにボンディングパッド5aとボンディングワイ
ヤー6との接続及び外部リード端子7と外部電気回路基
板の配線導体との接続を容易、且つ強固なものとなすこ
とができる。
【0036】なお、前記めっき金属層9は、ニッケルか
ら成る1〜10μm程度の厚みの下地めっき金属層と金
から成る0.1〜5.0μm程度の仕上げめっき金属層
層の2層構造をしており、前記ニッケルから成る下地め
っき金属層と金から成る仕上げめっき金属層の何れも従
来周知の電解めっき法や無電解めっき法を採用すること
によりボンディングパッド5a、ブレーズパッド5b及
び外部リード端子7の露出表面に所定の厚みに被着され
る。
【0037】また、本発明の半導体素子収納用パッケー
ジの製造方法は、上述の実施の形態に限定されるもので
はなく、本発明の要旨を逸脱しない範囲であれば種々の
変更が可能であることはいうまでもなく、例えば、本発
明の半導体素子収納用パッケージの製造方法は、外部リ
ード端子の他に銅や銅−タングステン等の金属から成る
ヒートシンクや鉄−ニッケル−コバルト等の金属から成
り、蓋体を絶縁基体に溶接する際の下地金属となるシー
ルリング等他の金属部材が絶縁基体にロウ付けされたタ
イプの半導体素子収納用パッケージの製造にも適用でき
る。
【0038】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、絶縁基体のブレーズパッドに外部リ
ード端子をロウ付けした後、前記絶縁基体の表面及び外
部リード端子の表面をサンドブラストにより研磨清浄し
たことから、絶縁基体のブレーズパッドに外部リード端
子をロウ付けした際に絶縁基体の表面や外部リード端子
の表面に付着したカーボンやセラミック等の付着物が完
全に除去され、前記カーボンやセラミック等の付着物が
除去された絶縁基体のボンディングパッドやブレーズパ
ッド、外部リード端子の露出表面にめっき金属層を被着
させたことから、該めっき金属層に膨れや剥がれ、変色
やシミ等が発生することは一切なく、従って、ボンディ
ングパッドやブレーズパッド及び外部リード端子が酸化
腐食することが有効に防止されるとともに半導体素子の
電極とボンディングパッドとの接続及び外部リード端子
と外部電気回路基板の配線導体との接続を容易、且つ強
固なものとなすことができる。
【0039】また、本発明の半導体素子収納用パッケー
ジの製造方法によれば、前記絶縁基体の表面及び外部リ
ード端子の表面をサンドブラストにより研磨清浄する工
程において、前記絶縁基体のボンディングパッドの表面
粗さが、JISーBー0601ー1994に規定の中心
線平均粗さ(Ra)で0.1μm≦Ra≦1.0μm、
最大高さ(Ry)で0.5μm≦Ry≦4.0μmとな
るように研磨清浄すると、半導体素子の電極をボンディ
ングパッドに電気的に接続する際にボンディングパッド
と半導体素子の電極との電気的接続を容易、且つ強固な
ものとなすことができる。
【図面の簡単な説明】
【図1】本発明の製造方法によって製作された半導体素
子収納用パッケージの一実施形態を示す断面図である。
【図2】本発明の製造方法を説明するための図である。
【図3】本発明の製造方法を説明するための図である。
【図4】本発明の製造方法を説明するための図である。
【図5】本発明の製造方法を説明するための図である。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・蓋体 3・・・・・・半導体素子 4・・・・・・容器 5b・・・・・ブレーズパッド 7・・・・・・外部リード端子 8・・・・・・ロウ材 9・・・・・・めっき金属層

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】表面に半導体素子の電極が電気的に接続さ
    れるボンディングパッド及び外部リード端子がロウ付け
    されるブレーズパッドを有する絶縁基体と外部リード端
    子とを準備する工程と、前記絶縁基体のブレーズパッド
    に外部リード端子をロウ材を介して接合する工程と、前
    記絶縁基体の表面及び外部リード端子の表面をサンドブ
    ラストにより研磨清浄する工程と、前記外部リード端子
    の表面、ボンディングパッドの表面及びブレーズパッド
    表面にめっき金属層を被着させる工程と、から成ること
    を特徴とする半導体素子収納用パッケージの製造方法。
  2. 【請求項2】前記絶縁基体の表面及び外部リード端子の
    表面をサンドブラストにより研磨清浄する工程におい
    て、前記絶縁基体のボンディングパッドの表面粗さが、
    JISーBー0601ー1994に規定の中心線平均粗
    さ(Ra)で0.1μm≦Ra≦1.0μm、最大高さ
    (Ry)で0.5μm≦Ry≦4.0μmとなるように
    研磨清浄することを特徴とする請求項1に記載の半導体
    素子収納用パッケージの製造方法。
JP03608296A 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法 Expired - Fee Related JP3266490B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03608296A JP3266490B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03608296A JP3266490B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH09232466A JPH09232466A (ja) 1997-09-05
JP3266490B2 true JP3266490B2 (ja) 2002-03-18

Family

ID=12459832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03608296A Expired - Fee Related JP3266490B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3266490B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086724A1 (ja) * 2010-12-24 2012-06-28 旭硝子株式会社 連結基板およびその製造方法、並びに素子基板、発光装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9414486B2 (en) * 2013-07-29 2016-08-09 Kyocera Corporation Wiring board, wiring board with lead, and electronic device
JP6292216B2 (ja) * 2015-12-10 2018-03-14 日立金属株式会社 多層セラミック基板の製造方法および多層セラミック基板
JP7446950B2 (ja) * 2020-08-25 2024-03-11 日本特殊陶業株式会社 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012086724A1 (ja) * 2010-12-24 2012-06-28 旭硝子株式会社 連結基板およびその製造方法、並びに素子基板、発光装置

Also Published As

Publication number Publication date
JPH09232466A (ja) 1997-09-05

Similar Documents

Publication Publication Date Title
JP3673440B2 (ja) 半導体素子収納用パッケージおよびその製造方法ならびに半導体装置
JP3266490B2 (ja) 半導体素子収納用パッケージの製造方法
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3764669B2 (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2554879B2 (ja) プラグイン型半導体素子収納用パツケ−ジの製造方法
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2002043478A (ja) セラミック回路基板
JP3297577B2 (ja) 半導体素子収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP3340082B2 (ja) 電子装置
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4284168B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3758939B2 (ja) セラミック回路基板
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP3700900B2 (ja) 半導体パッケージの製造方法
JPH08167667A (ja) 電子部品収納用パッケージ
JP3281778B2 (ja) 半導体装置
JPH1131754A (ja) 配線基板
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2002026189A (ja) 配線基板の製造方法
JPH0951050A (ja) 半導体素子収納用パッケージの製造方法
JP2000195976A (ja) 電子部品収納用パッケージ
JP3420476B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees