JP3420476B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP3420476B2 JP3420476B2 JP22229497A JP22229497A JP3420476B2 JP 3420476 B2 JP3420476 B2 JP 3420476B2 JP 22229497 A JP22229497 A JP 22229497A JP 22229497 A JP22229497 A JP 22229497A JP 3420476 B2 JP3420476 B2 JP 3420476B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized
- semiconductor element
- package
- solder pad
- ceramic frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
するための半導体素子収納用パッケージに関し、より詳
細には、半導体素子がペルチェ素子とともに収容される
半導体素子収納用パッケージに関するものである。
素子は、近時、作動時に多量の熱を発し、該熱によって
誤動作するのを有効に防止し、所定の性能を発揮させる
ために冷却する必要が生じてきた。そのため、半導体素
子は該半導体素子を冷却するためのペルチェ素子上に搭
載した状態で半導体素子収納用パッケージに収容される
ようになってきた。
体素子を収容する半導体素子収納用パッケージは、一般
に図3及び図4に示すように、銅や銅−タングステン合
金等の良熱伝導材料から成り、上面中央部に半導体素子
14がペルチェ素子15を介して載置される載置部11
a を有する略平板状の基体11と、該基体11の上面外
周部に前記載置部11a を囲繞するようにして接合さ
れ、内周側に棚部12aを有する酸化アルミニウム質焼
結体等のセラミックから成るセラミック枠体12と、金
属やセラミック、ガラス等から成る蓋体13とから主に
構成されている。
a 上面には、半導体素子14の電極がボンディングワイ
ヤ18を介して接続されるメタライズボンディングパッ
ド16とペルチェ素子15のリード19が半田付けされ
るメタライズ半田パッド17とが被着形成されており、
メタライズボンディングパッド16及びメタライズ半田
パッド17はそれぞれ、セラミック枠体12に設けられ
た内部メタライズ配線導体(不図示)を介して外部に電
気的に導出されている。
基体11の載置部11a にペルチェ素子15に搭載され
た半導体素子14を載置固定し、半導体素子14の各電
極をボンディングワイヤ18を介してメタライズボンデ
ィングパッド16に接続するとともにペルチェ素子15
のリード19をメタライズ半田パッド17に半田付け
し、最後にセラミック枠体12の上面に蓋体13を接合
し、基体11とセラミック枠体12と蓋体13とから成
る容器内部に半導体素子14及びペルチェ素子15を気
密に収容することによって製品としての半導体装置とな
る。
をメタライズ半田パッド17に半田付けする際には、半
田の加熱手段として半田ゴテが一般に用いられている。
導体素子収納用パッケージによれば、酸化アルミニウム
質焼結体等のセラミックから成るセラミック枠体の熱伝
導率が約20W /m ・Kであり、熱を伝え易いことから
セラミック枠体に形成されているメタライズ半田付けパ
ッド17にペルチェ素子15のリード19を半田付けす
る際、半田ゴテの熱がメタライズ半田パッド17を介し
てセラミック枠体に伝達吸収され、その結果、メタライ
ズ半田パッド17とペルチェ素子15のリード19との
半田付け部が半田付けに必要な高温となるのに時間を要
し、半田付けの作業性が極めて悪いという欠点を有して
いた。
ペルチェ素子を介して載置される載置部を有する基体
と、前記基体の上面に前記載置部を囲繞するようにして
接合され、半導体素子の電極がボンディングワイヤを介
して接続されるメタライズボンディングパッド及びペル
チェ素子のリードが半田付けされるメタライズ半田パッ
ドを有するセラミック枠体と、蓋体とから成る半導体素
子収納用パッケージにおいて、前記セラミック枠体はメ
タライズ半田パッド周辺で、ペルチェ素子のリードが半
田付けされる領域に凹部が形成されていることを特徴と
するものである。
以上であることを特徴とするものである。
れば、セラミック枠体のメタライズ半田パッド周辺で、
ペルチェ素子のリードが半田付けされる領域に深さが
0.5mm以上の凹部を形成したことからメタライズ半田
パッドにペルチェ素子のリードを半田付けする際に、半
田ゴテの熱がメタライズ半田パッドの周囲に位置するセ
ラミック枠体に伝達吸収されるのが効果的に防止され、
その結果、メタライズ半田パッドとペルチェ素子のリー
ドとの半田付け部が短時間で半田付けに必要な高温とな
り、半田付けの作業性が極めて良好となる。
詳細に説明する。図1は、本発明の半導体素子収納用パ
ッケージの実施形態の一例を示す断面図、図2は図1に
示す半導体素子収納用パッケージの蓋体を除く上面図で
あり、1は基体、2はセラミック枠体、3は蓋体であ
る。
テン合金等の良熱伝導材料から成り、その上面の中央部
に半導体素子4 が載置される載置部1a を有しており、
該載置部1a に半導体素子4 が間にペルチェ素子5を挟
んで搭載される。
のインゴット( 塊) に圧延加工法や打ち抜き加工法等、
従来周知の金属加工法を施すことによって所定の板状に
形成される。
ルミニウム質焼結体、窒化アルミニウム質焼結体、炭化
珪素質焼結体、窒化珪素質焼結体等のセラミック材料か
ら成るセラミック枠体2が載置部1a を囲繞するように
して取着接合されている。
ルミニウム質焼結体で形成されている場合、酸化アルミ
ニウム、酸化珪素、酸化マグネシウム、酸化カルシウム
等に適当な有機溶剤、溶媒を添加混合して泥漿状とな
し、これをドクターブレード法やカレンダーロール法等
のシート成形法を採用することによって所定厚みのセラ
ミックグリーンシート(セラミック生シート)を得、し
かる後、前記セラミックグリーンシートに所定の打ち抜
き加工を施すとともに複数枚積層し、高温(約1600
℃)で焼成することによって製作される。
に棚部2a が形成されており、該棚部2a には、タング
ステン、モリブデン等の金属粉末焼結体から成るメタラ
イズボンディングパッド6とメタライズ半田パッド7が
各々、被着形成されている。
メタライズ半田パッド7は半導体素子4 及びペルチェ素
子5の各電極を外部電気回路に接続する作用をなし、メ
タライズボンディングパッド6には半導体素子4の各電
極がボンディングワイヤ8を介して、またメタライズ半
田パッド7にはペルチェ素子5のリード9が半田付けさ
れる。
メタライズ半田パッド7は、タングステン等の金属粉末
に有機溶剤、溶媒を添加混合して金属ペーストを得、次
にこの金属ペーストをセラミック枠体2となるセラミッ
クグリーンシートに予めスクリーン印刷法等により所定
パターンに印刷塗布しておくことによってセラミック枠
体2の所定位置に所定形成に形成される。
6及びメタライズ半田パッド7は、それぞれ図示しない
セラミック枠体2の内部に形成されている内部メタライ
ズ配線導体を介して外部に電気的に導出されている。
及びメタライズ半田パッド7は、その表面にニッケル、
金等の良導電性で耐蝕性及びロウ材濡れ性が良い金属を
めっき法により1乃至20μmの厚みに被着させておく
とメタライズボンディングパッド6及びメタライズ半田
パッド7の酸化腐蝕を有効に防止することができるとと
もにメタライズボンディングパッド6に対するボンディ
ングワイヤ8を介しての半導体素子4の各電極の接続、
及びメタライズ半田パッド7に対するリード9を介して
のペルチェ素子5の各電極の接続を良好となすことがで
きる。従って、前記メタライズボンディングパッド6及
びメタライズ半田パッド7は、その表面にニッケル、金
等の良導電性で耐蝕性及びロウ材濡れ性が良い金属をめ
っき法により1乃至20μmの厚みに被着させておくこ
とが好ましい。
ズ半田パッド7の周囲で、ペルチェ素子5のリード9が
半田付けされる領域に凹部2b が形成されている。
印加される熱がメタライズ半田パッド7の周囲に位置す
るセラミック枠体2に伝達吸収されるのを効果的に防止
する作用をなし、これによってメタライズ半田パッド7
にペルチェ素子5のリード9を半田付けする際、半田ゴ
テの熱は前記凹部2b によってメタライズ半田パッド7
の周囲に位置するセラミック枠体2に伝達吸収されるこ
とは少なく、メタライズ半田パッド7の位置に蓄積さ
れ、メタライズ半田パッド7の温度を短時間にして半田
付けに必要な高温となし、半田付け作業の作業性を極め
て良好なものとなすことができる。
に形成される凹部2b は、その深さが0.5mm未満であ
るとメタライズ半田パッド7に印加される熱がセラミッ
ク枠体2に伝達吸収され、メタライズ半田パッド7に効
率良く蓄積させることが困難となる。従って、前記メタ
ライズ半田パッド7の周囲に形成される凹部2b は、そ
の深さを0.5mm以上としておくことが好ましい。
ージによれば、基体1の搭載部1a上に、半導体素子4
を間にペルチェ素子5を挟んで載置固定し、半導体素子
4の電極をボンディングワイヤ8を介してメタライズボ
ンディングパッド6に接続するとともにペルチェ素子5
のリード9をメタライズ半田パッド7に半田付けし、し
かる後、セラミック枠体2の上面に蓋体3を接合させ、
基体1とセラミック枠体2と蓋体3とから成る容器内部
に半導体素子4を気密に収容することによって製品とし
ての半導体装置となる。
よれば、セラミック枠体のメタライズ半田パッド周辺
で、ペルチェ素子のリードが半田付けされる領域に深さ
が0.5mm以上の凹部を形成したことからメタライズ半
田パッドにペルチェ素子のリードを半田付けする際に、
半田ゴテの熱がメタライズ半田パッドの周囲に位置する
セラミック枠体に伝達吸収されるのが効果的に防止さ
れ、その結果、メタライズ半田パッドとペルチェ素子の
リードとの半田付け部が短時間で半田付けに必要な高温
となり、半田付けの作業性が極めて良好となる。
態の一例を示す断面図である。
を除いた上面図である。
図である。
を除いた上面図である。
Claims (2)
- 【請求項1】半導体素子がペルチェ素子を介して載置さ
れる載置部を有する基体と、前記基体の上面に前記載置
部を囲繞するようにして接合され、半導体素子の電極が
ボンディングワイヤを介して接続されるメタライズボン
ディングパッド及びペルチェ素子のリードが半田付けさ
れるメタライズ半田パッドを有するセラミック枠体と、
蓋体とから成る半導体素子収納用パッケージにおいて、
前記セラミック枠体はメタライズ半田パッド周辺で、ペ
ルチェ素子のリードが半田付けされる領域に凹部が形成
されていることを特徴とする半導体素子収納用パッケー
ジ。 - 【請求項2】前記凹部の深さが0.5mm以上であること
を特徴とする請求項1に記載の半導体素子収納用パッケ
ージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22229497A JP3420476B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22229497A JP3420476B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1167995A JPH1167995A (ja) | 1999-03-09 |
JP3420476B2 true JP3420476B2 (ja) | 2003-06-23 |
Family
ID=16780120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22229497A Expired - Fee Related JP3420476B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3420476B2 (ja) |
-
1997
- 1997-08-19 JP JP22229497A patent/JP3420476B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1167995A (ja) | 1999-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3210835B2 (ja) | 半導体素子収納用パッケージ | |
JP3420476B2 (ja) | 半導体素子収納用パッケージ | |
JP3556567B2 (ja) | 電子部品収納用パッケージ | |
JP2005311144A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2005243739A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JPH05144956A (ja) | 半導体素子収納用パツケージ | |
JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3652257B2 (ja) | 半導体素子収納用パッケージ | |
JPH05226514A (ja) | 半導体素子収納用パッケージ | |
JP4028808B2 (ja) | 電子部品収納用パッケージ | |
JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
JP2002158305A (ja) | 電子部品収納用パッケージ | |
JPH08316353A (ja) | 半導体素子収納用パッケージ | |
JP3559457B2 (ja) | ロウ材 | |
JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
JP3559458B2 (ja) | ロウ材 | |
JP2543236Y2 (ja) | 半導体素子収納用パッケージ | |
JP2571571Y2 (ja) | 半導体素子収納用パッケージ | |
JPH09162324A (ja) | 半導体素子収納用パッケージ | |
JPH08162589A (ja) | 半導体装置 | |
JP3652320B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3176268B2 (ja) | 半導体素子収納用パッケージ | |
JPH09162341A (ja) | 半導体素子収納用パッケージ | |
JP2543149Y2 (ja) | 半導体素子収納用パッケージ | |
JP3236836B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |