JP2554879B2 - プラグイン型半導体素子収納用パツケ−ジの製造方法 - Google Patents
プラグイン型半導体素子収納用パツケ−ジの製造方法Info
- Publication number
- JP2554879B2 JP2554879B2 JP62106757A JP10675787A JP2554879B2 JP 2554879 B2 JP2554879 B2 JP 2554879B2 JP 62106757 A JP62106757 A JP 62106757A JP 10675787 A JP10675787 A JP 10675787A JP 2554879 B2 JP2554879 B2 JP 2554879B2
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead pin
- type semiconductor
- plug
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子を収納するプラグイン型半導体素
子収納用パッケージの製造方法に関するものである。
子収納用パッケージの製造方法に関するものである。
従来、半導体素子、特に半導体集積回路素子を収納す
るプラグイン型半導体素子収納用パッケージは、一般に
アルミナセラミックス等の電気絶縁材料から成り、その
上面の略中央部に半導体集積回路素子を収納するための
凹部及び該凹部周辺から底面にかけて導出されたタング
ステン（Ｍ）、モリブデン（Mo）等の高融点金属粉末か
ら成るメタライズ金属層を有する絶縁基体と、半導体集
積回路素子を外部回路に電気的に接続するための前記メ
タライズ金属層に銀ロウ等のロウ材を介し取着された銅
（Cu）等から構成されており、絶縁基体と蓋体とから成
る多数の外部リードピンと蓋体とから成る絶縁容器内部
に半導体集積回路素子が収納され、気密封止されて半導
体装置となる。
るプラグイン型半導体素子収納用パッケージは、一般に
アルミナセラミックス等の電気絶縁材料から成り、その
上面の略中央部に半導体集積回路素子を収納するための
凹部及び該凹部周辺から底面にかけて導出されたタング
ステン（Ｍ）、モリブデン（Mo）等の高融点金属粉末か
ら成るメタライズ金属層を有する絶縁基体と、半導体集
積回路素子を外部回路に電気的に接続するための前記メ
タライズ金属層に銀ロウ等のロウ材を介し取着された銅
（Cu）等から構成されており、絶縁基体と蓋体とから成
る多数の外部リードピンと蓋体とから成る絶縁容器内部
に半導体集積回路素子が収納され、気密封止されて半導
体装置となる。
尚、この従来のプラグイン型半導体素子収納用パッケ
ージは外部リードピンと外部回路との電気的導通を良好
とするために、また外部リードピンが酸化腐蝕するのを
防止するために通常、前記外部リードピンの外表面には
ニッケル（Ni）、金（Au）等の良導電性で、耐蝕性に優
れた金属がメッキにより被着されている。
ージは外部リードピンと外部回路との電気的導通を良好
とするために、また外部リードピンが酸化腐蝕するのを
防止するために通常、前記外部リードピンの外表面には
ニッケル（Ni）、金（Au）等の良導電性で、耐蝕性に優
れた金属がメッキにより被着されている。
かかる従来のプラグイン型半導体素子収納用パッケー
ジは通常、以下に述べる方法によって製作される。
ジは通常、以下に述べる方法によって製作される。
即ち、まず外表面にメタライズ金属層を有する絶縁基
体と柱状の外部リードピンとを準備する。
体と柱状の外部リードピンとを準備する。
前記メタライズ金属層を有する絶縁基体は高融点金属
粉末から成る金属ペーストをアルミナ（Al2O3）の粉末
に適当な有機溶剤、溶媒を添加混合して得たグリーンシ
ート（生シート）上に印刷塗布し、これを還元雰囲気
中、約1600℃の温度で焼成することによって形成され
る。
粉末から成る金属ペーストをアルミナ（Al2O3）の粉末
に適当な有機溶剤、溶媒を添加混合して得たグリーンシ
ート（生シート）上に印刷塗布し、これを還元雰囲気
中、約1600℃の温度で焼成することによって形成され
る。
また外部リードピンはコバール（Fe−Ni−Co合金）や
42Alloy（Fe−Ni合金）等から成り、伸線により所定寸
法径となしに線を所定長さに切断することによって形成
される。
42Alloy（Fe−Ni合金）等から成り、伸線により所定寸
法径となしに線を所定長さに切断することによって形成
される。
前記外部リードピンはその自由端側（外部回路に設け
たソケット等に挿入される側）の先端がバレル研磨等の
機械的研磨により面取りされており、外部リードピンを
外部回路に設けたソケット等に挿入接続させる際、その
挿入が容易となるよう形成されている。
たソケット等に挿入される側）の先端がバレル研磨等の
機械的研磨により面取りされており、外部リードピンを
外部回路に設けたソケット等に挿入接続させる際、その
挿入が容易となるよう形成されている。
次に前記絶縁基体と外部リードピンを耐熱性に優れた
カーボンから成る治具内にセットし、絶縁基体に設けた
メタライズ金属層上に銀ロウ等のロウ材を介して外部リ
ードピンを載置位置合わせするとともにこれを約900℃
の温度に加熱し、ロウ材を熔融させることによってメタ
ライズ金属層上に外部リードピンをロウ付けする。
カーボンから成る治具内にセットし、絶縁基体に設けた
メタライズ金属層上に銀ロウ等のロウ材を介して外部リ
ードピンを載置位置合わせするとともにこれを約900℃
の温度に加熱し、ロウ材を熔融させることによってメタ
ライズ金属層上に外部リードピンをロウ付けする。
そして最後に、前記ロウ付けされた外部リードピンの
外表面に電解メッキ法によりニッケル（Ni）、金（Au）
等から成る耐蝕性に優れた金属を層着させ、これによっ
て製品としてのプラグイン型半導体素子収納用パッケー
ジが完成する。
外表面に電解メッキ法によりニッケル（Ni）、金（Au）
等から成る耐蝕性に優れた金属を層着させ、これによっ
て製品としてのプラグイン型半導体素子収納用パッケー
ジが完成する。
しかし乍ら、この従来のプラグイン型半導体素子収納
用パッケージの製造方法によれば、外部リードピンはそ
の自由端側がバレル研磨等の機械的研磨により面取りさ
れた後、すぐに絶縁基体に設けたメタライズ金属層にロ
ウ付け取着されることから以下に述べる欠点を有してい
る。
用パッケージの製造方法によれば、外部リードピンはそ
の自由端側がバレル研磨等の機械的研磨により面取りさ
れた後、すぐに絶縁基体に設けたメタライズ金属層にロ
ウ付け取着されることから以下に述べる欠点を有してい
る。
外部リードピンはバレル研磨を施した際、その外表面
に多量の砥粒がくい込んで付着しており、この外部リー
ドピンの外表面に耐蝕性金属から成る被覆層を層着させ
た場合、該被覆層は前記砥粒によって外部リードピンの
外表面全面に均一に層着することができず、そのため外
部リードピンの酸化腐蝕を完全に防止することができな
い。
に多量の砥粒がくい込んで付着しており、この外部リー
ドピンの外表面に耐蝕性金属から成る被覆層を層着させ
た場合、該被覆層は前記砥粒によって外部リードピンの
外表面全面に均一に層着することができず、そのため外
部リードピンの酸化腐蝕を完全に防止することができな
い。
外部リードピンはバレル研磨を施した際、その外表面
に角張った凹部が多量に形成され、外部リードピンの外
表面に耐蝕性金属から成る被覆層を電解メッキ法により
層着させた場合、メッキの電流密度が前記角張った凹部
によってバラツキを生じ、外部リードンピンの外表面全
面に被覆層を均一厚みに層着させることが不可となって
被覆層に密着不良を発生してしまう。
に角張った凹部が多量に形成され、外部リードピンの外
表面に耐蝕性金属から成る被覆層を電解メッキ法により
層着させた場合、メッキの電流密度が前記角張った凹部
によってバラツキを生じ、外部リードンピンの外表面全
面に被覆層を均一厚みに層着させることが不可となって
被覆層に密着不良を発生してしまう。
外部リードピンはその外表面に多量の砥粒及び角張っ
た凹部が付着形成されていることから該外部リードピン
を絶縁基体に設けたメタライズ金属層にロウ付けするた
めにカーボンからなる治具内にセットした場合、砥粒及
び角張った凹部がカーボン治具を激しくけずり取って治
具の使用を短期間としてしまい、その結果、前記カーボ
ンから成る治具を使用して製作されるプラグイン型半導
体素子収納用パッケージを高価なものとしてしまう。
た凹部が付着形成されていることから該外部リードピン
を絶縁基体に設けたメタライズ金属層にロウ付けするた
めにカーボンからなる治具内にセットした場合、砥粒及
び角張った凹部がカーボン治具を激しくけずり取って治
具の使用を短期間としてしまい、その結果、前記カーボ
ンから成る治具を使用して製作されるプラグイン型半導
体素子収納用パッケージを高価なものとしてしまう。
また前記項においてけずり取られた治具の粉末（カ
ーボン粉末）は治具内にセットされている外部リードピ
ンの外表面に多量に付着することとなり、そのため外部
リードピンの外表面に耐蝕性金属から成る被覆層を層着
させた場合、該被覆層は前述の項と同様、付着するカ
ーボン粉末によって層着に大きなムラが生じ、外部リー
ドピンの酸化腐蝕を完全に防止することができない 等の欠点を有していた。
ーボン粉末）は治具内にセットされている外部リードピ
ンの外表面に多量に付着することとなり、そのため外部
リードピンの外表面に耐蝕性金属から成る被覆層を層着
させた場合、該被覆層は前述の項と同様、付着するカ
ーボン粉末によって層着に大きなムラが生じ、外部リー
ドピンの酸化腐蝕を完全に防止することができない 等の欠点を有していた。
本発明は上述の諸欠点に鑑み案出されたもので、その
目的は外部リードピンの外表面全面に耐蝕性に優れた金
属から成る被覆層を均一厚みで、かつ密着強度を大とし
て層着させることができるプラグイン型半導体素子収納
用パッケージの製造方法を提供することにある。
目的は外部リードピンの外表面全面に耐蝕性に優れた金
属から成る被覆層を均一厚みで、かつ密着強度を大とし
て層着させることができるプラグイン型半導体素子収納
用パッケージの製造方法を提供することにある。
本発明のプラグイン型半導体素子収納用パッケージの
製造方法は、自由端側となる先端を機械的研磨により面
取り加工し、且つ外表面を化学的研磨により円滑となし
た多数の外部リードピンを絶縁容器に設けたメタライズ
金属層にロウ材を介して取着し、しかる後、前記外部リ
ードピンの外表面を耐蝕性に優れた金属から成る被覆層
で被覆したことを特徴とするものである。
製造方法は、自由端側となる先端を機械的研磨により面
取り加工し、且つ外表面を化学的研磨により円滑となし
た多数の外部リードピンを絶縁容器に設けたメタライズ
金属層にロウ材を介して取着し、しかる後、前記外部リ
ードピンの外表面を耐蝕性に優れた金属から成る被覆層
で被覆したことを特徴とするものである。
次に、本発明を添付図面に基づき詳細に説明する。
第１図及び第２図は本発明の製造方法によって製作さ
れたプラグイン型半導体素子収納用パッケージの一実施
例を示し、１はアルミナセラミックス等の電気絶縁材料
から成る絶縁基体であり、２は同じく電気絶縁材料から
成る蓋体である。この絶縁基体１と蓋体２とで絶縁容器
が構成される。
れたプラグイン型半導体素子収納用パッケージの一実施
例を示し、１はアルミナセラミックス等の電気絶縁材料
から成る絶縁基体であり、２は同じく電気絶縁材料から
成る蓋体である。この絶縁基体１と蓋体２とで絶縁容器
が構成される。
前記絶縁基体１にはその上面中央部に半導体集積回路
素子を収納するための凹部が設けてあり、凹部底面には
半導体集積回路素子３が接着材を介し取着される。
素子を収納するための凹部が設けてあり、凹部底面には
半導体集積回路素子３が接着材を介し取着される。
また前記絶縁基体１の凹部周辺部から底面にかけてメ
タライズ金属層４が被着形成されており、メタライズ金
属層４の凹部周辺には半導体集積回路素子３の電極がワ
イヤ５を介して電気的に接続され、また基体１底面部に
は外部リードピン６がロウ材７を介しロウ付けされる。
タライズ金属層４が被着形成されており、メタライズ金
属層４の凹部周辺には半導体集積回路素子３の電極がワ
イヤ５を介して電気的に接続され、また基体１底面部に
は外部リードピン６がロウ材７を介しロウ付けされる。
前記絶縁基体１の底面に取着された外部リードピン６
の内部に収納される半導体集積回路３を外部回路と接続
する作用を為し、外部リードピン６を外部回路に設けた
ソケット等に挿入接続することによって内部に収納され
る半導体集積回路素子３はメタライズ金属層４及び外部
リードピン６を介し外部回路と接続されることとなる。
の内部に収納される半導体集積回路３を外部回路と接続
する作用を為し、外部リードピン６を外部回路に設けた
ソケット等に挿入接続することによって内部に収納され
る半導体集積回路素子３はメタライズ金属層４及び外部
リードピン６を介し外部回路と接続されることとなる。
尚、前記外部リードピン６の外表面には外部リードピ
ン６と外部回路との電気的接続を良好となすために、ま
た外部リードピン６が酸化腐蝕するのを防止するために
ニッケル（Ni）、金（Au）等の耐蝕性に優れた金属より
成る被覆層８が電解メッキ法もしくは無電解メッキ法に
より層着されている。
ン６と外部回路との電気的接続を良好となすために、ま
た外部リードピン６が酸化腐蝕するのを防止するために
ニッケル（Ni）、金（Au）等の耐蝕性に優れた金属より
成る被覆層８が電解メッキ法もしくは無電解メッキ法に
より層着されている。
かくして、このプラグイン型半導体素子収納用パッケ
ージによれば、絶縁基体１の凹部底面に半導体集積回路
素子３を取着固定するとともに該半導体集積回路素子３
の各電極をワイヤ５によりメタライズ金属層４に接続さ
せた後、絶縁基体１と蓋体２とをガラス、樹脂等の封止
部材で取着させることによりその内部に半導体集積回路
素子３を気密に封止し、半導体装置となる。
ージによれば、絶縁基体１の凹部底面に半導体集積回路
素子３を取着固定するとともに該半導体集積回路素子３
の各電極をワイヤ５によりメタライズ金属層４に接続さ
せた後、絶縁基体１と蓋体２とをガラス、樹脂等の封止
部材で取着させることによりその内部に半導体集積回路
素子３を気密に封止し、半導体装置となる。
次に、本発明のプラグイン型半導体素子収納用パッケ
ージの製造方法について説明する。
ージの製造方法について説明する。
まず、メタライズ金属層４を有する絶縁基体１と蓋体
２と外部リードピン６を準備する。
２と外部リードピン６を準備する。
前記メタライズ金属層４を有する絶縁基体１は表面及
び貫通孔内に金属ペーストを印刷塗布した未焼成セラミ
ックシート（グリーンシート）を複数枚積層するととも
に還元雰囲気中（H2−N2ガス中）約1400〜1600℃の高温
で焼成することによって形成される。
び貫通孔内に金属ペーストを印刷塗布した未焼成セラミ
ックシート（グリーンシート）を複数枚積層するととも
に還元雰囲気中（H2−N2ガス中）約1400〜1600℃の高温
で焼成することによって形成される。
尚、前記未焼成セラミックシートはアルミナ（Al
2O3）、シリカ（SiO2）等のセラミック原料粉末に適当
な溶剤、溶媒を添加混合して混漿物を作り、これを従来
周知のドクターブレード法によりシート状となすことに
よって形成され、また金属ペーストはタングステン
（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の高融点
金属粉末に適当な溶剤、溶媒を添加混合することによっ
て作成され、未焼成セラミックシートの表面及び貫通孔
内に従来周知のスクリーン印刷等の厚膜手法によって印
刷塗布される。
2O3）、シリカ（SiO2）等のセラミック原料粉末に適当
な溶剤、溶媒を添加混合して混漿物を作り、これを従来
周知のドクターブレード法によりシート状となすことに
よって形成され、また金属ペーストはタングステン
（Ｗ）、モリブデン（Mo）、マンガン（Mn）等の高融点
金属粉末に適当な溶剤、溶媒を添加混合することによっ
て作成され、未焼成セラミックシートの表面及び貫通孔
内に従来周知のスクリーン印刷等の厚膜手法によって印
刷塗布される。
また蓋体２は絶縁基体１と同様、セラミックスから成
り、例えばセラミックスの粉末を従来周知のプレス成形
法を採用することによって絶縁基体１の半導体集積回路
素子が収納される凹部を塞ぐ大きさの板状に成形すると
ともにこれを高温で焼成することによって形成される。
り、例えばセラミックスの粉末を従来周知のプレス成形
法を採用することによって絶縁基体１の半導体集積回路
素子が収納される凹部を塞ぐ大きさの板状に成形すると
ともにこれを高温で焼成することによって形成される。
更に前記外部リードピン６はコバール（Fe−Ni−Co合
金）や42Alloy（Fe−Ni合金）等の金属から成り、従来
周知の金属加工法により円柱状に形成される。
金）や42Alloy（Fe−Ni合金）等の金属から成り、従来
周知の金属加工法により円柱状に形成される。
次に、前記外部リードピン６の自由端側（外部回路に
設けたソケット等に挿入される側）の先端をバレル研磨
により、例えば寸法が0.15mmの円弧となるように研磨面
取りし、外部リードピン６を外部回路に設けたソケット
等に挿入接続させる際、その挿入が容易となるように加
工する。
設けたソケット等に挿入される側）の先端をバレル研磨
により、例えば寸法が0.15mmの円弧となるように研磨面
取りし、外部リードピン６を外部回路に設けたソケット
等に挿入接続させる際、その挿入が容易となるように加
工する。
尚、前記外部リードピン６のバレル研磨としては従来
一般に使用されている回転式バレル研磨装置が用いら
れ、例えば回転容器内に直径3.0〜5.0mmφのアルミナ
（Al2O3）系ボールから成るメディアと一端が樹脂等で
被覆された円柱状のピンを投入するとともにこれらを約
４時間回転衝突させることによって行われる。
一般に使用されている回転式バレル研磨装置が用いら
れ、例えば回転容器内に直径3.0〜5.0mmφのアルミナ
（Al2O3）系ボールから成るメディアと一端が樹脂等で
被覆された円柱状のピンを投入するとともにこれらを約
４時間回転衝突させることによって行われる。
そして次に前記バレル研磨がほどこされた外部リード
ピン６を化学的研磨し、その外表面が円滑となるように
加工する。
ピン６を化学的研磨し、その外表面が円滑となるように
加工する。
前記外部リードピン６の化学的研磨としては、外部リ
ードピン６を塩酸、硫酸、硝酸もしくはこれらの混酸等
から成る溶液中、具体的には塩酸：硫酸：水を容量で2:
1:1の比率となした溶液中に約１分間、浸漬することに
よって行われ、外部リードピン６の外表面の一部を腐蝕
除去することによって表面を円滑となす。この場合、外
部リードピン６はその外表面の一部が化学的研磨により
腐蝕除去されることから前工程のバレル研磨の際に外部
リードピン６の外表面に形成される角張った凹部は完全
に除去されるか、もしくは角部が丸みを帯びた凹部とな
すことができるとともに外部リードピン６の外表面にく
い込んで付着している砥粒を完全に脱落除去することが
可能となる。
ードピン６を塩酸、硫酸、硝酸もしくはこれらの混酸等
から成る溶液中、具体的には塩酸：硫酸：水を容量で2:
1:1の比率となした溶液中に約１分間、浸漬することに
よって行われ、外部リードピン６の外表面の一部を腐蝕
除去することによって表面を円滑となす。この場合、外
部リードピン６はその外表面の一部が化学的研磨により
腐蝕除去されることから前工程のバレル研磨の際に外部
リードピン６の外表面に形成される角張った凹部は完全
に除去されるか、もしくは角部が丸みを帯びた凹部とな
すことができるとともに外部リードピン６の外表面にく
い込んで付着している砥粒を完全に脱落除去することが
可能となる。
そのため後述する外部リードピン６の外表面に耐蝕性
に優れた金属から成る被覆層８を電解メッキ法や無電解
メッキ法により層着させた場合、被覆層８はその層着に
ムラ等を生じることは一切なく、外部リードピン６の外
表面全面に均一厚みの被覆層８を層着させることができ
る。
に優れた金属から成る被覆層８を電解メッキ法や無電解
メッキ法により層着させた場合、被覆層８はその層着に
ムラ等を生じることは一切なく、外部リードピン６の外
表面全面に均一厚みの被覆層８を層着させることができ
る。
そして次に前記メタライズ金属層４を有する絶縁基体
１と外部リードピン６をカーボンから成る治具（不図
示）内にセットし、絶縁基体１に設けたメタライズ金属
層４の露出部分に外部リードピン６の一端を銀ロウ等の
ロウ材７を介して載置されるように位置合わせを行う。
この場合、外部リードピン６はその外表面に角張った凹
部や砥粒の付着が皆無であることから該凹部や付着砥粒
による治具のけずりが一切なく、けずり取られた治具の
粉末（カーボン粉末）が外部リードピン６の外表面に付
着することもない。したがって、後述する外部リードピ
ン６の外表面に耐蝕性に優れた金属から成る被覆層８を
層着させた場合、その層着にムラを生じることは一切な
く、同時に治具を長期間にわたり使用することが可能と
なり、該治具を使用して製作されるプラグイン型半導体
素子収納用パッケージを安価となすこともできる。
１と外部リードピン６をカーボンから成る治具（不図
示）内にセットし、絶縁基体１に設けたメタライズ金属
層４の露出部分に外部リードピン６の一端を銀ロウ等の
ロウ材７を介して載置されるように位置合わせを行う。
この場合、外部リードピン６はその外表面に角張った凹
部や砥粒の付着が皆無であることから該凹部や付着砥粒
による治具のけずりが一切なく、けずり取られた治具の
粉末（カーボン粉末）が外部リードピン６の外表面に付
着することもない。したがって、後述する外部リードピ
ン６の外表面に耐蝕性に優れた金属から成る被覆層８を
層着させた場合、その層着にムラを生じることは一切な
く、同時に治具を長期間にわたり使用することが可能と
なり、該治具を使用して製作されるプラグイン型半導体
素子収納用パッケージを安価となすこともできる。
かかる位置合わせされた絶縁基体１及び外部リードピ
ン６は次に、約900℃の温度に加熱された炉中に通さ
れ、ロウ材７を加熱熔融させることによって外部リード
ピン６をメタライズ金属層４にロウ付けする。
ン６は次に、約900℃の温度に加熱された炉中に通さ
れ、ロウ材７を加熱熔融させることによって外部リード
ピン６をメタライズ金属層４にロウ付けする。
そして最後にメタライズ金属層４にロウ付けされた外
部リードピン６の外表面に電解メッキ法や無電解メッキ
法等によりニッケル（Ni）や金（Au）等の耐蝕性に優れ
た金属から成る被覆層８を層着させ、これによって製品
としてのプラグイン型半導体素子収納用パッケージが完
成する。
部リードピン６の外表面に電解メッキ法や無電解メッキ
法等によりニッケル（Ni）や金（Au）等の耐蝕性に優れ
た金属から成る被覆層８を層着させ、これによって製品
としてのプラグイン型半導体素子収納用パッケージが完
成する。
前記被覆層８は、例えばニッケルを電解メッキ法によ
り層着させて形成する場合、外部リードピン６がロウ付
けされた絶縁基板１を硫酸ニッケル180〜300g/、塩化
ニッケル30〜60g/、ホウ素20〜60g/から成るニッケ
ルメッキ浴中に浸漬するとともに外部リードピン６に電
流密度が２〜4A/dm2となるような電界を約３分間印加す
ることによって形成される。
り層着させて形成する場合、外部リードピン６がロウ付
けされた絶縁基板１を硫酸ニッケル180〜300g/、塩化
ニッケル30〜60g/、ホウ素20〜60g/から成るニッケ
ルメッキ浴中に浸漬するとともに外部リードピン６に電
流密度が２〜4A/dm2となるような電界を約３分間印加す
ることによって形成される。
なお、この場合、被覆層８は外部リードピン６の外表
面に角張った凹部や砥粒等の付着形成が皆無であること
から外部リードピン６の外表面全面にわたって均一厚み
に密着強度を大として、層着することが可能となる。
面に角張った凹部や砥粒等の付着形成が皆無であること
から外部リードピン６の外表面全面にわたって均一厚み
に密着強度を大として、層着することが可能となる。
かくして、本発明のプラグイン型半導体素子収納用パ
ッケージの製造方法によれば、外部リードピンの自由端
側（外部回路に設けたソケット等に挿入される側）の先
端をバレル研磨等の機械的研磨により面取り加工をした
後、化学的研磨により外部リードピンの外表面の一部を
腐蝕除去したことからバレル研磨の際に外部リードピン
の外表面に形成される角張った凹部は完全に除去される
か、もしくは角部が丸味をおびた凹部となすことがで
き、また外部リードピンの外表面にくい込んで付着して
いる砥粒も完全に脱落除去することができる。そのため
外部リードピンの外表面に耐蝕性に優れた金属から成る
被覆層を層着させた場合、該被覆層は外部リードピンの
外表面全面にわたり均一厚みに、密着強度を大として層
着することが可能となり、外部リードピンの酸化腐蝕を
皆無として信頼性が極めて高いプラグイン型半導体素子
収納用パッケージを提供することができる。
ッケージの製造方法によれば、外部リードピンの自由端
側（外部回路に設けたソケット等に挿入される側）の先
端をバレル研磨等の機械的研磨により面取り加工をした
後、化学的研磨により外部リードピンの外表面の一部を
腐蝕除去したことからバレル研磨の際に外部リードピン
の外表面に形成される角張った凹部は完全に除去される
か、もしくは角部が丸味をおびた凹部となすことがで
き、また外部リードピンの外表面にくい込んで付着して
いる砥粒も完全に脱落除去することができる。そのため
外部リードピンの外表面に耐蝕性に優れた金属から成る
被覆層を層着させた場合、該被覆層は外部リードピンの
外表面全面にわたり均一厚みに、密着強度を大として層
着することが可能となり、外部リードピンの酸化腐蝕を
皆無として信頼性が極めて高いプラグイン型半導体素子
収納用パッケージを提供することができる。
また外部リードピンの外表面が円滑であることから該
外部リードピンを絶縁基体に設けたメタライズ金属層に
ロウ付けする場合、外部リードピンがカーボン治具をけ
ずり取ることが少なく、そのためカーボン治具の長期間
の使用が可能となって該カーボン治具を使用して製作さ
れるプラグイン型半導体素子収納用パッケージを安価と
なすことができる。
外部リードピンを絶縁基体に設けたメタライズ金属層に
ロウ付けする場合、外部リードピンがカーボン治具をけ
ずり取ることが少なく、そのためカーボン治具の長期間
の使用が可能となって該カーボン治具を使用して製作さ
れるプラグイン型半導体素子収納用パッケージを安価と
なすことができる。
第１図は本発明の製造方法によって製作されたプラグイ
ン型半導体素子収納用パッケージの一実施例を示す断面
図、第２図は第１図の外部リードピンのロウ付け部の部
分拡大断面図である。 1:絶縁基体、2:蓋体 4:メタライズ金属層、6:外部リードピン 7:ロウ材、8:被覆層
ン型半導体素子収納用パッケージの一実施例を示す断面
図、第２図は第１図の外部リードピンのロウ付け部の部
分拡大断面図である。 1:絶縁基体、2:蓋体 4:メタライズ金属層、6:外部リードピン 7:ロウ材、8:被覆層
Claims (1)
- 【請求項１】外部回路に設けたソケットに挿入される側
の先端を機械的研磨により面取り加工し、且つ外表面を
化学的研磨により円滑となした先細状の多数の外部リー
ドピンを絶縁容器に設けたメタライズ配線層にロウ材を
介して取着し、しかる後、前記外部リードピンの外表面
全面に耐蝕性に優れた金属から成る均一厚みの被覆層を
形成したことを特徴とするプラグイン型半導体素子収納
用パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62106757A JP2554879B2 (ja) | 1987-04-30 | 1987-04-30 | プラグイン型半導体素子収納用パツケ−ジの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62106757A JP2554879B2 (ja) | 1987-04-30 | 1987-04-30 | プラグイン型半導体素子収納用パツケ−ジの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63272061A JPS63272061A (ja) | 1988-11-09 |
| JP2554879B2 true JP2554879B2 (ja) | 1996-11-20 |
Family
ID=14441785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62106757A Expired - Lifetime JP2554879B2 (ja) | 1987-04-30 | 1987-04-30 | プラグイン型半導体素子収納用パツケ−ジの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554879B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555757B2 (en) | 2000-04-10 | 2003-04-29 | Ngk Spark Plug Co., Ltd. | Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions |
| US6660946B2 (en) | 2000-04-10 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| TW503546B (en) | 2000-10-13 | 2002-09-21 | Ngk Spark Plug Co | Pin standing resin-made substrate, method of making pin standing resin-made substrate, pin and method of making pin |
| TW557559B (en) | 2001-07-27 | 2003-10-11 | Ngk Spark Plug Co | Resin-made substrate on which there is installed with a vertically installed pin, manufacturing method thereof, and manufacturing method for pin |
| DE10301480B4 (de) | 2003-01-16 | 2006-04-20 | Infineon Technologies Ag | Verfahren zur Herstellung von Halbleiter-Bauelement-Pins |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487472A (en) * | 1977-12-23 | 1979-07-11 | Fujitsu Ltd | Removing method for flash of precise lead |
| JPS5845189B2 (ja) * | 1978-09-01 | 1983-10-07 | 三菱電機株式会社 | 樹脂封止形半導体装置の製造方法 |
| JPS59155950A (ja) * | 1983-02-25 | 1984-09-05 | Shinko Electric Ind Co Ltd | 半導体装置用セラミックパッケージ |
| JPS59211253A (ja) * | 1983-05-17 | 1984-11-30 | Matsushita Electronics Corp | 電子部品パツケ−ジ |
| JPS59225585A (ja) * | 1983-06-07 | 1984-12-18 | 日本電気株式会社 | 配線基板のピンの加工方法 |
| JPS605546A (ja) * | 1983-06-23 | 1985-01-12 | Shinko Electric Ind Co Ltd | セラミツクパツケ−ジの製造方法 |
| JPS6010762A (ja) * | 1983-06-30 | 1985-01-19 | Sumitomo Special Metals Co Ltd | 複合ピン |
| JPS60146671A (ja) * | 1984-01-09 | 1985-08-02 | Tipton Mfg Corp | 工作物を溶解する性質のある化学薬品を併用するバレル研磨方法 |
| JPS61203563U (ja) * | 1985-06-10 | 1986-12-22 | ||
| JPS6265845U (ja) * | 1985-10-14 | 1987-04-23 | ||
| JPS63115353A (ja) * | 1986-10-31 | 1988-05-19 | Sumitomo Special Metals Co Ltd | Ａｇろうクラツドリ−ドピンの製造方法 |
-
1987
- 1987-04-30 JP JP62106757A patent/JP2554879B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63272061A (ja) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2554879B2 (ja) | プラグイン型半導体素子収納用パツケ−ジの製造方法 | |
| JPS62113457A (ja) | プラグイン型半導体パツケ−ジの製造方法 | |
| JP2948988B2 (ja) | 電解メッキ方法 | |
| JP2004059375A (ja) | セラミックス−金属部材接合体 | |
| JP2554879C (ja) | ||
| JP4051162B2 (ja) | 電子部品収納用容器の製造方法 | |
| JPH05160284A (ja) | 半導体素子収納用パッケージ | |
| JP2550488Y2 (ja) | プラグイン型半導体素子収納用パッケージ | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2724864B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP3176267B2 (ja) | 半導体素子収納用パッケージ | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JPH0744021Y2 (ja) | 半導体素子収納用パッケ−ジ | |
| JPH0685137A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3145614B2 (ja) | セラミック配線基板 | |
| JPH06302741A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP3715835B2 (ja) | イメージセンサ素子収納用パッケージ | |
| JP2728584B2 (ja) | 半導体装置の製造方法 | |
| JPH03167867A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH05144965A (ja) | 電子部品収納用パツケージ | |
| JPH0567009U (ja) | 半導体素子収納用パッケージ | |
| JP2003115655A (ja) | 配線基板 | |
| JP2002026189A (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |